JP4703660B2 - スピンｍｏｓ電界効果トランジスタ - Google Patents

スピンｍｏｓ電界効果トランジスタ Download PDF

Info

Publication number
JP4703660B2
JP4703660B2 JP2008005041A JP2008005041A JP4703660B2 JP 4703660 B2 JP4703660 B2 JP 4703660B2 JP 2008005041 A JP2008005041 A JP 2008005041A JP 2008005041 A JP2008005041 A JP 2008005041A JP 4703660 B2 JP4703660 B2 JP 4703660B2
Authority
JP
Japan
Prior art keywords
layer
heusler alloy
ferromagnetic
mgo
spin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008005041A
Other languages
English (en)
Other versions
JP2009170556A (ja
Inventor
瑞恵 石川
好昭 斉藤
英行 杉山
智明 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008005041A priority Critical patent/JP4703660B2/ja
Priority to US12/342,383 priority patent/US8243400B2/en
Publication of JP2009170556A publication Critical patent/JP2009170556A/ja
Application granted granted Critical
Publication of JP4703660B2 publication Critical patent/JP4703660B2/ja
Priority to US13/533,198 priority patent/US8335059B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1936—Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)
  • Thin Magnetic Films (AREA)

Description

本発明は、ホイスラー合金を用いたトンネル磁気抵抗効果素子及びスピンＭＯＳ電界効果トランジスタに関する。
近年、強磁性体/絶縁体/強磁性体のサンドイッチ構造で構成されるトンネル磁気抵抗効果(ＴＭＲ:Tunneling MagnetoResistance effect)素子（あるいは磁気トンネル接合(ＭＴＪ:Magnetic tunnel junction)素子）を記憶素子として用いた磁気記憶装置(ＭＲＡＭ:Magnetic Random Access Memory)への応用が提案されている。これは一つの強磁性体層のスピンを固定し(固定層)、もう一つの強磁性体層のスピンを制御する(フリー層)ことによってサンドイッチ構造間の抵抗を変化させ、メモリとして利用するものである。固定層とフリー層のスピンが平行の場合は抵抗が小さく、反平行の場合は抵抗が大きくなる。このスピン効率の指標となる磁気抵抗変化率(ＴＭＲ比)は数年前までは室温下で数１０％であったが最近では５００％にまで達し、ＭＲＡＭに限らず、さまざまなスピンデバイスとしての可能性が拡がっている。その一つに、ＭＴＪ素子を組み合わせたスピンＭＯＳ電界効果トランジスタ(スピンＭＯＳＦＥＴ)が提案されている。これは、キャリアにスピンの自由度を付加したスピンＭＯＳＦＥＴに、ＭＴＪ素子を組み合わせることで、ゲート電極とＴＭＲ比による二重の抵抗変化を可能とする。
高効率な磁気記憶装置やスピンＭＯＳＦＥＴなどを実現するためには、ＴＭＲ比を大きくすることが重要である。そのためにはスピン偏極率(Ｐ)の大きい強磁性体を用いることが必要で、Ｐ＝１００％のハーフメタル材料を用いれば、Julliereの法則からＴＭＲ比は無限大を示すと考えられている。室温ハーフメタル材料の候補としては、ＣｒＯ２、Ｆｅ３Ｏ４、ホイスラー合金などがあり、近年ではＣｏ基ホイスラー合金で高いＴＭＲ比が実現しており、これらを用いたスピンデバイスが期待される。ホイスラー合金（またはフルホイスラー合金とも言う）とは、Ｘ２ＹＺの化学組成をもつ金属間化合物の総称であり、ここで、Ｘは周期表上で、Ｃｏ、Ｎｉ、あるいはＣｕ族の遷移金属元素または貴金属元素、ＹはＭｎ、ＶあるいはＴｉ族の遷移金属、ＺはIII族からＶ族の典型元素である。ホイスラー合金Ｘ２ＹＺはＸ・Ｙ・Ｚの規則性から３種類の結晶構造に分けられる。３元素の区別ができるＸ≠Ｙ≠Ｚとなる最も規則性の高い構造がＬ２１構造、次に規則性の高いＸ≠Ｙ=Ｚとなる構造がＢ２構造、そして３元素の区別ができないＸ＝Ｙ＝Ｚとなる構造がＡ２構造である。
ホイスラー合金において高いＴＭＲ比を実現するためには、積層構造を形成する際、結晶構造が規則的なエピタキシャル成長が必要不可欠となっており、これまでの研究からホイスラー合金の高スピン偏極率を実現するためには、エピタキシャル成長したＢ２構造またはＬ２１構造が必要である。特に、スピンＭＯＳＦＥＴにホイスラー合金を用いる場合、半導体上に高い規則性をもったホイスラー合金を形成する技術が必要不可欠となる（例えば、非特許文献１参照）。
N. Tezuka, et.al., Appl. Phys. Lett. 89(2006)112514
本発明は、規則性の高い結晶構造を持つホイスラー合金を用いたＴＭＲ比が高いトンネル磁気抵抗効果素子、及び前記トンネル磁気抵抗効果素子を利用したスピンＭＯＳ電界効果トランジスタを提供することを目的とする。
この発明の第１実施態様のスピンＭＯＳ電界効果トランジスタは、半導体基板上に形成されたＭｇＯ層と、前記ＭｇＯ層上に形成された体心立方格子構造を有する第１強磁性層と、前記第１強磁性層上に形成された体心立方格子構造を有する、膜厚が３ｎｍ以下であるＣｒ層と、前記Ｃｒ層上に形成され、Ｂ２構造またはＬ２ １ 構造を有するホイスラー合金層とを含む構造をソース及びドレインに具備することを特徴とする。
この発明の第２実施態様のスピンＭＯＳ電界効果トランジスタは、半導体基板上に形成されたＭｇＯ層と、前記ＭｇＯ層上に形成された体心立方格子構造を有する第１強磁性層と、前記第１強磁性層上に形成された体心立方格子構造を有する、膜厚が３ｎｍ以下であるＣｒ層と、前記Ｃｒ層上に形成され、Ｂ２構造またはＬ２ １ 構造を有するホイスラー合金層と、前記ホイスラー合金層上に形成されたバリア層と、前記バリア層上に形成された第２強磁性層とを含む構造を少なくともソースまたはドレインのいずれかに具備することを特徴とする。
本発明によれば、規則性の高い結晶構造を持つホイスラー合金を用いたＴＭＲ比が高いトンネル磁気抵抗効果素子、及び前記トンネル磁気抵抗効果素子を利用したスピンＭＯＳ電界効果トランジスタを提供することが可能である。
以下、図面を参照して本発明の実施形態を説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［第１実施形態］
まず、本発明の第１実施形態のトンネル磁気抵抗効果素子について説明する。図１は、第１実施形態のトンネル磁気抵抗効果素子の構成を示す断面図である。
第１実施形態のトンネル磁気抵抗効果素子は、図１に示すように、半導体単結晶基板１０上に、ＭｇＯ層１１、体心立方格子(ｂｃｃ)構造を有する強磁性層１２、ｂｃｃ構造を有するＣｒ層１３が順次形成され、Ｃｒ層１３上にホイスラー合金を用いたトンネル磁気抵抗効果素子が形成された構造を有している。
詳述すると、半導体基板１０の表面にＭｇＯ層１１が形成され、ＭｇＯ層１１上にｂｃｃ構造を有する強磁性層１２が形成されている。さらに、強磁性層１２上にｂｃｃ構造を有するＣｒ層１３が形成され、Ｃｒ層１３上にホイスラー合金層１４が形成されている。さらに、ホイスラー合金層１４上にトンネルバリア層（例えば、ＭｇＯ層）１５が形成され、トンネルバリア層１５上にホイスラー合金層１６が形成されている。ホイスラー合金層１４及びホイスラー合金層１６のいずれか一方は磁化が変化するフリー層（磁化自由層）となり、他方は磁化が維持されるピン層（磁化固定層）となる。フリー層の磁化とピン層の磁化の相対的な関係をスピン注入法や電流磁場印加法等により変化させることによって、トンネル磁気抵抗効果素子の抵抗値を変化させることができる。なお、ＭｇＯ層１１は（００１）配向していることが望ましい。また、ホイスラー合金層１６は、強磁性層、例えばＦｅ−Ｃｏ、Ｆｅ−Ｃｏ−Ｂであってもよい。
このように構成されたトンネル磁気抵抗効果素子においては、規則性の高い結晶構造（Ｂ２構造またはＬ２１構造）を持つ、エピタキシャル成長したホイスラー合金を半導体基板上に形成することが可能である。また、強磁性層とホイスラー合金層との間にｂｃｃ構造を有するＣｒ層を形成することにより、ＭＴＪ素子におけるトンネルバリア層とホイスラー合金層との界面のラフネスを低減させることができる。これらにより、ホイスラー合金を用いたＴＭＲ比が高いトンネル磁気抵抗効果素子を形成することができる。また、ｂｃｃ構造を有する強磁性層を具備することにより、半導体基板中にスピンの自由度を付加したキャリアを伝導させることが可能となる。
また、ｂｃｃ構造を有するＣｒ層の膜厚は３ｎｍ以下が好ましい。Ｃｒ層の膜厚を３ｎｍ以下にすれば、ｂｃｃ構造を有する強磁性層の格子定数を引き摺ることが可能となるため、Ｃｒ層上に形成されるホイスラー合金の格子定数を、下地のｂｃｃ構造を有する強磁性層／ｂｃｃ構造を有するＣｒ層によって調節することができる。
［第２実施形態］
本発明の第２実施形態のスピンＭＯＳＦＥＴについて説明する。図２は、第２実施形態のスピンＭＯＳＦＥＴの構成を示す断面図である。
図２に示すように、半導体基板１０の表面領域には、ソースまたはドレインとしての不純物拡散層１０Ａがイオン注入法によって形成されている。不純物拡散層１０Ａ上には、ＭｇＯ層１１が形成され、このＭｇＯ層１１上にはｂｃｃ構造を有する強磁性層１２が形成されている。強磁性層１２上にはｂｃｃ構造を有するＣｒ層１３が形成され、Ｃｒ層１３上にはエピタキシャル成長したホイスラー合金層１４が形成されている。強磁性層１２とホイスラー合金層１４との間にはＣｒ層１３を介して反強磁性結合が形成されていても良い。さらに、ソースとドレインとの間の半導体基板１０上にはゲート絶縁膜２１が形成され、このゲート絶縁膜２１上にはゲート電極２２が形成されている。なお、ＭｇＯ層１１は（００１）配向していることが望ましい。
本実施形態のスピンＭＯＳＦＥＴでは、ソース上のホイスラー合金層１４及びドレイン上のホイスラー合金層１４のいずれか一方は磁化が変化するフリー層（磁化自由層）となり、他方は磁化が維持されるピン層（磁化固定層）となる。ピン層には保持力の強い磁性材料を用いるか、ピン層の上に反強磁性層を設けるなどすれば良い。フリー層の磁化とピン層の磁化の相対的な関係を変化させることによって、トンネル磁気抵抗効果素子の抵抗値を変化させることができる。フリー層の磁化を変化させるためには、例えば、チャネル等を介したスピン注入法や電流磁場印加法等を用いることができる。
次に、図２に示したスピンＭＯＳＦＥＴの製造方法について説明する。まず、半導体基板１０にイオン注入法およびアニールを用いてチャネル領域を形成する。その後、半導体基板１０上に、例えばシリコン酸化膜２１及び多結晶シリコン膜２２を順次形成する。次に、半導体基板１０上において、ソースおよびドレインが形成される部分のシリコン酸化膜２１及び多結晶シリコン膜２２をエッチングにより除去し、図２に示すように、ゲート絶縁膜２１及びゲート電極２２を形成する。
次に、ソースおよびドレインが形成される半導体基板１０の表面領域にイオン注入法及びアニールを用いて不純物拡散層１０Ａを形成する。続いて、不純物拡散層１０Ａ上に、スパッタ法によりＭｇＯ層１１を形成する。ＭｇＯ層１１上に、スパッタ法によりｂｃｃ構造を有する強磁性層１２を形成する。強磁性層１２上に、スパッタ法によりｂｃｃ構造を有するＣｒ層１３を形成する。さらに、Ｃｒ層１３上に、エピタキシャル成長したホイスラー合金層１４を形成する。続いて、リフトオフ法またはイオンミリング法、ＲＩＥ法などを用いて、ＭｇＯ層１１、強磁性層１２、Ｃｒ層１３及びホイスラー合金層１４をパターニングしてソース電極及びドレイン電極を形成する。以上により、図２に示したスピンＭＯＳＦＥＴが製造される。
次に、スピンＭＯＳＦＥＴにおける不純物拡散層１０Ａを形成するためのイオン注入条件について説明する。置換するイオン候補としては、Ｐ(リン)、Ａｓ(砒素)、Ｂ(ボロン)などを用いることができる。プロジェクションレンジは２０ｎｍ以下が望ましく、加速電圧は２０ｋｅＶ以下が好ましい。不純物拡散層１０Ａにおけるキャリア濃度は、１０１８／ｃｍ３〜１０２０／ｃｍ３とする。次に、アニール条件について説明する。アニール方法としては、通常のアニールの他、ＲＴＡ(Rapid thermal annealing)を用いてもよい。不純物拡散層のアニールの実施時期は、ＭｇＯ層１１の形成後に行ってもよいし、またホイスラー合金層１４の形成後に行ってもよい。望ましくは、ＭｇＯ層１１の形成後それに続く成膜の前に行うのがよい。ＭｇＯ層１１の形成後にアニールを行えば、ＭｇＯ層１１の結晶性を向上させることができる。
このように構成されたスピンＭＯＳＦＥＴにおいては、規則性の高い結晶構造（Ｂ２構造またはＬ２１構造）を持つ、エピタキシャル成長したホイスラー合金を半導体基板上に形成することが可能である。また、強磁性層とホイスラー合金層との間にｂｃｃ構造を有するＣｒ層を形成することにより、ＭＴＪ素子におけるトンネルバリア層とホイスラー合金層との界面のラフネスを低減させることができる。また、ｂｃｃ構造を有する強磁性層１２を具備することにより、半導体基板中にスピンの自由度を付加したキャリアを伝導させることが可能となる。すなわち、ソースまたはドレインに供給されるスピンを持ったキャリアは、ｂｃｃ構造を有する強磁性層１２を介してバリア層であるＭｇＯ層１１をトンネルし伝導する。
また、ｂｃｃ構造を有するＣｒ層の膜厚は３ｎｍ以下が好ましい。Ｃｒ層の膜厚を３ｎｍ以下にすれば、ｂｃｃ構造を有する強磁性層の格子定数を引き摺ることが可能となるため、Ｃｒ層上に形成されるホイスラー合金の格子定数を、下地のｂｃｃ構造を有する強磁性層／ｂｃｃ構造を有するＣｒ層によって調節することができる。
［第３実施形態］
本発明の第３実施形態のスピンＭＯＳＦＥＴについて説明する。図３は、第３実施形態のスピンＭＯＳＦＥＴの構成を示す断面図である。
図３に示すように、半導体基板１０の表面領域には、ソースまたはドレインとしての不純物拡散層１０Ａがイオン注入法及びアニールを用いて形成されている。不純物拡散層１０Ａ上には、ＭｇＯ層１１が形成され、このＭｇＯ層１１上にはｂｃｃ構造を有する強磁性層１２が形成されている。強磁性層１２上にはｂｃｃ構造を有するＣｒ層１３が形成され、Ｃｒ層１３上にはエピタキシャル成長したホイスラー合金層１４が形成されている。強磁性層１２とホイスラー合金層１４との間にはＣｒ層１３を介して反強磁性結合が形成されていても良い。また、ソースまたはドレインの少なくとも一方にはトンネルバリア層１５が形成され、トンネルバリア層１５上にはホイスラー合金層１６が形成されている。言い換えると、ソースまたはドレインの少なくとも一方には、ＭｇＯ層１１上に、強磁性層１２及びＣｒ層１３を介してホイスラー合金を用いたＴＭＲ素子（ホイスラー合金層１４とトンネルバリア層１５とホイスラー合金層１６を含む積層構造）が形成されている。さらに、ソースとドレインとの間の半導体基板１０上にはゲート絶縁膜２１が形成され、このゲート絶縁膜２１上にはゲート電極２２が形成されている。なお、ＭｇＯ層１１は（００１）配向していることが望ましい。また、ホイスラー合金層１６は、強磁性層、例えばＦｅ−Ｃｏ、Ｆｅ−Ｃｏ−Ｂであってもよい。
本実施形態のスピンＭＯＳＦＥＴでは、ソースまたはドレインの一方の上のホイスラー合金層１４は磁化が変化するフリー層（磁化自由層）となり、他方の上のホイスラー合金層１４は磁化が維持されるピン層（磁化固定層）となる。さらに、ホイスラー合金層１６もピン層となり、その磁化方向はホイスラー合金層（ピン層）１４の磁化方向と同じでも良いし逆方向でもよい。これらのピン層には保持力の強い磁性材料を用いるか、ピン層の上に反強磁性層を設けるなどすれば良い。フリー層の磁化とピン層の磁化の相対的な関係を変化させることによって、トンネル磁気抵抗効果素子の抵抗値を変化させることができる。フリー層の磁化を変化させるためには、例えば、チャネル等を介したスピン注入法や電流磁場印加法等を用いることができる。
次に、図３に示したスピンＭＯＳＦＥＴの製造方法について説明する。まず、半導体基板１０にイオン注入法およびアニールを用いてチャネル領域を形成する。その後、半導体基板１０上に、例えばシリコン酸化膜２１及び多結晶シリコン膜２２を順次形成する。次に、半導体基板１０上において、ソースおよびドレインが形成される部分のシリコン酸化膜２１及び多結晶シリコン膜２２をエッチングにより除去し、図３に示すように、ゲート絶縁膜２１及びゲート電極２２を形成する。
次に、ソースおよびドレインが形成される半導体基板１０の表面領域にイオン注入法及びアニールを用いて不純物拡散層１０Ａを形成する。続いて、不純物拡散層１０Ａ上に、スパッタ法によりＭｇＯ層１１を形成する。ＭｇＯ層１１上に、スパッタ法によりｂｃｃ構造を有する強磁性層１２を形成する。強磁性層１２上に、スパッタ法によりｂｃｃ構造を有するＣｒ層１３を形成する。さらに、Ｃｒ層１３上に、エピタキシャル成長したホイスラー合金層１４を形成する。続いて、リフトオフ法またはイオンミリング法、ＲＩＥ法などを用いて、ＭｇＯ層１１、強磁性層１２、Ｃｒ層１３及びホイスラー合金層１４をパターニングしてソース電極及びドレイン電極を形成する。
次に、ソース電極またはドレイン電極の少なくとも一方の領域のみを開口し、その他の領域を覆ったレジスト膜を形成する。続いて、トンネルバリア層１５とホイスラー合金層１６を半導体基板１０上に積層し、レジスト膜を剥離して、ソース電極上またはドレイン電極上の少なくとも一方のみにトンネルバリア層１５及びホイスラー合金層１６を形成する。これにより、ソース電極またはドレイン電極の少なくとも一方にＭＴＪ素子を形成する。以上により、図３に示したスピンＭＯＳＦＥＴが製造される。
以上に説明した第１、２、３実施形態において、ｂｃｃ構造を有する強磁性層１２としては、Ｆｅ（鉄）またはＦｅ−Ｃｏ（鉄コバルト）、Ｆｅ−Ｍｎ（鉄マンガン）、または前記Ｆｅ、Ｆｅ−Ｃｏ、Ｆｅ−Ｍｎに、Ｖ（バナジウム）、Ｎｂ（ニオブ）、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｗ（タングステン）の少なくともいずれかを含む合金、またはこれら強磁性体の積層構造を用いることができる。また、ｂｃｃ構造を有するＣｒ層１３の膜厚を薄くすることにより、ｂｃｃ構造を有した強磁性層１２の格子定数によってホイスラー合金の格子定数を調整することができる。
また、以上に説明した第１、２、３実施形態においては、半導体基板の材料として少なくとも表面にＳｉ単結晶、Ｇｅ単結晶、ＧａＡｓ単結晶、Ｓｉ−Ｇｅ単結晶のいずれかを有する基板またはＳＯＩ(Silicon on Insulator)基板であることを特徴としている。
このように構成されたスピンＭＯＳＦＥＴにおいては、規則性の高い結晶構造（Ｂ２構造またはＬ２１構造）を持つ、エピタキシャル成長したホイスラー合金を半導体基板上に形成することが可能である。また、強磁性層とホイスラー合金層との間にｂｃｃ構造を有するＣｒ層を形成することにより、ＭＴＪ素子におけるトンネルバリア層とホイスラー合金層との界面のラフネスを低減させることができる。これらにより、ホイスラー合金を用いたＴＭＲ比が高いトンネル磁気抵抗効果素子を形成することができる。また、ｂｃｃ構造を有する強磁性層を具備することにより、半導体基板中にスピンの自由度を付加したキャリアを伝導させることが可能となる。
また、ｂｃｃ構造を有するＣｒ層の膜厚は３ｎｍ以下が好ましい。Ｃｒ層の膜厚を３ｎｍ以下にすれば、ｂｃｃ構造を有する強磁性層の格子定数を引き摺ることが可能となるため、形成されたホイスラー合金の格子定数を、下地のｂｃｃ構造を有する強磁性層／ｂｃｃ構造を有するＣｒ層によって調節することができる。
［第４実施形態］
次に、本発明の第４実施形態のＭＲＡＭについて説明する。このＭＲＡＭにおけるメモリセルには、ホイスラー合金を有するＭＴＪ素子を用いている。図４は、第４実施形態のＭＲＡＭにおけるメモリセルの構成を示す断面図である。
第４実施形態のＭＲＡＭにおけるメモリセルは、図４に示すように、半導体基板３０に形成されたトランジスタ上に、電極層、多結晶金属下地配線３７、ＭＴＪ素子３８、金属ビア（または金属ハードマスク）３９を順次形成し、その上にビット線４０を形成した構造を有している。
以下に、ＭＲＡＭにおけるメモリセルの構造を詳述する。半導体基板３０には素子分離領域３１が形成され、素子分離領域３１に挟まれた半導体基板にはソース領域またはドレイン領域３２が形成されている。ソース領域とドレイン領域との間の半導体基板３０上には、ゲート絶縁膜３３が形成されている。さらに、このゲート絶縁膜３３上には、ゲート電極３４が形成されている。また、半導体基板３０上には層間絶縁膜３５が形成され、ソース領域またはドレイン領域３２上の層間絶縁膜３５内には、コンタクトプラグ３６を介して第１配線Ｍ１、第２配線Ｍ２、第３配線Ｍ３が順次形成されている。第３配線Ｍ３上のコンタクトプラグ３６上には、多結晶金属下地配線３７が形成されている。この多結晶金属下地配線３７上には、ＭＴＪ素子３８が形成されている。さらに、ＭＴＪ素子３８上には金属ビア（または金属ハードマスク）３９が形成され、この金属ビア３９上にはビット線４０が形成されている。
図５に、ＭＴＪ素子３８の詳細な断面構造を示す。図５に示すように、多結晶金属下地配線３７上にはＭｇＯ層１１が形成され、このＭｇＯ層１１上にはｂｃｃ構造を有する強磁性層１２、ｂｃｃ構造を有するＣｒ層１３が順次形成されている。Ｃｒ層１３上には、ホイスラー合金層１４（記録層）、トンネルバリア層（例えば、ＭｇＯ層）１５、ホイスラー合金層１６が順次形成されている。さらに、ホイスラー合金層１６上には、トップ固定層とするために、強磁性層（例えば、ＣｏＦｅ層）１７、反強磁性層１８、キャップ層１９が順次形成されている。なお、ＭｇＯ層１１は（００１）配向していることが望ましい。
また、ＭＴＪ素子３８は、図６に示すようなデュアル固定層構造としてもよい。多結晶金属下地配線３７上に、ＭｇＯ層１１、ｂｃｃ構造を有する強磁性層１２、ｂｃｃ構造を有するＣｒ層１３、ホイスラー合金層１４、トンネルバリア層１５、ホイスラー合金層１６（記録層）が順次形成されている。さらに、ホイスラー合金層１６上に、トンネルバリア層（例えば、ＭｇＯ層）２３、強磁性層１７、反強磁性層１８、キャップ層１９が順次形成されている。強磁性層１２、ホイスラー合金層１４をピン層とするためには、これらに保持力の強い磁性層を用いるなどすればよい。強磁性層１２とホイスラー合金層１４との間にＣｒ層１３を介して反強磁性結合を形成しても良い。その他、ＭｇＯ層１１と強磁性層１２との間に反強磁性層を設けたり、ＭｇＯ層１１の代わりに反強磁性層を用いることができる。
さらに、ＭＴＪ素子３８をトップ固定層として形成した場合を図５に示したが、図７に示すように、ボトム固定層として形成してもよい。すなわち、多結晶金属下地配線３７上に、反強磁性層１８、ｂｃｃ構造を有する強磁性層１７、ｂｃｃ構造を有するＣｒ層１３、エピタキシャル成長したホイスラー合金層１４、トンネルバリア層１５、ホイスラー合金層１６（記録層）、キャップ層１９を順次積層したＭＴＪ構造であってもよい。強磁性層１７とホイスラー合金層１４との間にＣｒ層１３を介して反強磁性結合を形成することもできる。多結晶金属下地配線３７と反強磁性層１８の間にはＭｇＯ層を設けることも可能である。また、多結晶金属下地配線３７には、ＡｌまたはＡｕ、Ａｇ、Ｐｔ、Ｃｕ、Ｃｒ等の材料を用いることができ、その他ポリシリコン等の半導体材料などを下地配線として用いてもよい。さらに、図５、図６及び図７において、ホイスラー合金層１６は、強磁性層、例えばＦｅ−Ｃｏ、Ｆｅ−Ｃｏ−Ｂであってもよい。
第４実施形態によれば、規則性の高い結晶構造を持つホイスラー合金を用いたトンネル磁気抵抗効果素子を形成することができる。これにより、ＴＭＲ比が高いトンネル磁気抵抗効果素子を備えたＭＲＡＭを提供することが可能である。
［第５実施形態］
次に、本発明の第５実施形態のＴＭＲヘッドについて説明する。このＴＭＲヘッドは、ＭＴＪ素子を用いて形成されており、ハードディスクドライブ（ＨＤＤ）に使用される。図８は、第５実施形態のＴＭＲヘッドの構成を示す断面図である。
このＴＭＲヘッドは、図８に示すように、ＭＴＪ素子が下部電極層４１と上部電極層４２の間に配置された構造を有している。ここでＭＴＪ素子は、下部電極層４１上に、アモルファス層（金属アモルファス層または絶縁体アモルファス層）２０、ＭｇＯ層１１、ｂｃｃ構造を有する強磁性層１２、ｂｃｃ構造を有するＣｒ層１３、エピタキシャル成長したホイスラー合金層１４、トンネルバリア層１５、ホイスラー合金層１６を順次積層した構造を有している。強磁性層１２とホイスラー合金層１４との間にはＣｒ層１３を介して反強磁性結合が形成されていても良い。
詳述すると、図８に示すように、下部電極層（磁気シールド層）４１上には、アモルファス層２０、ＭｇＯ層１１、強磁性層１２、Ｃｒ層１３、ホイスラー合金層１４、トンネルバリア層（例えば、ＭｇＯ層）１５、ホイスラー合金層１６、強磁性層（例えば、ＣｏＦｅ層）１７、反強磁性層１８、キャップ層１９が順次形成されている。さらに、キャップ層１９上には、上部電極層（磁気シールド層）４２が形成されている。下部電極層４１と上部電極層４２の間には絶縁膜２４が形成されている。なお、ＭｇＯ層１１は（００１）配向していることが望ましい。また、ホイスラー合金層１６は、強磁性層、例えばＦｅ−Ｃｏ、Ｆｅ−Ｃｏ−Ｂであってもよい。
以上に説明した第４、５実施形態において、ｂｃｃ構造を有する強磁性層１２としては、Ｆｅ（鉄）またはＦｅ−Ｃｏ（鉄コバルト）、Ｆｅ−Ｍｎ（鉄マンガン）、または前記Ｆｅ、Ｆｅ−Ｃｏ、Ｆｅ−Ｍｎに、Ｖ（バナジウム）、Ｎｂ（ニオブ）、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｗ（タングステン）の少なくともいずれかを含む合金、またはこれら強磁性体の積層構造を用いることができる。また、ｂｃｃ構造を有した強磁性層１２の格子定数により、ホイスラー合金の格子定数を調整するために、ｂｃｃ構造を有するＣｒ層１３の膜厚は３ｎｍ以下が好ましい。また、下部電極層４１上のアモルファス層２０とＭｇＯ層１１の膜厚は、キャリアがトンネル可能な膜厚が望ましい。アモルファス層２０が導電体の場合は、ＭｇＯ層１１の膜厚がキャリアのトンネル可能な３ｎｍ以下であることが望ましく、アモルファス層２０が絶縁体の場合は、アモルファス層２０とＭｇＯ層１１とを合せた膜厚が３ｎｍ以下であることが望ましい
ＭＴＪ素子においてトンネルバリア層となる絶縁体層には、ＭｇＯまたはＡｌ２Ｏ３を用いることができる。ＭＴＪ素子におけるトンネルバリア層の膜厚は、キャリアのスピン緩和が起こらず、かつキャリアがトンネル可能な膜厚が望ましく、スピン拡散長より十分小さい３ｎｍ以下が望ましい。
第５実施形態によれば、規則性の高い結晶構造を持つホイスラー合金を用いたトンネル磁気抵抗効果素子を形成することができる。これにより、ＴＭＲ比が高いトンネル磁気抵抗効果素子を備えたＴＭＲヘッドを提供することが可能である。
以下に、比較例及び実施例を参照して本発明の実施形態をさらに詳細に説明する。
比較例として、ホイスラー合金を有するトンネル磁気抵抗効果素子を作製した。その作製手順を以下に示す。図９は、比較例のトンネル磁気抵抗効果素子の構成を示す断面図である。
まず、（００１）配向したＭｇＯ基板１１のスパッタクリーニングを行い、ＭｇＯ基板１１の表面をクリーニングする。次に、ＭｇＯ基板１１上に、スパッタ法によりｂｃｃ構造を有する強磁性層（ＣｏＦｅ層）４３を膜厚２０ｎｍ形成する。さらに、強磁性層４３上に、スパッタ法によりＣｏ２ＦｅＡｌ０．５Ｓｉ０．５からなるホイスラー合金層１４を膜厚３０ｎｍ、トンネルバリア層（ＭｇＯ層）１５を膜厚１ｎｍ、Ｃｏ２ＦｅＡｌ０．５Ｓｉ０．５からなるホイスラー合金層１６を膜厚５ｎｍ順次形成した。さらに、交換結合磁界を付与するため、ホイスラー合金層１６上に、反強磁性層（ＩｒＭｎ層）４４を膜厚１０ｎｍ形成し、反強磁性層４４上にキャップ層（Ｒｕ層）４５を膜厚７ｎｍ形成した。上記の手順で作製した比較例のトンネル磁気抵抗効果素子に対して、成膜後に真空中で４００℃のアニール処理を行った。
ＣＩＰＴ(Current In-plane Technique)装置を用いて、作製したトンネル磁気抵抗効果素子の磁気抵抗を測定したところ、ＴＭＲ比＝１５．６％と非常に小さい値を示した。また、図９に示したトンネル磁気抵抗効果素子において、ＣｏＦｅ層４３の代わりにＦｅ層を用いた場合でもＴＭＲ比は小さい値を示した。
そこで次に、本発明の実施例として、図１０に示すトンネル磁気抵抗効果素子を作製した。その作製手順を以下に示す。図１０は、実施例のトンネル磁気抵抗効果素子の構造を示す断面図である。
図１０に示す実施例のトンネル磁気抵抗効果素子は、図９に示した構造において、ｂｃｃ構造を有するＣｏＦｅ層４３とＣｏ２ＦｅＡｌ０．５Ｓｉ０．５からなるホイスラー合金層１４との界面にＣｒ層１３を膜厚１ｎｍ形成した構造を有している。Ｃｒ層１３を用いることで、ＭＴＪ素子におけるホイスラー合金層１４とトンネルバリア層１５との界面のラフネスを低減させることができる。このような構造を持つトンネル磁気抵抗効果素子を成膜した後、真空中で４００℃のアニール処理を行った。
ＣＩＰＴ(Current In-plane Technique)装置を用いて、実施例のトンネル磁気抵抗効果素子の磁気抵抗を測定したところ、ＴＭＲ比＝１１６．０％と高い値を示した。
また、形成されたホイスラー合金の結晶構造を、Ｘ線回折装置において評価した結果を図１１に示す。図１１より、形成されているホイスラー合金は（００２）ピークを観測していることから、Ｂ２構造であることがわかる。また、ｂｃｃ構造を有するＣｏＦｅ層４３とＣｏ２ＦｅＡｌ０．５Ｓｉ０．５からなるホイスラー合金層１４との界面にＣｒ層１３を膜厚１ｎｍ形成しても、ホイスラー合金層１４はＢ２構造を保ち、さらに格子定数の変化も無いことがわかる。よって、ｂｃｃ構造を有する強磁性層とホイスラー合金層との界面に、膜厚が薄いＣｒ層を形成することにより、ｂｃｃ構造を有した強磁性層の格子定数を引き摺ったホイスラー合金が形成できることが明らかとなった。なお、図１１中のＣＦＡＳは、Ｃｏ２ＦｅＡｌ０．５Ｓｉ０．５からなるホイスラー合金を表す。また、ＣＦＡＳ(３０)/Ｃｒ(１)/ＣｏＦｅ(２０)等の記載は、ＣｏＦｅ層（膜厚２０ｎｍ）上に、Ｃｒ層（膜厚１ｎｍ）、Ｃｏ２ＦｅＡｌ０．５Ｓｉ０．５からなるホイスラー合金（膜厚３０ｎｍ）を順次形成した構造であることを表す。
また、図１０に示した構造において、ｂｃｃ構造を有するＣｏＦｅ層４３の代わりに、ｂｃｃ構造を有するＣｒ層／ｂｃｃ構造を有するＣｏＦｅ層を形成した。詳述すると、ＭｇＯ基板１１上にｂｃｃ構造を有するＣｒ層を形成し、このＣｒ層上にｂｃｃ構造を有するＣｏＦｅ層を形成した。このＣｏＦｅ層上にはＣｒ層１３が形成されている。このような構造を有するトンネル磁気抵抗効果素子では、ＴＭＲ比が更に向上することが明らかとなった。これより、ｂｃｃ構造を有する強磁性層は、上記元素を一部その他の元素で置換してもｂｃｃ構造が保たれていればよく、その場合にも強磁性層上のホイスラー合金の結晶性、ひいては磁気的特性などが良好なものとなる。また、前記強磁性層は、積層構造を形成していてもよい。
以上のことから、本発明の実施例によれば、規則性の高い結晶構造を持つホイスラー合金を形成でき、かつ高いＴＭＲ比を持つトンネル磁気抵抗効果素子を実現できることが明らかとなった。本実施例の図１０に示した構造を半導体基板上に形成すれば、ｂｃｃ構造を有する強磁性層から、スピンの自由度を付加したキャリアを半導体基板中に伝導させることが可能である。
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
この発明の第１実施形態のトンネル磁気抵抗効果素子の構成を示す断面図である。 この発明の第２実施形態のスピンＭＯＳＦＥＴの構成を示す断面図である。 この発明の第３実施形態のスピンＭＯＳＦＥＴの構成を示す断面図である。 この発明の第４実施形態のＭＲＡＭにおけるメモリセルの構成を示す断面図である。 第４実施形態におけるメモリセル中のＭＴＪ素子の構成を示す断面図である。 第４実施形態におけるメモリセル中の他のＭＴＪ素子の構成を示す断面図である。 第４実施形態におけるメモリセル中の他のＭＴＪ素子の構成を示す断面図である。 この発明の第５実施形態のＴＭＲヘッドの構成を示す断面図である。 比較例としてのトンネル磁気抵抗効果素子の構成を示す断面図である。 実施例としてのトンネル磁気抵抗効果素子の構成を示す断面図である。 比較例及び実施例でのＸＲＤ(X-ray diffraction)評価の結果を示す図である。
符号の説明
１０…半導体単結晶基板、１０Ａ…不純物拡散層、１１…ＭｇＯ層、１２…強磁性層、１３…Ｃｒ層、１４…ホイスラー合金層、１５…トンネルバリア層、１６…ホイスラー合金層、１７…強磁性層、１８…反強磁性層、１９…キャップ層、２０…アモルファス層、２１…ゲート絶縁膜、２２…ゲート電極、２３…トンネルバリア層、２４…絶縁膜、３０…半導体単結晶基板、３１…素子分離領域、３２…ソース領域（またはドレイン領域）、３３…ゲート絶縁膜、３４…ゲート電極、３５…層間絶縁膜、３６…コンタクトプラグ、３７…多結晶金属下地配線、３８…ＭＴＪ素子、３９…金属ビア（または金属ハードマスク）、４０…ビット線、４１…下部電極層（磁気シールド層）、４２…上部電極層（磁気シールド層）、４３…強磁性層（ＣｏＦｅ層）、４４…反強磁性層（ＩｒＭｎ層）、４５…キャップ層（Ｒｕ層）、Ｍ１…第１配線、Ｍ２…第２配線、Ｍ３…第３配線。

Claims (5)

  1. 半導体基板上に形成されたＭｇＯ層と、
    前記ＭｇＯ層上に形成された体心立方格子構造を有する第１強磁性層と、
    前記第１強磁性層上に形成された体心立方格子構造を有する、膜厚が３ｎｍ以下であるＣｒ層と、
    前記Ｃｒ層上に形成され、Ｂ２構造またはＬ２１構造を有するホイスラー合金層と、
    を含む構造をソース及びドレインに具備することを特徴とするスピンＭＯＳ電界効果トランジスタ。
  2. 半導体基板上に形成されたＭｇＯ層と、
    前記ＭｇＯ層上に形成された体心立方格子構造を有する第１強磁性層と、
    前記第１強磁性層上に形成された体心立方格子構造を有する、膜厚が３ｎｍ以下であるＣｒ層と、
    前記Ｃｒ層上に形成され、Ｂ２構造またはＬ２１構造を有するホイスラー合金層と、
    前記ホイスラー合金層上に形成されたバリア層と、
    前記バリア層上に形成された第２強磁性層と、
    を含む構造を少なくともソースまたはドレインのいずれかに具備することを特徴とするスピンＭＯＳ電界効果トランジスタ。
  3. 前記第２強磁性層は、ホイスラー合金を含むことを特徴とする請求項２に記載のスピンＭＯＳ電界効果トランジスタ。
  4. 前記第１強磁性層は、Ｆｅ（鉄）またはＦｅ−Ｃｏ（鉄コバルト）、Ｆｅ−Ｍｎ（鉄マンガン）、または前記Ｆｅ、Ｆｅ−Ｃｏ、Ｆｅ−Ｍｎに、Ｖ（バナジウム）、Ｎｂ（ニオブ）、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｗ（タングステン）の少なくともいずれかを含む合金、またはこれらの積層構造を含むことを特徴とする請求項１乃至３のいずれかに記載のスピンＭＯＳ電界効果トランジスタ。
  5. 前記半導体基板は、Ｓｉ、Ｇｅ、ＧａＡｓもしくはＳｉ−Ｇｅからなることを特徴とする請求項１乃至４のいずれかに記載のスピンＭＯＳ電界効果トランジスタ。
JP2008005041A 2008-01-11 2008-01-11 スピンｍｏｓ電界効果トランジスタ Expired - Fee Related JP4703660B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008005041A JP4703660B2 (ja) 2008-01-11 2008-01-11 スピンｍｏｓ電界効果トランジスタ
US12/342,383 US8243400B2 (en) 2008-01-11 2008-12-23 Tunneling magnetoresistive effect element and spin MOS field-effect transistor
US13/533,198 US8335059B2 (en) 2008-01-11 2012-06-26 Tunneling magnetoresistive effect element and spin MOS field-effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008005041A JP4703660B2 (ja) 2008-01-11 2008-01-11 スピンｍｏｓ電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2009170556A JP2009170556A (ja) 2009-07-30
JP4703660B2 true JP4703660B2 (ja) 2011-06-15

Family

ID=40850422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008005041A Expired - Fee Related JP4703660B2 (ja) 2008-01-11 2008-01-11 スピンｍｏｓ電界効果トランジスタ

Country Status (2)

Country Link
US (2) US8243400B2 (ja)
JP (1) JP4703660B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4580966B2 (ja) * 2007-08-24 2010-11-17 株式会社東芝 ホイスラー合金を有する積層体、この積層体を用いたスピンｍｏｓ電界効果トランジスタ及びトンネル磁気抵抗効果素子
JP4703660B2 (ja) * 2008-01-11 2011-06-15 株式会社東芝 スピンｍｏｓ電界効果トランジスタ
JP4762285B2 (ja) * 2008-09-24 2011-08-31 株式会社東芝 スピントランジスタ、集積回路、及び、磁気メモリ
JP4764466B2 (ja) 2008-09-25 2011-09-07 株式会社東芝 ホイスラー合金を有する積層体、この積層体を用いた磁気抵抗素子、及びスピントランジスタ
JP4908540B2 (ja) * 2009-03-25 2012-04-04 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
JP5527669B2 (ja) * 2009-05-22 2014-06-18 独立行政法人物質・材料研究機構 強磁性トンネル接合体およびそれを用いた磁気抵抗効果素子
WO2011033665A1 (ja) * 2009-09-18 2011-03-24 株式会社 東芝 半導体装置およびその製造方法
US8766341B2 (en) * 2009-10-20 2014-07-01 The Regents Of The University Of California Epitaxial growth of single crystalline MgO on germanium
JP5338714B2 (ja) * 2010-02-24 2013-11-13 Ｔｄｋ株式会社 磁気センサー、磁気検出装置、及び磁気ヘッド
JP2012039010A (ja) 2010-08-10 2012-02-23 Tdk Corp 磁気センサー及び磁気検出装置
JP5651826B2 (ja) * 2010-09-03 2015-01-14 Tdk株式会社 スピン注入電極構造、スピン伝導素子及びスピン伝導デバイス
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
US9880232B2 (en) * 2012-03-14 2018-01-30 Seagate Technology Llc Magnetic sensor manufacturing
JP5649605B2 (ja) * 2012-03-26 2015-01-07 株式会社東芝 スピントランジスタおよびメモリ
JP5959313B2 (ja) * 2012-05-28 2016-08-02 三菱電機株式会社 磁気抵抗効果素子、磁界検出器および物理量検出器
JP5777588B2 (ja) * 2012-09-21 2015-09-09 株式会社東芝 磁気抵抗効果素子
JP6148450B2 (ja) * 2012-10-29 2017-06-14 株式会社東芝 積層構造、スピントランジスタおよびリコンフィギャラブル論理回路
US9034491B2 (en) * 2012-11-30 2015-05-19 Seagate Technology Llc Low resistance area magnetic stack
JP2014146405A (ja) * 2013-01-30 2014-08-14 Toshiba Corp 磁気抵抗効果型の磁気ヘッドおよび磁気記録再生装置
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
JP2015061045A (ja) * 2013-09-20 2015-03-30 株式会社東芝 スピンｍｏｓｆｅｔ
US9236564B2 (en) 2013-12-11 2016-01-12 Samsung Electronics Co., Ltd. Method and system for providing an engineered magnetic layer including Heusler layers and an amorphous insertion layer
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
JP2016178254A (ja) 2015-03-20 2016-10-06 株式会社東芝 スピントランジスタメモリ
KR102175385B1 (ko) 2016-04-12 2020-11-06 에스케이하이닉스 주식회사 다층 자성 박막 스택 및 이를 포함하는 데이터 저장 장치
WO2018004700A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Transistors with metal source and drain contacts including a heusler alloy

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092412A (ja) * 2001-09-17 2003-03-28 Toshiba Corp スピントランジスタ
WO2005088745A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency 磁気抵抗素子及びその製造方法
JP2006032915A (ja) * 2004-06-16 2006-02-02 Toshiba Corp スピントランジスタ、プログラマブル論理回路および磁気メモリ
JP2006073861A (ja) * 2004-09-03 2006-03-16 Renesas Technology Corp 磁気記憶装置
JP2006228968A (ja) * 2005-02-17 2006-08-31 Toshiba Corp 磁気ランダムアクセスメモリ
JP2006295001A (ja) * 2005-04-13 2006-10-26 Sony Corp 記憶素子及びメモリ
JP2007092147A (ja) * 2005-09-29 2007-04-12 Tokyo Institute Of Technology 積層構造体、半導体装置およびトランジスタ
JP2007150265A (ja) * 2005-10-28 2007-06-14 Toshiba Corp 磁気抵抗効果素子および磁気記憶装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3629057B2 (ja) 1995-03-14 2005-03-16 株式会社東芝 ホイスラー合金薄膜の製造方法、磁性膜を備えた積層膜、それを利用した磁気抵抗効果素子および固体磁気記録素子
US8125745B2 (en) * 2006-04-27 2012-02-28 Japan Science And Technology Agency Magnetic thin film, and magnetoresistance effect device and magnetic device using the same
JP4455558B2 (ja) * 2006-09-08 2010-04-21 株式会社東芝 スピンｍｏｓｆｅｔ
JP4580966B2 (ja) 2007-08-24 2010-11-17 株式会社東芝 ホイスラー合金を有する積層体、この積層体を用いたスピンｍｏｓ電界効果トランジスタ及びトンネル磁気抵抗効果素子
JP4496242B2 (ja) 2007-08-29 2010-07-07 株式会社東芝 スピントランジスタ及び磁気メモリ
JP5082688B2 (ja) * 2007-08-30 2012-11-28 Ｔｄｋ株式会社 スピントランジスタ及び半導体メモリ
US7936028B2 (en) * 2007-11-09 2011-05-03 Samsung Electronics Co., Ltd. Spin field effect transistor using half metal and method of manufacturing the same
JP4703660B2 (ja) * 2008-01-11 2011-06-15 株式会社東芝 スピンｍｏｓ電界効果トランジスタ
JP2009239122A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及びスピンｍｏｓ電界効果トランジスタ
JP4764466B2 (ja) 2008-09-25 2011-09-07 株式会社東芝 ホイスラー合金を有する積層体、この積層体を用いた磁気抵抗素子、及びスピントランジスタ
JP4738499B2 (ja) * 2009-02-10 2011-08-03 株式会社東芝 スピントランジスタの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092412A (ja) * 2001-09-17 2003-03-28 Toshiba Corp スピントランジスタ
WO2005088745A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency 磁気抵抗素子及びその製造方法
JP2006032915A (ja) * 2004-06-16 2006-02-02 Toshiba Corp スピントランジスタ、プログラマブル論理回路および磁気メモリ
JP2006073861A (ja) * 2004-09-03 2006-03-16 Renesas Technology Corp 磁気記憶装置
JP2006228968A (ja) * 2005-02-17 2006-08-31 Toshiba Corp 磁気ランダムアクセスメモリ
JP2006295001A (ja) * 2005-04-13 2006-10-26 Sony Corp 記憶素子及びメモリ
JP2007092147A (ja) * 2005-09-29 2007-04-12 Tokyo Institute Of Technology 積層構造体、半導体装置およびトランジスタ
JP2007150265A (ja) * 2005-10-28 2007-06-14 Toshiba Corp 磁気抵抗効果素子および磁気記憶装置

Also Published As

Publication number Publication date
US20090180215A1 (en) 2009-07-16
US8243400B2 (en) 2012-08-14
JP2009170556A (ja) 2009-07-30
US8335059B2 (en) 2012-12-18
US20120273856A1 (en) 2012-11-01

Similar Documents

Publication Publication Date Title
JP4703660B2 (ja) スピンｍｏｓ電界効果トランジスタ
JP4580966B2 (ja) ホイスラー合金を有する積層体、この積層体を用いたスピンｍｏｓ電界効果トランジスタ及びトンネル磁気抵抗効果素子
US10658577B2 (en) Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy
JP6464516B2 (ja) 磁気セル構造体、および製造の方法
JP4455558B2 (ja) スピンｍｏｓｆｅｔ
KR101929583B1 (ko) 비휘발성 자기 메모리 소자
US9048411B2 (en) Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
JP4496242B2 (ja) スピントランジスタ及び磁気メモリ
US20200243125A1 (en) Novel Free Layer Structure in Magnetic Random Access Memory (MRAM) for Mo or W Perpendicular Magnetic Anisotropy (PMA) Enhancing Layer
US20220238799A1 (en) Magnetoresistive element having a composite recording structure
JP5144569B2 (ja) スピントランジスタ及び論理回路装置
JP4599285B2 (ja) 電界効果トランジスタ、集積回路、及びメモリ
JP4997194B2 (ja) スピントランジスタ、およびリコンフィギャラブル論理回路
US20230039108A1 (en) Perpendicular mtj element having a soft-magnetic adjacent layer and methods of making the same
JP2009239122A (ja) 磁気抵抗効果素子及びスピンｍｏｓ電界効果トランジスタ
US20220246836A1 (en) Composite recording structure for an improved write profermance
JP5377531B2 (ja) スピンｍｏｓ電界効果トランジスタ
US10867651B2 (en) Initialization process for magnetic random access memory (MRAM) production
US11910721B2 (en) Perpendicular MTJ element having a cube-textured reference layer and methods of making the same
JP6986729B2 (ja) 単結晶磁気抵抗素子、及びこれを用いたデバイス
WO2011062005A1 (ja) 強磁性トンネル接合素子
JP5072877B2 (ja) スピントランジスタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110308

R151 Written notification of patent or utility model registration

Ref document number: 4703660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees