JP2003092412A - スピントランジスタ - Google Patents

スピントランジスタ

Info

Publication number
JP2003092412A
JP2003092412A JP2001281043A JP2001281043A JP2003092412A JP 2003092412 A JP2003092412 A JP 2003092412A JP 2001281043 A JP2001281043 A JP 2001281043A JP 2001281043 A JP2001281043 A JP 2001281043A JP 2003092412 A JP2003092412 A JP 2003092412A
Authority
JP
Japan
Prior art keywords
spin
drain
channel
electrons
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001281043A
Other languages
English (en)
Other versions
JP3621367B2 (ja
Inventor
Toshie Sato
利江 佐藤
Koichi Mizushima
公一 水島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001281043A priority Critical patent/JP3621367B2/ja
Publication of JP2003092412A publication Critical patent/JP2003092412A/ja
Application granted granted Critical
Publication of JP3621367B2 publication Critical patent/JP3621367B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Light Receiving Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 ドレイン電流の磁化依存性が大きく高速読み
出しに優れたスピントランジスタを提供することを目的
とする。 【解決手段】 スピン偏極した電子を生成するスピン偏
極部（Ｆ１）を有するソース部（Ｓ）と、磁性体（Ｆ
２）を有するドレイン部（Ｄ）と、前記ソース部から前
記ドレイン部に電子を導くチャネル部（Ｃ）と、を備
え、前記チャネル部と前記ドレイン部との間にポイント
コンタクト（ＱＰ）が設けられたスピントランジスタを
提供することにより、高いＭＲ比が得られ、従来よりも
磁気検出感度や読み出し速度を大幅に改善することが可
能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スピントランジス
タに関し、より詳細には、高密度磁気記録読み出し用磁
気ヘッドなどの磁気センサーや、磁性ＲＡＭ（ＭＲＡ
Ｍ：Magnetic Random Access Memory）あるいは磁性Ｒ
ＯＭ（ＭＲＯＭ：Magnetic Read Only Memory）などの
高密度記憶素子、光検出素子などとして用いて好適なス
ピントランジスタに関する。
【０００２】
【従来の技術】磁気記録の高密度化および高速化は、磁
気記録媒体の改良と並んで、磁気記録装置の進歩、なか
でも磁気記録の書き込みおよび読み出しに用いられる磁
気ヘッドの進歩に負うところが多い。例えば、磁気記録
媒体の小型化、大容量化に伴って、磁気記録媒体と読み
出し用磁気ヘッドとの相対速度は小さくなるが、その場
合でも大きな出力が取り出せる新しいタイプの読み出し
用磁気ヘッドとして、巨大磁気抵抗効果ヘッド（Giant
MagnetoResistance effect:ＧＭＲヘッド）の開発が進
められている。
【０００３】ＧＭＲヘッドは従来のＭＲ（MagnetoResis
tance effect）ヘッドと比較して、磁気抵抗変化率（Ｍ
Ｒ比）が大きく優れた特性を持っている。そして、最
近、より優れた特性が期待されるトンネル接合型のＧＭ
Ｒヘッドが急速に注目を集めている。
【０００４】従来の磁気記録媒体は、磁気ディスクすな
わちファイルメモリとして機能し、その情報はいったん
コンピュータ本体の半導体メモリ（ＤＲＡＭ、ＳＲＡ
Ｍ）に読み込まれた後利用される。半導体メモリは、多
くの優れた特性を持っているが、記憶保持のために大量
の電力を消費するという大きな欠点も持っている。近
年、記憶保持のための電力が必要ないフラッシュメモリ
やＦＲＡＭ（Ferroelectric Memory：誘電体メモリ）な
どの開発が進められているが、いずれも書き換え回数が
限定されるという大きな欠点を持っている。
【０００５】一方で、実質的に書き換えが無限に繰り返
し可能な磁気メモリ（ＭＲＡＭ）の開発も始められてい
るが、その実現のためには大きなＭＲ比を示す材料ある
いはデバイスの開発が望まれている。従来のスピンバル
ブ膜に比べてより大きなＭＲ比を示す素子として、「磁
性体トンネル接合素子」が注目され、それらを用いて、
あるいはそれらとＭＯＳ型トランジスタとを組み合わせ
ることによって磁気ヘッドや磁気メモリを形成する試み
が進められている。
【０００６】さらに磁性体トンネル接合素子に比べさら
に優れた特性が期待されるスピントランジスタやスピン
バルブトランジスタの開発が始められている。このよう
なスピントランジスタは、例えば、S. Datta らにより
Appl. Phys. Lett., 56, (1990) p. 665に開示されて
いる。
【発明が解決しようとする課題】図１２は、従来のスピ
ントランジスタの要部構成を表す模式図であり、同図
（ａ）はその断面構成、同図（ｂ）はその平面構成を表
す模式図である。
【０００７】このトランジスタは、ソースＳの一部をな
す強磁性体Ｆｅ１と、ドレインＤの一部をなす強磁性体
Ｆｅ２と、これらの間に設けられた半導体層に形成され
る２次元電子ガスチャネル部Ｃと、をその基本構成とし
ている。
【０００８】ソース側の強磁性体Ｆ１の磁化方向に応じ
て、スピン偏極した電子がチャネル部Ｃに注入される。
一方、ドレイン電流の大きさは、ドレインＤの一部を構
成する強磁性体Ｆ２の磁化の向きにより変化する。そし
て、強磁性体Ｆ２が強磁性体Ｆ１と同じ向きに磁化され
ている場合にはチャネル電流は流れやすく、一方逆向き
に磁化されている場合にはチャネル電流は流れにくい。
【０００９】すなわち、強磁性体Ｆｅ１の磁化方向に対
する強磁性体Ｆｅ２の磁化の方向に応じてチャネル電流
が変化するという特性を有する。従って、磁気センサな
どの用途に用いることが可能である。
【００１０】しかしながら、図１２に例示したような従
来のスピントランジスタは、強磁性体Ｆｅ２磁化の向き
による電流変化が小さく、このために、高速読み出しが
困難であるという大きな欠点を有していた。
【００１１】本発明は、かかる課題の認識に基づいてな
されたものであり、その目的は、ドレイン電流の磁化依
存性が大きく高速読み出しに優れたスピントランジスタ
を提供することにある。
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１のスピントランジスタは、スピン偏極
した電子を生成するスピン偏極部を有するソース部と、
磁性体を有するドレイン部と、前記ソース部から前記ド
レイン部に電子を導くチャネル部と、を備え、前記チャ
ネル部と前記ドレイン部との間にポイントコンタクトが
設けられたことを特徴とする。
【００１２】また、本発明の第２のスピントランジスタ
は、スピン偏極した電子を生成するスピン偏極部を有す
るソース部と、磁性体を有するドレイン部と、半導体層
に電圧を印加することにより、前記ソース部から前記ド
レイン部に電子を導くチャネル部を形成するゲート電極
と、を備え、前記ゲート電極の形状にくびれ部を与える
ことにより前記チャネル部と前記ドレイン部との間にポ
イントコンタクトが形成されることを特徴とする。
【００１３】上記第１及び第２のトランジスタの構成に
よれば、ポイントコンタクトを設けることにより、高い
ＭＲ比が得られ、従来よりも磁気検出感度や読み出し速
度を大幅に改善することが可能となる。
【００１４】なおここで、「ポイントコンタクト」と
は、スピン偏極した電子に対して量子効果が生ずるサイ
ズに限定された接合部のことをいい、そのサイズすなわ
ち電子の流れる方向に対して垂直な方向の長さは、電子
の波長程度あるいはそれ以下であるものとする。
【００１５】例えば、チャネル部が半導体により形成さ
れ、その半導体中における電子の波長が１０ｎｍの場合
には、ポイントコンタクトのサイズは、１０ｎｍあるい
はそれ以下とする。
【００１６】また、上記第２のスピントランジスタの場
合、ゲート電極を加工することにより確実且つ容易に微
細なポイントコンタクトを形成することができる。
【００１７】また、前記スピン偏極部は、円偏光した光
の照射によりスピン偏極した電子を励起する化合物半導
体からなるものとすれば、偏光検出素子として用いるこ
とができる。
【００１８】また、前記スピン偏極部及び前記磁性体の
少なくともいずれかは、一定の結晶方位に配向した鉄
（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）あるい
はこれらを含有する合金からなるものとすれば、強い磁
化が容易に得られ、高いＭＲ比が得られ、感度が高く、
動作の安定したスピントランジスタを実現できる。
【００１９】また、前記ソース部は、トンネル接合を有
するものとすれば、チャネル部に供給する電子のスピン
偏極率をさらに高くすることが可能となる。
【００２０】また、前記スピン偏極部及び前記磁性体の
少なくともいずれかは、化合物磁性半導体からなるもの
とすれば、チャネル部などを構成する半導体層との整合
性が良く、エピタキシャル成長なども容易となるため
に、スピン偏極した電子の注入効率を高くすることがで
きる。
【００２１】また、前記チャネル部は、半導体中に形成
される２次元電子ガス領域であるものとすれば、チャネ
ル部において散乱により電子がスピン情報を喪失する確
率を下げることができる。本発明者の検討の結果、図１
２に例示した従来のスピントランジスタにおいて、磁化
の方向の変化に伴うドレイン電流の変化が小さい原因と
して、次の３つの要因が挙げられることが判明した。
【００２２】まず第１の要因は、磁化の向きに依存する
チャネル部ＣとドレインＤとの間の界面抵抗が、磁化の
向きに依存しないチャネル部Ｃの抵抗に比較して小さい
ことである。すなわち、ドレイン電流の大きさはソース
／ドレイン間に印加した電圧とソース／ドレイン間の抵
抗値とによって決まるが、後者はソース／チャネルおよ
びチャネル／ドレイン間の界面抵抗とチャネル部の抵抗
の和になっており強磁性体Ｆ２磁化の向きに依存するの
はチャネル／ドレイン間の界面抵抗のみである。
【００２３】すなわち、ドレイン電流の磁化方向依存性
（素子のＭＲ（Magneto-resistance）比）を増大させる
ためには、チャネル／ドレイン間の界面抵抗を増大させ
ることが必要である。
【００２４】素子のＭＲ比が小さい第２の要因は、界面
抵抗の磁化方向依存性そのものが小さいことである。従
って、何らかの手段により、磁化方向依存性を増大させ
ることが必要である。
【００２５】第３の要因は、ソースからチャネルに注入
される電子のスピン偏極率が小さいことである。素子の
ＭＲ比は、チャネルを伝導し、ドレインに流れる電子の
スピン偏極率とドレインの強磁性体のスピン偏極率とに
依存する。従って、何らかの方法で、スピン偏極率の高
い電子をソースからチャネルに注入することによって、
よりＭＲ比を高めることができる。
【００２６】以上の考察の結果、本発明者は、チャネル
／ドレイン接合部に半導体／金属接合からなる「ポイン
トコンタクト」を採用することにより、上述の第１と第
２の要因に起因した従来型スピントランジスタの欠点を
取り除くことに想到した。
【００２７】また、ＭＲ比が小さい第３の要因を解決す
るには、チャネルにスピン偏極率の高い電子を注入する
必要がある。本発明のスピントランジスタでは、ソース
を化合物半導体で構成し、円偏光により化合物半導体内
に励起されたスピン偏極電子をチャネル領域に注入する
ことによりチャネル領域にスピン偏極率の高い電子を注
入することができる。あるいは、ソースを磁性トンネル
接合とし、磁性トンネル接合の上部電極と下部電極間に
電圧を印加することによっても、スピン偏極率の高い電
子をチャネルに注入することができる。
【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態について説明する。
【００２８】図１は、本発明の実施の形態にかかるスピ
ントランジスタの要部構成を表す模式図である。すなわ
ち、同図（ａ）はその断面構成、同図（ｂ）はその平面
構成をそれぞれ表す。
【００２９】本発明のトランジスタは、ソースＳの一部
をなすスピン偏極部Ｆ１と、ドレインＤの一部をなす強
磁性体Ｆ２と、これらの間に設けられた半導体層に形成
されるチャネル部Ｃと、をその基本構成としている。
【００３０】ソースＳに設けられたスピン偏極部Ｆ１
は、スピン偏極した電子を生成する作用を有し、例え
ば、図１２に表したような強磁性体からなるものの他に
も、後に詳述するように、化合物磁性半導体や、円偏光
によりスピン偏極する電子を生成する化合物半導体など
も包含される。
【００３１】ソースＳからチャネル部Ｃへのスピン偏極
電子の注入は、図１２に例示した従来のトランジスタと
同様である。すなわち、ソース側のスピン偏極部Ｆ１の
磁化方向に応じて、スピン偏極した電子がチャネル部Ｃ
に注入される。そして、ドレインＤの一部を構成する強
磁性体Ｆ２がスピン偏極部Ｆ１と同じ向きに磁化されて
いる場合にはチャネル電流は流れやすく、一方逆向きに
磁化されている場合にはチャネル電流は流れにくい。
【００３２】そして、本発明のトランジスタの場合、チ
ャネル部ＣとドレインＤとの間にポイントコンタクトＱ
Ｐが形成されている。ポイントコンタクトＱＰは、強磁
性体に対して量子サイズ効果が生じうる程度の微細なコ
ンタクトを設けたものである。つまり、本発明のトラン
ジスタの場合、ドレインＤの一部を構成する強磁性体Ｆ
２に対して、このような微細なコンタクトを形成してチ
ャネル部Ｃから電子を与えるようにする。
【００３３】以下、本発明のおける「ポイントコンタク
ト」の概念についてまず説明する。
【００３４】図２は、磁性体により構成されたポイント
コンタクト素子の参考例を表す概念図である。
【００３５】この素子は、上下の磁性電極１１０、１２
０の間にくびれ部Ｎをもつ２端子素子であり、上下電極
の磁化の向きにより抵抗が変化する。抵抗の変化率とし
て数１００％というきわめて大きな値がこれまでに報告
されているが、大きな変化率を示す理由は、量子化され
た電子のバリスティック伝導に伴う現象として説明され
ている。ポイントコンタクトは、大きな抵抗変化率を示
す優れた素子であるが、それを作製するには電子の波長
程度のくびれ部Ｎを作製することが必要となる。金属中
の伝導電子の波長は１ｎｍ程度であるが、幅１ｎｍ程度
のくびれ部を再現性良く作製することは、現在の技術で
は困難なため、この素子は基礎研究の段階に留まってい
る。
【００３６】なお、このようなポイントコンタクト素子
を開示したものとしては、２つの針状のニッケル（Ｎ
ｉ）を付き合わせた磁気微小接点、あるいは２つのマグ
ネタイトを接触させた磁気微小接点が、それぞれ、文献
N. Garcia, M. Munoz, and Y.-W. Zhao, Physical Rev
iew Letters, vol.82, p2923 (1999) およびJ. J. Ver
sluijs, M. A. Bari and J. M. D. Coey, Physical Re
view Letters, vol.87,p26601 -1 (2001 ) に開示され
ている。
【００３７】再び図１に戻って説明を続けると、このよ
うなポイントコンタクトＱＰをスピントランジスタに設
けることにより、ドレインＤの一部を構成する強磁性体
Ｆ２磁化の向きによる電流変化を飛躍的に大きくし、高
速読み出しも可能となる。
【００３８】ポイントコンタクトＱＰは、例えば、ゲー
ト電極Ｇの形状を図１のチャネル部Ｃの形状とすること
により実現できる。すなわち、図１（ｂ）のチャネル部
Ｃに対応してドレインＤに向かって収束する形状のゲー
ト電極Ｇを形成する。
【００３９】このようなゲート電極Ｇにゲート電圧を印
加すると、チャネルとなる半導体層のうち、ゲート電極
Ｇの形状に対応した領域において空乏化あるいは反転が
生じ、チャネル部Ｃが形成される。このようにして形成
されたチャネル部Ｃのポテンシャル障壁により、電子を
くびれ部、すなわちポイントコンタクトＱＰに閉じ込め
ることができる。半導体内の電子の波長は１０ｎｍ以上
あるので、くびれ部すなわちポイントコンタクトＱＰの
幅も数１０ｎｍ程度でよい。このようなサイズの、ポイ
ントコンタクトＱＰの形成は現在の技術で十分可能であ
る。
【００４０】また、ポイントコンタクトＱＰは、チャネ
ルを構成する半導体層をパターニングすることによって
も実現することができる。例えば、チャネル部Ｃとなり
うる半導体層をエッチングして図１（ｂ）のチャネル部
Ｃの形状のメサを形成すれば良い。
【００４１】あるいは、半導体層に不活性化元素を選択
的に注入することにより、図１（ｂ）のチャネル部Ｃの
部分のみを活性領域として残存させてもよい。この場合
の不活性化元素としては、例えば、水素、プロトン、酸
素、鉄、及びその他各種の元素を半導体材料に応じて適
宜選択して用いることができる。
【００４２】本発明によれば、チャネル部Ｃとドレイン
Ｄとの間にポイントコンタクトＱＰを設けることによ
り、チャネル部ＣとドレインＤとの間のコンタクト抵抗
がチャネル抵抗に比較して著しく増大し、かつコンタク
ト抵抗の磁化依存性が上昇するため、ドレイン電流の磁
化方向依存性（ＭＲ比）を飛躍的に高めることができ
る。
【００４３】このようなスピントランジスタを用いて図
３のようなメモリセルを構成すれば、新しいタイプの固
体磁気メモリ（ＭＲＡＭ）として利用することが原理的
には可能である。
【００４４】例えば、スピン偏極部Ｆ１として用いる強
磁性体の磁化の向きを固定しておき、（図３では省略さ
れている）書き込み電流により生ずる磁場によって強磁
性体Ｆ２の磁化をＦ１の磁化と平行あるいは反平行に遷
移させることにより、バイナリ−コードを書き込むこと
ができる。コードの読み出しは、トランジスタのゲート
Ｇに繋がったワード線ＷＬに電圧を印加してトランジス
タをオン（ＯＮ）状態にし、ビット線ＢＬを流れるドレ
イン電流を観測することにより強磁性体Ｆ２磁化の向き
を検出することができる。
【００４５】磁性トンネル接合を用いた従来のＭＲＡＭ
では、１ビットの構成要素として１個のトンネル接合と
１個のトランジスタが必要であったのに対して、図３に
表したメモリセルの場合、１個のトランジスタのみで１
ビットを構成することができる。
【００４６】しかも、本発明によれば、スピントランジ
スタの強磁性体Ｆ２磁化の向きによる電流変化が大き
く、このために、高速読み出しも可能となる点でさらに
有利である。
【００４７】一方、ドレイン電流の磁化方向依存性（Ｍ
Ｒ比）は、ソースＳからチャネル部Ｃに注入される電子
のスピン偏極率にも依存する。鉄（Ｆｅ）、コバルト
（Ｃｏ）などの強磁性体中に存在する伝導電子のスピン
偏極率は高々５０％程度なので、これらスピン偏極部Ｆ
１からチャネル部Ｃに注入される電子の偏極率も高々５
０％程度である。
【００４８】より高いスピン偏極率の電子を注入するた
めに、本発明の一形態においては、ソースＳに化合物半
導体を用いる。円偏光を照射することにより化合物半導
体内に高いスピン偏極率の電子を励起し、その電子をチ
ャネル部Ｃに注入することにより素子のＭＲ比をさらに
高めることができる。
【００４９】また、ソースＳに磁性トンネル接合を用い
ることによって、よりスピン偏極率の高い電子をチャネ
ルに注入し、ＭＲ比を高めることができる。
【００５０】なお、電子がスピン情報を喪失せずにソー
スＳからドレインＤに達するためには、チャネル部Ｃに
おける散乱を抑制する必要がある。この観点からは、チ
ャネル部Ｃは、いわゆる２次元電子ガスが形成される条
件を満たすことが望ましい。
【００５１】また、スピン偏極部Ｆ１及びＦ２の材料と
しては、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎ
ｉ）などの単体、または、鉄（Ｆｅ）、コバルト（Ｃ
ｏ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）の少なくとも
いずれかの元素を含む合金、または、「パーマロイ」と
呼ばれるＮｉＦｅ系合金、あるいは、ＣｏＮｂＺｒ系合
金、ＦｅＴａＣ系合金、ＣｏＴａＺｒ系合金、ＦｅＡｌ
Ｓｉ系合金、ＦｅＢ系合金、ＣｏＦｅＢ系合金などの軟
磁性材料、ホイスラー合金やＣｒＯ２、Ｆｅ３Ｏ ４、Ｌ
ａ１―ＸＳｒＸＭｎＯ３などのハーフメタル磁性体を用
いることができる。すなわち、これらの材料のうちか
ら、トランジスタの半導体材料や用途に応じた特性を有
するものを適宜選択して用いればよい。
【００５２】
【実施例】以下、実施例を参照しつつ本発明の実施の形
態についてさらに詳細に説明する。
【００５３】（第１の実施例）まず、本発明の第１の実
施例として、Ｓｉ（シリコン）−ＭＯＳ（Metal-Oxide-
Semiconductor）反転層をチャネルとするスピントラン
ジスタについて説明する。
【００５４】図４は、本実施例のスピントランジスタの
要部構成を表す模式図である。すなわち、同図（ａ）は
その断面構成、同図（ｂ）はその平面構成をそれぞれ表
す。
【００５５】本実施例においては、ｐ型シリコン基板１
０の上にゲート絶縁層２０を設け、ゲートＧに電圧を印
加するとこの直下に反転層１２が形成されるＭＯＳトラ
ンジスタの構造を採用した。
【００５６】ソースＳ及びドレインＤには、いずれも厚
さ２００ｎｍの鉄（Ｆｅ）からなる強磁性層Ｆ１、Ｆ２
を用いている。さらに、ソースＳ側のＦ１膜の磁化を、
反強磁性体であるイリジウム・マンガン層ＩｒＭｎから
の交換磁場により、同図の矢印Ｍの方向に固着させてい
る。一方、ドレインＤの強磁性体膜Ｆ２の磁化は外部磁
場により面内で回転することができる。
【００５７】このトランジスタのチャネル長は１μｍ、
チャネル幅は５μｍであり、ゲート絶縁膜２０を介して
アルミニウム（Ａｌ）ゲート電極Ｇが形成されている。
【００５８】ゲート電極Ｇの形状は、幅５０ｎｍのくび
れ部ＱＰを持った特殊形状をしている。ゲート電極Ｇに
正電圧を印加すると、ゲート電極Ｇの直下にチャネル部
（反転層）Ｃが形成されドレイン電流が流れるが、その
電流がドレインＤを構成する強磁性体層Ｆ２の磁化の向
きにより変化する。
【００５９】電子の波長程度の細いくびれ部ＱＰを流れ
る電子の運動は、くびれ部を通過する方向にほぼ平行に
進む電子に限定され、かつその波長（およびエネルギ
ー）が量子化されるため、界面抵抗のスピン依存性が増
大する。
【００６０】また、本実施例のトランジスタでは、チャ
ネル部ＣとドレインＤとの間の界面抵抗が、ソースＳと
チャネル部Ｃとの間の界面抵抗およびチャネル抵抗に比
較して十分大きくなっている。
【００６１】図５（ａ）は、本実施例のトランジスタの
ドレイン電流−ゲート電圧（ＩＤ−ＶＧ）特性を表すグ
ラフ図である。ここで、ドレイン電圧ＶＤは０．５Ｖに
固定した。また、図中の実線はドレインＤの強磁性体Ｆ
２の磁化がソースＳの強磁性体Ｆ１の磁化に対して平行
な場合、点線は反平行な場合をそれぞれ表す。
【００６２】このグラフから分かるように、ゲート電圧
が閾値電圧（ＶＴ〜０．１２Ｖ）を超えるとドレイン電
流が流れはじめ、磁化の向きによる電流の変化（ＭＲ
比）は約１２％であった。
【００６３】図５（ｂ）は、ドレイン電流−ドレイン電
圧（ＩＤ−ＶＤ）特性を表すグラフ図である。ここで、
ゲート電圧ＶＧは１Ｖに固定した。また、図５（ａ）と
同様に、実線はドレインＤの強磁性体Ｆ２の磁化がソー
スＳの強磁性体Ｆ１の磁化に対して平行な場合、点線は
反平行な場合をそれぞれ表す。
【００６４】ピンチオフ電圧ＶＰ＝ＶＧ−ＶＴ以下で
は、図５（ａ）と同様に約１２％のＭＲ比が得られてい
るが、ＶＤがＶＰを超えると急速にＭＲ比が減少し、ド
レイン電流はＦ２の磁化方向に依存しなくなることが観
測された。
【００６５】ＶＤがＶＰ以上の飽和領域ではチャネル／
ドレイン電極間の空乏化に伴ってポテンシャルバリアが
発生し、ドレイン電流はこのバリアの抵抗で決まるため
磁化の向きに殆ど依存しなくなると考えられる。
【００６６】ここで、本実施例に対する比較例として、
ポイントコンタクトＱＰを除いた他の構成を同一とした
Ｓｉ−ＭＯＳ反転層をチャネルとするスピントランジス
タも試作した。すなわち、この比較例においては、ゲー
ト電極Ｇの形状を図１（ｂ）の如く収束形状とはせず、
通常のトランジスタと同様にチャネル半導体層の上に全
面に亘って設けた。
【００６７】この比較例のトランジスタの閾値電圧は、
本実施例のトランジスタとほぼ同じ０．１１Ｖであった
が、ゲート電圧０．２Ｖにおけるドレイン電流は約１μ
Ａに増大した。この素子のＭＲ比は約０．５％と極めて
小さかった。
【００６８】すなわち、ゲート電極Ｇをパターニングす
ることにより形成したポイントコンタクトＱＰを設ける
ことにより、ＭＲ比を大幅に高くすることができること
が確認できた。
【００６９】（第２の実施例）次に、本発明の第２の実
施例として、ｎ型ＩｎＡｌＡｓ／ＩｎＧａＡｓからなる
選択ドープへテロ構造の２次元電子ガスを用いたスピン
トランジスタを試作した。
【００７０】図６は、本実施例のスピントランジスタの
要部構成を表す模式図である。すなわち、同図（ａ）は
その断面構成、同図（ｂ）はその平面構成をそれぞれ表
す。
【００７１】本実施例においては、ＩｎＧａＡｓ層３０
の上にＩｎＡｌＡｓ層４０を設け、ＩｎＡｌＡｓ／Ｉｎ
ＧａＡｓヘテロ接合界面に形成される２次元電子系３０
Ａをチャネルとするスピントランジスタを作製した。
【００７２】ゲート電極Ｇのサイズおよび形状は、第１
実施例と同様としたが、ドレインＤの強磁性体Ｆ２は、
ＩｎＧａＡｓ層３０の上にエピタキシャル成長した。強
磁性体Ｆ２の膜表面およびチャネルと接した端面の面方
位は何れも（００１）面となっている。
【００７３】本実施例のスピントランジスタは、第１実
施例のトランジスタと同様に、強磁性体Ｆ２の磁化の向
きによりドレイン電流が変化するが、その変化の割合は
第１実施例のトランジスタの約３倍であり、約３５％の
ＭＲ比が観測された。本実施例において第１実施例と比
較して大きなＭＲ比が得られた理由は以下のように考え
られる。
【００７４】すなわち、トランジスタのＭＲ比は、半導
体（チャネル）／磁性体（Ｆ２）界面の界面抵抗が強磁
性体Ｆ２の磁化方向に依存するために生じるが、磁化方
向に依存する原因は界面を透過する電子の透過率が電子
のスピンの向きに依存するためであり、磁性体のバンド
構造に由来している。
【００７５】バンド構造は一般に、ブリルアンゾーンと
呼ばれる波数空間の中で表現され、例えばＦｅの結晶中
を［００１］方向に進む電子はブリルアンゾーンの△線
上の点として表現されるが、その状態は波動関数の対称
性で区別され、通常群論の既約表現を用いて△１、△２
のように記号で記述される。
【００７６】図７に表したように、鉄（Ｆｅ）のバンド
構造は複雑であるが、アップスピンバンドはフェルミ準
位の近傍で△１の対称性を持ち、ダウンスピンバンドは
△２、△２’、△５の対称性を持っている。一方、Ｉｎ
ＧａＡｓチャネル中を［００１］方向に進む電子のバン
ドは、Δ１対称性をもっている。同じ対称性をもつバン
ド間を電子は反射されずに進むことができるので［００
１］方向に進むアップスピン電子は半導体（チャネル）
／磁性体（Ｆ２）界面を透過できるが、異なる対称性を
持つバンド間を電子は進むことができないのでダウンス
ピン電子は強く反射される。
【００７７】すなわち［００１］方向の半導体（チャネ
ル）／磁性体（Ｆ２）界面は強いスピン依存性を持ち、
そのためこの素子では高いＭＲ比が得られたと考えられ
る。
【００７８】第１実施例のトランジスタでは強磁性体Ｆ
２が多結晶体のため、半導体（チャネル）／磁性体（Ｆ
２）界面のスピン依存性が相対的に小さかったが、本実
施例のトランジスタにおいては、このスピン依存性がさ
らに大きくなり、ＭＲ比も大きくなったものと考えられ
る。
【００７９】（第３の実施例）次に、本発明の第３の実
施例として、ソースＳが化合物半導体からなるスピント
ランジスタについて説明する。
【００８０】図８は、本実施例のスピントランジスタの
要部構成を表す模式図である。すなわち、同図（ａ）は
その断面構成、同図（ｂ）はその平面構成をそれぞれ表
す。
【００８１】本実施例においても、ＩｎＧａＡｓ層３０
の上にＩｎＡｌＡｓ層４０を設け、ＩｎＡｌＡｓ／Ｉｎ
ＧａＡｓヘテロ接合界面に形成される２次元電子系３０
Ａをチャネルとするスピントランジスタを作製した。
【００８２】但し、本実施例においては、ソースＳとし
てガリウム砒素ＧａＡｓを設けた。ゲート電極Ｇのサイ
ズおよび形状は、第１及び第２実施例と同様とした。
【００８３】本実施例のトランジスタの場合も、第１及
び第２実施例と同様に、強磁性体Ｆ２の磁化の向きに応
じてドレイン電流が変化する。
【００８４】ここで、ソースＳのＧａＡｓに右円偏光し
た光Ｌを照射し、強磁性体Ｆ２の磁化の向きを反転させ
て、ドレイン電流の変化を測定したところ、５０％のＭ
Ｒ比が観測された。ＭＲ比が大きくなった理由は、円偏
光によってソースＳのＧａＡｓ中に高偏極率の電子が励
起され、チャネル部Ｃに注入されたことによると考えら
れる。この動作原理から明らかであるが、本実施例のト
ランジスタは、円偏光検出素子として用いることも可能
である。
【００８５】（第４の実施例）次に、本発明の第４の実
施例として、ソースＳがトンネル接合を有するスピント
ランジスタについて説明する。
【００８６】図９は、本実施例のスピントランジスタの
要部断面構成を表す模式図である。
【００８７】本実施例においても、ＩｎＧａＡｓ層３０
の上にＩｎＡｌＡｓ層４０を設け、ＩｎＡｌＡｓ／Ｉｎ
ＧａＡｓヘテロ接合界面に形成される２次元電子系３０
Ａをチャネルとするスピントランジスタを作製した。
【００８８】但し、ソースＳとして、鉄コバルト（Ｆｅ
Ｃｏ）合金／アルミニウム（Ａｌ）酸化膜／鉄（Ｆｅ）
からなる積層構造の磁性トンネル接合を設けた。この磁
性トンネル接合からＩｎＡｌＡｓ／ＩｎＧａＡｓ接合界
面の２次元電子ガスのチャネル部Ｃに、電子が供給され
る。第１乃至第３実施例と同様に、ゲート電極Ｇをパタ
ーニングすることにより、チャネル部Ｃと強磁性体Ｆ２
との間にポイントコンタクトＱＰを形成した。また、ド
レインＤには、強磁性体としてＦｅＮｉ合金を設けた。
【００８９】トランジスタの断面形状は、２次元電子チ
ャネル部Ｃへの効率的な電子注入を行うため、図９に表
したようにメサ状とし、その側面にソースＳ、ドレイン
Ｄを設けた。ここで、トランジスタのチャネル長は１μ
ｍ、チャネル幅は５μｍとした。
【００９０】ソースＳに設けた積層構造における上下の
磁性体Ｆｅ、ＦｅＣｏは、同方向に磁化させた。このト
ランジスタは、ドレインＤの強磁性体ＦｅＮｉの磁化の
向きに応じてドレイン電流が変化する。ゲート電圧ＶＧ
＝１Ｖ、ドレイン電圧ＶＤ＝０．５Ｖのとき、ＭＲ比
は、３８％を示した。
【００９１】本実施例においてＭＲ比が大きくなった理
由としては、磁性トンネル接合からなるソースＳからチ
ャネル部Ｃに注入された電子のスピン編極率が、第１実
施例のような磁性体のみの場合と比較して、大きくなる
ためと考えられる。
【００９２】またさらに、図１０に表したような構造を
有するスピントランジスタにおいても、同様なＭＲ比の
向上が認められた。すなわち、同図に表したトランジス
タの場合、ソースＳに設けられた磁性トンネル接合は、
鉄（Ｆｅ）／金（Ａｕ）／鉄（Ｆｅ）／アルミニウム
（Ａｌ）酸化膜／アルミニウム（Ａｌ）という積層構造
を有する。この積層構造の一部である、鉄（Ｆｅ）／金
（Ａｕ）／鉄（Ｆｅ）は、いわゆる「スピンバルブ」構
造である。但し、本実施例の場合、このスピンバルブ膜
中の２層の鉄（Ｆｅ）は、それぞれ同方向に磁化した。
【００９３】図１０に表したトランジスタの場合も、Ｍ
Ｒ比が大きくなる理由は、チャネル部Ｃに注入される、
電子のスピン偏極率が高くなるためと考えられる。
【００９４】（第５の実施例）次に、本発明の第５の実
施例として、ソースＳ、ドレインＤが磁性半導体からな
るスピントランジスタについて説明する。
【００９５】図１１は、本実施例のスピントランジスタ
の要部断面構成を表す模式図である。
【００９６】本実施例においても、ＩｎＧａＡｓ層３０
の上にＩｎＡｌＡｓ層４０を設け、ＩｎＡｌＡｓ／Ｉｎ
ＧａＡｓヘテロ接合界面に形成される２次元電子系３０
Ａをチャネルとするスピントランジスタを作製した。
【００９７】但し、ソースＳおよびドレインＤが、それ
ぞれガリウム・マンガン・砒素磁性半導体ＧａＭｎＡｓ
からなり、ゲート電極Ｇをパターニングすることにより
ポイントコンタクトＱＰが形成されるスピントランジス
タを作製した。
【００９８】ＧａＭｎＡｓは、分子線エピタキシー法を
用いてエピタキシャル成膜した。チャネル長は１μｍ、
チャネル幅は５μｍとした。
【００９９】本実施例のトランジスタでは、ＭＲ比は５
０％を示した。ＭＲ比が大きく向上した理由は、ソース
ＳのＧａＭｎＡｓとチャネル部Ｃとの界面では、結晶の
乱れが少ないため、ＧａＭｎＡｓから電子がチャネル部
Ｃに注入される際に、スピン反転などによるスピン情報
の喪失が起こりにくく、チャネル部Ｃに高偏極率の電子
を注入できるためと考えられる。
【０１００】また同様に、ドレインＤにおいても、チャ
ネル部Ｃとの界面での結晶の乱れが少ないため、ポイン
トコンタクトＱＰを介して流入する電子のスピン情報の
喪失が起きにくく、ＭＲ比の向上に寄与していると考え
られる。
【０１０１】以上、具体例を参照しつつ、本発明の実施
の形態について説明した。しかし、本発明は、これらの
具体例に限定されるものではない。例えば、スピントラ
ンジスタを構成する各要素の具体的な寸法関係や材料、
その他、基板、電極、導電型、ドーパント、絶縁構造な
どの形状や材質に関しては、当業者が公知の範囲から適
宜選択することにより本発明を同様に実施し、同様の効
果を得ることができる限り、本発明の範囲に包含され
る。
【０１０２】また、本発明のスピントランジスタにおけ
る強磁性体、チャネル部、スピン偏極部などの構成要素
は、それぞれ単層として形成してもよく、あるいは２以
上の層を積層した構造としてもよい。
【０１０３】その他、本発明の実施の形態として上述し
たスピントランジスタを基にして、当業者が適宜設計変
更して実施しうるすべてのスピントランジスタも同様に
本発明の範囲に属する。
【０１０４】
【発明の効果】以上詳述したように、本発明によれば、
ソースから２次元電子ガス系などのチャネル領域にスピ
ン偏極電子を注入し、ドレインを構成する磁性体の磁化
の向きによりドレイン電流が変化するスピンＦＥＴにお
いて、チャネル領域とドレインとの間にポイントコンタ
クトを形成することによりＭＲ比が大きく実用可能な素
子を提供することができ産業上のメリットは多大であ
る。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかるスピントランジス
タの要部構成を表す模式図である。
【図２】磁性体により構成されたポイントコンタクト素
子の参考例を表す概念図である。
【図３】本発明のスピントランジスタを用いて構成され
るＭＲＡＭのメモリセルを表す模式図である。
【図４】本発明の実施例のスピントランジスタの要部構
成を表す模式図である。
【図５】（ａ）は、本実施例のトランジスタのドレイン
電流−ゲート電圧（ＩＤ−ＶＧ）特性を表すグラフ図で
あり、（ｂ）は、ドレイン電流−ドレイン電圧（ＩＤ−
ＶＤ）特性を表すグラフ図である。
【図６】本発明の実施例のスピントランジスタの要部構
成を表す模式図である。
【図７】鉄（Ｆｅ）のバンド構造を表す模式図である。
【図８】本発明の実施例のスピントランジスタの要部構
成を表す模式図である。
【図９】本発明の実施例のスピントランジスタの要部断
面構成を表す模式図である。
【図１０】本発明の実施例のスピントランジスタの要部
断面構成を表す模式図である。
【図１１】本発明の実施例のスピントランジスタの要部
断面構成を表す模式図である。
【図１２】従来のスピントランジスタの要部構成を表す
模式図であり、同図（ａ）はその断面構成、同図（ｂ）
はその平面構成を表す模式図である。
【符号の説明】
１０ シリコン基板 １２ 反転層 ２０ ゲート絶縁層 ３０ ＩｎＧａＡｓ ３０Ａ ２次元電子系 ４０ ＩｎＡｌＡｓ １１０、１２０ 磁性電極 ＢＬ ビット線 ＷＬ ワード線 Ｃ チャネル部 Ｆ１ スピン偏極部 Ｆ２ 強磁性体 Ｇ ゲート電極 Ｌ 光 Ｍ 磁化 ＱＰ ポイントコンタクト Ｓ ソース Ｄ ドレイン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/80 Ｈ０１Ｌ 29/80 Ｍ 29/812 31/10 Ａ 31/10 Ｆターム(参考） 5F049 MA14 MA20 MB07 QA09 QA20 5F083 FZ10 HA06 PR25 5F102 FA00 FB06 GB01 GC01 GJ04 GL04 GM04 GR17 GS07 GT10

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】スピン偏極した電子を生成するスピン偏極
    部を有するソース部と、 磁性体を有するドレイン部と、 前記ソース部から前記ドレイン部に電子を導くチャネル
    部と、 を備え、 前記チャネル部と前記ドレイン部との間にポイントコン
    タクトが設けられたことを特徴とするスピントランジス
    タ。
  2. 【請求項２】スピン偏極した電子を生成するスピン偏極
    部を有するソース部と、 磁性体を有するドレイン部と、 半導体層に電圧を印加することにより、前記ソース部か
    ら前記ドレイン部に電子を導くチャネル部を形成するゲ
    ート電極と、 を備え、 前記ゲート電極の形状にくびれ部を与えることにより前
    記チャネル部と前記ドレイン部との間にポイントコンタ
    クトが形成されることを特徴とするスピントランジス
    タ。
  3. 【請求項３】前記スピン偏極部は、円偏光した光の照射
    によりスピン偏極した電子を励起する化合物半導体から
    なることを特徴とする請求項１または２に記載のスピン
    トランジスタ。
  4. 【請求項４】前記スピン偏極部及び前記磁性体の少なく
    ともいずれかは、一定の結晶方位に配向した鉄（Ｆ
    ｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）あるいはこ
    れらを含有する合金からなることを特徴とする請求項１
    または２に記載のスピントランジスタ。
  5. 【請求項５】前記ソース部は、トンネル接合を有するこ
    とを特徴とする請求項１〜４のいずれか１つに記載のス
    ピントランジスタ。
  6. 【請求項６】前記スピン偏極部及び前記磁性体の少なく
    ともいずれかは、化合物磁性半導体からなることを特徴
    とする請求項１または２に記載のスピントランジスタ。
  7. 【請求項７】前記チャネル部は、半導体中に形成される
    ２次元電子ガス領域であることを特徴とする請求項１〜
    ６のいずれか１つに記載のスピントランジスタ。
JP2001281043A 2001-09-17 2001-09-17 スピントランジスタ Expired - Fee Related JP3621367B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001281043A JP3621367B2 (ja) 2001-09-17 2001-09-17 スピントランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001281043A JP3621367B2 (ja) 2001-09-17 2001-09-17 スピントランジスタ

Publications (2)

Publication Number Publication Date
JP2003092412A true JP2003092412A (ja) 2003-03-28
JP3621367B2 JP3621367B2 (ja) 2005-02-16

Family

ID=19104939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001281043A Expired - Fee Related JP3621367B2 (ja) 2001-09-17 2001-09-17 スピントランジスタ

Country Status (1)

Country Link
JP (1) JP3621367B2 (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004012272A1 (ja) * 2002-07-25 2004-02-05 Japan Science And Technology Agency スピンフィルタ効果を用いたスピントランジスタ及びスピントランジスタを用いた不揮発性メモリ
WO2004086625A1 (ja) * 2003-03-26 2004-10-07 Japan Science And Technology Agency スピン依存伝達特性を有するトランジスタを用いた再構成可能な論理回路
JP2005012068A (ja) * 2003-06-20 2005-01-13 Hitachi Ltd 電界効果型磁気抵抗効果素子およびこれを利用した電子素子
WO2005104240A1 (en) * 2004-04-27 2005-11-03 Agency For Science, Technology And Research Magneto-electric field effect transistor for spintronic applications
EP1610391A2 (en) 2004-06-16 2005-12-28 Kabushi Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
JP2006032915A (ja) * 2004-06-16 2006-02-02 Toshiba Corp スピントランジスタ、プログラマブル論理回路および磁気メモリ
JP2006210620A (ja) * 2005-01-27 2006-08-10 Hokkaido Univ 超高感度画像検出装置およびその製造方法
KR100619300B1 (ko) 2005-09-14 2006-09-06 한국과학기술연구원 스핀-궤도 결합 유도 자장을 이용한 스핀 트랜지스터
JP2006270103A (ja) * 2005-03-24 2006-10-05 Hitachi Ltd 導電制御デバイス
JP2006286726A (ja) * 2005-03-31 2006-10-19 Toshiba Corp スピン注入ｆｅｔ
KR100709395B1 (ko) 2006-06-23 2007-04-20 한국과학기술연구원 강자성체를 이용한 스핀 트랜지스터
JP2007165786A (ja) * 2005-12-16 2007-06-28 Toshiba Corp 電界効果トランジスタ、集積回路、及びメモリ
JP2007299992A (ja) * 2006-05-01 2007-11-15 Toshiba Corp スピンｆｅｔ
KR100814165B1 (ko) * 2004-09-16 2008-03-14 인더스트리얼 테크놀로지 리서치 인스티튜트 자기저항 트랜지스터 및 그 방법
JP2008078422A (ja) * 2006-09-21 2008-04-03 Tdk Corp スピントルクトランジスタ
US7397071B2 (en) 2003-03-31 2008-07-08 Japan Science And Technology Agency Tunnel transistor having spin-dependent transfer characteristics and non-volatile memory using the same
KR100855105B1 (ko) * 2007-06-14 2008-08-29 한국과학기술연구원 수직자화를 이용한 스핀 트랜지스터
JP2009054960A (ja) * 2007-08-29 2009-03-12 Toshiba Corp スピントランジスタ及び磁気メモリ
JP2009164447A (ja) * 2008-01-09 2009-07-23 National Institute Of Advanced Industrial & Technology 不揮発性光メモリ素子及びその動作方法
JP2009170556A (ja) * 2008-01-11 2009-07-30 Toshiba Corp トンネル磁気抵抗効果素子及びスピンｍｏｓ電界効果トランジスタ
JP2009290226A (ja) * 2003-03-07 2009-12-10 Japan Science & Technology Agency スピン依存伝達特性を有する電界効果トランジスタ及びそれを用いた不揮発性メモリ
JP2012023265A (ja) * 2010-07-16 2012-02-02 Nippon Telegr & Teleph Corp <Ntt> スピン偏極装置
JP2012049293A (ja) * 2010-08-26 2012-03-08 Nippon Telegr & Teleph Corp <Ntt> スピン偏極装置
CN101546600B (zh) * 2008-03-27 2012-11-28 株式会社东芝 半导体集成电路
WO2014027555A1 (ja) * 2012-08-14 2014-02-20 独立行政法人科学技術振興機構 スピン偏極トランジスタ素子
JP2014086448A (ja) * 2012-10-19 2014-05-12 Tohoku Univ スピントロニクスデバイス
US20140166985A1 (en) * 2011-08-22 2014-06-19 Japan Science And Technology Agency Rectifying device, transistor, and rectifying method
CN104584416A (zh) * 2012-08-09 2015-04-29 独立行政法人科学技术振兴机构 自旋马达及自旋旋转构件
KR20150056543A (ko) * 2012-11-08 2015-05-26 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 스핀 밸브 소자
WO2022161366A1 (zh) * 2021-01-29 2022-08-04 合肥本源量子计算科技有限责任公司 半导体量子点器件及制备方法、信号读取方法和操控方法

Cited By (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7423327B2 (en) 2002-07-25 2008-09-09 Japan Science And Technology Agency Spin transistor based on the spin-filter effect and a non-volatile memory using spin transistors
US7671433B2 (en) 2002-07-25 2010-03-02 Japan Science And Technology Agency Spin transistor based on the spin-filter effect, and non-volatile memory using spin transistors
WO2004012272A1 (ja) * 2002-07-25 2004-02-05 Japan Science And Technology Agency スピンフィルタ効果を用いたスピントランジスタ及びスピントランジスタを用いた不揮発性メモリ
US7825485B2 (en) 2002-07-25 2010-11-02 Japan Science And Technology Agency Spin transistor based on the spin-filter effect, and non-volatile memory using spin transistors
US8026563B2 (en) 2002-07-25 2011-09-27 Japan Science And Technology Agency Spin transistor based on the spin-filter effect, and non-volatile memory using spin transistors
JP2009290226A (ja) * 2003-03-07 2009-12-10 Japan Science & Technology Agency スピン依存伝達特性を有する電界効果トランジスタ及びそれを用いた不揮発性メモリ
WO2004086625A1 (ja) * 2003-03-26 2004-10-07 Japan Science And Technology Agency スピン依存伝達特性を有するトランジスタを用いた再構成可能な論理回路
US7545013B2 (en) 2003-03-26 2009-06-09 Japan Science And Technology Agency Reconfigurable logic circuit using a transistor having spin-dependent transfer characteristics
US7397071B2 (en) 2003-03-31 2008-07-08 Japan Science And Technology Agency Tunnel transistor having spin-dependent transfer characteristics and non-volatile memory using the same
US7714400B2 (en) 2003-03-31 2010-05-11 Japan Science And Technology Agency Tunnel transistor having spin-dependent transfer characteristics and non-volatile memory using the same
JP4584551B2 (ja) * 2003-06-20 2010-11-24 株式会社日立製作所 電界効果型磁気抵抗効果素子およびこれを利用した電子素子
JP2005012068A (ja) * 2003-06-20 2005-01-13 Hitachi Ltd 電界効果型磁気抵抗効果素子およびこれを利用した電子素子
US7960757B2 (en) 2004-04-27 2011-06-14 Agency For Science, Technology And Research Magneto-electric field effect transistor for spintronic applications
WO2005104240A1 (en) * 2004-04-27 2005-11-03 Agency For Science, Technology And Research Magneto-electric field effect transistor for spintronic applications
EP1610391A2 (en) 2004-06-16 2005-12-28 Kabushi Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
JP2006032915A (ja) * 2004-06-16 2006-02-02 Toshiba Corp スピントランジスタ、プログラマブル論理回路および磁気メモリ
US7411235B2 (en) 2004-06-16 2008-08-12 Kabushiki Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
US8264024B2 (en) 2004-06-16 2012-09-11 Kabushiki Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
US7652315B2 (en) 2004-06-16 2010-01-26 Kabuhsiki Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
US8004029B2 (en) 2004-06-16 2011-08-23 Kabushiki Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
KR100814165B1 (ko) * 2004-09-16 2008-03-14 인더스트리얼 테크놀로지 리서치 인스티튜트 자기저항 트랜지스터 및 그 방법
US7372117B2 (en) 2004-09-16 2008-05-13 Industrial Technology Research Institute Magneto-resistance transistor and method thereof
JP2006210620A (ja) * 2005-01-27 2006-08-10 Hokkaido Univ 超高感度画像検出装置およびその製造方法
JP2006270103A (ja) * 2005-03-24 2006-10-05 Hitachi Ltd 導電制御デバイス
JP4528660B2 (ja) * 2005-03-31 2010-08-18 株式会社東芝 スピン注入ｆｅｔ
JP2006286726A (ja) * 2005-03-31 2006-10-19 Toshiba Corp スピン注入ｆｅｔ
EP1764838A3 (en) * 2005-09-14 2007-12-19 Korea Institute of Science and Technology Spin transistor using spin-orbit coupling induced magnetic field
KR100619300B1 (ko) 2005-09-14 2006-09-06 한국과학기술연구원 스핀-궤도 결합 유도 자장을 이용한 스핀 트랜지스터
JP2007165786A (ja) * 2005-12-16 2007-06-28 Toshiba Corp 電界効果トランジスタ、集積回路、及びメモリ
JP4599285B2 (ja) * 2005-12-16 2010-12-15 株式会社東芝 電界効果トランジスタ、集積回路、及びメモリ
JP2007299992A (ja) * 2006-05-01 2007-11-15 Toshiba Corp スピンｆｅｔ
US7675103B2 (en) 2006-06-23 2010-03-09 Korea Institute Of Science And Technology Spin transistor using ferromagnet
WO2007148854A1 (en) * 2006-06-23 2007-12-27 Korea Institute Of Science And Technology Spin transistor using ferromagnet
KR100709395B1 (ko) 2006-06-23 2007-04-20 한국과학기술연구원 강자성체를 이용한 스핀 트랜지스터
JP2008078422A (ja) * 2006-09-21 2008-04-03 Tdk Corp スピントルクトランジスタ
KR100855105B1 (ko) * 2007-06-14 2008-08-29 한국과학기술연구원 수직자화를 이용한 스핀 트랜지스터
US7994555B2 (en) 2007-06-14 2011-08-09 Korea Institute Of Science And Technology Spin transistor using perpendicular magnetization
JP4496242B2 (ja) * 2007-08-29 2010-07-07 株式会社東芝 スピントランジスタ及び磁気メモリ
JP2009054960A (ja) * 2007-08-29 2009-03-12 Toshiba Corp スピントランジスタ及び磁気メモリ
JP2009164447A (ja) * 2008-01-09 2009-07-23 National Institute Of Advanced Industrial & Technology 不揮発性光メモリ素子及びその動作方法
JP4703660B2 (ja) * 2008-01-11 2011-06-15 株式会社東芝 スピンｍｏｓ電界効果トランジスタ
US8335059B2 (en) 2008-01-11 2012-12-18 Kabushiki Kaisha Toshiba Tunneling magnetoresistive effect element and spin MOS field-effect
JP2009170556A (ja) * 2008-01-11 2009-07-30 Toshiba Corp トンネル磁気抵抗効果素子及びスピンｍｏｓ電界効果トランジスタ
US8243400B2 (en) 2008-01-11 2012-08-14 Kabushiki Kaisha Toshiba Tunneling magnetoresistive effect element and spin MOS field-effect transistor
CN101546600B (zh) * 2008-03-27 2012-11-28 株式会社东芝 半导体集成电路
JP2012023265A (ja) * 2010-07-16 2012-02-02 Nippon Telegr & Teleph Corp <Ntt> スピン偏極装置
JP2012049293A (ja) * 2010-08-26 2012-03-08 Nippon Telegr & Teleph Corp <Ntt> スピン偏極装置
US9450176B2 (en) 2011-08-22 2016-09-20 Japan Science And Technology Agency Rectifying device, transistor, and rectifying method
US20140166985A1 (en) * 2011-08-22 2014-06-19 Japan Science And Technology Agency Rectifying device, transistor, and rectifying method
CN104584416A (zh) * 2012-08-09 2015-04-29 独立行政法人科学技术振兴机构 自旋马达及自旋旋转构件
US9548634B2 (en) 2012-08-09 2017-01-17 Japan Science And Technology Agency Spin motor and rotary member
EP2887403A4 (en) * 2012-08-14 2015-09-02 Japan Science & Tech Agency SPIN POLARIZATION TRANSISTOR ELEMENT
CN104603951A (zh) * 2012-08-14 2015-05-06 独立行政法人科学技术振兴机构 自旋极化晶体管元件
KR101737956B1 (ko) * 2012-08-14 2017-05-19 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 스핀 편극 트랜지스터 소자
TWI581434B (zh) * 2012-08-14 2017-05-01 國立研究開發法人科學技術振興機構 自旋偏極電晶體元件
JP5569851B2 (ja) * 2012-08-14 2014-08-13 独立行政法人科学技術振興機構 スピン偏極トランジスタ素子
US9190500B2 (en) 2012-08-14 2015-11-17 Japan Science And Technology Agency Spin polarization transistor element
WO2014027555A1 (ja) * 2012-08-14 2014-02-20 独立行政法人科学技術振興機構 スピン偏極トランジスタ素子
JP2014086448A (ja) * 2012-10-19 2014-05-12 Tohoku Univ スピントロニクスデバイス
EP2919274A4 (en) * 2012-11-08 2016-08-03 Japan Science & Tech Agency ROTARY VALVE ELEMENT
US9553256B2 (en) 2012-11-08 2017-01-24 Japan Science And Technology Agency Spin valve element
KR101699780B1 (ko) 2012-11-08 2017-01-25 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 스핀 밸브 소자
CN104813478A (zh) * 2012-11-08 2015-07-29 国立研究开发法人科学技术振兴机构 自旋阀元件
KR20150056543A (ko) * 2012-11-08 2015-05-26 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 스핀 밸브 소자
WO2022161366A1 (zh) * 2021-01-29 2022-08-04 合肥本源量子计算科技有限责任公司 半导体量子点器件及制备方法、信号读取方法和操控方法

Also Published As

Publication number Publication date
JP3621367B2 (ja) 2005-02-16

Similar Documents

Publication Publication Date Title
JP3621367B2 (ja) スピントランジスタ
US7203090B2 (en) High output nonvolatile magnetic memory
US7714400B2 (en) Tunnel transistor having spin-dependent transfer characteristics and non-volatile memory using the same
JP6154745B2 (ja) 磁気記憶素子
US7929342B2 (en) Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory
US7613036B2 (en) Memory element utilizing magnetization switching caused by spin accumulation and spin RAM device using the memory element
JP2003017782A (ja) キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
KR100598634B1 (ko) 자기 메모리 유닛 및 자기 메모리 어레이
JP5166600B2 (ja) トンネル磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ
JP2006237329A (ja) 磁気記憶装置及び磁気記憶装置の書き込み方法
JP3566531B2 (ja) 磁気装置
JP4212397B2 (ja) 磁気メモリ及びその書き込み方法
US6456523B1 (en) Ferromagnetic double quantum well tunnel magneto-resistance device
US7366010B2 (en) Magnetic memory
JP2000187976A (ja) 磁性薄膜メモリおよびその記録再生方法
KR20070058364A (ko) 기억 소자 및 메모리
US7522450B2 (en) Magnetic storage cell, magnetic memory device and magnetic memory device manufacturing method
JP4415146B2 (ja) 強磁性半導体を用いた電界効果トランジスタと及びこれを用いた不揮発性メモリ
JP4130488B2 (ja) 磁気記録装置
Bhuyan A Modern Review of the Spintronic Technology: Fundamentals, Materials, Devices, Circuits, Challenges, and Current Research Trends
JP2001237388A (ja) 磁気抵抗効果型記憶素子及び強誘電体効果型記憶素子
US8518562B2 (en) Magnetic storage device
Johnson Spintronics, and electrical spin injection in a two dimensional electron gas

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees