JP6154745B2 - 磁気記憶素子 - Google Patents

磁気記憶素子 Download PDF

Info

Publication number
JP6154745B2
JP6154745B2 JP2013521266A JP2013521266A JP6154745B2 JP 6154745 B2 JP6154745 B2 JP 6154745B2 JP 2013521266 A JP2013521266 A JP 2013521266A JP 2013521266 A JP2013521266 A JP 2013521266A JP 6154745 B2 JP6154745 B2 JP 6154745B2
Authority
JP
Japan
Prior art keywords
layer
magnetic
magnetic element
outer layer
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013521266A
Other languages
English (en)
Other versions
JP2013536574A (ja
Inventor
ジル ルイ ゴダン
ジル ルイ ゴダン
ヨアン ミハイ ミロン
ヨアン ミハイ ミロン
ピエトロ ガンバルデッラ
ピエトロ ガンバルデッラ
アラン シュール
アラン シュール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of JP2013536574A publication Critical patent/JP2013536574A/ja
Application granted granted Critical
Publication of JP6154745B2 publication Critical patent/JP6154745B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

本発明は書込み可能な、電流誘導反転型の磁気記憶素子を提供する。
層又は微細磁気素子の磁化は、通常、磁場を印加することによって反転される。磁場の向きは、磁化を或る方向に向けることが望ましいのか又は別の方向に向けることが望ましいのかに応じて変わる。磁気トラック又はコンピューターハードディスクへの書込みは、以下の原理に基づく。すなわち、磁場を3次元的に局所に限定するように、反転させるための素子を磁場発生器の物理的に近くに置く。磁場をデバイスに集中することに関して数々の問題を発生させるのは、磁場の、本質的に3次元的に局所に限定されていないという構造によるものであるからに他ならない。したがって、機械的な作用が可能でないか、又は望まれない場合に、例えば、磁気ランダムアクセスメモリ(MRAM)として知られている固体磁気メモリ、又は論理デバイスの場合、磁場がターゲットのセルのみに作用し、そのセルの近傍には影響を与えないほど十分に磁場を収束することが必要である。この問題は、様々なメモリセル又は論理セルが、それらの密度を増加させるために互いに非常に近くに配置されている場合に、より深刻になる。
スピン偏極電流により磁化を操作することの可能性が、1996年に初めて理論的に論証され、この問題に対する最初の解決法を提供した。メモリ点の磁化を操作する目的のために、スピントランスファートルク(STT)と呼ばれるこの物理原理は、非磁性体の金属(スピンバルブ型構造の場合)又は絶縁体(磁気トンネル接合型構造の場合)によって分離された少なくとも2つの磁性層の存在を必要とし、その2つの層は共線的でない磁化を有している。詳細な物理的説明は、スピンバルブ構造が含まれるのか、磁気トンネル接合構造が含まれるのかに基づいて異なるが、概要としては、電流は、第1の磁性層を通過するとスピン偏極し、そのとき、電流偏極の非共線成分によって、第2の層の磁化にトルクを及ぼす。電流密度が十分に高い場合、第2の磁性層の磁化は、スピンバルブの場合と磁気トンネル接合の場合との双方で反転される。
例えば、2006年3月7日に公開された特許文献1及び2009年5月21日に公開された特許文献2で説明されているように、書込み電流は層平面に垂直に接合を通過する必要がある。
これは特許文献3の場合にも当てはまる。特許文献3では(図5B)、中央強磁場(central ferromagnetic filed)における磁場も生成する書込み電流が、層平面に垂直に、磁気トンネル接合型の積層を横切る。特許文献3は、2つの磁性層を用いることにも留意されたい。
サブマイクロメーターサイズの磁気素子の磁化を電流によって局所的に操作するこの機能により、応用の可能性が広がる。現在、業界関係者らは、MRAMメモリセル及び論理部品に関する新規のアーキテクチャーにこの原理を組み込むことを探求している。
現在、そのような団体は、相互に関係していると思われる様々な困難に直面している。
STTによる反転では、メモリ点(memory point)の位置に、非磁性のスペーサーによって分離されている少なくとも2つの磁性層が存在することが必要である。上述のように、書込みは高密度電流を積層全体を通過して磁性層の平面に垂直に注入することによって、実行される。一方、読出しは、積層の磁気抵抗、すなわちスピンバルブの場合は磁気抵抗(GMR)、磁気トンネル接合の場合はトンネル磁気抵抗(TMR)によって実行される。現在、全て、又はほとんど全ての応用形態は、磁気トンネル接合を用いることに基づいている。したがって、GMR信号は数パーセントにすぎないが、MgOに基づく接合部からのTMR信号は通常100%より大きい。それにもかかわらず、トンネル接合は、抵抗に面積を乗じた積(RA)に関して大きな値を示すという不都合がある。したがって、STT反転に必要とされる、通常、10アンペア毎平方センチメートル(A/cm)の電流密度に対して、接合部のエッジの電圧は、RAが100オーム平方マイクロメートル(Ω・μm)の場合で10ボルト(V)、RAが10Ω・μmの場合で1V、RAが1Ω・μmの場合で0.1(V)である。最小値である場合は別として、接合部で消費される電力は、このとき、大きくなり、エネルギー消費という点と、その接合部にダメージを与えるという点との双方に関して有害である。
さらに、読出しにおいて有用なTMRの高い値は、多くの場合、RAに関して高い値を示す積層によって得られる。
これが、現在の研究が高TMR値と小RA値とを示すトンネル接合を得ることを追求している理由である。加えて、接合部のエッジでの比較的小さな電圧値に対してさえ、動作時に電圧のサイクルに起因して接合部のエージングが加速される現象が観察されている。
現在、数々の研究が、書込み現象と読出し現象を可能な限り分離するために、現存の構成において材料を最適化することと、新たな構成を画定することとの双方の点に向けられている。
要約すると、既知のSTTデバイスにおいては書込みと読出しの2つの現象が本質的にリンクしているので、書込みと読出しの2つの現象を独立に最適化することが不可能であることに難点が存在している。
別の難点は、書込みは電流が積層を非常に高い密度で通過することを必要とすることにある。
このリンクに固有の更に別の難点は、積層のより一層の複雑性から生じる。例えば、磁化を保存するために、STT効果が、反転されることになる層内でのみ感受されることが望まれる場合は、例えば、反強磁性の材料との交換結合によって他の層を安定させることが必要である。すなわち、STT注入の大きさを増加させることが望まれる場合は、偏極層を最適化することが必要であり、感受層上に放射される磁場を減少させることが望まれる場合は、例えば人工の反強磁性体の二重層を用いることが必要である、等である。
結果として、MRAMのセル、又は論理部品の通常の磁気積層は、様々な材料の10層又は15層を超える異なる層を有する場合がある。したがって、このことが構造化する工程中の困難を生じさせ、具体的には、エッチング工程において、そのような磁気積層を集積する場合の主要な障壁事項の1つになっている。
別の研究分野は、外部電界によって磁化を操作することである。これは、外部の電界によって、印加された磁場によって磁化が反転されることで、材料の異方性を変更することにより部分的に達成することができる。そのような技術の1つが、非特許文献1の記事の中で説明されている。
現在、この技術は、材料の磁気異方性を減少させることのみを可能とする。このとき、書込み及び読出しのプロセスは上述と同じであり、同じ問題点を有している。
米国特許第7,009,877号 米国特許出願公開第2009/129143号 米国特許第6,269,018号
T.Maruyama他「Large voltage-induced magnetic anisotropy charge in a few atomic layers of iron」(Nature Nanotechnology, Vol. 4, March 2009 - Macmillan Publishers Ltd.)
本発明の目的は、磁化を反転させるために(その平面に平行な又は垂直な磁化を有する)磁性層が存在することだけを必要とし、積層が層の平面に垂直に電流を流すことを必要とせずに動作する磁気メモリを提供することである。
したがって、本発明は、書込み磁性層を提供する層の積層を備える書込み可能な磁気素子であって、
前記積層は、前記書込み磁性層、すなわち少なくとも1つの磁性材料の中央層であって、該少なくとも1つの磁性材料は該中央層の平面に対して平行又は垂直な磁化の向きを提供する、中央層を有し、該中央層は非磁性材料の第1の外側層と第2の外側層との間に挟まれ、前記第1の外側層は第1の非磁性材料を含み、前記第2の外側層は、第1の非磁性材料とは異なる第2の非磁性材料を含み、少なくとも前記第2の非磁性材料は導電性であることと、
該磁気素子が、前記中央層の前記平面に対して並行な電流の向きにおいて前記第2の外側層及び前記中央層のみを通って、並びに前記第1の外側層が導電性の場合のみ、場合によっては該第1の外側層を通って書込み電流を流すデバイスであって、前記書込み電流は前記中央層の前記平面に対して並行な電流の向きに流れる、デバイスと、前記中央層の前記平面と前記電流の向きとに対して平行又は垂直のいずれかである成分を有する磁場を磁場の向きに沿って印加するデバイスとを備えることと、
前記磁化の向きと前記磁場の向きとは相互に垂直であることと、
を特徴とする、磁気素子を提供する。
したがって、本発明は、書込み電流を生じさせるデバイスと、磁場を印加する異なるデバイスとを動作させる。第1の外側層が導電性でない場合、書込み段階中、第1の外側層を横切って電流は一切流れない。第1の外側層が導電性の場合のみ、第1の外側層を書込み電流が横切る。
有利には、磁場は中央層の平面に対して及び電流の流れの向きに対して平行であるか又は垂直である。
以下の2つの構成が可能である。すなわち、
第1の構成では、磁場の向きは電流の流れる向きに対して平行であり、磁化は磁性中央層の平面に対して垂直である。
第2の構成では、磁化の向きは電流の流れる向きに対して平行であり、磁場の向きは磁性中央層の平面に対して垂直である。
双方の構成において、電流の流れは磁性層に平行であり、積層内を通って層の平面に垂直な向きには流れない。むしろ、電流は層の平面に対して平行な少なくとも1つの電流の流れの向きに、中央磁性層と少なくとも第2の外側層を通って流れ、メモリには、電流の流れる向き又は磁場の向きに作用することによって書き込むことができる。
中央層は、有利には、0.1ナノメートル(nm)〜5nmの範囲内の厚さを有する。
第1の構成では、この値は、好ましくは2nm以下である。第2の構成では、この値は、好ましくは3nm以下である。
磁化の向きが層の平面に対して垂直である場合、中央層は本質的な垂直磁気異方性を提供する合金、すなわち、詳細にはFeP、FePd、CoPt、又は実際に、希土類元素、及び同様に本質的な垂直磁気異方性を提供する、GdCo、TdFeCo等の遷移金属合金を含むことができる。中央層は、積層内に、界面、詳細にはCo、Fe、CoFe、Ni、NiFe、CoNiによって誘導される垂直磁気異方性を提供する金属又は合金を含むこともできる。
磁化の向きが層の平面に含まれる場合、中央層は、積層内、詳細にはCo、Fe、CoFe、Ni、CoNi内に、面内磁気異方性を提供する金属又は合金を含むことができる。
少なくとも1つの導電性外側層は、非磁性金属、好ましくはPt、W、Ir、Ru、Pd、Cu、Au、Bi、又はこれらの金属の任意の合金で作ることができる。そのような導電性層の厚さは、1nm〜10nmの範囲内、好ましくは5nm以下の範囲とすることができる。この厚さの値は、中央層の厚さとして選択される値とは無関係である。
非導電性の外側層のうちの1つは、絶縁性の材料、好ましくはSiO、AlO、MgO、TiO、TaO、HfO等の誘電性の酸化物で作られるか、又はSiN、BN等の誘電性の窒化物で作られる。この外側層の厚さは、例えば0.5nm〜200nmの範囲内、より詳細には0.5nm〜100nmの範囲内とすることができ、特に記憶素子がトンネル磁気抵抗信号によって読み出される場合は、好ましくは3nm以下である。
双方の外側層は、導電性とすることができるが、このとき外側層は上記非磁性材料又は金属合金のうちの2つの異なるものから選択される。
電流密度は、例えば10A/cm〜10A/cmの範囲内、有利には10A/cm〜10A/cmの範囲内にある。
印加される磁場は、0.002テスラー(T)〜1Tの範囲内、有利には0.005T〜0.8Tの範囲内にある値を提供することができる。
第1の外側層(上記電流はこの層を通っては流れない)は、磁性材料の読出し層及び読出し電極で覆うことができる。第1の外側層が非磁性金属で作られる場合、第1の外側層は、読出し層、読出し電極及び中央層と共同してスピンバルブを形成する。第1の外側層が誘電性である場合、第1の外側層は上記読出し層、読出し電極、及び中央層と共同して磁気トンネル接合を形成する。このとき、第1の外側層の厚さは、好ましくは3nm未満である。
磁気素子は、第1の外側層と中央層とがブロックを形成し、一方、第2の外側層はトラックを形成するような方法で構造化することができる。第2の外側層は、ブロックの一部を形成する追加の厚さの領域を含むことができる。
本発明は、複数のブロックを含む、書き込み可能な磁気デバイスを提供することができる。この磁気デバイス内では、第2の外側層はブロックに共通である上記トラックで構成される。
代替的には、第1の外側層、中央層、及び第2の外側層はブロックを形成し、書込み可能な磁気デバイスは、複数の上記ブロックを、上記ブロックの第2の外側層と隣接する導電性トラックとともに有し、上記ブロックの各々の第2の外側層及び中央層を通して上記電流を注入し、各第2の外側層は、導電性トラックの材料と異なる導電性材料で作られる。
図面を参照しながら以下の説明を読むことにより、本発明をより良好に理解することができる。
本発明を実施する第1の構成を示す図である。 本発明を実施する第1の構成を示す図である。 本発明を実施する第1の構成を示す図である。 本発明を実施する第1の構成を示す図である。 本発明を実施する第1の構成を示す図である。 本発明を実施する第1の構成を示す図である。 第1の構成で用いられる、MRAM型磁気メモリセルに集積された実施形態を示す図である。 第1の構成で用いられる、MRAM型磁気メモリセルに集積された実施形態を示す図である。 第1の構成で用いられる、メモリアーキテクチャーを説明するために複数の記憶素子を示す実施形態の図である。 第1の構成で用いられる、メモリアーキテクチャーを説明するために複数の記憶素子を示す実施形態の図である。 第1の構成で用いられる、メモリアーキテクチャーを説明するために複数の記憶素子を示す実施形態の図である。 第1の構成で用いられる、メモリアーキテクチャーを説明するために複数の記憶素子を示す実施形態の図である。 本発明を実施する第2の構成を示す図である。 本発明を実施する第2の構成を示す図である。 本発明を実施する第2の構成を示す図である。 本発明を実施する第2の構成を示す図である。 本発明を実施する第2の構成を示す図である。 本発明を実施する第2の構成を示す図である。 第2の構成で用いられる、MRAM型磁気メモリセルに集積された実施形態を示す図である。 第2の構成で用いられる、MRAM型磁気メモリセルに集積された実施形態を示す図である。 第2の構成で用いられる、メモリアーキテクチャーを説明するために複数の記憶素子を示す実施形態の図である。 第2の構成で用いられる、メモリアーキテクチャーを説明するために複数の記憶素子を示す実施形態の図である。 第2の構成で用いられる、メモリアーキテクチャーを説明するために複数の記憶素子を示す実施形態の図である。 第2の構成で用いられる、メモリアーキテクチャーを説明するために複数の記憶素子を示す実施形態の図である。 一次元アレイ又は二次元アレイを形成するためのメモリセルを構成する、本発明による磁気素子の集積の一例を示す図である。
本発明に関連して実施される積層、すなわち中央磁性層が磁性体でない2つの外側層間に挟まれていて、その2つの層のうちの少なくとも1つは導電性であり、2つの外側層が異なる材料からなるこの積層は、中央磁性層において非補償の電界を発生させる反転非対称性(inversion asymmetry)を生じさせる効果を有する。この電界中を伝搬する電子は自身の座標系において、電流及び電界の双方に対して垂直な向きの、ラシュバ場として知られる磁場
Figure 0006154745
に曝される。こうして、この磁場は伝導電子に印加される。
本発明者らは、ラシュバ場と遍歴電子及び局在化電子の回転を結合する交換相互作用とからの結果としての有効磁場が局所磁化に印加されることを示した。このため、Nature Materials(vol.9, p.230-234 (2010))に掲載されている、Ioan Mihai Miron他による「Current-driven spin torque induced by the Rashba effect in a ferromagnetic metal layer」と題する記事は、3nm厚のPtの層と、その平面に対して垂直な磁化、したがって、z軸に平行な磁化を有する0.6nm厚のCoの層と、x軸に平行に流れる電流を運ぶ2nm厚のAlOの層とを有する積層を示している。この状況は座標系の第3の軸、すなわちy軸に沿った有効磁場Heffを提供する。したがって、この構成は磁場が層の磁化と共線的ではないので、メモリを作製するには不適切である。
驚くべきことに、電流が反転非対称性を提供する構造に注入されたときに、磁場Heffと、Heffに垂直な成分を有する外側磁場との相互作用に起因する磁化の動力学の結果であると解釈されるものを用いることによって、その理論的な障壁が克服できることを本発明者らは示しており、この磁場のHeffに垂直な成分の向きは、電流の注入の向きと共線的である(第1の構成)か又はその向きと垂直である(第2の構成)。
図1a〜図1fは、本発明を実施する第1の構成を示している。この構成では、印加される磁場の向きは電流の向きに対して平行であり、磁化の向きは磁性中央層の平面に対して垂直である。したがって、印加される磁場は磁化と有効磁場Heffとの双方に対して垂直である。
符号15は構造体の短絡を避けるための絶縁体である基板を示している。この基板は、特に誘電性酸化物(例えばSiO、AlO、MgO)又は窒化物、例えばSiNによって構成することができる。この基板は、基板単独でも良いし、他の何らかの基板、例えばシリコンの上に堆積することもできる。
符号13は平面に対して垂直な磁化の平面磁性層を示す。符号16は、或る向き又は反対の向きで存在することができる磁化の方向性を示す。
符号12は第1の非磁性外側層を示し、符号14は第2の非磁性外側層を示す。第2の外側層14は書込中に電流が通過する層である。
符号11は、この向き又は反対の向きに向けることができる、書込み電流の向きを示し、符号17は印加される磁場の方向を示す。磁場の方向は、電流の向きと共線的であり、同じ向き又は反対の向きに向けることができる。
図1a及び図1bは、非構造化積層を示す。非構造化積層内の積層の層12、13、及び14はトラックを形成する。
図1c〜図1fは、構造化積層を示す。構造化積層内では層14(第2の外側層と呼ばれる)は導電性であり、磁性層13及び非磁性層12(第1の外側層と呼ばれる)だけが構造化される層であり、これによりブロック(図1c及び図1d)を形成する。構造化積層内の3つの層12、13、及び14は構造化され、ブロック内に導電性層14の追加の厚さ14’を集積することにより、ブロックを形成する。これにより、ブロックは非磁性材料の層14の小部分を含む(図1e及び図1f)。第2の外側層として考慮すべき厚さは、層14の厚さに追加の厚さ14’を適切にプラスしたものである。
追加の厚さ14’の領域は必ずしも層14と同一の導電性材料で作られている必要はなく、この場合、第2の非磁性外側層としてふるまうのは追加の厚さ14’だけであり、反転非対称性を得るためにスタック内で機能を果たすのは追加の厚さ14’の材料であることに留意すべきである。この場合、層14の金属性材料は、任意の材料とすることができる。
ブロックを形成することにより、ブロックの中の磁化のみを反転することが可能になる。そうでない場合は、トラックの長さ全体にわたって磁化が反転されてしまうからである。
磁性層13は垂直の磁化を表し、その厚さはかなり薄い。このため界面に起因する電界は無視できない。上記厚さは、通常は2nmを超えることはなく、最大でも5nmである。例えば、固有の垂直磁気異方性に起因して垂直の磁化を示す磁性材料(FePt、FePd、CoPt、...等の合金; GdCo、TbFeCo、...等の希土類及び遷移金属の合金)、又は界面によって誘導される垂直磁気異方性効果を示す磁性材料(Co、Fe、CoFe、Ni、CoNi、...)の全てを用いることができる。例えば、磁性半導体材料、例えばGaMnAs(すなわちMnドープのGaAs)等の非金属性の磁性材料等を採用することも可能である。既知の磁性半導体材料は周囲より低い温度でのみ磁性体であるということに留意すべきである。
磁性材料の垂直異方性が界面によって誘導されるとき、例えば上記外側酸化物層の堆積パラメーターを変更するか、又は積層を作製した後にアニールを実施することにより、中央層の厚さに対して、及び/又は外側酸化物層の酸化状態に対して作用することによって、平面に対して垂直な磁化を得ることが可能である。
例:3nm厚のPt導電性層14と、1nm厚のCo中央層13と、AlO層12とを備える積層は、このAlOの所与の酸化状態に対して垂直な層磁化を提供し、一方、Co層の厚さが1.5nmに等しい場合、磁化は平面内にある。積層が真空中で300℃で60分間アニールされる場合は、Co中央層13の磁化は平面に対して垂直である。
Co層の厚さが3nmより厚いと、層12がAlOで作られている場合、アニール又は酸化パラメーターに関わらず、平面の外部の磁化を得るのは不可能である。しかしながら、層12に用いられる誘電体がMgOである場合、中央層の3nm以上の厚さに対しても垂直の磁化を得ることが可能である。
様々な酸化物(AlO、MgO、SiO)の磁気特性に与えるコバルト層の厚さの影響は、IEEE Transactions on Magnetics, Vol. 46, No. 6, June 2010において公開されたJae Chul Lee他による記事「Domain patterns and magnetization reversal behaviors in oxide/Co/Pt films」内で説明されている。
Pt/Co/AlO三層における磁気特性に与える酸化及びアニールの影響は、Physical Review B 79 024423 (2009)において公開されたB.Rodmacq他による記事「Influence of thermal annealing on the perpendicular magnetic anisotropy of Pt/Co/AlOxtrilayers」内で説明されている。
プラチナ/コバルト/金属酸化物三層積層におけるコバルト層の磁気特性に与える酸化物層の酸化状態の影響は、Journal of Applied Physics 104, 043914 (2008)において公開されたA.Manchon他による記事「Analysis of oxygen induced anisotropy crossover in Pt/Co/MOxtrilayers」内で説明されている。
構造内全体に反転非対称性を作り出すために、2つの非磁性層12及び14は異なるものである必要がある。好ましくは、2つの異なる材料は、これらの層の層ごとに、例えば2つのうちの一方に対しては誘電体が選択され、他方に対しては金属が選択されるが、それらの各々に対して金属を選択することも可能である。構造がブロックではなくトラックを形成する場合のみ、層12及び14の双方を誘電体とすることが可能である。このとき、中央層13内を直接電流が流れるようにすることが可能である。
したがって、2つの層12及び14の各々は、積層全体(層12、13及び14)が垂直の磁化を有するように、層は異なるという条件下で、以下の材料、すなわち、誘電性酸化物(SiO、AlO,MgO、TiO、TaO、HfO、...)と、誘電性窒化物(SiN、Bn、...)と、非磁性金属(Pt、W、Ir、Ru、Pd、Cu、Au、Bi、...)と、これらの金属の非磁性合金と、任意選択で有機半導体化合物(必要な場合、成長バッファ(buffer)、例えばイリジウム等の金属に関連付けられた、例えばGaAs、Si、Ge又はグラファイト)とで構成することができる。
非磁性層の一方又は他方が導電性、すなわち金属又は合金で作られている場合、2つの外側層は同じ組成であってはならない。
層12及び14の厚さは、広範囲の値にわたって選択することができ、通常は0.5nm〜200nmの厚さであり、より好ましくは0.5nm〜100nmの範囲内とすることができる。図2a及び図2bに示すように、層12が絶縁層である場合、メモリ点がトンネル磁気抵抗信号によって読み出される場合を除いて、例えば磁性層及び電極を上記絶縁層の上に付加することによって、上述の上限値、すなわち200nmに達する値であっても不都合はない。そのような状況下では、絶縁層の厚さは、3nm未満となるように選択されることが好ましい。しかしながら、金属で作られた層12及び/又は14を有する場合、これらの導電性チャネルが並列である結果として磁性層を通過する有効電流が過度に少なくなることを避けるために、それらの金属層は薄く、通常5nm厚未満、一般的には10nm厚未満であることが好ましい。図2a及び図2bに示すように、層12が金属性であり、例えばこの金属性層の上に磁性層及び電極を付加することによって、メモリ点が巨大磁気抵抗信号によって読み出される場合、上記導電性層12の厚さは通常、10nm未満、好ましくは5nm未満となるように選択されるべきである。
これらの種々の層は、蒸着、スパッタリング、電気化学堆積、化学成長、等の任意の既知の技術によって堆積することができる。
或る特定の形状では、層14を省くことができる。このとき、磁性層13は絶縁基板15の上に直接堆積すべきであり、非磁性層12は反転非対称性を有するように、すなわち基板15を構成する材料とは異なる材料から選択されるべきである。それにもかかわらず、ブロックが構築される場合、構築されたブロック(ここでは18a及び18b)の中央層13に電流を注入することができるように、層14が存在し、導電性の材料で構成されなければならないことに留意すべきである。そのような状況下では、追加の厚さ部分14’も導電性でなければならない。これにより、ラシュバ場を生成し、磁性中央層13に電流を注入することを可能にするために、層12と組合せて、求める反転非対称性が生成される。
反転される素子は、図1a及び図1bに示されているトラックであるか、又はトラック内に取付けられるか若しくは構築されるブロック(図1c〜図1f)であるかにかかわらず、導電性電極に既知の方法で接続される。これにより、図1に示すように電流が軸11に沿って導電性層14に注入されるようになり、これによりさらに、電流を磁性中央層13に注入することが可能になる。磁場は電流の注入軸11と共線的に、構造に印加される(17)。電流は軸11に沿って、矢印の向き(I)又は矢印の向きとは逆の向き(I)に印加することができる。同様に、磁場は軸17に沿って、矢印の向き(H)又は矢印の向きとは逆の向き(H)に印加することができる。
電流及び磁場の向きの組が磁化の向きを安定させる。
例えば、I、Hの組が、図1a〜図1fに示すように磁化の形態を上向きで安定させる。
素子の磁化が上向きで均一に磁化される形態から開始して、電流の向きをIに維持し、印加する磁場の向きを変えながら(H)、磁化を反転させることが可能である。
別の解決法は、磁気の向き(H)を維持し、電流の向きを変えること(I)である。この解決法は、何らかのエネルギーを消費するのを避けるために、静磁場、例えば永久磁石によって生成された磁場を用いることを可能にするので好ましい。
印加する磁場の向きに作用を及ぼすことによって、それにより組(I、H)をもたらし、又は印加する電流の向きに作用を及ぼすことによって組(I、H)をもたらすことにより、磁化を下向きに反転させることが可能であり、上述のように、組(I、H)が好ましい。磁化が反転されると、注入電流がなくても、静磁場の有無にかかわらず、磁化は安定している。
電流の向き及び磁化の向きの双方を変えることは組(I、H)をもたらし、これはまた磁化を上向きに安定させる。
一般に、外部磁場が電流軸に対して厳密に平行である必要はないことに留意すべきである。磁化に対して垂直である平面内に外部磁場を有することで十分であり、この外部磁場が電流に対して平行な非ゼロの成分を有する。印加される磁場と電流との間の角度が60度に達するまで反転は観測される。
層14に注入される電流密度の通常の値は、10A/cm〜10A/cmの範囲内にあり、好ましくは、10A/cm〜10A/cmの範囲内にある。
電流軸に沿って印加される磁場成分の通常の値は、20エルステッド(Oe)〜10キロエルステッド(kOe)の範囲、すなわち0.00002T〜1Tの範囲内にある。有利には、値は50Oe(0.005T)〜8000Oe(0.8T)の範囲内の値から選択される。これは、2つの磁化方向を分離するエネルギー障壁の過度の低下を誘発することを避けるのに十分な低い値を維持しなければならない。なぜならば、エネルギー障壁の過度の低下は望まれていない反転を引き起こすことになるからである。
この目的のために、印加される磁場の値は、磁性層の有効異方性磁場よりはるかに小さい値となるように選択される。
例えば、Ptの層14とMgOの層12との間のCoの中央層は、0.8T(8000Oe)の有効異方性磁場を有し、0.008T(800Oe)の磁場を問題なく印加することが可能である。
印加される磁場の値は、実際には、有効異方性磁場の値の3分の1〜10分の1の範囲内、特にその異方性磁場の値の4分の1〜10分の1の範囲内にあるように選択される。
磁場は種々の方法で、例えば、1つ若しくは複数のコイルに流れる電流を用いてデバイス全体にわたって全体的な磁場を生成する簡潔な方法で;又は磁場によって誘導される反転を伴うMRAMメモリにおいて用いられる種類の、電流を伝えるトラックによって;又は、好ましい方法では、反転されることになる少なくとも1つのブロックの近くに配置された永久磁石によって、印加することができる。この解法は、磁場を生成するために、いかなるエネルギー消費の増加をも引き起こさないという重要な利点を有する。この永久磁石は、磁気を帯びた堆積を構築することによって得ることができ、それによってこの反転技術を、例えばメモリ又は論理型の機能デバイスに集積することを容易にすることができる。
構造全体にわたって磁場を生成するために、ブロックの組の外側に配置された1つ又は複数の永久磁石を実装することも可能である。
図2a及び図2bはMRAM書込み可能メモリセルにおいて使用可能な積層の例を示している。
符号53は、絶縁基板55について上述したように、積層を作るために2つの異なる非磁性材料52及び54に挟まれた磁性中央層を示している。
符号57は印加される外部磁場の向きを示している。
読出しの目的で、積層の上方に、磁性材料の層58と1つ又は複数の導電性層(磁性的又は非磁性的とすることができる)を含むことができる上部電極59とが配置されている。
層58の機能は、構造53、52、及び58が、層53の磁化の向き56に基づいて異なる電気抵抗値を呈すること(磁気抵抗信号)を可能にすることである。これは読出しのみに関することであり、層53の磁化を操作することには影響しない。
言い換えると、書込み及び読出しは独立して規定され、別々に最適化することができる。
電極59は1つの層を備えることができるか、又は従来の方法では異なる機能の層の積層を備えることができる。例えば、電極59は以下の物、すなわち、
操作されることになる層53に向けて放射される磁場を制限するように合成の反強磁性(synthetic antiferromagnetism)を画定している積層、例えば、非磁性の金属材料の非常に薄い層(通常、0.3nmのルテニウム(Ru))によって強磁性体層58と分離されている強磁性体層を備える積層であって、2つの強磁性体層の磁化の値は可能な限り互いに近い値であり、それによって、ルテニウム層の存在に起因したそれらの層間の反強磁性結合は、上記3層によって層53上へ放射される磁場が結果としてゼロになるか又は実質的にゼロになる、積層か、
又はそうでない場合、このいわゆる「基準」層58を安定化するように、層58と交換することによって結合された反強磁性の磁性材料か、
又はそうでない場合、電気的なコンタクトを形成するための非磁性の導電性材料か、
又は実際に、上記の様々な可能性の組合せ、例えば、強磁性体材料と反強磁性材料との間を結合することによってそれらの磁化を安定させるように、強磁性体材料に近接した反強磁性材料であって、強磁性体材料は層58から、通常は0.3nmのRuの薄い金属層によって分離され、これによって、上記2つの強磁性体層間の磁気結合が反強磁性となる、組合せ、
を備えることができる。最終的には、第1の磁性材料は、例えば7nmのRuで覆われた5nmのTaのように、1つ又は複数の非磁性の導電性層で覆われる。そのような組合せの例は、例えば、Int. J. Nanotechnology, Vol. 7, 591 (2010)においてB. Dieny他によって説明されているように、STT反転のために用いられる磁気積層内に見ることができる。
2つの主な構成は層52の特性に基づいて区別することができる。すなわち、層52が非磁性金属の場合、構造53、52、及び58はスピンバルブ型であり、一方、層52が誘電性の場合、構造53、52、及び58は磁気トンネル接合型である。磁気抵抗信号は、上記構造に関してより一層強力であるので、これらの構造は好ましい構造である。同様に、磁気抵抗信号を更に最適化するために、双方の構造において層58の磁化が共線である、すなわち層53の磁化と平行であるか、又は逆平行であることが好ましい。
図2a及び図2bにおいて、A、B、及びCは3つの電気的な接続端子を示している。
書込み段階中、電流は端子Aと端子Bとの間に注入される(又は等価な方法では、電圧が上記2つの端子間に印加され、電流の流れを発生させる)。電流は磁性層53を通過して、この層内に、ラシュバ場と、局所磁化に作用するs−d交換相互作用とに起因する有効磁場を生成する(Miron他による上述の記事を参照されたい)。この有効磁場Heffは、以下の等価な方法では、スピン軌道場又は有効磁場Heffと呼ばれる。本発明によれば、このスピン軌道場は、印加される外部磁場と組み合わせて、磁化を操作することを可能にする。層52が誘電性の材料で構成される場合、横方向に注入される電流は、その層を通過しないので、その層を損傷しない。格納される情報は、通常、層53内の磁化の方向であり、トンネル接合型構造及びスピンバルブ型構造の双方の場合、端子Cと端子Bとの間(又は等価の方法では、端子Cと端子Aとの間)に低い値の電流(例えば、トンネル接合の場合で数マイクロアンペア(μA)〜数十μA程度)を注入し、上記端子間の電圧を測定することによって;又はそうでない場合、端子Bと端子Cとの間(又は等価の方法では、端子Cと端子Aとの間)に定電圧を印加し、上記端子間を流れる電流を測定し、それにより、双方の場合とも当該端子間の抵抗を測定することによって、読み出される。抵抗は、磁化の向き56が基準層58の磁化の向きに対して平行であるか又は逆平行であるかに基づいて2つの異なる値を有する。読出し電流は小さい値を有しているので、これによりトンネル障壁(層52が誘電性である場合)は損傷を受けない。
上述のように、印加される磁場は一定の向きを保持することができ、磁化の反転は層54及び53を通って流れる電流の向きによって得られる。この解法は、容易に集積することができ、(永久磁石を用いるとき)追加の電力消費を意味しないので好ましい。
そうでない場合、当然のことながら、電流が注入される向きを保持しながら、印加される磁場の向きを単に反転することにより磁化を反転することができる。
メモリアーキテクチャーの例を、図3a〜図3dを参照して以下で説明する。図3a〜図3dの中で、図3b及び図3dは集積された永久磁石を実装している。
図3a〜図3dは、第1の構成におけるメモリアーキテクチャーの4つの実施態様を示しており、図2a及び図2bに示す構造を実装している。
磁性材料の層70は、トンネル接合(又はスピンバルブ)によって層70の磁化を読み出すために、導電性層72と、図2a及び図2bの層52、58、59を含む積層71との間に挟まれている。
読出し線74は、所与の線のメモリ点の点Cに電力供給する働きをする。領域54’と等価な追加の厚さ72’も存在する。
向き76の静磁場が、電流が導電性層72を通って流れる向きと平行に印加される。
1つ又は複数の永久磁石によってメモリ全体に静磁場を印加することができるか、又はそうでない場合、例えば、個々の積層によって形成された各ブロック(そのうちの3つが示されている)に位置合わせされている永久磁石75a及び75bによって、各ブロックに印加することができる。
電流を、導電性層72を通って一方の向きに、及び反対の向きに印加するために、例えば金属−酸化物−半導体(MOS)型の2つのトランジスタ73a及び73b(図3a及び図3b)を実装することができるか、又はそうでない場合、他端78が或る定電位に設定された単一のトランジスタ73a(図3c及び図3d)が用いられる。
層72は電流配送トラックの形態で構成されている。この層72は、層72の上に配置された他の或る導電性材料の層を備えることもできる。
所与のメモリ点に対して、書込み電流を2つの異なる方法で注入することができる。
第1の方法では、スイッチとして動作する2つのトランジスタ73a及び73bが用いられ、それらのトランジスタの自由端子(free terminal)が、その一方はグラウンドに接続され他方は電圧Vddに接続され、電圧Vddは、選択された値の電流を、トランジスタ73a及び73bのいずれが電圧Vddに接続されているかに基づいて、一方の向きに又は他方の向きに流すように選択される。
第2の方法では、一方のトランジスタ73aのみが用いられ、積層の他端72は78において定電圧に接続される。
対称操作
トランジスタに接続されたトラックは電位Vdd(又はグラウンド)に接続され、一方、トラック72の端部に接続された他方のトラックは、78においてグラウンド(又はVdd)に接続される。この構成は、以下の構成よりも多くの電流が生成されることを可能にする。
非対称操作
トラック72の端部に接続されたトラックは、78において中間電位、例えばVdd/2に接続され、一方、トランジスタ73aに接続されたトラックは、所望の電流の向きに基づいて、それぞれ電位Vdd又はグラウンドに接続される。この構成は、生成されることになる電流をより少なくすることを可能にする。本発明の構成では、電流は従来技術で用いられる領域よりはるかに狭い領域に配送することができ、この電流はデバイスを動作させるのに十分である。この実施形態では、動作により消費される電力がより少ない。
第2の構成(図4a〜図4f)では、磁性層の磁化の向き26がそれらの平面内に設定されていて、注入される電流の向きと平行であり、例えば、印加される定磁場が磁化の向き26に対して垂直であり、かつスピン−軌道磁場(有効磁場)の向きとも垂直である。
印加される磁場は、磁場Heffの向きに対して厳密に垂直である必要はないが、以下で、印加された磁場の「有効」成分とよばれる非ゼロの成分を有していなくてはならない。有効成分はHeff(又はスピン−軌道場)と磁化の向き26とに対して垂直である向きに延在する。印加される磁場とこの磁場の有効成分との間の角度は最大で60度とすることができる。
図1a〜図1fに関して、3つの形状、すなわちトラックの形態(図4a及び図4b)、及び、導電性のトラック24がブロックの長さに沿っているブロックの形態(図4c及び図4d)、又はそうでない場合、高くなっている領域24’を提供するブロックの形態(図4e及び図4f)が示されている。高くなっている領域24’は導電性(通常は金属で作られる)であり、トラック24と同じ材料で作られている必要はなく、その場合、非磁性の外側層として振舞うのは追加領域24’であり、追加領域24’の材料が、積層内で反転非対称性を得るために機能する。層24の金属材料は、このとき任意の材料とすることができる。
各形状に対して、21は注入される電流の向きを表し、27は(向きに関する上述の見解にしたがって)印加される外部磁場の有効成分の向きを表す。この向きは、層23及び層24の平面に対して垂直であり、したがって、層23の磁化の向き26及び注入される電流の向き21に対して垂直である。
磁性材料の薄い層23は、異なる非磁性材料の2つの層間に挟まれている。すなわち、層22は上側に設置され、層24は下側に設置され、電流がこの薄い層に注入される。
通常の積層は、絶縁基板25、例えば、誘電性酸化物(例えばSiO、AlO、MgO)、又は窒化シリコン、例えばSiNを備え、その上に積層形成構造が堆積される。磁性材料の薄い層(又は磁性材料若しくは磁性層23の組合せ)、例えば、コバルトの3nmの厚さの層は、異なる非磁性材料の2つの層22及び24、例えば誘電体層22と、一般的には金属、例えばプラチナである導電性材料の層24との間に挟まれている。
層22及び24は2つの異なる金属とすることもできる。磁性層23の磁化は、トラックの軸26に沿って方向付けされている平面に含まれる。電流は磁化の向きと平行な向き21で注入され、外側磁場は、界面の平面に(又はスピン−軌道場に)垂直な向き27の有効成分を有する磁化に垂直な平面内に印加される。
非磁性材料22及び磁性材料23を含むブロック28a又は28b(図4c〜図4f)は、ブロックに含まれる磁化のみを反転するために導電性トラック24上に形成することができる。ブロック28b(図4e及び図4f)は、非磁性材料24の厚さの一部分24’を含むことができる。ブロック28a又は28bは、任意の形状、すなわち、正方形、長方形、円盤形、楕円形、又は実際に、変形されたときのそれらの形状のうちの任意のものとすることができ、原則は、磁化はトラックに沿って向けられるということである。この目的のために、主軸がトラックの軸に平行な楕円形状を有することが好ましい。
上述のように、高くした部分24’も、層22の材料及び導電性トラック24の材料とは異なる導電性材料で作ることができる。
基板25の材料は、第1の構成で用いられる材料と同じ材料か選択することができる。
層13とは異なり、磁性層23は、注入された電流及び局所磁化への作用に起因する有効磁場Heffとすることが無視できないことを確実にする程度に十分に薄い厚さの面内磁化を提供する必要がある。
層22及び24が非磁性かつ導電性である場合、その磁気異方性が平面内に存在するような厚さの層23を有することが望ましい。この厚さは、通常、層22及び24と同一の2つの層12及び14層に囲まれた層13の厚さ(図1a〜図1f)よりも厚い。2つの層のうちの一方(通常は層22)が絶縁性の材料、通常AlO、MgO、TiO、TaO、...等で作られる場合、同時に、例えばその層を堆積している間に、又は実際に堆積後に真空中でアニールすることにより、磁性層の厚さを増加させるか、又は酸化物層の酸化の状態を変えることが可能である。そのような処置の例は、上述の、B.Rodmacq他による出版物及びA.Manchon他による出版物に見ることができる。
したがって、この磁性層の厚さは、或る状況下では、酸化及び/又はアニールパラメーターとの関連で、上述の第1の構成で用いられる厚さと同一とすることができるが、一方磁化は、その第1の構成では垂直であり、この説明中の構成では面内(planar)である。
この厚さは、第2の構成では通常、5nmを超えず、好ましくは3nm以下である。面内磁化を提供する全ての磁性材料(Co、Fe、CoFe、Ni、NiFe、CoNi、...)を用いることができる。製造条件に基づいて、例えば、(Ga,Mn)As等の磁性半導体等の非金属性の磁性材料を用いることも可能である。
例えばGaAs(100)の上に成長させて得られる(Ga,Mn)Asに関する例示的な実施例として、GaAsにMnをドープした後に圧縮応力が存在し、それにより、面内異方性がもたらされ、一方、GaInAs上で成長させる場合は、応力が異なり、その結果として、磁気異方性は平面に対して垂直になる。この例は、「Anisotropic magnetization relaxation in ferromagnetic Ga1-xMnxAs thin films」(Kh. Khazen、H.J. Von Bardeleben、M. Cubukcu、J.L. Cantin、V. Novak、K. Olejnik、M. Cukr、L. Thevenard、A. Lemaitre、Phys. Rev. B 78 195210 (2008))、又は実際に、「Ferromagnetic semiconductors: moving beyond (Ga,Mn)As」(A.H. MacDonald, P. Schiffer, N. Samarth, Nature Materials 4, 195-202 (2005), doi/10.1038/nmat1325)に見られる。
第1の構成における層12及び14について述べられたあらゆることは、非磁性層22及び24に対しても有効であるが、ただし、垂直磁化を有する全ての積層(層12、13、及び14)に対して課された制約が、ここでは積層が面内磁化を有するという制約に置き換えられていることは例外である。
層24の省略
層14に関して述べられたあらゆることは、ここで適用可能である。
層の反転
同様に、第1の構成における磁化の反転について述べられたあらゆることは、上述の磁化の向きと印加される外部磁場の向きとを考慮して、ここで同じく再現することができる。同じことが、磁場の値、電流密度、及び、いかに磁場が印加されるかに関して適用される。
面内磁化の場合、異方性磁場は約4πMsであり、ここで、Msは飽和磁化、すなわちCoの場合約1.5Tである。印加される磁場の値は、実際には有効な異方性磁場の値の3分の1〜10分の1の範囲内とすることができ、好ましくは、有効な異方性磁場の値の4分の1〜10分の1の範囲内とすることができる。したがって、印加される磁場の値は第1の構成より大きくなる場合がある。なぜならば、異方性磁場が一般にはより大きいからである。
図5a及び図5bは、MRAM磁気メモリセル又は論理部品での使用に適し、書込み及び読出しの双方に適した積層の例を示している。
薄い磁性材料63は、その平面に対して平行な向き66に磁化を提供し、異なる非磁性材料の2つの層62及び層64の間に挟まれている。材料64は絶縁基板上に導電性トラックを形成し、場合によっては追加の厚さの領域64’を有している。外側磁場は、積層された層間の界面の平面に垂直な向き67に沿って印加される。この積層上には、磁性材料の層68と、導電性材料の1つ又は複数の層を提供する上部電極69とが連続して積み重ねられている。この導電性材料は、図4c〜図4fを参照して説明したように、第1の構成のような積層を形成するために、任意選択で磁性材料とすることもできる。A、B、及びCは、それぞれトラック64の端部と(コンタクトA及びB)、及び上部電極69と(コンタクトC)電気的コンタクトを形成するための点を表している。
図5bは、ブロック内に集積され、向き67で磁場を生成する永久磁化磁石60a及び60bの例も示している。Cで接触することを可能にするために、永久磁石60bは導電性の材料で作られている。
図6a〜図6dは、図5a及び図5bを参照して説明した構造を実施するメモリアーキテクチャーを、4つの異なる実施形態で示している。
これらの各実施形態において、磁性層80は、電流供給層82、82’と、積層81との間に挟まれている。積層81は、図5a及び図5bの層62、68及び69を有し、第1の構成のように、層80の磁化の状態を読出すために、層62が誘電体である場合はトンネルメモリ積層(又は、層62が非磁性の金属である場合はスピンバルブ型積層)を規定している。
図6aでは、2つのトランジスタ83a及び83bの制御下で、電流はトラック82に注入される。
トンネル接合型構造及びスピンバルブ型構造の双方の場合、格納される情報は、通常、層80内の磁化の方向であり、低い値の読出し電流(例えば、トンネル接合の場合で数マイクロアンペア又は数十マイクロアンペア程度)を、端子C(線84)と端子Bとの間(等価の方法では、端子Cと端子Aとの間)に注入し、上記2端子間の電圧を測定することによって、又はそうでない場合、端子Cと端子Bとの間に(等価の方法では、端子Cと端子Aとの間)に定電圧を印加し、上記端子間を流れる電流を測定し、それにより、いずれの場合も当該端子間の抵抗を測定することによって、読み出される。抵抗は、層80の磁化の向き66が基準層68の磁化の向きに対して平行であるか又は逆平行であるかに基づいて2つの異なる値を有する。読出し電流は小さい値を有しているので、これによりトンネル障壁(層62が誘電体の場合)は損傷を受けない。
永久磁石85a及び85bは、静磁場を層80の平面に対して垂直な向き86に印加するように、構造内、例えばそれぞれ、トラック82の下に、及び積層81の上に集積することができる。永久磁石85aを構成する材料は、読出しを妨げないようにするために、導電性である必要がある。
図6c及び図6dは、1つのみの読出しトランジスタが用いられていて、電流供給線82の他端88(点B)は定電位に接続されていることにより、それぞれ図6a及び図6bと異なる。
全ての場合に、駆動回路を用いて書込み及び/又は読出し動作を管理することができる。
ここで、層80の磁化は、向き86の静磁場の存在下で、底部電極82に沿って一方の向き又は他方の向きで移動する電流によって反転され、積層82、80、及び81の外側層は、潜在的には追加の厚さ82’の導電性領域とともに、電流供給トラック82の形態で構造化される。上述の例では、追加の厚さの部分82’は、トラック82と同じ材料で作ることもできるし、異なる材料で作ることもできる。
所与のメモリ点に対して、書込みのために2つの方法で電流を注入することができる。
第1の方法では、スイッチとして動作する2つのトランジスタ83a及び83bが用いられ、それらの自由端子が、それらのうちの一方はグラウンドに接続され他方は電圧Vddに接続され、電圧Vddは、選択された値の電流を、トランジスタ83a及び83bのいずれが電圧Vddに接続されているかに基づいて、一方の向きに又は他方の向きに流すように選択される。
第2の方法では、1つのトランジスタ83aのみが用いられ、トラック82の他端は88において定電圧に接続される。
対称操作
トランジスタに接続されたトラックは電位Vdd(又はグラウンド電位)に引き上げられ、一方、トラック82の端部に接続された他方のトラックは、88においてグラウンド(又はVdd)に接続される。この構成は、以下の構成よりも多くの電流が生成されることを可能にする。
非対称操作
トラック82の端部に接続されたトラックは、88において中間電位、例えばVdd/2に接続され、一方、トランジスタ83aに接続されたトラックは、電流に関する所望の向きに基づいて、それぞれ電位Vdd又はグラウンドに接続される。この構成は生成されることになる電流を少なくすることを可能にする。本発明の構成では、電流は従来技術で用いられる領域よりはるかに狭い領域に配送することができ、この電流はデバイスを動作可能とするのに十分である。この実施形態では、動作時のエネルギー消費を節約することができる。
図7は、例えばトンネル接合を有する二次元メモリセルアレイを形成するメモリ素子の例示的な集積電気回路図である。単純にするために、磁場を印加するためのデバイスは示されていない。
1つの方向に、トランジスタ113、113、113、113’、113’、113’、113’’、113’’等...のドレインに接続されたビット線すなわちディジット線111、111、111等...及び共役ビット線112、112、112、...が存在し、二次元アレイを形成する。
垂直方向において、ワード線を形成する、トランジスタ113、113、113、113’、113’、113’、113’’、113’’...等のゲートの制御トラック110、110’、110’’、...が存在する。
ベンチマーク114、114、114、114’、114’、114’等...は、トンネル接合(又はスピンバルブ)を含む本発明による積層を概略的に示している。トンネル接合又はスピンバルブは、書込み段階中にその層の平面に垂直な電流によって横切られることはなく、読出し段階中にのみ、その層の平面に垂直な電流によって横切られる。
特性点A、B、及びCが報告されている。これらの点は、図2a、図2b、図3c、図3d、図5a、図5b、図6c及び図6d(単一のトランジスタを用いて搭載される)に示される特性点に対応する。
点Aは、トランジスタ113、113、113、113’、113’等...のソースに接続される。
点Bは、共役ビット線112、112、112、...等に接続され、点Cはバイアス線115、115’等...に接続される。トランジスタ113、113、113、113’、113’、...等のドレインDは、ビット線111、111、111、...等に接続される。
このとき、積層114、114、...等の底部は、磁化が書込み電流によって変更された層である。
全ての場合に、トランジスタのソース及びドレインは交換することができる。このため、ソースはビット線111、111等...に接続することができ、ドレインは点Aに接続することができる。
メモリ点、例えば114の書込み段階において、このメモリ点と関連付けられたビット線111及び共役ビット線112は、上述した平衡がとられた動作によって書込み電流の生成が可能になる場合、所望の磁化の向きに従って電圧Vdd(又はグラウンド)及びグラウンド(又は電位Vdd)にされる。他のメモリ点と関連付けられた他のビット線111等...及び共役ビット線112...等は機能していない。関連付けられたワード線110がトランジスタ113(上述した図面のトランジスタ73a又は83aに等しい)の閉鎖を制御するのに必要な電位にされ、トランジスタ113を通った書込み電流の流れが可能になる。
このため、書込み電流は、磁化の所望の向きに応じて一方の向き又は他方の向きに点A及び点Bを通過する。このセルのみに書き込むために、他方のワード線110’、110’’等...は、トランジスタを開放する電位にされる。トンネル接合型又はスピンバルブ型の積層を、その層の平面に垂直に横切る書込み電流(その積層に損傷を与えるリスクがある)は存在しない。このために、積層の点Cに接続されたバイアス線115、115’等...は、この書込み段階中に機能しない(又は開放している)。
例えばメモリロケーション114の読出し段階において、このメモリと関連付けられた「共役ビット線」112が開放され、全ての他の共役ビット線」112等...も、それらを通って電流が一切循環しないようにするために開放される。メモリセルと関連付けられたバイアス線115は、トンネル接合又はスピンバルブ内の(弱い)読出し電流の通過を可能にする電位にされる一方、偏極の全ての他の線115’等...は切断される。関連付けられた「ワード線」110は、トランジスタ113を閉鎖するための電位にされ、このとき電流は点Cと点Aとの間のトンネル接合又はスピンバルブを通過することができる。このトンネル接合又はこのスピンバルブのみを読み出すために、他のワード線110’等...はトランジスタを開放する電位にされる。トンネル接合の場合、次に、例えば従来技術に従って、増幅器により、接合部を通って流れる電流を基準電流と比較することによって読出しを実行することができる。積層の平面に垂直に流れる低電流密度のこの読出し電流は、この読出し段階中に接合部への書込みを許可しない。手順はスピンバルブの場合にも同じである。

Claims (27)

  1. 書込み磁性層を提供する層の積層を備える書込み可能な磁気素子であって、
    前記積層は、前記書込み磁性層、すなわち少なくとも1つの磁性材料の中央層(13、53、70、23、63、80)であって、該少なくとも1つの磁性材料が該中央層の平面に対して平行又は垂直な磁化の向きを提供する、中央層を有し、該中央層は非磁性材料の第1の外側層(12、52、71、22、62)と第2の外側層(14、54、72、24、64、82)との間に挟まれ、前記第1の外側層(12、52、71、22、62)は第1の非磁性材料を含み、前記第2の外側層(14、54、72、24、64、82)は、第1の非磁性材料とは異なる第2の非磁性材料を含み、少なくとも前記第2の非磁性材料は導電性であることと、
    該磁気素子が、一方で、前記第1の外側層が非導電性の場合に、前記第2の外側層及び前記中央層のみを通って書込み電流を流し、前記第1の外側層が導電性の場合に、該第1の外側層、前記第2の外側層及び前記中央層を通って書込み電流を流すデバイスであって、前記書込み電流は前記中央層の前記平面に対して並行な電流の向きに巡回する、デバイスと、他方で、前記中央層(13、53、70、23、63、80)の前記平面と前記電流の向きとに対して平行又は垂直のいずれかである成分を有する磁場を磁場の向きに沿って印加するデバイスとを備えることと、
    前記磁化の向きと前記磁場の向きとは相互に垂直であることと、
    を特徴とする磁気素子。
  2. 前記磁場は、前記中央層の前記平面と前記電流の向きとに対して平行又は垂直のいずれかであることを特徴とする、請求項1に記載の磁気素子。
  3. 前記磁場の向きは前記電流の向きに対して平行であることと、
    前記磁化は、前記中央層(13,53、70)の前記平面に対して垂直であることと、を特徴とする、請求項1又は請求項2に記載の磁気素子。
  4. 前記中央層(13,53、70)は、0.1nm〜5nmの範囲内の厚さを有することを特徴とする、請求項3に記載の磁気素子。
  5. 前記中央層(13,53、70)は、2nm以下の厚さを有することを特徴とする、請求項4に記載の磁気素子。
  6. 前記磁化の向きは前記電流の向きに対して平行であることと、
    前記磁場の向きは前記中央層(23,63、80)の前記平面に対して垂直であることと、
    を特徴とする、請求項1又は請求項2に記載の磁気素子。
  7. 前記中央層(23,63、80)は、0.1nm〜5nmの範囲内の厚さを有することを特徴とする、請求項6に記載の磁気素子。
  8. 前記中央層(23,63、80)は、3nm以下の厚さを有することを特徴とする、請求項7に記載の磁気素子。
  9. 前記中央層(13,53、70、23,63、80)は、FePt、FePd、CoPt、GdCo、TdFeCoからなる群から選択される合金を含むことを特徴とする、請求項3〜5のいずれか1項に記載の磁気素子。
  10. 前記中央層は、前記積層内に、前記第1及び第2の外側層と前記中央層との界面によって誘導される垂直磁気異方性を提供する、Co、Fe、CoFe、Ni、CoNiからなる群から選択される金属又は合金を含むことを特徴とする、請求項3〜5のいずれか1項に記載の磁気素子。
  11. 前記中央層は、前記積層内に、面内磁気異方性を提供する、Co、Fe、CoFe、Ni、NiFe、CoNiからなる群から選択される金属又は合金を含むことを特徴とする、請求項6〜8のいずれか1項に記載の磁気素子。
  12. 前記第1及び第2の外側層の少なくとも1つの外側層は導電性であり、Pt、W、Ir、Ru、Pd、Cu、Au、Biからなる群から選択される非磁性金属、又はこれらの金属の合金で作られることを特徴とする、請求項1〜11のいずれか1項に記載の磁気素子。
  13. 前記少なくとも1つの外側層の厚さは10nm未満であることを特徴とする、請求項12に記載の磁気素子。
  14. 前記第1の外側層はSiO、AlO、MgO、TiO、TaO、HfOからなる群から選択される誘電性の酸化物で作られるか、又はSiNx、BNxからなる群から選択される誘電性の窒化物で作られることを特徴とする、請求項1〜11のいずれか1項に記載の磁気素子。
  15. 前記第1及び第2の外側層の厚さは0.5nm〜200nmの範囲内であることを特徴とする、請求項14に記載の磁気素子。
  16. 前記第1及び第2の外側層の厚さは0.5nm〜100nmの範囲内であることを特徴とする、請求項15に記載の磁気素子。
  17. 前記第1及び第2の外側層の厚さは3nm以下であることを特徴とする、請求項15又は16に記載の磁気素子。
  18. 前記第1及び第2の外側層の双方が導電性であり、前記非磁性材料又は合金のうちの2つの異なるものから選択されることを特徴とする、請求項12又は13に記載の磁気素子。
  19. 前記電流は、10A/cm〜10A/cmの範囲内にある電流密度を提供することを特徴とする、請求項1〜18のいずれか1項に記載の磁気素子。
  20. 前記印加される磁場は、0.002T〜1Tの範囲内にある値を提供することを特徴とする、請求項1〜19のいずれか1項に記載の磁気素子。
  21. 前記第1の外側層(52)は、磁性材料の読出し層(58)と読出し電極(59)とに覆われていることを特徴とする、請求項1〜20のいずれか1項に記載の磁気素子。
  22. 前記第1の外側層(52)は誘電性であることと、
    前記第1の外側層(52)は前記読出し層(58)、前記読出し電極(59)、及び前記中央層と共同して磁気トンネル接合を形成することと、
    を特徴とする、請求項21に記載の磁気素子。
  23. 前記第1の外側層の厚さは3nm未満であることを特徴とする、請求項22に記載の磁気素子。
  24. 前記第1の外側層及び前記中央層はブロックを形成し、一方、前記第2の外側層はトラックを形成することを特徴とする、請求項1〜23のいずれか1項に記載の磁気素子。
  25. 前記第2の外側層は前記ブロックの一部を形成する追加の厚さの領域を含むことを特徴とする、請求項24に記載の磁気素子。
  26. 書き込み可能な磁気デバイスであって、請求項24又は請求項25に記載の複数のブロックを備え、該ブロックの前記第2の外側層は該ブロックに共通である前記トラックを有することを特徴とする、書き込み可能な磁気デバイス。
  27. 書き込み可能な磁気デバイスであって、
    前記第1の外側層と、前記中央層と、前記第2の外側層の追加の厚さの前記領域とが、請求項25に記載のブロックを形成することと、
    該デバイスは、前記ブロックの前記第2の外側層と隣接する導電性トラックとともに複数の前記ブロックを備え、前記ブロックの各々の前記第2の外側層及び前記中央層を通して前記電流を注入し、前記第2の外側層は前記導電性トラックの前記材料とは異なる導電材料から作られることと、
    を特徴とする、書き込み可能な磁気デバイス。
JP2013521266A 2010-07-26 2011-07-21 磁気記憶素子 Active JP6154745B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1003123A FR2963152B1 (fr) 2010-07-26 2010-07-26 Element de memoire magnetique
FR1003123 2010-07-26
PCT/IB2011/053258 WO2012014131A1 (fr) 2010-07-26 2011-07-21 Element de memoire magnetique

Publications (2)

Publication Number Publication Date
JP2013536574A JP2013536574A (ja) 2013-09-19
JP6154745B2 true JP6154745B2 (ja) 2017-06-28

Family

ID=43430915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013521266A Active JP6154745B2 (ja) 2010-07-26 2011-07-21 磁気記憶素子

Country Status (8)

Country Link
US (1) US8416618B2 (ja)
EP (1) EP2599085B1 (ja)
JP (1) JP6154745B2 (ja)
KR (1) KR101974149B1 (ja)
CN (1) CN103329204B (ja)
FR (1) FR2963152B1 (ja)
RU (1) RU2585578C2 (ja)
WO (1) WO2012014131A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10693058B2 (en) 2016-10-20 2020-06-23 Korea University Research And Business Foundation Magnetic tunnel junction device and magnetic memory device

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450177B2 (en) 2010-03-10 2016-09-20 Tohoku University Magnetoresistive element and magnetic memory
JP5725735B2 (ja) * 2010-06-04 2015-05-27 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
FR2966636B1 (fr) * 2010-10-26 2012-12-14 Centre Nat Rech Scient Element magnetique inscriptible
US9564579B2 (en) * 2011-05-27 2017-02-07 University Of North Texas Graphene magnetic tunnel junction spin filters and methods of making
JP5765721B2 (ja) * 2012-03-22 2015-08-19 国立研究開発法人物質・材料研究機構 高い垂直磁気異方性を示す極薄垂直磁化膜、その製造方法及び用途
US9368176B2 (en) * 2012-04-20 2016-06-14 Alexander Mikhailovich Shukh Scalable magnetoresistive element
JP2013232497A (ja) * 2012-04-27 2013-11-14 Renesas Electronics Corp 磁性体装置及びその製造方法
KR101649978B1 (ko) 2012-08-06 2016-08-22 코넬 유니버시티 자기 나노구조체들의 스핀 홀 토크 효과들에 기초한 전기적 게이트 3-단자 회로들 및 디바이스들
US9076537B2 (en) * 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
JP6191941B2 (ja) * 2013-01-24 2017-09-06 日本電気株式会社 磁気メモリセル及び磁気ランダムアクセスメモリ
US9429633B2 (en) 2013-02-11 2016-08-30 HGST Netherlands B.V. Magnetic sensor utilizing rashba effect in a two-dimensional conductor
US9076541B2 (en) * 2013-03-14 2015-07-07 Samsung Electronics Co., Ltd. Architecture for magnetic memories including magnetic tunneling junctions using spin-orbit interaction based switching
KR20140123340A (ko) * 2013-04-12 2014-10-22 삼성전자주식회사 자기 터널 접합을 갖는 반도체 소자의 형성 방법 및 관련된 소자
CN104751861A (zh) * 2013-12-30 2015-07-01 福建省辉锐材料科技有限公司 一种磁存储装置的制备方法
US10008248B2 (en) 2014-07-17 2018-06-26 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque
FR3031622B1 (fr) 2015-01-14 2018-02-16 Centre National De La Recherche Scientifique Point memoire magnetique
US9589619B2 (en) * 2015-02-09 2017-03-07 Qualcomm Incorporated Spin-orbit-torque magnetoresistive random access memory with voltage-controlled anisotropy
KR102466342B1 (ko) 2015-06-11 2022-11-15 삼성전자주식회사 자기 메모리 소자
WO2017034563A1 (en) * 2015-08-26 2017-03-02 Intel IP Corporation Dual pulse spin hall memory with perpendicular magnetic elements
CN105679358B (zh) * 2015-09-22 2018-05-25 上海磁宇信息科技有限公司 垂直型自旋转移矩磁性随机存储器记忆单元
FR3042303B1 (fr) * 2015-10-08 2017-12-08 Centre Nat Rech Scient Point memoire magnetique
FR3042634B1 (fr) 2015-10-16 2017-12-15 Centre Nat Rech Scient Point memoire magnetique
EP3382768B1 (en) * 2015-11-27 2020-12-30 TDK Corporation Spin current magnetization reversal element, magnetoresistance effect element, and magnetic memory
US10573363B2 (en) 2015-12-02 2020-02-25 Samsung Electronics Co., Ltd. Method and apparatus for performing self-referenced read in a magnetoresistive random access memory
US9837602B2 (en) * 2015-12-16 2017-12-05 Western Digital Technologies, Inc. Spin-orbit torque bit design for improved switching efficiency
US10475988B2 (en) * 2016-07-27 2019-11-12 National University Of Singapore High efficiency spin torque switching using a ferrimagnet
US11495735B2 (en) * 2016-09-28 2022-11-08 Tdk Corporation Spin-current magnetization rotational element and element assembly
KR101998268B1 (ko) 2016-10-21 2019-07-11 한국과학기술원 반도체 소자
KR102458889B1 (ko) 2017-08-09 2022-10-27 한국과학기술원 반도체 소자 및 반도체 로직 소자
JP6712804B2 (ja) 2016-11-18 2020-06-24 国立研究開発法人理化学研究所 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理lsi、データ記録装置、データ処理装置およびデータ通信装置
EP3555920A4 (en) * 2016-12-13 2020-05-06 INTEL Corporation URBAN MAGNETOELECTRIC SPIN TRAIN LOGIC
KR101825318B1 (ko) 2017-01-03 2018-02-05 고려대학교 산학협력단 스핀필터 구조체를 포함하는 자기 터널 접합 소자
US10276780B2 (en) 2017-01-13 2019-04-30 Korea Advanced Institute Of Science And Technology Semiconductor device, semiconductor device control method and optical switch
CN113659071B (zh) * 2017-02-27 2024-04-09 Tdk株式会社 自旋流磁化旋转元件、磁阻效应元件及磁存储器
WO2018155077A1 (ja) * 2017-02-27 2018-08-30 Tdk株式会社 スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ
JP6316474B1 (ja) * 2017-03-21 2018-04-25 株式会社東芝 磁気メモリ
EP3680938A4 (en) 2017-09-07 2021-05-26 TDK Corporation SPIN CURRENT MAGNETIZING REVERSAL ELEMENT AND MAGNETIC RESISTANCE EFFECT ELEMENT OF THE SPIN ORBIT TORQUE TYPE
KR102024876B1 (ko) 2017-09-14 2019-11-05 한국과학기술원 Sot 반도체 소자 및 sot 반도체 소자의 기록 방법
US10833249B2 (en) 2017-09-18 2020-11-10 Centre National De La Recherche Scientifique Magnetic memory cell of current programming type
US10897364B2 (en) * 2017-12-18 2021-01-19 Intel Corporation Physically unclonable function implemented with spin orbit coupling based magnetic memory
CN110392931B (zh) * 2018-02-19 2022-05-03 Tdk株式会社 自旋轨道转矩型磁化旋转元件、自旋轨道转矩型磁阻效应元件及磁存储器
CN109065705B (zh) * 2018-07-09 2020-10-20 北京航空航天大学 一种磁性隧道结
EP3944325B1 (en) 2020-07-23 2023-06-21 Antaios Magneto resistive memory device
EP3945609A1 (en) 2020-07-31 2022-02-02 Antaios Magneto resistive memory device
EP3996093A1 (en) 2020-11-06 2022-05-11 Antaios SAS Magnetic random access memory cell and method for writing and reading such memory element
EP4016530A1 (en) 2020-12-16 2022-06-22 Antaios Magneto resistive memory device with thermally assisted operations
CN113036034B (zh) * 2021-03-09 2023-07-25 北京科技大学 可调控Co2FeX合金垂直磁各向异性的磁性薄膜材料及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2081460C1 (ru) * 1994-04-18 1997-06-10 Институт проблем управления РАН Магниторезистивная ячейка памяти
RU2066484C1 (ru) * 1994-07-12 1996-09-10 Институт проблем управления РАН Запоминающий элемент на спин-вентильном магниторезистивном эффекте
JP2000195250A (ja) * 1998-12-24 2000-07-14 Toshiba Corp 磁気メモリ装置
US6269018B1 (en) * 2000-04-13 2001-07-31 International Business Machines Corporation Magnetic random access memory using current through MTJ write mechanism
US6538921B2 (en) * 2000-08-17 2003-03-25 Nve Corporation Circuit selection of magnetic memory cells and related cell structures
DE60323144D1 (de) * 2002-11-27 2008-10-02 Nxp Bv Stromumlenkschema für einen seriell programmierten mram
US7009877B1 (en) 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US7257019B2 (en) * 2005-11-17 2007-08-14 Macronix International Co., Ltd. Systems and methods for a magnetic memory device that includes a single word line transistor
US7466585B2 (en) * 2006-04-28 2008-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory
JP4250644B2 (ja) * 2006-08-21 2009-04-08 株式会社東芝 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法
KR100862183B1 (ko) * 2007-06-29 2008-10-09 고려대학교 산학협력단 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자
US7577021B2 (en) 2007-11-21 2009-08-18 Magic Technologies, Inc. Spin transfer MRAM device with separated CPP assisted writing
US7826258B2 (en) * 2008-03-24 2010-11-02 Carnegie Mellon University Crossbar diode-switched magnetoresistive random access memory system
US8363461B2 (en) * 2008-07-10 2013-01-29 Nec Corporation Magnetic random access memory, method of initializing magnetic random access memory and method of writing magnetic random access memory
JP2010062342A (ja) * 2008-09-04 2010-03-18 Fujitsu Ltd 磁性細線及び記憶装置
JP2010098259A (ja) * 2008-10-20 2010-04-30 Institute Of Physical & Chemical Research メモリセル、ならびに、磁気メモリ素子
KR101584099B1 (ko) * 2009-08-19 2016-01-13 삼성전자주식회사 자성층을 구비한 트랙 및 이를 포함하는 자성소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10693058B2 (en) 2016-10-20 2020-06-23 Korea University Research And Business Foundation Magnetic tunnel junction device and magnetic memory device
US10879452B2 (en) 2016-10-20 2020-12-29 Korea University Research And Business Foundation Magnetic tunnel junction device and magnetic memory device

Also Published As

Publication number Publication date
WO2012014131A1 (fr) 2012-02-02
CN103329204A (zh) 2013-09-25
JP2013536574A (ja) 2013-09-19
CN103329204B (zh) 2016-05-04
FR2963152B1 (fr) 2013-03-29
EP2599085B1 (fr) 2017-04-26
EP2599085A1 (fr) 2013-06-05
RU2013108267A (ru) 2014-09-20
RU2585578C2 (ru) 2016-05-27
US8416618B2 (en) 2013-04-09
US20120020152A1 (en) 2012-01-26
FR2963152A1 (fr) 2012-01-27
KR20130071467A (ko) 2013-06-28
KR101974149B1 (ko) 2019-04-30

Similar Documents

Publication Publication Date Title
JP6154745B2 (ja) 磁気記憶素子
JP6063381B2 (ja) 書込み可能な磁気素子
KR101985695B1 (ko) 기록가능한 자기 부재
US7573737B2 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
JP5797254B2 (ja) 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
US7307876B2 (en) High speed low power annular magnetic devices based on current induced spin-momentum transfer
US7430135B2 (en) Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US7245523B2 (en) Bistable magnetic device using soft magnetic intermediary material
US20150357015A1 (en) Current Induced Spin-Momentum Transfer Stack With Dual Insulating Layers
US7554834B2 (en) Conduction control device
JP2004535074A (ja) 磁気記憶装置および磁気記憶アレイ
JP2004006844A (ja) 磁界シンク層を有する磁気抵抗記憶素子
JP2004303801A (ja) 磁気メモリ及びその書き込み方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170321

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170321

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170321

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170602

R150 Certificate of patent or registration of utility model

Ref document number: 6154745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250