JP5797254B2 - 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス - Google Patents

電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス Download PDF

Info

Publication number
JP5797254B2
JP5797254B2 JP2013257366A JP2013257366A JP5797254B2 JP 5797254 B2 JP5797254 B2 JP 5797254B2 JP 2013257366 A JP2013257366 A JP 2013257366A JP 2013257366 A JP2013257366 A JP 2013257366A JP 5797254 B2 JP5797254 B2 JP 5797254B2
Authority
JP
Japan
Prior art keywords
layer
magnetic
magnetization
free
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013257366A
Other languages
English (en)
Other versions
JP2014078738A (ja
Inventor
アンドリュー ケント
アンドリュー ケント
ダニエル ステイン
ダニエル ステイン
ジャン−マルク ボージュール
ジャン−マルク ボージュール
Original Assignee
ニューヨーク ユニヴァーシティー
ニューヨーク ユニヴァーシティー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ニューヨーク ユニヴァーシティー, ニューヨーク ユニヴァーシティー filed Critical ニューヨーク ユニヴァーシティー
Publication of JP2014078738A publication Critical patent/JP2014078738A/ja
Application granted granted Critical
Publication of JP5797254B2 publication Critical patent/JP5797254B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本特許出願は、2009年6月24日付けの米国特許出願出願番号第12/490,588号明細書に対する優先権を請求するものであり、その出願は、2007年10月31日出願の米国特許出願出願番号第11/932,745号明細書の一部継続出願であり、その出願は、2006年8月1日出願の米国特許出願出願番号第11/498,303号明細書の一部継続出願であり、その出願は、2006年11月14日に許可され、かつ2007年1月30日に米国特許第7、170,778号明細書として付与された2005年10月13日出願の米国特許出願出願番号第11/250,791号明細書の一部継続出願であり、その出願は、2005年9月12日に許可され、かつ2005年12月27日に米国特許第6,980,469号明細書として付与された2003年8月19日出願の米国特許出願出願番号第10/643,762号明細書の継続出願である。
本発明は、「磁気ナノ構造内のスピン移動」という名称の契約番号NSF−DMR−0706322、及び国立科学財団に授与された「多安定システム内のノイズ誘起漏出」という名称の契約番号NSF−PHY−0601179、及び陸軍研究所に授与された「電子工学:超高速磁気エレクトロニクスデバイス」という名称の契約番号ARO−W911NF−07−1−0643の下で政府支援を受けて行われたものである。政府は、本発明においてある一定の権利を有する。
本発明は、一般的に、巨大磁気抵抗(GMR)デバイスのようなメモリ用途及び情報処理用途に使用される磁気デバイスに関する。より具体的には、本発明は、スピン偏極電流を使用してそのようなデバイスにおける磁化の方向及び/又は磁気領域のヘリシティを制御してスイッチングすることができる高速かつ低電力な方法を説明する。
スピン偏極電子の流れを使用する磁気デバイスは、磁気メモリ用途及び情報処理用途に向けて興味深いものである。このようなデバイスは、一般的に、金属又は絶縁体のような非磁化体によって分離された少なくとも2つの強磁化電極を含む。電極の厚みは、一般的に1nm〜50nmの範囲である。非磁化体が金属である場合、このタイプのデバイスは、巨大磁気抵抗又はスピンバルブデバイスとして公知である。デバイスの抵抗は、電極が平行又は反平行(すなわち、磁化は平行線上にあるが指す方向が反対)の方向に配置されたか否かのような磁気電極の相対的な磁化方向に依存する。一方の電極は、一般的に、その磁化が固定され、すなわち、それは、他方の電極よりも高い飽和保磁力を有し、かつその磁化方向を変えるためにより大きい磁場又はスピン偏極電流を必要とする。第2の層は、自由電極として知られ、その磁化方向は、前者に対して変えることができる。情報は、この第2の層の方向に格納することができる。例えば、「1」又は「0」は、層の反平行アラインメントにより、「0」又は「1」は、平行アラインメントによって表すことができる。デバイス抵抗は、これらの2つの状態に対して異なることになり、従って、デバイス抵抗は、「1」を「0」から区別するのに使用することができる。このようなデバイスの重要な特徴は、それが、磁気ハードドライブのように電源がオフである時にさえデバイスが情報を維持するので不揮発性メモリであるという点である。磁石電極は、横方向サイズでサブミクロンとすることができ、磁化方向は、依然として熱変動に対して安定したものとすることができる。
従来の磁気ランダムアクセスメモリ(MRAM)設計において、磁場は、自由電極の磁化方向をスイッチングするために使用される。これらの磁場は、電流搬送ワイヤを磁気電極の近くに使用して生成される。ワイヤは、メモリデバイスがMRAMセルの密なアレイから構成されるので、断面が小さくなければならない。ワイヤからの磁場は、長距離磁場(磁場が、ワイヤの中心からの距離の逆数としてのみ減衰する)を発生するので、アレイのデバイス間にクロストークが存在することになり、一方のデバイスは、他方のデバイスからの磁場を受けることになる。クロストークは、メモリの密度を制限し、及び/又はメモリ作動中にエラーを引き起こすことになる。更に、このようなワイヤによって発生した磁場は、電極の位置で約0.1テスラに制限され、これは、遅いデバイス作動をもたらす。重要なことに、従来のメモリ設計も、確率的な(ランダムな)過程又は変動磁場を使用して切換イベントを開始し、これは、本質的に遅くかつ信頼性が低い(例えば、R.H.Koch他、Phys.Rev.Lett.84、5419(2000年)を参照されたい)。
米国特許第5、695、864号明細書及びいくつかの他の文献(例えば、J.Slonckewski、磁気及び磁化材料の学術誌159、L1(1996年))において、John Slonckewskiは、磁気電極の帯磁方向を直接に変えるためにスピン偏極電流を使用することができる機構を説明した。その提案された機構において、流動中の電子のスピン−角運動量は、磁気領域の背景磁化と直接に相互作用する。移動中の電子は、それらのスピン−角運動量の一部を背景磁化に移動し、かつこの領域において磁化に対するトルクを生成する。このトルクは、この領域の磁化の方向を変更し、かつその磁化方向をスイッチングすることができる。更に、この相互作用は、局所的であり、その理由は、それが、電流が流れ通る領域に対してのみ作用するからである。しかし、提案された機構は、純粋に理論的であった。
Slonckewskiの特許は、磁気スイッチングに対してスピン−運動量移動を用いるMRAMデバイスを説明している。しかし、提案されたデバイスは、遅く、かつ磁化スイッチングを開始するために変動磁場及び確率過程に頼るものである。更に、デバイスをスイッチングするために大きい電流密度が必要である。彼の「ラッチ又は論理ゲート」の好ましい実施形態を説明する際に、Slonckewskiは、「...3つの磁石F1、F2、及びF3の好ましい軸線は、上述のように全て「垂直」(すなわち、同じ方向又は向き)である。他の向きは、それらが同じ軸線と平行である限り機能することができる。」と述べている。以下に説明するように、本発明のデバイスは、同じ軸線と平行でない層磁化を利用しており、速度、信頼性、及び電力消費量において非常に有利である。
Jonathan Sunに付与された米国特許第6,256,223号明細書も、電流誘起磁気スイッチングを使用するデバイスを説明しており、実験においてこのようなデバイスの作動を明らかにしている。しかし、提案されたデバイスは、デバイス特性に関して殆ど一貫性がなかったので信頼性が低かった。更に、磁気スイッチングに対する推定タイムスケールは、大きい電流密度での作動に対して50nsecであった。
スピン偏極電流の作用の下で高速かつ確実な作動を示すデバイスが必要とされる。これは、より低い電力で作動し、かつ磁化方向をスイッチングするためのより低い閾値電流を有するデバイスを含む。
米国特許第5、695、864号明細書 米国特許第6,256,223号明細書
R.H.Koch他、Phys.Rev.Lett.84、5419(2000年) J.Slonckewski、磁気及び磁化材料の学術誌159、L1(1996年) B.Oezyilmaz他、Phys.Rev.Lett.91、067203(2003年) R.H.Koch他、Phys.Rev.Lett.92、088302(2004年) K.Mmartens、D.L.Slein、及びA.D.Kent共著「ナノスケール強磁化リングにおける磁化反転」、Physical Review B、第73巻、第5号、054413ページ(2006年) S.Yuasa他、Applied Pysics Letters89、042505(2006年) J−M.L.Beaujour、W.Chen、K.Krycka、C−C.Kao、J.Z.Sun、及びA.D.Kent共著「スパッタ処理Co/Ni多層の強磁化共振の研究」、欧州物理学会誌B、59、475(2007年) J−M.L.Beaujour、A.D.Kent、及びJ.Z.Sun共著「多結晶質Fe_{1−x}V_x合金薄膜の強磁化共振の研究」、応用物理学会誌103、07B519(2008年) K.Mmartens、D.L.Slein、及びA.D.Kent共著「ナノスケール強磁化リング内の磁化の反転」、Pysical Review B、第73巻、第5号、054413ページ(2006年) G.D.Chaves−O’Flynn、A.D.Kent、及びD.L.Stein、Pysical Review B 79、184421(2009年)
スピン−運動量移動を用いるデバイスの従来の設計に関連の制限事項に鑑みて、本発明の目的は、磁気メモリ又は磁気情報処理デバイスに最適である構造を提供することである。
本発明の別の目的は、作動速度に関して利点を有する磁気デバイスを生成することである。
本発明の更に別の目的は、信頼性に関して利点を有する磁気デバイスを生成することである。
本発明の更に別の目的は、作動する電力がより低い磁気デバイスを生成することである。
本発明の更に別の目的は、格納された情報の安定性に関して利点を有する磁気デバイスを生成することである。
本発明の更に別の目的は、大きい読出信号を有する磁気デバイスを生成することである。
本発明の上記及び付加的な目的は、層磁化方向が同じ軸線に沿わない磁化層を使用するデバイスによって達成される。例えば、一実施形態では、2つの磁気領域は、直交する磁化を有する。
本発明は、電流が流れることができる強磁化層及び非磁化層で構成された磁気デバイスである。磁気デバイスは、固定磁化方向を有する強磁化層、及び印加電流に応答して自由に回転することができる磁化を有する非磁化領域により第1のものから分離された別の強磁化層から構成される。同じく非磁化層により他のものから分離された第3の強磁化層は、固定磁化方向を有し、かつ自由強磁化層の磁化方向を読み出すために使用することができる。強磁化層の磁化方向は、全てが同じ軸線に沿っているわけではない。好ましい一実施形態では、第1の固定強磁化層の磁化方向は、層の平面に垂直であり、一方、自由強磁化層の磁化は、層の平面内である。上述のように、層の間の電流の流れは、固定磁化層から自由磁化層までスピン−角運動量を移動して自由層の磁化に対してトルクを生成する。
トルクは、電流及び電流のスピン分極に依存する比例係数により、固定及び自由層の磁化方向のベクトル三重積に比例する。固定層及び自由層の磁化方向が直交する時に大きいトルクが生成される。
自由磁化層の磁化方向に作用するこの大きいトルクにより、自由磁化層の磁化は、層の平面から外れて回転する。自由磁化層の厚みは、幅及び長さ寸法よりも小さいので、層の平面から外れた自由磁化層の磁化の回転は、層の平面に垂直である大きい磁場、すなわち、「反」磁場を発生する。
この消磁場は、自由磁化層の磁化ベクトルを強制的にすりこぎ運動させ、すなわち、磁化方向を消磁場の方向の周りに回転させる。消磁場はまた、すりこぎ運動の速度も決める。消磁場が大きいと、速いすりこぎ運動速度が発生し、これは、速い磁気スイッチングの最適条件である。この磁気デバイスの利点は、層の磁気応答を開始するか又は制御するのにランダムに変動する力又は磁場は不要であるという点である。
本発明の更に別の態様は、固定磁気ヘリシティ及び/又は固定磁化方向を有する基準磁化層と、可変磁化ヘリシティを有する少なくとも1つの磁化ベクトルを有する自由磁化層と、自由磁化層及び基準磁化層を空間的に分離する非磁化層とを含む磁気デバイスを提供する。自由磁化層の磁化ヘリシティは、電流誘起スピン−運動量移動を用いて変えることができる。1つの好ましい実施形態では、デバイスは、実質的にリング状の構造を有し、基準磁化層は、基準層に実質的に垂直な容易軸と基準層の平面に垂直な固定磁化とを含む。代替的に、基準層は、基準層に実質的に垂直な容易軸と、リング状構造に関して実質的に時計回り又は反時計回りの磁気ヘリシティとを含む。
本発明の上述及び他の特徴は、本発明の例示的な実施形態の以下の詳細説明、及び同様の参照番号が図を通して類似の要素を指す図面からより容易に明らかであろう。
本発明による磁気デバイスの図である。 図3Aに示すような電流のパルスの印加中の図1の電子デバイスの磁化ベクトル及び消磁場を示す自由磁化層の図である。 図3Aに示すような電流のパルスの印加中の図1の電子デバイスの磁化ベクトル及び消磁場を示す自由磁化層の図である。 図3Aに示すような電流のパルスの印加中の図1の電子デバイスの磁化ベクトル及び消磁場を示す自由磁化層の図である。 図3Aに示すような電流のパルスの印加中の図1の電子デバイスの磁化ベクトル及び消磁場を示す自由磁化層の図である。 図3Aに示すような電流のパルスの印加中の図1の電子デバイスの磁化ベクトル及び消磁場を示す自由磁化層の図である。 磁気デバイスに印加することができる電流波形の図である。 磁気デバイスに印加することができる代替電流波形の図である。 本発明の一実施形態によるメモリセルの図である。 図4のメモリセルの磁化ベクトル及び消磁場を示す自由磁化層の図である。 図4のメモリセルの磁化ベクトル及び消磁場を示す自由磁化層の図である。 図4のメモリセルの磁化ベクトル及び消磁場を示す自由磁化層の図である。 図4のメモリセルの磁化ベクトル及び消磁場を示す自由磁化層の図である。 図4のメモリセルの磁化ベクトル及び消磁場を示す自由磁化層の図である。 書込作動中に図4のメモリセルに印加することができる電流波形の図である。 図6Aに示す電流パルスが印加される前及び後の読出作動中にメモリセルから測定された抵抗の図である。 4状態メモリセルの自由磁化層の図である。 磁気デバイスに印加された電流波形の例を示す図である。 図8に示す電流パルスの印加中及び後の自由磁化層の磁化成分の図である。 書込作動中に正味電流が自由磁化層を通過しない本発明の一実施形態によるメモリセルの図である。 本発明による環状磁気デバイスの図である。 本発明の一実施形態による環状メモリセルの図である。 別々の読込接点及び書込接点が設けられる本発明の更に別の実施形態による環状メモリセルの図である。 本発明の実施形態による可変長の電流パルスに対する磁気デバイスの抵抗の応答を示す図である。 本発明の実施形態による可変長の電流パルスへの磁気デバイスの抵抗の応答を示す図である。 本発明の実施形態による可変長の電流パルスへの磁気デバイスの抵抗の応答を示す図である。 本発明の実施形態による可変長の電流パルスへの磁気デバイスの抵抗の応答を示す図である。 層法線に対して実質的に非ゼロ角度で配向された固定又は自由層磁化を有する磁気デバイスの図である。 層法線に対して実質的に非ゼロ角度で配向された固定又は自由層磁化を有する磁気デバイスの図である。 層法線に対して実質的に非ゼロ角度で配向された固定又は自由層磁化を有する磁気デバイスの図である。 層法線に対して実質的に非ゼロ角度で配向された固定又は自由層磁化を有する磁気デバイスの図である。 層法線に対して実質的に非ゼロ角度で配向された磁化を有する磁化層を製造する方法の図である。 一定サドル構成を有する環状磁気デバイスの磁化方向を示す図である。 インスタントンサドル構成を有する環状磁気デバイスの磁化方向を示す図である。 インスタントンサドル構成を有する環状磁気デバイスの磁化方向を示す図である。 様々なリング厚みに関するリング半径の関数としての環状磁気デバイスの磁化反転に対するエネルギ障壁の図である。 一定及びインスタントンサドル様式におけるリングサイズの関数としての環状磁気デバイスの性能指数の図である。 本発明の実施形態による環状磁気デバイスから構成したメモリアーキテクチャの図である。
基本磁気デバイスの構造
基本概念を示すために、図1は、固定磁化方向を有する固定磁化層FM1及び自由磁化方向を有する自由磁化層FM2を含む多層柱状磁気デバイスを示している。
は、固定磁化層FM1の磁化ベクトルであり、
は、自由磁化層FM2の磁化ベクトルである。固定磁化層FM1は、スピン−角運動量源として作用する。
固定磁化層FM1及び自由磁化層FM2は、相互の磁気相互作用が最小にされるように2つの層FM1及びFM2を空間的に分離する第1の非磁化層N1により分離される。柱状磁気デバイスは、一般的にナノメートル単位で寸法決めされ、例えば、横方向に約200nm未満とすることができる。
自由磁化層FM2は、本質的に2つの付加的な層、すなわち、固定磁化層FM1及び非磁化層N1を有する柱状磁気デバイス内に組み込まれた磁気薄膜要素である。層厚は、一般的に、約1nm〜50nmである。
これらの柱状磁気デバイスは、サブミクロンステンシルマスクを通じてスパッタリング蒸積、熱蒸積、及び電子線蒸積を含む多くの異なる手段により層の積層シーケンスで製造することができる。これらの磁気デバイスはまた、多層フィルムを形成するためにスパッタリング蒸積、熱蒸積、及び電子線蒸積における積層シーケンスを用いて、次に、他の半電導性又は絶縁ウェーハのシリコンのような基板表面上に柱状磁気デバイスを残すために材料を除去する除去微細加工法によって製造することができる。
強磁化層の材料は、Fe、Co、Ni、及びNi1-xFexのようなこれらの元素の合金、材料が室温で強磁化的に順序づけされた組成でCu、Pd、Pt、NiMnSbのような非磁化金属とのこれらの強磁化金属の合金、導電材料、及びCrO2及びFe34のような導電磁化酸化物を含む(これらに限定されない)。非磁化層に対して、材料は、Cu、Cr、Au、Ag、及びAlを含む(これらに限定されない)。非磁化層の主要件は、ほぼ層厚よりも小さい短い長さスケールでの電子スピン方向の散乱がないことである。
電流源は、電流Iが柱状デバイスを横断することができるように、固定磁化層FM1及び自由磁化層FM2に接続される。
磁気スイッチングの方法
電流Iは、電流Iが固定磁化層FM1から第1の非磁化層NIへ、更に自由磁化層FM2へデバイスの様々な層を貫流するように柱状磁気デバイスに印加される。印加電流Iは、固定磁化層FM1から自由磁化層FM2への角運動量の移動をもたらす。上述のように、1つの磁気領域から別の領域への角運動量の移動により、トルクを生成することができる。
図2A〜図2Eは、図1に示す磁気デバイスを使用する磁気スイッチングの方法の段階を示すものであり、便宜上、図2A〜図2Eは、自由磁化層FM2及び自由磁化層FM2の磁化ベクトル:
のみを示している。図2Aは、電流Iが印加される前の自由磁化層FM2の初期状態を示している。
図2B〜図2Dに示すように、図3A及び図3Bに示すような形とすることができる電流Iの印加は、固定磁化層FM1から自由磁化層FM2への角運動量の移動をもたらす。
固定磁化層FM1から自由磁化層FM2への角運動量のこの移動により、自由磁化層FM2の磁気モーメントに対するトルク:
が生成される。
自由層の単位磁化当たりのトルク:
は、ベクトル三重積:
に比例し、
は、自由磁化層FM2の磁気モーメントの方向の単位ベクトルであり、
は、固定磁化層FM1の磁気モーメントの方向の単位ベクトルである。前因子α1は、電流I、電流Iのスピン分極P、及び
であるように自由及び固定磁化層の間の角度の余弦cos(θ)に依存する。
は、誘導プランク定数であり、gは、スピン分極P及びcos(θ)の関数であり、Mは、自由層の磁化密度であり、eは、電子の電荷であり、Vは、自由層の容積である(J.Slonczewski、磁気及び磁化材料の学術誌159、L1(1996年)を参照されたい)。すなわち、大きいトルク:
は、固定磁化層FM1及び自由磁化層FM2の磁気モーメントが垂直な時に生成される。
自由磁化層FM2の磁気モーメントに作用するこのトルク:
により、自由磁化層FM2の磁化は、層の平面を出て回転する。自由磁化層FM2の厚みが、自由磁化層FM2の幅及び長さ寸法よりも小さいので、層の平面を出る自由磁化層FM2の磁化ベクトル:
の回転は、大きい磁場、すなわち、層の平面に垂直である「反」磁場を生成する。
この消磁場により、自由磁化層FM2の磁化ベクトル:
は、すりこぎ運動を強制され、すなわち、磁化方向が磁場軸に関して回転するように移動する。消磁場により、すりこぎ運動の速度も決まる。消磁場が大きいと、すりこぎ運動速度は極めて速く、これは、高速磁気スイッチングの最適条件である。
従って、高速磁気スイッチングのための磁気メモリデバイスの最適構成において、固定磁化層FM1の磁気モーメントは、自由磁化層FM2の平面に垂直であり、自由磁化層FM2の磁気モーメントは、薄層の柱の軸に垂直であり、かつ自由磁化層FM2の平面内にある。
図2Eは、磁気スイッチング過程が完了した後の自由磁化層FM2を示している。図2A及び図2Eに示すように、磁気スイッチング過程により、自由磁化層FM2の磁化ベクトル:
は、180°回転することによって方向を逆転させることによって切り換わる。
図3A及び図3Bは、磁気デバイスに印加することができる2つの異なる形態の電流入力を示している。図3Aに示す電流入力は、短い持続時間の2つの電流パルス、すなわち、第1の正の電流パルス、次に、第2の負の電流パルスで構成される。この形態の電流入力は、「1」又は「0」の書込をもたらす。代替的に、2つの電流パルスが反対極性である限り、第1の電流パルスは、負とすることができ、第2の電流パルスは、正とすることができる。両方の場合に、磁気ビットの状態は、「0」から「1」、又は「1」から「0」に変えられることになる(すなわち、最終状態がビットの初期状態の補完であることになる)。図3Aに示す電流入力は、先に説明して図2A〜図2Eに示す磁気スイッチングの方法に使用される。2つの電流パルスで形成された電流入力の使用は、磁気スイッチング過程が速くなる結果をもたらす。
第1の電流パルスは、自由磁化層FM2の磁化ベクトル:
のすりこぎ運動を開始する。第1の電流パルスの完了後に、第2の電流パルスは、望ましい状態ですりこぎ運動を停止するために印加される。
第2の電流パルスは、デバイスの作動に不可欠なものではないが、速度スイッチングの高速化を可能にする。例えば、図3Bに示す電流入力は、単一の正の電流パルスで構成される。代替的に、単一の負の電流パルスを磁気デバイスに印加することができる。シミュレーションにより、多くの異なるタイプの電流パルスがFM2をスイッチングすることが公知である。従って、デバイス作動は、図3に示す電流パルスに限定されないことは確かである。
メモリセルの構造
上述の磁気デバイスは、磁気メモリを形成するためにメモリセルのアレイ内への具備のためにメモリセルに組み込むことができる。図4に示すような一実施形態により、本発明の磁気デバイスは、メモリセルとして実施された時に、固定磁化方向を有する固定磁化層FM1、自由磁化方向を有する自由磁化層FM2、及び固定磁化方向を有する読出磁化層FM3を有する多層柱状デバイスである。
は、固定磁化層FM1の磁化ベクトルであり、
は、自由磁化層FM2の磁化ベクトルであり、
は、読出磁化層FM3の磁化ベクトルである。
固定磁化層FM1及び自由磁化層FM2は、相互の磁気相互作用が最小にされるように2つの層FM1及びFM2を空間的に分離する第1の非磁化層N1により分離される。自由磁化層FM2及び読出磁化層FM3は、相互の磁気相互作用が最小にされるように、2つの層FM2及びFM3を空間的に分離する第2の非磁化層N2により分離される。柱状磁気デバイスは、一般的に、ナノメートル単位で寸法決めされ、例えば、約200nm未満とすることができる。
電流源は、電流Iが柱状デバイスを横断することができるように、固定磁化層FM1及び読出磁化層FM3に接続される。電圧計は、磁気デバイスの抵抗を測定することによってメモリセルの論理的内容を読むことができるように、固定磁化層FM1及び読出磁化層FM3に接続される。
情報を書き込む方法
磁気スイッチング過程は、情報がメモリセルに書き込まれる時に使用される。メモリセル内に情報の論理的ビットを格納するために、メモリセルの内側の磁化ベクトルの磁化方向は、「0」及び「1」の論理値を符号化するために2つの可能な向きの一方に設定される。この磁気デバイスは、メモリセルとして実施された時に、上述の磁気スイッチングの方法を何ビットもの情報を格納するのに使用する。電流パルスは、磁気デバイス内の論理値を変えるために印加される。上述して図4に示す磁気メモリデバイスは、自由磁化層FM2が2つの磁気的安定状態で単一の磁化ベクトル:
を有するので1ビットの情報を格納する。
電流Iは、電流Iが固定磁化層FM1から読出磁化層FM3まで磁気メモリデバイスの様々な層を貫流するように柱状磁気メモリデバイスに印加される。電流Iの印加は、固定磁化層FM1から自由磁化層FM2への角運動量の移動をもたらす。
図5A〜図5Eは、図4に便宜的に示す磁気メモリデバイスを使用して情報に書き込む方法の段階を示している。図5A〜図5Eは、自由磁化層FM2及び自由磁化層FM2の磁化ベクトル:
のみを示している。図5Aは、電流1が印加される前の自由磁化層FM2の初期状態を示している。
図5B〜図5Dに示すように、図3A及び図3Bに示すような形態とすることができる電流Iの印加は、固定磁化層FM1から自由磁化層FM2への角運動量の移動をもたらす。図2A〜図2E及び図5A〜図5Eは、磁気デバイスへの電流の印加の結果としての自由磁化層FM2の磁化ベクトル:
の方向の変化を示している。
図6Aは、図4に示す磁気メモリデバイスに印加される電流入力の形態を示している。
図6Aの電流入力は、短い持続時間の2つの電流パルス、すなわち、第1の正の電流パルス、次に、第2の負の電流パルスを含み、それによって「1」又は「0」が書き込まれる。代替的に、2つの電流パルスが反対極性である限り、第1の電流パルスは、負とすることができ、第2の電流パルスは、正とすることができる。両方の場合に、磁気ビットの状態は、「1」から「0」又は「0」から「1」に変えられる(すなわち、最終状態がビットの初期状態の補完になる)。
第1の電流パルスは、自由磁化層FM2の磁化ベクトル:
のすりこぎ運動を開始する。第1の電流パルスの完了後に、第2の電流パルスが、望ましい状態ですりこぎ運動を停止するために印加される。本発明の磁気メモリデバイスのこの実施形態に対して、すりこぎ運動は、自由磁化層FM2の磁化ベクトル:
の180°回転がもたらされた時に停止される。
図6Bは、小さい電流が印加された状態で、すなわち、電流強度が電流パルスに使用されるものを遥かに下回る状態で図4に示す磁気メモリデバイスに接続した電圧計によって測定された時のデバイスの対応する抵抗の例を示している。抵抗は、図6Aの電流パルスがデバイスに印加された後に増加する。図5A(第1の正の電流パルス前に)に示す初期状態では、抵抗は、一定の低い値にある。図5Eに示す最終状態では、抵抗は、一定の高い値にある。
従って、図5A及び図5Eに示す状態は、それぞれ、初期状態の「0」の論理値及び最終状態の「1」の論理値に対応する。図5Eに示す最終状態の自由磁化層FM2の磁化ベクトル:
は、図5Aに示す初期状態の自由磁化層FM2の磁化ベクトル:
と反対方向である。
自由磁化層FM2の磁化ベクトル:
をスイッチングするために使用される電流パルスは、安定状態間で磁化ベクトル:
をスイッチングするのに必要とされる最小限のパルス持続時間を有することができる。しかし、一般的に、最大パルス持続時間は存在せず、すなわち、電流パルスは、印加されたパルス持続時間が最小値を超える範囲と無関係に最小パルス持続時間にわたって印加される限り、安定状態間で磁化ベクトル:
の状態をスイッチングする。図14A及び14Bは、正の極性のパルスに関してこの現象を示している。図14Aは、スイッチングのための最小パルス持続時間の長さΔtminにわたって印加され、次に、破線により表される時間の可変の付加的な長さにわたって印加される電流パルスを示している。図14Bは、図14Aのパルスに応答する経時的なデバイスの抵抗をプロットしている。これらの図は、パルスが少なくともΔtminにわたって印加される限り、デバイスが、付加的な可変長パルス時間の長さと無関係にその初期低抵抗安定状態からその最終高抵抗安定状態まで切り換わることを示している。図14C及び図14Dは、高抵抗状態から低抵抗状態にデバイス抵抗をスイッチングする負の極性のパルスに関するこの現象を示している。当業者は、高から低及び低から高にデバイス抵抗を変えるために使用されるパルスが反対極性である限り、高から低又は低から高にデバイス抵抗をスイッチングするために使用されるパルスの絶対極性は重要でないことを認識するであろう。従って、「正の」絶対極性のパルスは、高から低に抵抗をスイッチングするために使用することができ、一方、「負の」絶対極性のパルスは、低から高に抵抗をスイッチングするために使用することができる。
電流パルスの必要な振幅は、マイクロ磁気学の方程式、すなわち、上述のスピン移動トルクを含むランダウ−リフシッツ・ギルバート方程式を使用する数値モデル化により推定することができる(例えば、B.Oezyilmaz他、Phys.Rev.Lett.91、067203(2003年)を参照されたい)。M=1400emu/cm3の磁化密度を有するCoで構成された自由層に対しては、0.01のギルバート減衰パラメータα、0.4の電流Pのスピン分極、及び1000kOeの面内一軸異方性磁場である。
(この場合、面内一軸異方性定数Kは、K=7x105erg/cm3である。)この推定のために、Co自由層は、3nm厚であり、かつ60nm×60nmの横方向寸法を有する。5mAの振幅の電流パルスは、層をスイッチングするために十分以上であることが公知である。デバイスをスイッチングするのに必要な電流は、Co自由層のサイズを低減し、例えばより高度のスピン分極を有する固定層を使用することによって電流のスピン分極を増大させ、かつ面内異方性を低減するか又はギルバート減衰を低減することによって低減される。この電流振幅に対して、デバイスをスイッチングするには35psecパルスで十分である。
5オームのデバイス抵抗を用いて、エネルギ散逸は、5x10-15Jである。このエネルギ散逸値は、固定層磁化及び自由層磁化が同じ軸に沿って最初に整列した時にスピン偏極電流で磁気デバイスをスイッチングするのに必要なエネルギと比較することができる。
最近の実験の結果、これには、5オームの抵抗を有するデバイスにおいて約10nsにわたって印加される約10のmAの電流が必要である)ことが公知である(R.H.Koch他、Phys.Rev.Lett.92、088302(2004年)を参照されたい)。消散されるエネルギは、従って、5x1012Jである。従って、比較すると、本デバイス電力所要量は、全く小さい。更に、パルスのオン期間は大きい電流密度1A/μm2にも関わらず非常に短いものに過ぎないので、電気移動は予想されない。更に、このようなデバイスをこの値の5倍を超える大きい電流密度で期間を延びて(約1分間)操作したが、デバイスの損傷はなかった。(B.Oezyilmaz他著、Phys.Rev.Lett.91、067203(2003年)を参照されたい)。
情報を読み出す方法
読出磁化層FM3は、磁気メモリデバイスの最も簡単な実施において必要とされる。読出磁化層FM3は、固定磁化方向を有する磁化ベクトル:
を有する。読出磁化層FM3の磁化ベクトル:
は、いくつかの方法で固定することができる。例えば、読出磁化層FM3は、より肉厚に又は異方性磁化がより高い材料で形成することができ、又は交換バイアスの現象を使用するために反強磁化層に隣接して設けることができる。交換バイアスの現象において、反強磁化層と強磁化層間の結合及び反強磁化層の大きい磁気異方性により、強磁化層の硬化が発生し、従って、磁化方向を変えるためにより大きい磁場及び電流が必要とされる。
磁気メモリデバイスの抵抗は、自由磁化層FM2の磁化ベクトル:
及び読出磁化層FM3の磁化ベクトル:
の相対方向の影響を非常に受けやすい。磁気メモリデバイスの抵抗は、自由磁化層FM2及び読出層FM3の磁化ベクトル:
及び
がそれぞれ反平行アラインメントにある時に最も高い。磁気デバイスの抵抗は、層FM2及びFM3の磁化ベクトル:
及び
がそれぞれ平行アラインメントにある時に最も低い。従って、簡単な抵抗測定により、自由磁化層FM2の磁化ベクトル:
の方向を判断することができる。
読出磁化層FM3の磁化ベクトル:
の固定方向は、自由磁化層FM2の磁化ベクトル:
の方向によって自由磁化層FM2の磁化ベクトル:
と平行又は反平行のアラインメントであるように設定される。自由磁化層FM2の磁化ベクトル:
の方向は、180d0回転することができるように切り換わるので、自由磁化層FM2及び読出層FM3の磁化ベクトル:
及び
は、それぞれ、反平行か又は平行のアラインメントでなければならない。
複数ビットの情報の格納
上述して図4に示す磁気メモリデバイスは、2つの磁気的安定状態を有し、かつ1ビットの情報を格納することができる。本発明の別の実施形態により、磁気メモリデバイスは、情報の複数のビットを格納するように製造することができる。図[[6]]は、4つの磁気的安定状態を有する自由磁化層FM2の例を示している。4つの磁気的安定状態を有する自由磁化層FM2を含む磁気メモリデバイスは、2ビットの情報を格納することができる。この実施形態では、電流パルスは、180°ではなく90°異なる方向間で磁化をスイッチングするために印加される。これは、異なる形態の電流パルスによって達成することができる。例えば、電流パルスは、より小さい振幅及び/又はより短い持続時間とすることができる。読出層(FM3)は、次に、4つの磁化状態の各々が異なる抵抗を有するように整列する。これには、読出層磁化が、4つの状態のいずれに対しても平行を指す面内成分を持たず、これらの状態に対して45°でもないことが必要である。

磁気デバイスの作動は、スピン移動トルクを含むランダウ−リフシッツ・ギルバート方程式を使用して模擬された。
図8は、初期時間t=0で始まってt=30ピコ秒で終了する磁気メモリデバイスに印加された電流入力の振幅を示している。この電流入力は、図3A及び図6Aに示す電流入力と類似の2つの電流パルスを含む。
16ピコ秒の正の電流パルスが、自由磁化層FM2の磁化ベクトル:
のすりこぎ運動を開始するために磁気メモリデバイスに印加される。この16ピコ秒の電流パルスの後に、I4ピコ秒の負の電流パルスが、自由磁化層FM2の磁化ベクトル:
のすりこぎ運動を停止して磁化ベクトル:
の望ましい状態をもたらすために磁気メモリデバイスに印加される。磁気メモリデバイスに対して、すりこぎ運動は、自由磁化層FM2の磁化ベクトル:
の180°回転をもたらした後に停止される。
図9は、図2B及び図5Bに示すx及びy方向の自由磁化層FM2の磁化ベクトル:
の磁化成分mX及びmYを示している。磁化成分mX及びmYは、図8に示す電流入力印加中及びその後に測定される。図9は、自由磁化層FM2の磁化ベクトル:
が図5Aに対応する初期状態から図5Eに対応する最終状態に180°逆転することを示している。磁化成分(mX、mY)は、本発明に示すように(−1、0)と(1、0)の間で切り換わることができる。
利点
本発明の高速低電力磁気デバイスは、読出作動及び書込作動又は論理演算のためにのみエネルギを使用する。通電されていない時に、情報は、有意な損失なしに格納される。従って、本発明の磁気デバイスは、メモリセルとして実施される時に不揮発性メモリとして使用することができる。
本発明の磁気デバイスによって達成される不揮発性メモリは、コンピュータ及び携帯型電子デバイスの場合などの多くの用途に適している。特に、本発明の高速低電力磁気デバイスには、いくつかの利点がある。本発明の高速低電力磁気デバイスの性能は、フラッシュメモリ及び従来の磁気ラム(MRAM)及び強誘電性RAM(FRAM)のような他のタイプの不揮発性ランダムアクセスメモリ(RAM)と比較しても遜色がない。
電流誘起トルクは、通電される、すなわち、電流が印加される磁気デバイスにのみ作用する。従って、複数の磁気デバイスが磁気メモリにおけるなどのアレイ内に配置された時に、磁気スイッチングが磁気要素の近くで小さい電流搬送ワイヤによって生成される磁場を使用することによって達成される従来の磁気メモリ内と異なり、電流誘起スピン移動は、アレイ内の隣接要素間に寄生的な相互作用(クロストーク)を生じない。
本発明によって提供される電流誘起トルクによる磁気スイッチングの方法は、層の磁化方向をスイッチングするために磁場を使用する電流従来の方法よりも速い。本発明の読出作動及び書込作動は、ほぼnsecタイムスケールで完了することができる。従来のハードドライブは、ミリ秒台のデータアクセス時間を有するので、従来の磁気ハードドライブは、本発明の磁気メモリと比較すると非常に遅い。
本発明によって提供される電流誘起トルクによる磁気スイッチングの方法で必要とされる電力は低い。これは、特に携帯型電子デバイスの使用に適している。
本発明によって提供される電流誘起トルクによる磁気スイッチングの方法は、本発明の磁気デバイスの横方向寸法が約200nm未満とすることができるので、サブミクロン台のデバイスに理想的である。従って、本発明は、莫大な量の情報を本発明によって提供される磁気メモリに格納することができるように、超高密度メモリセルの製造を可能にするように拡張される。
本発明の高速低電力磁気デバイスの基本アーキテクチャは、簡単であり、読出作動及び書込作動は、確実であり、温度の変化によって受ける影響が小さい。従来の磁気メモリデバイスとは異なり、本発明は、切換イベントを開始するために確率的な(ランダムな)過程又は変動磁場に頼らない。
本発明の一実施形態により、更に多くの情報を磁気メモリに格納することができるように、複数ビットの情報を各デバイス上に格納することができる。
本発明によって提供される電流誘起トルクによる磁気スイッチングの方法は、論理演算、並びに磁気メモリデバイスに使用することができる。電流パルスの形状、振幅、及び周期に依存する閾値があるので、電流パルスが磁化の変化を生成するために、電流入力は、ANDゲートのような論理関係を生成するために結合することができる。例えば、2つの電流パルスを結合して2つの電流パルスの合計であるデバイスを横断する電流パルスを生成することができる。パルス特性(形状、振幅、及び周期)は、各パルスが個々にデバイスをスイッチングせず、結合されたパルスがデバイスをスイッチングするように選択することができる。従って、これは、AND演算である。NOT演算には、単にデバイスの状態をスイッチングすることが必要である。NOT演算及びAND演算は、ユニバーサルデジタル論理ゲートであるNAND関数を生成するために組み合わせることができる(すなわち、全てのデジタル論理関係は、NANDゲートから構成することができる)。
本発明によって提供されるいくつかの可能な幾何学形状及び層構成がある。例えば、本発明の磁気デバイスの実施形態は、正味電流が書込作動中に自由磁化層FM2を通過しないように構成することができる。これは、例えば、電流源A、電流源B、及びAI23で製造された薄い絶縁層である層12を含む本発明の実施形態を示す図10に示している。
このデバイスにおいて、層12は、0.5〜3nm厚であり、電子が量子力学的トンネル効果により層を横断することができるほど十分に薄い。
図10に示すデバイスにおいて、電流パルスは、自由磁化層FM2の磁化方向を変えるために電流源Aで印加される。電流源Aを使用して、電流は、FM1から非磁化層N1まで流れ、電子スピン−角運動量は、非磁化層N1と自由磁化層FM2の間のインタフェースで電子の反射により自由磁化層FM2に移動される。デバイス読出は、電流源Bを使用して行われる。電圧が、Bからの小さい電流が自由磁化層FM2と読出層FM3の間を通る時に測定される。この電圧は、自由磁化層FM2の磁化方向をデバイスを読み出すために判断することができるように、層FM2及びFM3の相対的な磁化方向に依存することになる。このデバイスには、トンネル接合抵抗が大きい(1オーム〜100kオーム)可能性があるので、読出信号が大きいという利点がある。読出信号は、10mV〜1Vの範囲とすることができる。
フィルム法線に対して実質的に非ゼロ角度で磁化される高磁気異方性材料の薄膜を製造する方法
フィルム法線に対して実質的に非ゼロ角度で配向される磁化で高磁気異方性材料の薄膜を製造する方法を図16に示している。図16において、堆積物供給源及び基板を真空チャンバ内に設ける。堆積物供給源は、基板の平面の法線に対して実質的に非ゼロ角度θで基板まで移動する高磁気異方性材料を放出する。堆積物供給源は、蒸発源、スパッタリング源、又は基板上に高磁気異方性材料を堆積させるのに適するいずれかの他の供給源とすることができる。本出願人の実験は、得られる薄膜の磁化方向は、堆積方向と基板の平面に対する法線との間に角度θを変更することによって制御することができることを明らかにしている。
基板の表面は、シード層が施される。シード層は、単独で又は組み合わせでTa、Pt、Ti、Cu、又はRuのような遷移金属を含むことができる。シード層の1つの目的は、基板上に堆積されるフィルムに対して好ましい結晶配列を与えることである。従って、得られるフィルムは、多結晶質とすることができ、好ましい結晶配列を有することができる。基板は、堆積されたフィルムに結晶学的に適合させる必要はない。従って、Si、ガラス、GaAs、SiN、MgO、サファイア、又はダイヤモンドのような広範な材料を基板に使用することができる。
一部の実施形態では、堆積物供給源は、基板のシード層に高磁気異方性材料の多層を供給する。実施形態では、多層を形成する個々の材料層は、0.1〜1.5nmの範囲の厚みを各々有することができし、多層の全厚は、2〜15nmの範囲とすることができるが、他の厚みを用いることもできる。Ni/Co、Pt/Co/Ni、又はPd/Co/Niの多層のような多くの部類の高磁気異方性材料を使用することができる。使用することができる別の材料は、FePtのLI0相であり、これは、全ての現在公知の材料の中で最も高い磁気異方性の1つを有する。FePtの磁化層は、室温で熱的に安定なまま僅か3nmの直径で製造することができ、それによってこのような層は、超高密度データ格納用途での使用に理想的に適するものとなっている。使用することができる他の材料には、Fe及びPd、Co及びPt、又はCo及びPdの多層があるがこれらに限定されない。
一例示的実施形態では、薄膜の構造は、基板/Ta(3nm)/Pt(3nm)/[Co(0.1nm)/Ni(0.6nm)]x5/Pt(3nm)である。この実施形態では、シード層は、Taの3nm層である。高磁気異方性を有する磁化層は、Co/Ni層であり、これは、5回繰り返される。Co/Ni層は、Ptの2つの3nm層によって取り囲まれる。上述のように、このような実施形態の磁化方向は、堆積方向と基板の平面に対する法線との間の角度を変更することによって選択することができる。
磁化が層法線に対して実質的に非ゼロ角度で配向された層を含む磁気デバイス
本発明の一部の実施形態では、磁化が層法線に対して実質的に非ゼロ角度で配向された磁化層が、スピン移動スイッチングのために構成された磁気デバイスに組み込まれる。磁化が層法線に対して実質的に非ゼロ角度で配向された磁化層は、上述のように、基板に対してある一定の角度での高磁気異方性材料の薄膜の堆積により構成することができる。しかし、この磁化層はまた、他の手段により構成することができる。
一部の実施形態では、磁気デバイスは、自由磁化層及び固定磁化層の両方を含み、その一方は、層法線に対して実質的に非ゼロ角度で配向された磁化を有する。自由層は、2〜5nmの範囲の厚みを有することができ、固定層は、8〜15nmの範囲の厚みを有することができるが、他の厚みを用いることもできる。自由層及び固定層は、量子力学的トンネル効果により又は非磁化導体により電子が層を横断することを可能にするのに十分に薄い絶縁層により分離することができる。前者の場合には、デバイスは、磁気トンネル接合(MTJ)デバイスであり、デバイス抵抗は、トンネル磁気抵抗(TMR)により決まる。後者の場合には、デバイスは、巨大磁気抵抗(GMR)デバイスである。十分な振幅及び持続時間の電流パルスの印加により、自由層の磁化は、安定状態間で切り換わり、従って、磁気デバイスの抵抗が変化する。抵抗の最大の変化は、自由層の磁化が平行の構成と反平行の構成の間でスイッチングされた時に発生する。しかし、たとえ自由層の磁化が平行の構成及び反平行の構成間で切り換わらないとしても、抵抗の変化は、固定層の磁化上への自由層の磁化の射出の大きな変化があることを条件として、依然として非常に大きい可能性がある。従って、自由層の磁化が平行及び反平行でない状態間で切り換わる磁気デバイスは、依然として大きい読出信号を有することができる。その結果、このようなデバイスは、磁気メモリデバイスとしての使用に十分に適するものである。
図15A〜図15Dは、固定層又は自由層が層法線に対して実質的に非ゼロ角度で配向された磁化を有する磁気デバイスの実施形態を示している。図15A〜図15Dの全部では、固定層FM1と自由層FM2の間の非磁化層IIは、絶縁体又は非磁化導体とすることができる。図15Aは、固定磁化層FM1の磁化:
が、固定層の法線に対して実質的に非ゼロ角度で配向され、一方、自由磁化層FM2の磁化:
が、安定状態において自由層の法線と平行である磁気デバイスの実施形態を示している。
図15Bは、自由磁化層FM2の磁化:
が、安定状態において、自由層の法線に対して実質的に非ゼロ角度で配向され、一方、固定層の磁化:
が、固定層の法線と平行である磁気デバイスの実施形態を示している。図15Cは、固定磁化層FM1の磁化:
が固定層の法線に対して実質的に非ゼロ角度で配向され、一方、自由磁化層の磁化:
が、安定状態において自由層の平面にある磁気デバイスの実施形態を示している。図15Dは、自由磁化層FM2の磁化:
が、安定状態において、自由層の法線に対して実質的に非ゼロ角度で配向され、一方、固定層の磁化;
が、固定層の平面にある磁気デバイスの実施形態を示している。
環状磁気デバイスの構造
閉じた周期的構造を有する柱状磁気デバイス1100を図11に示している。磁気デバイス1100は、自由磁化層1110、非磁化層1120、及び基準磁化層1130を含む。基準層1130は、好ましくは、固定磁気ヘリシティ1135、例えば、層の平面に垂直な所定の角度の固定方向を有する磁気ベクトル、又は固定磁気ヘリシティ1135及び所定の角度の固定方向を有する磁気ベクトルの両方を有する。自由磁化層1110は、自由磁化ヘリシティ1115を有することが好ましい。基準層1130は、スピン−角運動量源として作用することが好ましい。自由層1110及び基準層1130は、非磁化層1120により分離されることが好ましい。
基準層1130は、自由層1110よりも磁気的に固いことが好ましく、明確な磁気状態を有することが好ましい。この特性は、例えば、自由層より肉厚である層、又はコバルト、FePt、又はFePdのLI0相、又はコバルト及びニッケルの積層構造のような自由層1110の材料よりも大きい磁気異方性を有する材料を使用することによって達成することができる。代替的に、望ましい硬度は、IrMn又はFeMnのような薄い反強磁化層との交換結合を通じて達成することができる。
非磁化層1120は、非磁化層1120を横切るスピン移送中に基準磁化層1130のスピン−運動量を保存することが好ましい。従って、非磁化層1120内に使用される材料のスピン拡散長は、非磁化層1120の厚みよりも長いことが好ましい。望ましい特性を満たす材料の例は、貴金属(例えば、Cu、Ag、Au)のいずれかを含む。非磁化層は、AI23又はMgOのような絶縁体とすることができる。十分に薄い絶縁層に対して、スピン移送は、磁気トンネル接合を形成するように電子トンネル効果により発生することになる。
自由磁化層1110は、好ましくは、パーマロイ、コバルト、ニッケル、鉄、ホウ素、及びそれらの材料の合金のような大きい交換長さを有する軟質磁化材料を含む。更に、銅のような非磁化元素を含む合金は、層の磁気モーメントを有利に低減することができる。
代替的に、自由磁化層は、CrO2又はFe34のような磁気酸化物を含むことができる。
図11に示すように、磁気デバイス1100の各層は、リング形状(すなわち、環状)であることが好ましい。環状の形状は、磁気ヘリシティの反転速度を増大させることによって安定性を低減する磁気凝集域として作用する場合がある縁部又は尖ったコーナの数を最小にすることができる。対称形のリング構造は、ヘリシティの不要な反転を回避するのに使用することができる好ましい形状の1つであるが、本発明は、類似の利点を有することができる多くの様々な形態の閉じた周期的構造を使用することができる。デバイスの形状の回転対称性が低いほど、ある一定の領域が磁気凝集及び磁気ヘリシティの逆転に好ましいものになる可能性が高い。尖ったコーナを含む幾何学形状は、ヘリシティ反転を促進し、かつ回避することが好ましい強力な凝集域をもたらす。
一般的に、当業技術で公知のデバイスは、自由磁化層ヘリシティ1115により表される格納された情報の安定性を取るか、情報を変える速度及び電力要件を取るかの妥協をもたらす。一般的に、プログラムされたヘリシティの安定性が増す時に、ヘリシティを変えるのに必要とされる電力も増す。
リング幾何学形状は、非常に安定した磁化配向を提供することができ、10年を超える期間にわたる磁化安定性が達成可能である。更に、リング幾何学形状の磁化反転機構は、臨界的な小さいサイズ(例えば、一般的に数十ナノメートル)を超えるとリング直径に依存する程度が小さいとすることができる。従って、デバイスのサイズは、殆どの現在使用される幾何学形状と比較すると重要なファクタにならないと考えられる。従って、リング幾何学形状は、使用範囲の拡大及び製造費低減を可能にすることができる。
いくつかのファクタが、リングの磁化の安定性において役割を果たす。1つのファクタは、リングのサイズとすることができる。所定の磁場に対して、リングが臨界サイズに等しいか又はそれを超える半径を有し、リングの磁化の安定性が比較的リングサイズとは独立している臨界リング半径が存在する。磁化の安定性は、リングのサイズが臨界サイズよりも減少すると急激に減少する場合がある。更に、磁化は、熱変動及び不安定化磁場の印加の影響を受けやすい場合がある。
低ノイズの極限において、環状磁気デバイス内の2つの安定した螺旋状磁気状態の間の熱誘起遷移の速度Γは、アレニウス式により与えられる(1)。
ここで、Uは、遷移に対するエネルギ障壁であり、kBは、ボルツマン定数であり、Tは温度であり、Γ0は、K.Mmartens、D.L.Slein、及びA.D.Kent共著「ナノスケール強磁化リングにおける磁化反転」、Physical Review B、第73巻、第5号、054413ページ(2006年)(以下「Martens」)において計算されるような逆強磁化共振周波数(〜10-9s)の程度の速度前因子である。1/Γ≫10年であるように不要な熱誘起反転を最小にするために、U>60kBTのエネルギ障壁が望ましい。
Martensにおいて、エネルギ障壁Uは、材料パラメータ、リング寸法、及び印加された周囲磁場の関数として計算された。重要なパラメータは、以下の正規化された磁場h及びリングサイズIである。
ここで、M0は飽和磁化であり、tはリング厚みであり、ΔRはリング幅であり、Rは平均半径であり、λは交換長さであり、Heは外部磁界であり、Hcは準安定状態が不安定になる磁場である。交換長さλは、
により与えられ、ここで、Aは交換定数である。Iは、リングサイズ対Bloch壁の幅の比率を表している。臨界半径、すなわち、それ以下で磁化の安定性が急速に減少すると考えられる半径は、I≒2πである半径である。式3でI≒2πを設定すると、臨界半径は、以下に対する解により与えられる。
臨界半径は、小さいリングサイズと高い磁化安定性の間のほぼ最適な均衡を達成するので、近似的にスピン−トルク移動作動に対する最適リング半径である。
に対して、図17Aに示すように、理論的に一定サドルが予想され、図17Aは、h=0.2の一定サドル構成を示している。これとは対照的に、
に対して、図17Bに示すように、理論的にインスタントンサドルが予想され、図17Bは、I=12のインスタントンサドル構成を示し、図17Cは、I=60のインスタントンサドル構成を示している。これらのサドル構成の両方とも、Martensで詳細に示されているように関数Φh、j(θ)により説明される。
エネルギ障壁Uのスケールは、以下により与えられる(5)。
一定サドル構成に対して、理論的には、エネルギ障壁Uが以下により与えられる(6)。
この式は、遷移状態が、図17Aに示すように、リング円周に対して一定の角度の磁化を有するので、交換長さλとは独立している。
インスタントンサドル構成に対して、結果は、一般的により複雑である(Martensの式13を参照されたい)。しかし、極限I≫2πにおいて、インスタントン構成のエネルギ障壁は、以下である(7)。
これは、他の材料の中でもパーマロイ又はCoFeBから作られたリングに対しては、室温で60kRTを超える値に簡単に到達することができる。一例として、R=50nm、ΔR=20nm、及びt=2nmを有するパーマロイリング(A=1.3×10-11J/m、M0=8×105A/m)は、大きいlのインスタントン限界(l=12.6)にあり、h=0を有する室温でU=80/kBTのエネルギ障壁を有する。従って、上述のように、このようなリングは、少なくとも10年間は熱変動に対して安定する。更に大きいリングサイズを有するリングは、反転に対して更に大きいエネルギ障壁を有し、従って、安定した長期のデータ保持が簡単に可能である。
図18は、ゼロ印加磁場(すなわち、h=0)がある状況で、様々なリング厚みに関するリング半径に対するエネルギ障壁Uの依存性を示している。プロットでは、破線の曲線は、厚みt=2nmを有するリングを表し、実線の曲線は、厚みt=3nmを有するリングを表し、点線の曲線は、厚みt=4nmを有するリングを表している。プロットでは、ΔR=0.4Rのリング幅、300Kの温度を仮定しており、エネルギ障壁Uは、kBTの単位でプロットされている。図18は、反転に対するエネルギ障壁を示しており、従って、磁化安定性は、リング厚み及びリング半径の両方と共に増加する。
これらの特性を利用して、デバイスの磁化が、静的作動条件下で通常は安定しているが、デバイスに電流パルスを印加することによって簡単に変えるか又は反転させることができるリング状磁気デバイスを設計することができる。具体的には、印加電流なしで臨界サイズに実質的に近いリングデバイスに対して、磁気ヘリシティは、電流を印加することによって簡単に反転させることができる。電流は、不安定化磁場をもたらして実際上リングの臨界半径の値を変える効果を有する。従って、臨界サイズの近くで設計される磁気リングは、安定しており、かつ通常の作動条件下で不要な反転を受けないが、比較的小さい電流の印加により反転させることができる。
エルステッド磁場(すなわち、設定h=0)を無視して、磁化方向をスイッチングするのに必要とされる電流ITは、以下で推定することができる(8)。
ここで、eは基本電荷であり、αはギルバート減衰定数であり、
は誘導プランク定数であり、Pは印加電流のスピン分極である。更に、dは、リングの面外異方性対面内異方性の比率であり、以下(9)で与えられるものであり、一般的に1より遥かに大きい。
例えば、R=50nm、ΔR=20nm、及びt=2nmを有するパーマロイリングは、d=10を有する。
一例として、上述の特性(R=50nm、ΔR=20nm、及びt=2nm)を有し、かつα=0.01及びP=0.4を有するパーマロイリングは、IT=440μmの切換電流閾値、及びJT=6×106A/cm2の電流密度閾値を有する。この電流は、h=0.02に対応するHe=1350A/mの円形エルステッド磁場を生成する。従って、エルステッド磁場は、実際には、この例においては無視することができるものであり、スピン−トルク相互作用は、磁化方向のスイッチング時にエルステッド磁場より非常に有効である。
スピン移動デバイスの性能は、磁化方向の反転のためのエネルギ障壁に対する閾値電流の比率として定められた性能指数εを考慮することによって評価することができる(10)。
性能指数εの値が小さいほど、優れたデバイス性能を示すが、その理由は、εの値が小さいと、Uの値が比較的高く、従って、安定性が比較的高く、及び/又はITの値が比較的低く、従って、電力消費量が比較的少ないことを示唆するからである。減衰を低減し、及び/又はスピン分極を増大させると、電流閾値が低くなり、デバイスはエネルギ効率が高くなる。
図19は、リングサイズlの関数として性能指数εプロットしている。性能指数εは、
(h=0を仮定)により与えられる一定サドル様式l<2πを通して一定の値εuを有する。リングサイズlが増加する時に、インスタントンは好ましいサドル構成になり、性能指数εは増加する。図19内の点は、一定サドル様式とインスタントンサドル様式間の遷移を示している。極限l≫2πにおいて(すなわち、リングサイズが任意に増大する時)、ε/ε0→l/8である。
本発明の一部の実施形態では、環状磁気デバイスは、メモリセルアーキテクチャを構成するのに使用することができる。図20は、環状磁気デバイスを含むビットセルを含むメモリセルアーキテクチャを示している。図20では、各ビットセルは、電流制御及び読出に向けて少なくとも1つの磁気リング及び少なくとも1つのトランジスタを含む。電圧は、メモリアレイにおける特定の要素をアドレス指定して起動するためにワード線(WL)上に印加することができる。一部の実施形態では、トランジスタは、CMOSトランジスタとすることができる。CMOSトランジスタの単位ゲート幅当たりの電流密度は、一般的にImA/μmである。従って、環状磁気デバイスのスイッチング電流が小さいほど、最小特報部サイズfの小型化、トランジスタの小型化をもたらし、従って、より大きいデバイス集積密度が可能である。環状デバイスを含むメモリアーキテクチャのメモリ密度は、従って、リングサイズ及びスイッチング電流の関数である。一例として、R=50nm、ΔR=20nm、t=2nm、α=0.01、及びP=0.4を有するパーマロイ環状デバイスは、0.5μmのゲート長のトランジスタが必要であると考えられる。最小特徴部サイズの4倍の横方向ビットサイズ4fを仮定すると、この例示的なデバイスは、107デバイス/cm2を超えるビット面積密度を与える。
本発明の別の態様では、臨界半径を超えるか又はそれに等しい半径を有する磁気リングデバイスは、非常に安定した磁化を達成することができる。従って、デバイスの磁化を変えるか又は反転させることがデバイスの目標ではない場合、臨界半径を超える半径を有する磁気リングは、臨界サイズを超える広範囲のサイズで読取専用メモリに簡単に使用することができる。
図12は、磁気メモリ要素として使用された磁気リングデバイス1200を示している。自由磁化層1210は、少なくとも2つの安定した向き、時計回り方向及び反時計回り方向を有する磁気ヘリシティ1215を有することが好ましい。基準層1230は、所定の角度1236で固定方向を有する磁気ベクトル、固定磁気ヘリシティ1235、又は所定の角度1236で、ある一定の方向を有する固定磁気ベクトルと固定磁気ヘリシティ1235の両方を有することが好ましい。固定磁気ベクトル1236の所定の角度は、基準層1230の平面に実質的に垂直であることが好ましい。基準磁化層1230及び自由磁化層1210は、非磁化層1220により分離されることが好ましい。
自由磁化層ヘリシティの方向は、電流源1270から磁気デバイス1200の層にわたって電気パルスを印加することによって変えるか又は反転させることができる。制御電流源1270からのパルスは、自由磁化層ヘリシティ1215の反転を開始することができる。基準磁化層1230のスピン−運動量は、磁化を変えて自由磁化層ヘリシティ1215の反転を誘起するように、自由磁化層1210に移動することができる。デバイス1200にわたる一方向の電気パルスは、自由磁化層ヘリシティ1215を時計回り方向に設定することができ、反対方向の電気パルスは、自由磁化層ヘリシティ1215を反時計回り方向に設定することができる。
制御電流源1270からの電気パルスは、自由磁化層ヘリシティ1215の反転を開始することができる。自由磁化層ヘリシティ1215の反転は、第2の安定状態に到達した時に停止することができる。しかし、制御電流源1270からの第2の電流パルスは、より迅速に自由磁化層ヘリシティ1215の反転を停止するのに使用することができる。自由磁化層1210に実質的に垂直である容易軸1236(すなわち、強磁化体内の自発磁化のエネルギ的に好ましい方向)を有する基準層1230は、自由磁化層ヘリシティ1215のより高速のスピン−移動誘起反転をもたらすことができる。
固定磁化層ヘリシティ1268を有する第2の基準層1263は、自由磁化層のヘリシティ状態を読み出すために使用することができる。固定磁気ヘリシティは、例えば、自由層よりも肉厚である層、又はコバルトのような自由層1210の材料、FePt又はFePdのL10相、又はコバルト及びニッケルの積層構造よりも大きい磁気異方性を有する材料を使用することによって達成することができる。第2の基準1263層は、薄い非磁化金属又は絶縁層とすることができる非磁化層1266によって自由磁化層1210から分離されることが好ましい。絶縁層の場合には、第2の基準層1263及び自由磁化層1210は、磁気トンネル接合を形成する。自由磁化層ヘリシティ1215及び第2の基準磁化層ヘリシティ1268が同じ方向である場合(すなわち、磁気ヘリシティが共に時計回り又は共に反時計回りである)、デバイス1200にわたる抵抗は、一般的に、自由磁化層ヘリシティ1215及び基準磁化層ヘリシティ1235が反対方向である場合よりも小さいとすることができ、従って、自由磁化層1210の2つの安定した向きが区別される。
図13は、本発明により磁気メモリ要素として使用された磁気リングデバイス1300の更に別の実施形態を示している。自由磁化層1310は、自由磁化層ヘリシティ1315の少なくとも2つの安定した向き、時計回り方向及び反時計回り方向を有することが好ましい。基準層1330は、所定の角度である一定の方向を有する固定磁気ベクトル1336、固定磁気ヘリシティ1335、又は所定の角度1336である一定の方向を有する固定磁気ベクトルと固定磁気ヘリシティ1235の両方を有することが好ましい。固定磁気ベクトル1336の所定の角度は、基準層1330の平面に実質的に垂直であることが好ましい。基準磁化層1330及び自由磁化層1310は、非磁化層1320によって分離されることが好ましい。
自由磁化層ヘリシティの方向は、書込接点1350及び接点1340を通じて電流源1370から磁気デバイス1200の層にわたって電気パルスを印加することによって変えるか又は反転させることができる。制御電流源1370からのパルスは、自由磁化層ヘリシティ1315の反転を開始することができる。基準磁化層1330のスピン−運動量は、磁化を変えて自由磁化層ヘリシティの反転を誘起するように自由磁化層1310に移動することができる。デバイス1300にわたる一方向の電気パルスは、自由磁化層ヘリシティ1315を時計回り方向に設定することができ、反対方向の電気パルスは、自由磁化層ヘリシティ1315を反時計回り方向に設定することができる。
制御電流源1370からの電気パルスは、自由磁化層ヘリシティ1315の反転を開始することができる。自由磁化層ヘリシティ1315の反転は、第2の安定状態に到達した時に停止することができる。しかし、制御電流源1370からの第2の電流パルスは、より迅速に自由磁化層ヘリシティ1315の反転を停止するのに使用することができる。
自由磁化層1310に実質的に垂直である容易軸(すなわち、強磁化体内の自発磁化のエネルギ的に好ましい方向)を有する基準層1330は、自由磁化層ヘリシティ1315のより高速のスピン−移動誘起反転をもたらすことができる。
電流注入は、対称である必要はない。電流の局所的な注入は、自由磁化層ヘリシティ1315の変化を開始するのに使用することができる。スピン角運動量の移動は、基準層1330によってスピン偏極された電流を用いて磁化反転を凝集させる機能をすることができる。層1320は、Cu、Ag、Auのようなスピン保持非磁化層、又はAl23又はMgOのような薄い絶縁層である。リング内の小さい非対称は、スピン−運動量移動を通じた凝集及び反転を促進することができる。顕著な非対称は、磁化安定性を低減する場合があり、これは望ましくない。
自由磁化層ヘリシティの状態は、デバイス1300にわたって電圧又は抵抗を測定することによって判断することができる。自由磁化層ヘリシティ1315及び第2の基準磁化層ヘリシティ1335が同じ方向である場合(すなわち、磁気ヘリシティが共に時計回り又は共に反時計回りである)、デバイス1300にわたる抵抗は、自由磁化層ヘリシティ1315及び基準磁化層ヘリシティ1335が反対方向である場合よりも一般的に小さいとすることができる。
現在利用可能な磁気メモリデバイスは、一般的に、情報を書き込む(すなわち、デバイスの磁気ヘリシティを修正する)ために比較的高い電流及び低インピーダンスを必要とし、一方、読出は、より小さい電流で行われるが、大きい読出信号が必要である。磁気デバイス1300のリング幾何学形状は、デバイス上の異なる位置で読出及び書込作動の実行を可能にすることにより、これらの矛盾する要件に対処する。書込作動は、大きい電流を供給する制御電流源1370、及び自由磁化層1310又は基準磁化層1330のいずれかと直接に接触することができ、従って、低インピーダンスを有する書込接点1350により行うことができる。書込作動回路は、デバイス1300にわたって回路を完成するために自由磁化層1310又は基準磁化層1330と直接に接触して設けることができる接点1340を通じて完了される。
読出作動は、個別の読出回路を使用して行うことができる。読込接点1360は、固定磁化方向又はヘリシティ1365を有する磁気接触部分1363、及びデバイス1300から電磁接触器1363を分離し、それによってデバイス1300との磁気トンネル接合を形成する絶縁体部分1366を含むことができる。個別の読出電流源1380は、電圧又は抵抗読出1390により測定されるデバイス1300にわたるより小さい電流を供給することができる。
デバイスは、約1〜5ナノメートルの厚み、約20〜250nmの平均外側半径、及び約8〜100nmのリング幅を有することが好ましい。
典型的な多要素磁気デバイスは、異なるデバイス間に強い静磁気の相互作用を有する。この相互作用は、定量化又は制御し難い可能性があり、従って、結果として密度の増大及びデバイスの性能の問題が発生する。本発明は、これらの相互作用を最小にすることができる。更に、デバイスは、磁場広がりの問題を回避し、これは、漂遊磁界又は制御不良の磁場による誤差の低減と共に、優れた高速書込及び読出をもたらす。
現在、本発明の実施形態であると考えられるものを説明したが、様々な修正を行うことができることが理解されると考えられ、特許請求の範囲は、本発明の真の精神及び範囲に該当する全てのこのような修正を包含することが意図されている。
磁気トンネル接合は、磁気メモリセルの状態を読むために使用することができる非常に大きい磁気抵抗の可能性を提供する。磁気トンネル接合は、薄い絶縁層により分離された2つの磁化層から構成される。絶縁体は、電子が量子力学的トンネル効果によりこの層を横断することができるほど薄いものである。絶縁体の厚みは、一般的に0.3と3nmの間に存在する。
大きい磁気抵抗により、大きい読出信号が供給されることになる。実験的に、酸化マグネシウム(MgO)絶縁障壁を使用して非常に大きい磁気抵抗をもたらすことができることが示されている。磁気抵抗は、層が反平行及び平行に磁化される状態間の抵抗の百分率変化を指す。400%を超える磁気抵抗が、最近、MgO絶縁層で達成されている。酸化アルミニウム絶縁層を用いて、約30%の磁気抵抗がもたらされている。これらの材料のいずれか並びに他の絶縁体も、非磁化層N1又はN2として役立つことを証明することができる。
電流は、スイッチング過程中に絶縁層を通過すべきであることに注意されたい。この例外は、図10に示すデバイスであり、このデバイスには、N1に対して個別の電気接点がある。これは、この電流又は同等には電流の存在下で接合にわたって出現する電圧の存在下で、絶縁体が損傷してはならないことを意味する。薄い絶縁障壁は、一般的に、電圧破壊として公知の損傷の前に1V/nm電界を支持する。接合をスイッチングするのに必要とされる電流は、絶縁体破壊電界を超える電界を接合内に生成してはならない。
デバイスの固定磁化層は、垂直磁気異方性を有する材料を含むことができる。垂直磁気異方性は、層の平面に垂直に磁化が配向することが優先される。薄い磁化層は、一般的にフィルム面において磁化される。この向きは、通常、より低いエネルギ構成であり、それは、層の静磁エネルギを低減する。平面に垂直に磁化を配向するために、垂直磁気異方性は、層の静磁エネルギと比較して十分に大きくなければならない。
これは、いくつかの異なる材料で達成することができる。例えば、Fe及びPt、Fe及びPd、Co及びPt、Co及びPd、Co及びAu、Co及びNiの合金である。これはまた、異なる磁化材料間、又は磁化材料と非磁化材料間にインタフェースを作成することによって達成することができる。前者の例は、Co及びNiの積層構造であり、後者の例は、Co及びAu、又はCo及びPtの積層構造である。これらの積層材料の利点は、それらが結晶質である必要がなく、多結晶質層で十分であることである。
この層は、電流をスピン偏極する役目をする。材料は、良好なスピン偏極効率を有するべきである。Pd又はPtを使用する短所は、これらの元素が、一般的に層スピン偏極を低減する強いスピン散乱を誘起する点である。効率的なデバイス作動には、大きい層スピン偏極が必要である。
自由層の磁化方向は、電流パルスに応答して切り換わる。デバイス作動に必要とされる電力を低減するために、この電流パルスの振幅を低減することが望ましい。電流要件は、層の磁化密度、減衰、及び磁気異方性と結び付いている。磁化密度及び磁気異方性が低いほど、スイッチングのための所要電流振幅は小さい。磁化材料を非磁化体と合金にした場合、磁気の磁化密度は下がる。(言うまでもなく、これは、ある一定の合金濃度の範囲で成り立つだけである。最終的には、材料は、非磁化になることになる。)
スイッチング電流振幅及びスイッチング時間が相互依存していることに注意すべきである。例えば、磁化密度が低くなるほど、磁化を逆転させる時間が増大する。
デバイス信頼性を増大させるために、自由磁化層の磁化減衰を増大させることが望ましいと考えられる。減衰を増大させれば、スイッチングのパラメータ範囲が増大することが予想される。すなわち、デバイスは、電流パルス振幅、時間、及び電流パルス形状のより大きい範囲が得られるように、状態間で再現可能に切り換わると考えられる。
以下の参考文献は、引用により本明細書に全体が組み込まれる:[1]S.Yuasa他、Applied Pysics Letters89、042505(2006年)、[2]J−M.L.Beaujour、W.Chen、K.Krycka、C−C.Kao、J.Z.Sun、及びA.D.Kent共著「スパッタ処理Co/Ni多層の強磁化共振の研究」、欧州物理学会誌B、59、475(2007年)、[3]J−M.L.Beaujour、A.D.Kent、及びJ.Z.Sun共著「多結晶質Fe_{1−x}V_x合金薄膜の強磁化共振の研究」、応用物理学会誌103、07B519(2008年)、[4]K.Mmartens、D.L.Slein、及びA.D.Kent共著「ナノスケール強磁化リング内の磁化の反転」、Pysical Review B、第73巻、第5号、054413ページ(2006年)、及び[5]G.D.Chaves−O’Flynn、A.D.Kent、及びD.L.Stein、Pysical Review B 79、184421(2009年)。
FM1 固定磁化層
FM2 自由磁化層
I 電流
N1 非磁化層

Claims (5)

  1. 磁気デバイスであって、
    磁化ベクトルを有するピン止めされた磁化層であって、磁化ベクトルが、
    前記ピン止めされた磁化層の平面に垂直であるか、又は
    前記ピン止めされた磁化層の平面にあるか、
    の一方である固定磁化方向を有する前記ピン止めされた磁化層と、
    可変磁化方向を有する少なくとも1つの磁化ベクトルを有する自由磁化層であって、該自由磁化層の該磁化ベクトルが、少なくとも第1の安定状態及び第2の安定状態を有し、該第1及び第2の安定状態の各々が、該自由磁化層の平面の法線に対して実質的に非ゼロの鋭角をなす磁化方向を有する前記自由磁化層と、
    前記ピン止めされた磁化層及び前記自由磁化層を空間的に分離する非磁化層と、
    を含み、
    磁気デバイスによる十分な振幅及び持続時間の電流パルスの印加が、前記自由磁化層の前記磁化ベクトルを前記第1及び第2の安定状態間でスイッチングする、
    ことを特徴とするデバイス。
  2. 前記非磁化層は、十分に薄い絶縁体を含み、そのために電子は、量子力学的トンネル効果によって該絶縁体を横断することができることを特徴とする請求項1に記載の磁気デバイス。
  3. 前記非磁化層は、非磁化金属を含むことを特徴とする請求項1に記載の磁気デバイス。
  4. 前記ピン止めされた磁化層は、基板上への該基板の平面の法線に対して実質的に非ゼロの角度での高磁気異方性材料の堆積によって形成されることを特徴とする請求項1に記載の磁気デバイス。
  5. 前記自由磁化層及び非磁化層は、リング状の構造を有することを特徴とする請求項1に記載の磁気デバイス。
JP2013257366A 2009-06-24 2013-12-12 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス Expired - Fee Related JP5797254B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/490,588 US7911832B2 (en) 2003-08-19 2009-06-24 High speed low power magnetic devices based on current induced spin-momentum transfer
US12/490,588 2009-06-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012517632A Division JP2012531747A (ja) 2009-06-24 2010-06-21 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス

Publications (2)

Publication Number Publication Date
JP2014078738A JP2014078738A (ja) 2014-05-01
JP5797254B2 true JP5797254B2 (ja) 2015-10-21

Family

ID=43429755

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012517632A Ceased JP2012531747A (ja) 2009-06-24 2010-06-21 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
JP2013257366A Expired - Fee Related JP5797254B2 (ja) 2009-06-24 2013-12-12 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
JP2013257367A Active JP5909223B2 (ja) 2009-06-24 2013-12-12 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012517632A Ceased JP2012531747A (ja) 2009-06-24 2010-06-21 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013257367A Active JP5909223B2 (ja) 2009-06-24 2013-12-12 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス

Country Status (8)

Country Link
US (3) US7911832B2 (ja)
EP (2) EP2446471B1 (ja)
JP (3) JP2012531747A (ja)
KR (3) KR101497863B1 (ja)
CN (1) CN102460697B (ja)
CA (1) CA2766141A1 (ja)
SG (1) SG176956A1 (ja)
WO (1) WO2011005484A2 (ja)

Families Citing this family (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7911832B2 (en) 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
KR101178767B1 (ko) * 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US8563147B2 (en) * 2009-06-24 2013-10-22 Headway Technologies, Inc. Thin seeded Co/Ni multilayer film with perpendicular anisotropy for read head sensor stabilization
EP2309514B1 (en) * 2009-10-05 2016-01-06 Crocus Technology Circuit for generating adjustable timing signals for sensing a self-referenced MRAM cell
US8469832B2 (en) * 2009-11-03 2013-06-25 Wonderland Nurserygoods Company Limited Swing apparatus with detachable infant holding device
US8331135B2 (en) * 2009-12-22 2012-12-11 Globalfoundries Inc. Signal control elements in ferromagnetic logic
JP5664556B2 (ja) * 2009-12-24 2015-02-04 日本電気株式会社 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ
US8705213B2 (en) * 2010-02-26 2014-04-22 Seagate Technology Llc Magnetic field detecting device with shielding layer at least partially surrounding magnetoresistive stack
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8427199B2 (en) 2010-10-29 2013-04-23 Honeywell International Inc. Magnetic logic gate
US8358154B2 (en) 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8358149B2 (en) 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
JP5847190B2 (ja) * 2010-11-17 2016-01-20 ニュー・ヨーク・ユニヴァーシティ 双極性スピン転移反転
US8472240B2 (en) * 2011-05-16 2013-06-25 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8427197B2 (en) 2011-06-15 2013-04-23 Honeywell International Inc. Configurable reference circuit for logic gates
JP5982794B2 (ja) * 2011-11-30 2016-08-31 ソニー株式会社 記憶素子、記憶装置
JP5982795B2 (ja) * 2011-11-30 2016-08-31 ソニー株式会社 記憶素子、記憶装置
JP5987302B2 (ja) * 2011-11-30 2016-09-07 ソニー株式会社 記憶素子、記憶装置
JP5862242B2 (ja) 2011-11-30 2016-02-16 ソニー株式会社 記憶素子、記憶装置
KR101311128B1 (ko) * 2012-01-25 2013-09-25 인하대학교 산학협력단 스핀 전달 토크 자기 랜덤 억세스 메모리
US8493776B1 (en) * 2012-02-02 2013-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM with current-based self-referenced read operations
US8941196B2 (en) 2012-07-10 2015-01-27 New York University Precessional reversal in orthogonal spin transfer magnetic RAM devices
US9082888B2 (en) * 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
EP3050132A4 (en) * 2013-09-27 2017-05-24 Intel Corporation Voltage controlled nano-magnetic random number generator
JP6106118B2 (ja) * 2014-03-13 2017-03-29 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
US9344345B2 (en) * 2014-03-19 2016-05-17 Micron Technology, Inc. Memory cells having a self-aligning polarizer
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9929339B2 (en) 2015-01-01 2018-03-27 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including self-initializing reference layers
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10388347B2 (en) 2015-05-21 2019-08-20 National Institute Of Advanced Industrial Science And Technology Non-collinear magnetoresistive device
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9734880B1 (en) * 2016-04-01 2017-08-15 Intel Corporation Apparatuses, methods, and systems for stochastic memory circuits using magnetic tunnel junctions
KR102182095B1 (ko) * 2016-07-12 2020-11-24 한양대학교 산학협력단 3축 자기 센서
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
CN109923686A (zh) 2016-12-05 2019-06-21 英特尔公司 四元自旋霍尔存储器
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) * 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
KR102385166B1 (ko) 2017-03-14 2022-04-08 에스케이하이닉스 주식회사 쓰기 성능이 향상된 자기 메모리 장치 및 그 동작 방법
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
CN108762722A (zh) * 2018-04-16 2018-11-06 湖北大学 一种基于正交磁性隧道结的真随机数发生器
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
CN110858496A (zh) * 2018-08-22 2020-03-03 中电海康集团有限公司 存储单元读取电路
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
KR102046974B1 (ko) * 2019-02-14 2019-11-20 이숙재 달팽이와 한약재를 주원료로 한 비누의 제조방법
WO2021048852A1 (en) 2019-09-11 2021-03-18 Yeda Research And Development Co. Ltd. Methods of treating breast cancer
CN110880349B (zh) * 2019-11-20 2021-11-02 中国科学院物理研究所 逻辑器件及其逻辑控制方法
CN112820820B (zh) 2019-12-24 2023-05-19 长江存储科技有限责任公司 磁阻随机存取存储器
CN112201430B (zh) * 2020-09-30 2022-09-27 赣州新瑞迪奥磁性材料有限公司 径向取向的柱状或环状烧结四极磁体及其充磁方法
CN115630519B (zh) * 2022-10-31 2023-05-26 哈尔滨工业大学 基于永磁一致性的极化磁系统式继电器性能退化建模方法

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS644012A (en) 1987-06-26 1989-01-09 Hitachi Ltd Through-type capacitor
US5379266A (en) 1991-12-30 1995-01-03 Information Optics Corporation Optical random access memory
JPH0855313A (ja) * 1994-08-12 1996-02-27 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子及び磁気抵抗効果型ヘッド
US5597437A (en) 1995-01-12 1997-01-28 Procter & Gamble Zero scrap absorbent core formation process
US5541868A (en) 1995-02-21 1996-07-30 The United States Of America As Represented By The Secretary Of The Navy Annular GMR-based memory element
US5629549A (en) 1995-04-21 1997-05-13 Johnson; Mark B. Magnetic spin transistor device, logic gate & method of operation
US5654566A (en) 1995-04-21 1997-08-05 Johnson; Mark B. Magnetic spin injected field effect transistor and method of operation
US6140838A (en) 1995-04-21 2000-10-31 Johnson; Mark B. High density and high speed magneto-electronic logic family
US5896252A (en) 1995-08-11 1999-04-20 Fujitsu Limited Multilayer spin valve magneto-resistive effect magnetic head with free magnetic layer including two sublayers and magnetic disk drive including same
JP3207094B2 (ja) 1995-08-21 2001-09-10 松下電器産業株式会社 磁気抵抗効果素子及びメモリー素子
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
FR2743930B1 (fr) 1996-01-19 2000-04-07 Fujitsu Ltd Capteur magnetique pour lecture de supports d'enregistrement
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JP3327375B2 (ja) 1996-04-26 2002-09-24 富士通株式会社 磁気抵抗効果型トランスデューサ、その製造方法及び磁気記録装置
US5768069A (en) 1996-11-27 1998-06-16 International Business Machines Corporation Self-biased dual spin valve sensor
JP4040173B2 (ja) * 1998-06-05 2008-01-30 キヤノン株式会社 メモリ
JP4066477B2 (ja) * 1997-10-09 2008-03-26 ソニー株式会社 不揮発性ランダムアクセスメモリー装置
US5966323A (en) 1997-12-18 1999-10-12 Motorola, Inc. Low switching field magnetoresistive tunneling junction for high density arrays
US6055179A (en) 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US6172902B1 (en) 1998-08-12 2001-01-09 Ecole Polytechnique Federale De Lausanne (Epfl) Non-volatile magnetic random access memory
US6252796B1 (en) 1998-08-14 2001-06-26 U.S. Philips Corporation Device comprising a first and a second ferromagnetic layer separated by a non-magnetic spacer layer
US6016269A (en) 1998-09-30 2000-01-18 Motorola, Inc. Quantum random address memory with magnetic readout and/or nano-memory elements
JP3766565B2 (ja) 1999-05-31 2006-04-12 Tdk株式会社 磁気抵抗効果膜および磁気抵抗効果型ヘッド
JP3589346B2 (ja) 1999-06-17 2004-11-17 松下電器産業株式会社 磁気抵抗効果素子および磁気抵抗効果記憶素子
WO2001001396A1 (fr) 1999-06-29 2001-01-04 Fujitsu Limited Tete magnetoresistive et dispositif de reproduction d'informations
US6292389B1 (en) 1999-07-19 2001-09-18 Motorola, Inc. Magnetic element with improved field response and fabricating method thereof
US6134138A (en) 1999-07-30 2000-10-17 Honeywell Inc. Method and apparatus for reading a magnetoresistive memory
JP3793669B2 (ja) * 1999-08-26 2006-07-05 株式会社日立グローバルストレージテクノロジーズ 巨大磁気抵抗効果ヘッド、薄膜磁気ヘッドならびに磁気記録再生装置
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
KR100373473B1 (ko) 1999-09-24 2003-02-25 가부시끼가이샤 도시바 자기 저항 효과 소자, 자기 저항 효과 헤드, 자기 재생장치 및 자성 적층체
JP3891540B2 (ja) 1999-10-25 2007-03-14 キヤノン株式会社 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびmram
US6447935B1 (en) 1999-11-23 2002-09-10 Read-Rite Corporation Method and system for reducing assymetry in a spin valve having a synthetic pinned layer
US6233172B1 (en) 1999-12-17 2001-05-15 Motorola, Inc. Magnetic element with dual magnetic states and fabrication method thereof
US6272036B1 (en) 1999-12-20 2001-08-07 The University Of Chicago Control of magnetic direction in multi-layer ferromagnetic devices by bias voltage
TW504713B (en) 2000-04-28 2002-10-01 Motorola Inc Magnetic element with insulating veils and fabricating method thereof
US6522137B1 (en) 2000-06-28 2003-02-18 Schlumberger Technology Corporation Two-dimensional magnetic resonance imaging in a borehole
US6493259B1 (en) 2000-08-14 2002-12-10 Micron Technology, Inc. Pulse write techniques for magneto-resistive memories
US6385082B1 (en) 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
FR2817998B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
EP1345277A4 (en) 2000-12-21 2005-02-16 Fujitsu Ltd MAGNETORESISTIVE COMPONENT, MAGNETIC HEAD AND MAGNET PLATE PLAYER
US6713195B2 (en) 2001-01-05 2004-03-30 Nve Corporation Magnetic devices using nanocomposite materials
JP3576111B2 (ja) 2001-03-12 2004-10-13 株式会社東芝 磁気抵抗効果素子
US6653154B2 (en) 2001-03-15 2003-11-25 Micron Technology, Inc. Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure
JP2002334971A (ja) * 2001-05-09 2002-11-22 Nec Corp 磁性メモリ及びその動作方法
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
JP2002357489A (ja) 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 応力センサー
US6347049B1 (en) 2001-07-25 2002-02-12 International Business Machines Corporation Low resistance magnetic tunnel junction device with bilayer or multilayer tunnel barrier
US6902807B1 (en) * 2002-09-13 2005-06-07 Flex Products, Inc. Alignable diffractive pigment flakes
US6777730B2 (en) 2001-08-31 2004-08-17 Nve Corporation Antiparallel magnetoresistive memory cells
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
FR2832542B1 (fr) 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
US6750491B2 (en) * 2001-12-20 2004-06-15 Hewlett-Packard Development Company, L.P. Magnetic memory device having soft reference layer
JP3583102B2 (ja) * 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
US6773515B2 (en) 2002-01-16 2004-08-10 Headway Technologies, Inc. FeTa nano-oxide layer as a capping layer for enhancement of giant magnetoresistance in bottom spin valve structures
JP3769241B2 (ja) * 2002-03-29 2006-04-19 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
JP3954573B2 (ja) 2002-04-22 2007-08-08 松下電器産業株式会社 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置
JP2003318461A (ja) * 2002-04-22 2003-11-07 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置
US6879512B2 (en) 2002-05-24 2005-04-12 International Business Machines Corporation Nonvolatile memory device utilizing spin-valve-type designs and current pulses
US7005958B2 (en) 2002-06-14 2006-02-28 Honeywell International Inc. Dual axis magnetic sensor
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6654278B1 (en) 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
US6714444B2 (en) 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6888742B1 (en) 2002-08-28 2005-05-03 Grandis, Inc. Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6838740B2 (en) 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6958927B1 (en) 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
US6956257B2 (en) 2002-11-18 2005-10-18 Carnegie Mellon University Magnetic memory element and memory device including same
US7190611B2 (en) 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6906369B2 (en) 2003-02-10 2005-06-14 Massachusetts Institute Of Technology Magnetic memory elements using 360° walls
JP2004259913A (ja) * 2003-02-26 2004-09-16 Sony Corp 環状体の製造方法および磁気記憶装置およびその製造方法
US6847547B2 (en) 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
JP3546238B1 (ja) 2003-04-23 2004-07-21 学校法人慶應義塾 磁気リングユニット及び磁気メモリ装置
US6933155B2 (en) 2003-05-21 2005-08-23 Grandis, Inc. Methods for providing a sub .15 micron magnetic memory structure
US6818961B1 (en) * 2003-06-30 2004-11-16 Freescale Semiconductor, Inc. Oblique deposition to induce magnetic anisotropy for MRAM cells
US7911832B2 (en) 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7573737B2 (en) * 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7245462B2 (en) 2003-08-21 2007-07-17 Grandis, Inc. Magnetoresistive element having reduced spin transfer induced noise
US6985385B2 (en) 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US7161829B2 (en) 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US20050128842A1 (en) 2003-11-07 2005-06-16 Alexander Wei Annular magnetic nanostructures
US7009877B1 (en) 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
JP2005150482A (ja) * 2003-11-18 2005-06-09 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
US7602000B2 (en) 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US20050136600A1 (en) 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US6936479B2 (en) 2004-01-15 2005-08-30 Hewlett-Packard Development Company, L.P. Method of making toroidal MRAM cells
US7110287B2 (en) 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7203129B2 (en) 2004-02-16 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented MRAM memory array
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7233039B2 (en) 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
US7098494B2 (en) 2004-06-16 2006-08-29 Grandis, Inc. Re-configurable logic elements using heat assisted magnetic tunneling elements
US7576956B2 (en) 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
JP5160724B2 (ja) * 2004-09-06 2013-03-13 ソニー株式会社 メモリ
JP4292128B2 (ja) * 2004-09-07 2009-07-08 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
US7369427B2 (en) 2004-09-09 2008-05-06 Grandis, Inc. Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements
JP4682585B2 (ja) 2004-11-01 2011-05-11 ソニー株式会社 記憶素子及びメモリ
JP4575136B2 (ja) * 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
JP4693450B2 (ja) * 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US20070019337A1 (en) 2005-07-19 2007-01-25 Dmytro Apalkov Magnetic elements having improved switching characteristics and magnetic memory devices using the magnetic elements
FR2888994B1 (fr) * 2005-07-21 2007-10-12 Commissariat Energie Atomique Dispositif radiofrequence avec element magnetique et procede de fabrication d'un tel element magnetique
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
TWI320929B (en) * 2006-04-18 2010-02-21 Ind Tech Res Inst Structure and access method for magnetic memory cell structure and circuit of magnetic memory
JP2008028362A (ja) * 2006-06-22 2008-02-07 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2008084950A (ja) * 2006-09-26 2008-04-10 Sony Corp 記憶素子、メモリ
JP2008098515A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
FR2910716B1 (fr) 2006-12-26 2010-03-26 Commissariat Energie Atomique Dispositif magnetique multicouches, procede pour sa realisation, capteur de champ magnetique, memoire magnetique et porte logique mettant en oeuvre un tel dispositif
JP4380707B2 (ja) * 2007-01-19 2009-12-09 ソニー株式会社 記憶素子
JP4874884B2 (ja) * 2007-07-11 2012-02-15 株式会社東芝 磁気記録素子及び磁気記録装置
US7750421B2 (en) * 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
AU2008219354B2 (en) * 2007-09-19 2014-02-13 Viavi Solutions Inc. Anisotropic magnetic flakes
WO2009044474A1 (ja) * 2007-10-04 2009-04-09 Canon Anelva Corporation 真空薄膜形成加工装置
JP5236244B2 (ja) * 2007-10-16 2013-07-17 株式会社日立製作所 磁気記録媒体の製造方法
FR2925725B1 (fr) 2007-12-21 2011-03-25 Commissariat Energie Atomique Procede de modelisation d'une jonction tunnel magnetique a ecriture par courant polarise en spin
KR101178767B1 (ko) * 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
GB2465369B (en) * 2008-11-13 2011-01-12 Ingenia Holdings Magnetic data storage device and method
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer

Also Published As

Publication number Publication date
JP2012531747A (ja) 2012-12-10
EP2863434B1 (en) 2016-08-17
JP2014078738A (ja) 2014-05-01
WO2011005484A2 (en) 2011-01-13
SG176956A1 (en) 2012-02-28
EP2446471A2 (en) 2012-05-02
JP5909223B2 (ja) 2016-04-26
EP2446471A4 (en) 2013-10-16
US8363465B2 (en) 2013-01-29
US20120103792A1 (en) 2012-05-03
CA2766141A1 (en) 2011-01-13
WO2011005484A3 (en) 2011-03-03
KR20120030155A (ko) 2012-03-27
CN102460697A (zh) 2012-05-16
JP2014064033A (ja) 2014-04-10
EP2446471B1 (en) 2015-01-28
EP2863434A3 (en) 2015-05-06
EP2863434A2 (en) 2015-04-22
CN102460697B (zh) 2014-10-29
KR101460420B1 (ko) 2014-11-10
US7911832B2 (en) 2011-03-22
US20130121067A1 (en) 2013-05-16
US20090296462A1 (en) 2009-12-03
KR101497863B1 (ko) 2015-03-04
US8760915B2 (en) 2014-06-24
KR20130107376A (ko) 2013-10-01
KR20140037284A (ko) 2014-03-26

Similar Documents

Publication Publication Date Title
JP5797254B2 (ja) 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
US9812184B2 (en) Current induced spin-momentum transfer stack with dual insulating layers
EP2220651B1 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
US9449668B2 (en) Current induced spin-momentum transfer stack with dual insulating layers
US7307876B2 (en) High speed low power annular magnetic devices based on current induced spin-momentum transfer
CN106887247B (zh) 信息存储元件和存储装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150818

R150 Certificate of patent or registration of utility model

Ref document number: 5797254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees