CN110880349B - 逻辑器件及其逻辑控制方法 - Google Patents

Abstract

本发明提供一种逻辑器件，其包括：至少一个忆耦器，所述至少一个忆耦器的每一个包括中间层和位于所述中间层两侧的平行电极层，所述中间层由具有蝴蝶形非线性回滞曲线的磁电耦合介质材料构成；读取线圈，用于给所述至少一个忆耦器提供交流磁场；直流电源，用于给所述至少一个忆耦器施加电压；以及锁相放大器，用于读取所述至少一个忆耦器的磁电耦合电压。本发明的逻辑器件结构简单、存储密度高、写入和读取速度快、能耗低。

Description

逻辑器件及其逻辑控制方法

技术领域

本发明属于信息技术领域，尤其涉及基于磁电耦合效应的逻辑器件及其逻辑控制方法。

背景技术

随着信息技术的发展，对计算机的信息存储和处理能力都有了更高的要求，而随着半导体工艺已经逼近物理极限，摩尔定律已经逐渐失效。在这种情况下，人们急需开发新的具有信息存储和运算能力的器件。现代计算机普遍采用运算器和存储器分离的冯·诺依曼架构，这种架构的计算机在进行计算时需要将信息在运算器与存储器之间进行信息传输，而这成为限制系统性能的瓶颈(称为冯·诺依曼瓶颈)；同时，现代计算机采用的运算器和主存储器(如DRAM)都是易失性器件，不仅在断电后信息不能保存，并且具有较高的能耗。因此，为突破现有计算机的发展瓶颈，一种将运算器与存储器结合(logic in memory)的非冯·诺依曼架构被提出来，其中，发展具有存储性能的非易失性逻辑器件成为关键问题。包括阻变存储器、磁性隧道结、相变存储器等的各种非易失性存储器都被用来尝试发展非易失的逻辑功能。

近期，一种基于磁电耦合效应的非易失性存储器——忆耦器——被提出来，并且在单个忆耦器中可以实现非易失的两态和多态存储。忆耦器相对于其他非易失性存储器具有结构简单、存储密度高、写入和读取速度快、能耗低等优点。发展基于忆耦器的非易失性逻辑器件具有非常大的应用前景。

发明内容

因此，本发明的目的在于克服上述现有技术的缺陷，提供一种逻辑器件，其包括：

至少一个忆耦器，所述至少一个忆耦器的每一个包括中间层和位于所述中间层两侧的平行电极层，所述中间层由具有蝴蝶形非线性回滞曲线的磁电耦合介质材料构成；

读取线圈，用于给所述至少一个忆耦器提供交流磁场；

直流电源，用于给所述至少一个忆耦器施加电压；以及

锁相放大器，用于读取所述至少一个忆耦器的磁电耦合电压。

根据本发明的逻辑器件，优选地，所述至少一个忆耦器形成为忆耦器阵列。

根据本发明的逻辑器件，优选地，所述中间层为单相磁电耦合材料或者铁磁/铁电复合材料。

根据本发明的逻辑器件，优选地，所述单相磁电耦合材料为CaBaCo₄O₇、Ba_0.5Sr_1.5Co₂Fe₁₁AlO₂₂、Ba_0.5Sr_1.5Zn₂(Fe_0.92Al_0.08)₁₂O₂₂、BaFe_10.4Sc_1.6O₁₉、GaFeO₃或Tb₂(MoO₄)₃。

根据本发明的逻辑器件，优选地，所述铁磁/铁电复合材料的铁磁层为Tb_(1-x)Dy_xFe_2-y(0≤x≤1,y≤0.06)、SmFe₂、Tb(CoFe)₂、Tb(NiFe)₂、TbFe₃、Pr₂Co₁₇、Ni_1-xCo_x(0≤x≤1)、Ni_1-xFe_x(0≤x≤1)、Fe_1-xCo_x(0≤x≤1)、FeAl、FeCoV、FeGa、FeGaB、CoFeB、Fe₈₀B₁₅Si₅、Fe₆₆Co₁₂B₁₄Si₈、Fe₃O₄、CoFe₂O₄或NiFe₂O₄，以及所述铁磁/铁电复合材料的铁电层为(1-x)Pb(Mg_1/3Nb_2/3)O₃–xPbTiO₃(0≤x≤1)、(1-x)Pb(Zn_1/3Nb_2/3)O₃–xPbTiO₃(0≤x≤1)、Pb(Zr_1-xTi_x)O₃(0≤x≤1)、(Ba_1-xSr_x)TiO₃(0≤x≤1)、BiFeO₃、LiNbO₃、SrBi₂Ta₂O₉、Ba_xSr_1-xNb₁₀O₃₀(0≤x≤1)、Ba₂NaNb₅O₁₅、磷酸二氢钾(KDP)、聚偏氟乙烯(PVDF)、PMN-PT、聚三氟乙烯(PTrFE)、聚偏氟乙烯、聚三氟乙烯的二元共聚物、聚氨脂或奇数尼龙。

根据本发明的逻辑器件，优选地，所述忆耦器为FeGa/PMN-PT/FeGa三层异质结。

另一方面，本发明还提供了一种根据本发明的逻辑器件的逻辑控制方法，其包括：

将所述至少一个忆耦器的电极化方向和磁矩方向调整到确定的方向；

以所述电极化方向作为一个变量W，其中，所述电极化方向包括相反的第一电极化方向和第二电极化方向，所述变量W的第一状态表示第一电极化方向，所述变量W的第二状态表示第二电极化方向；

以所述至少一个忆耦器两端各自的电势分别作为变量A和B，所述变量A或所述变量B的第一状态表示电势V_th/2，其中，所述变量A或所述变量B的第二状态表示电势-V_th/2，V_th为所述至少一个忆耦器电极化方向翻转所需的电压；

以所述交流磁场的相角α和所述锁相放大器锁相的相角β的相位关系作为变量C，其中，所述变量C的第一状态表示α＝β，所述变量C的第二状态表示α＝β+π；

以变量W、变量A、变量B和变量C作为逻辑运算的输入量，进行逻辑控制。

根据本发明的逻辑控制方法，优选地，所述第一电极化方向向上，所述第二电极化方向向下。

根据本发明的逻辑控制方法，优选地，改变所述变量W、所述变量A、所述变量B和所述变量C中任意两个或多个的状态进行逻辑控制。

根据本发明的逻辑控制方法，优选地，所述变量W、所述变量A、所述变量B或所述变量C的第一状态和第二状态分别为0和1。

与现有技术相比，本发明的逻辑器件结构简单、存储密度高、写入和读取速度快、能耗低。

附图说明

以下参照附图对本发明实施例作进一步说明，其中：

图1为忆耦器的结构示意图；

图2示出根据本发明实施例的忆耦器的电极化和磁化方向；

图3的(a)示出根据本发明实施例的逻辑器件的示意性结构以及信息写入和读取方式；

图3的(b)和(c)分别示出当外界直流磁场固定(即磁矩M固定)，α和β同相位和反相位时，磁电耦合电压随外加磁场的变化关系；

图4的(a)示出一种逻辑状态的操作方法；

图4的(b)列出了图4的(a)所示的示例中四个变量(W、A、B和C)所代表的物理含义；

图4的(c)列出了16中逻辑运算所选择的作为输入值的变量；

图5示出了NOR操作的实现方法；

图6示出了Identity操作的实现方法；

图7示出了Transfer(p)操作的实现方法；以及

图8示出了Complement

操作的实现方法。

具体实施方式

为了使本发明的目的，技术方案及优点更加清楚明白，以下结合附图通过具体实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

非线性忆耦器(简称为忆耦器)是一类利用磁电耦合效应实现电荷与磁通直接转换的器件，可作为第四种基本电路元件。参见图1所示的忆耦器的结构示意图，忆耦器包括中间层和位于中间层两侧的平行电极层，中间层由具有蝴蝶形非线性回滞曲线的磁电耦合介质材料构成。

忆耦器的中间层可以为单相磁电耦合材料或者铁磁/铁电复合材料。单相磁电耦合材料例如CaBaCo₄O₇、Ba_0.5Sr_1.5Co₂Fe₁₁AlO₂₂、Ba_0.5Sr_1.5Zn₂(Fe_0.92Al_0.08)₁₂O₂₂、BaFe_10.4Sc_1.6O₁₉、GaFeO₃或Tb₂(MoO₄)₃。铁磁/铁电复合材料的铁磁层例如Tb_(1-x)Dy_xFe_2-y(0≤x≤1,y≤0.06)、SmFe₂、Tb(CoFe)₂、Tb(NiFe)₂、TbFe₃、Pr₂Co₁₇、Ni_1-xCo_x(0≤x≤1)、Ni_1-xFe_x(0≤x≤1)、Fe_1-xCo_x(0≤x≤1)、FeAl、FeCoV、FeGaB、CoFeB、Fe₈₀B₁₅Si₅、Fe₆₆Co₁₂B₁₄Si₈、Fe₃O₄、CoFe₂O₄或NiFe₂O₄，铁电层例如(1-x)Pb(Mg_1/3Nb_2/3)O₃–xPbTiO₃(0≤x≤1)、(1-x)Pb(Zn_{1/ 3}Nb_2/3)O₃–xPbTiO₃(0≤x≤1)、Pb(Zr_1-xTi_x)O₃(0≤x≤1)、(Ba_1-xSr_x)TiO₃(0≤x≤1)、BiFeO₃、LiNbO₃、SrBi₂Ta₂O₉、Ba_xSr_1-xNb₁₀O₃₀(0≤x≤1)、Ba₂NaNb₅O₁₅、磷酸二氢钾(KDP)、聚偏氟乙烯(PVDF)、聚三氟乙烯(PTrFE)、聚偏氟乙烯、聚三氟乙烯的二元共聚物、聚氨脂或奇数尼龙。

忆耦器的非线性响应行为(电荷-磁通

关系)表现出具有蝴蝶形状的非线性回滞行为，磁矩M随外加电场E(或电压V)的变化与之相对应，也表现出蝴蝶形状的非线性回滞曲线。在这种情况下，磁电耦合系数γ＝dM/dE，即M-E曲线的斜率，可以为正也可以为负，并且随着电压的变化在正负之间转换。因此，可以把正γ定义为数据0，负γ定义为数据1。在低电压时，γ为正(数据0)，当外加电压足够大时，磁电耦合系数从正转变为负(数据1)，此后，即使外加电压撤除，γ依然保持为负(数据1)，即具有非易失性。要重新写入数据0，只需施加一个反向的高电压，使得γ从负转变到正(数据0)，即使撤除电压后，γ依然保持为正(数据0)。因此，忆耦器可以用作信息存储器并且实现非易失性存储。

本发明在忆耦器的基础上设置相应的部件，实现了一种新型的逻辑器件。下面通过具体示例来介绍本发明的逻辑器件。

根据本发明的一个实施例，采用FeGa/PMN-PT/FeGa三层异质结，其中PMN-PT单晶衬底作为器件的铁电层，尺寸为5×1×0.2mm³，在PMN-PT上下两面分别采用磁控溅射方法溅射500nm厚的FeGa薄膜，两层FeGa薄膜作为器件的铁磁层。由于FeGa具有良好的导电性，因而也作为逻辑器件的电极。

首先将PMN-PT铁电体在4kV/cm的电场下预极化45分钟，并将整个忆耦器在面内方向施加3000Oe的直流磁场后再将直流磁场降至零，之后的操作都在零外加直流磁场中进行。至此忆耦器的电极化和磁化方向如图2所示。这一步的目的在于将忆耦器的电极化P的方向和磁矩M的方向调整到确定的方向，因为忆耦器的信号正负与电极化P和磁矩M有关，这一步将磁矩M的方向通过施加3000Oe直流磁场的方法固定在某一个方向，之后的操作只改变电极化P的方向，磁矩M不再变化。在这样的初始化的基础上，才能进行后续的逻辑控制。

本实施例的逻辑器件的示意性结构以及信息写入和读取方式如图3的(a)所示，逻辑器件包括忆耦器阵列、用于给忆耦器阵列提供交流磁场的读取线圈、给忆耦器阵列施加电压的直流电源以及用于读取磁电耦合电压的锁相放大器。本领域技术人员公知的是，电势之差称为电压，施加在样品上的电压除以样品厚度即为电场。因此，在本发明中出现的术语“电势”、“电压”和“电场”是等价的，都是通过直流电源来施加。通过读取线圈产生小的交流磁场，该交流磁场的相角为α，本领域技术人员公知的是，交流磁场的相角α和频率与读取线圈的交流电源的相角和频率一致，通过调节交流电源就可以改变交流磁场的相角α。将上述忆耦器阵列置于交流磁场中从而使得忆耦器两端产生交流信号，图3的(a)中示出忆耦器阵列并将阵列中的一个忆耦器进行示意性地放大示出。使用锁相放大器将忆耦器两端的磁电耦合电压读取出来，锁相放大器锁相的相角为β。信息的写入通过利用直流电源在忆耦器两端施加电压的方式来实现。忆耦器通过电写磁读的方式工作，即通过对忆耦器施加电压来改变P的方向，从而实现信息的写入；而信息的读取过程通过施加交流磁场来产生磁电耦合电压的方式来读取。

如图3的(b)和(c)所示，当外界直流磁场固定(即磁矩M固定)时，可以通过施加脉冲电场或者将α和β由同相位改为相差π来改变信号的正负，其中，H_dc表示外加直流磁场，V_ME表示磁电耦合电压。从图中可以看出，在零直流外加磁场下，磁电耦合电压值都比较大，因此在本发明中，在零外加直流磁场下完成信息的读取。如图3(b)所示，α和β在操作过程中保持同相位，当外界磁场为正时(磁矩M向右)，通过对样品施加电压使其电极化方向向上(圆形点线)，此时的磁电耦合电压为正值；当施加反向的电压后，器件的电极化方向向下(方形点线)，在器件磁矩不变(向右)的情况下磁电耦合电压的符号发生反号，变为负值。如图3(c)所示，α和β在操作过程中保持相差π相位，此时与图3(b)所示的情况完全相反。保持磁矩方向不变(向右)，当器件电极化方向向上时(圆形点线)，磁电耦合电压为负值；器件电极化方向向下时(方形点线)，磁电耦合电压为正值。因此可以通过改变忆耦器的电极化方向或者改变α和β的相位关系来改变忆耦器磁电耦合电压的正负，从而为本发明的逻辑操作提供了两个维度。

如图4的(a)示出根据本发明的一个实施例的逻辑状态的操作方法，该操作方法分为三步。第一步为初始化，初始化的状态被定义为变量W，忆耦器电极化P向上和向下分别对应W＝1和W＝0。第二步为写入过程，直流电源在忆耦器两端产生的电势被定义为变量A和B，A和B可以为V_th/2和-V_th/2，分别对应逻辑运算中的“1”和“0”，其中V_th为忆耦器电极化P的方向翻转所需的电压，本实施例中为80V；根据本发明的其他实施例，也可以A和B的V_th/2和-V_th/2分别对应逻辑运算中的“0”和“1”；交流磁场和锁相的相角分别为α和β，此处定义第四个变量C，C＝1和C＝0分别对应α＝β和α＝β+π；根据本发明其他实施例，也可以将C＝1和C＝0分别对应α＝β+π和α＝β。图4的(b)列出了本发明一个实施例的四个变量(W、A、B和C)所代表的物理含义。A和B表示忆耦器两端的电势，当A＝B，忆耦器两端的电势差为0，代表忆耦器没有受到外界电场作用；当A≠B时，忆耦器两端电势差不为0(为+80V或者-80V，对应电场强度为+4kV/cm或者-4kV/cm)，此时忆耦器受到电场作用，状态可能会改变。当进行某一逻辑操作时，以上述四个变量作为逻辑运算的输入量，优选地，选择上述四个变量中的两个作为逻辑运算的输入量，而另外两个为固定值。最终读取的磁电耦合电压则为逻辑运算的结果，根据本发明的一个实施例，当磁电耦合电压为正值时代表运算结果为“1”，当磁电耦合电压为负值时代表运算结果为“0”。图4的(c)列出了16种逻辑运算所选择的作为输入值的变量，其中，p和q分别表示任意状态的输入值，在该实施例中，可以为0，也可以为1，

和

表示输入值的互补值，在逻辑操作中即为取反操作。为逻辑运算中的基本操作。

为了帮助理解本发明，下面以逻辑NOR、Identity、Transfer(p)和Complement

为例做进一步的说明。

图5展示了NOR操作的实现方法。四个变量W、A、B、C分别被定义为p、0、q、0，p和q为逻辑运算的输入量。对于NOR来说，只有输入量都为“0”时，输出量才为“1”(如图5的(b)所示)。当p＝0,q＝0时，如图5的(c)所示，W＝0代表忆耦器的电极化P的方向向下，此时忆耦器的磁电耦合电压为负的最大，并且A＝B＝0(即忆耦器两端的电势都为-V_th/2)，但由于C＝0(即α＝β+π)，因此最终输出的磁电耦合电压为正的最大值。当p＝1,q＝0时，如图5的(d)所示，初始化后磁电耦合电压为正的最大值，并且A＝B＝0，但由于C＝0，因此最终输出的磁电耦合电压为负的最大值。当p＝0,q＝1时，如图5的(e)所示，初始化后磁电耦合电压为负的最大值，并且A＝0，B＝1，即施加到忆耦器两端的电势分别为-V_th/2和V_th/2，在该示例中，忆耦器中的电场为-4kV/cm，但由于C＝0，因此最终输出的磁电耦合电压为负的最大值。当p＝1,q＝1时，如图5的(f)所示，初始化后磁电耦合电压为正的最大值，并且A＝0，B＝1，因此施加到器件中的电场为-4kV/cm，但由于C＝0，因此最终输出的磁电耦合电压为负的最大值。至此，在器件中实现了NOR操作。

图6展示了Identity操作的实现方法。四个变量W、A、B、C分别被定义为p、q、q、p，p和q为逻辑运算的输入量。对于Identity来说，无论输入量为何值时，输出量始终为“1”(如图6的(b)所示)。当p＝0,q＝0时，如图6的(c)所示，W＝0代表忆耦器的电极化P的方向向下，此时忆耦器的磁电耦合电压为负的最大，并且A＝B＝0(即忆耦器两端的电势都为-V_th/2)，但由于C＝0(即α＝β+π)，因此最终输出的磁电耦合电压为正的最大值。当p＝1,q＝0时，如图6的(d)所示，初始化后磁电耦合电压为正的最大值，并且A＝B＝0，由于C＝1，因此最终输出的磁电耦合电压为正的最大值。当p＝0,q＝1时，如图6的(e)所示，初始化后磁电耦合电压为负的最大值，并且A＝B＝1，即施加到忆耦器两端的电势为0，但由于C＝0，因此最终输出的磁电耦合电压为正的最大值。当p＝1,q＝1时，如图6的(f)所示，初始化后磁电耦合电压为正的最大值，并且A＝B＝1，因此施加到器件中的电场0，但由于C＝1，因此最终输出的磁电耦合电压为正的最大值。至此，在器件中实现了Identity操作。

图7展示了Transfer(p)操作的实现方法。四个变量W、A、B、C分别被定义为q、0、1、p，p和q为逻辑运算的输入量。对于Transfer(p)来说，无论q取何值，输出量始终为p(如图7的(b)所示)。当p＝0,q＝0时，如图7的(c)所示，W＝0代表忆耦器的电极化P的方向向下，此时忆耦器的磁电耦合电压为负的最大，并且A＝0，B＝1，即施加到忆耦器两端的电势分别为-V_th/2和V_th/2，在该示例中，忆耦器中的电场为-4kV/cm，在施加-4kV/cm后，磁电耦合电压为正的最大，但由于C＝0(即α＝β+π)，因此最终输出的磁电耦合电压为负的最大值。当p＝1,q＝0时，如图7的(d)所示，初始化后磁电耦合电压为负的最大值，并且A＝0，B＝1，即施加到忆耦器两端的电势分别为-V_th/2和V_th/2，在该示例中，忆耦器中的电场为-4kV/cm，在施加-4kV/cm后，磁电耦合电压为正的最大，由于C＝1，因此最终输出的磁电耦合电压为正的最大值。当p＝0,q＝1时，如图7的(e)所示，初始化后磁电耦合电压为正的最大值，并且A＝0，B＝1，即施加到忆耦器两端的电势分别为-V_th/2和V_th/2，在该示例中，忆耦器中的电场为-4kV/cm，但由于C＝0，因此最终输出的磁电耦合电压为负的最大值。当p＝1,q＝1时，如图7的(f)所示，初始化后磁电耦合电压为正的最大值，并且A＝0，B＝1，因此施加到器件中的电场为-4kV/cm，由于C＝1，因此最终输出的磁电耦合电压为正的最大值。至此，在器件中实现了Transfer(p)操作。

图8展示了Complement

操作的实现方法。四个变量W、A、B、C分别被定义为q、1、0、p，p和q为逻辑运算的输入量。对于Complement来说，输出量与q无关，当p＝1时，输出量为0，当p＝0，输出量为1(如图8的(b)所示)。当p＝0,q＝0时，如图8的(c)所示，W＝0代表忆耦器的电极化P的方向向下，此时忆耦器的磁电耦合电压为负的最大，并且A＝1，B＝0，即施加到忆耦器两端的电势分别为V_th/2和-V_th/2，在该示例中，忆耦器中的电场为4kV/cm，在施加4kV/cm后，磁电耦合电压仍为负的最大，但由于C＝0(即α＝β+π)，因此最终输出的磁电耦合电压为正的最大值。当p＝1,q＝0时，如图8的(d)所示，初始化后磁电耦合电压为负的最大值，并且A＝1，B＝0，即施加到忆耦器两端的电势分别为V_th/2和-V_th/2，在该示例中，忆耦器中的电场为4kV/cm，在施加4kV/cm后，磁电耦合电压仍为负的最大，但由于C＝1，因此最终输出的磁电耦合电压为负的最大值。当p＝0,q＝1时，如图8的(e)所示，初始化后磁电耦合电压为正的最大值，并且A＝1，B＝0，即施加到忆耦器两端的电势分别为V_th/2和-V_th/2，在该示例中，忆耦器中的电场为4kV/cm，但由于C＝0，因此最终输出的磁电耦合电压为正的最大值。当p＝1,q＝1时，如图8的(f)所示，初始化后磁电耦合电压为正的最大值，并且A＝1，B＝0，因此施加到器件中的电场为4kV/cm，但由于C＝1，因此最终输出的磁电耦合电压为负的最大值。至此，在器件中实现了Complement

操作。

本领域技术人员能够理解，电极化方向并非必须向上和向下，只要两个电极化方向相反即可。另外，逻辑运算值也并非必须为0和1，本领域公知的能够表示不同状态的逻辑运算符都可以应用于本发明。

根据本发明的其他实施例，采用至少一个忆耦器进行信息的读写和逻辑运算。

虽然本发明已经通过优选实施例进行了描述，然而本发明并非局限于这里所描述的实施例，在不脱离本发明范围的情况下还包括所作出的各种改变以及变化。

Claims (9)

1.一种逻辑器件的逻辑控制方法，其中，所述逻辑器件包括：

至少一个忆耦器，所述至少一个忆耦器的每一个包括中间层和位于所述中间层两侧的平行电极层，所述中间层由具有蝴蝶形非线性回滞曲线的磁电耦合介质材料构成；

读取线圈，用于给所述至少一个忆耦器提供交流磁场；

直流电源，用于给所述至少一个忆耦器施加电压；和

锁相放大器，用于读取所述至少一个忆耦器的磁电耦合电压，

所述逻辑控制方法包括：

将所述至少一个忆耦器的电极化方向和磁矩方向调整到确定的方向；

以所述电极化方向作为一个变量W，其中，所述电极化方向包括相反的第一电极化方向和第二电极化方向，所述变量W的第一状态表示第一电极化方向，所述变量W的第二状态表示第二电极化方向；

以所述至少一个忆耦器两端各自的电势分别作为变量A和B，所述变量A或所述变量B的第一状态表示电势V_th/2，其中，所述变量A或所述变量B的第二状态表示电势-V_th/2，V_th为所述至少一个忆耦器电极化方向翻转所需的电压；

以所述交流磁场的相交α和所述锁相放大器锁相的相角β的相位关系作为变量C，其中，所述变量C的第一状态表示α＝β，所述变量C的第二状态表示α＝β+π；

以变量W、变量A、变量B和变量C作为逻辑运算的输入量，进行逻辑控制。

2.根据权利要求1所述的逻辑控制方法，其中，所述第一电极化方向向上，所述第二电极化方向向下。

3.根据权利要求1或2所述的逻辑控制方法，其中，改变所述变量W、所述变量A、所述变量B和所述变量C中任意两个或多个的状态进行逻辑控制。

4.根据权利要求1或2所述的逻辑控制方法，其中，所述变量W、所述变量A、所述变量B或所述变量C的第一状态和第二状态分别为0和1。

5.根据权利要求1所述的逻辑控制方法，其中，所述至少一个忆耦器形成为忆耦器阵列。

6.根据权利要求1或5所述的逻辑控制方法，其中，所述中间层为单相磁电耦合材料或者铁磁/铁电复合材料。

7.根据权利要求6所述的逻辑控制方法，其中，所述单相磁电耦合材料为CaBaCo₄O₇、Ba_0.5Sr_1.5Co₂Fe₁₁AlO₂₂、Ba_0.5Sr_1.5Zn₂(Fe_0.92Al_0.08)₁₂O₂₂、BaFe_10.4Sc_1.6O₁₉、GaFeO₃或Tb₂(MoO₄)₃。

8.根据权利要求6所述的逻辑控制方法，其中，所述铁磁/铁电复合材料的铁磁层为Tb_(1-x)Dy_xFe_2-y(0≤x≤1,y≤0.06)、SmFe₂、Tb(CoFe)₂、Tb(NiFe)₂、TbFe₃、Pr₂Co₁₇、Ni_1-xCo_x(0≤x≤1)、Ni_1-xFe_x(0≤x≤1)、Fe_1-xCo_x(0≤x≤1)、FeAl、FeCoV、FeGa、FeGaB、CoFeB、Fe₈₀B₁₅Si₅、Fe₆₆Co₁₂B₁₄Si₈、Fe₃O₄、CoFe₂O₄或NiFe₂O₄，以及所述铁磁/铁电复合材料的铁电层为(1-x)Pb(Mg_1/3Nb_2/3)O₃–xPbTiO₃(0≤x≤1)、(1-x)Pb(Zn_1/3Nb_2/3)O₃–xPbTiO₃(0≤x≤1)、Pb(Zr_1-xTi_x)O₃(0≤x≤1)、(Ba_1-xSr_x)TiO₃(0≤x≤1)、BiFeO₃、LiNbO₃、SrBi₂Ta₂O₉、Ba_xSr_{1- x}Nb₁₀O₃₀(0≤x≤1)、Ba₂NaNb₅O₁₅、磷酸二氢钾(KDP)、聚偏氟乙烯(PVDF)、PMN-PT、聚三氟乙烯(PTrFE)、聚偏氟乙烯、聚三氟乙烯的二元共聚物、聚氨脂或奇数尼龙。

9.根据权利要求8所述的逻辑控制方法，其中，所述忆耦器为FeGa/PMN-PT/FeGa三层异质结。

Images