CN1448946A - 磁性体逻辑元件及磁性体逻辑元件阵列 - Google Patents

磁性体逻辑元件及磁性体逻辑元件阵列 Download PDF

Info

Publication number
CN1448946A
CN1448946A CN03108383A CN03108383A CN1448946A CN 1448946 A CN1448946 A CN 1448946A CN 03108383 A CN03108383 A CN 03108383A CN 03108383 A CN03108383 A CN 03108383A CN 1448946 A CN1448946 A CN 1448946A
Authority
CN
China
Prior art keywords
mentioned
unit
magnetic
magnetization
soft magnetism
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03108383A
Other languages
English (en)
Other versions
CN100351946C (zh
Inventor
中村志保
羽根田茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27800574&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1448946(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1448946A publication Critical patent/CN1448946A/zh
Application granted granted Critical
Publication of CN100351946C publication Critical patent/CN100351946C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3263—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being symmetric, e.g. for dual spin valve, e.g. NiO/Co/Cu/Co/Cu/Co/NiO
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/16—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices
    • H03K19/168—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices using thin-film devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Hall/Mr Elements (AREA)

Abstract

提供一种小型、能进行逻辑处理的新的磁性体逻辑元件及将该元件阵列化了的磁性体逻辑元件阵列。该磁性体逻辑元件具有：至少两个以上的磁性层(HM、SM)；磁性层之间的中间单元；以及磁性层(SM)的磁化方向控制单元，将控制磁性层(SM)的磁化方向用的输入信号设为A、B两个以上，分别分配0、1，用输入信号A、B的组合，决定磁性层(SM)的磁化，将通过了中间单元的磁致电阻效应的大小作为输出信号C。

Description

磁性体逻辑元件及磁性体逻辑元件阵列
( 相关申请的交叉引用
本申请基于并要求以2001年3月29日递交的在先日本申请No.2002-097445为优先权，其全部内容在此引作参考。)
技术领域
本发明涉及磁性体逻辑元件及磁性体逻辑元件阵列，更详细地说，涉及电流直接驱动型的记录、以及可利用磁致电阻效应进行再生的磁性体逻辑元件及磁性体逻辑元件阵列。
背景技术
在由强磁性层/非磁性层/强磁性层构成的层叠结构中，在面内流过电流的情况下，会发现巨磁致电阻效应，自从这一发现以来，作为具有大的磁致电阻变化率的系统，开发了使电流沿着垂直于层叠结构的方向流过的CPP(Current Perpendicular to Plane)型磁致电阻效应元件、以及非磁性层由绝缘体构成的强磁性隧道磁致电阻效应元件。
另外，作为表示更大的磁致电阻效应的系统，发现了：带有两个针状镍(Ni)的“磁微小接点”、或者使两个磁铁矿接触的“磁微小接点”(N.Garcia，M.Munoz，and Y.-W.Zhao，Physical ReviewLetters，vol.82，p2923(1999))、或者使两个磁铁矿接触的磁微小接点(J.J.Versluijs，M.A.Bari and J.M.D.Coey，Physical ReviewLetters，vol.87，p26601-1(2001))。
这些磁致电阻效应元件不仅用作磁传感器或磁记录再生系统的再生元件，而且能进行作为非易失性固体磁存储器的展开。可是，这些现有的元件所具有的功能只不过是作为传感器或存储器等的单一功能。
与此不同，以硅(Si)器件为代表的半导体元件作为逻辑电路、存储元件等被广泛地应用。可是这些半导体电路元件在本质上由于电阻大、载流子浓度小，所以存在伴随集成化的功耗增大或者由缩小尺寸引起的误工作等问题。另外，在作为逻辑电路使用的情况下，即使进行一个逻辑处理，也需要多个晶体管等的组合等，更难以小型化。
利用磁致电阻效应的磁元件至今只具有作为传感器或存储器的单一功能。另一方面，至今的逻辑电路虽然用半导体形成，但为了今后的进一步小型化·集成化，存在缩小尺寸的问题、以及多个元件构成等课题。
发明内容
本发明就是鉴于这样的课题而完成的，其目的在于提供一种小型、能进行逻辑处理的新的磁性体逻辑元件及将该元件阵列化了的磁性体逻辑元件阵列。
为了达到上述目的，本发明的第一种磁性体逻辑元件的特征在于具有：
至少两个以上的磁性单元；
设置在上述两个以上的磁性单元之间的中间单元；以及
控制上述两个以上的磁性单元中的至少某一个的磁化方向的磁化方向控制单元，
设有控制上述磁性单元的磁化方向用的输入信号A及输入信号B，分别将“0”和“1”分配给它们，利用上述输入信号A和上述输入信号B的组合，决定上述磁性单元的磁化，将通过了上述中间单元的磁致电阻效应的大小作为输出信号C。
另外，本发明的第二种磁性体逻辑元件的特征在于具有：
包括磁化方向被固定在第一方向的第一强磁性体的第一硬磁性单元；
包括磁化方向被固定在第二方向的第二强磁性体的第二硬磁性单元；
设置在上述第一及第二硬磁性单元之间的中间单元；
设置在上述第一硬磁性单元和上述中间单元之间、有第三强磁性体的第一软磁性单元；
设置在上述第二硬磁性单元和上述中间单元之间、有第四强磁性体的第二软磁性单元；
设置在上述第一硬磁性单元和上述第一软磁性单元之间的第一磁区分断单元；以及
设置在上述第二硬磁性单元和上述第二软磁性单元之间的第二磁区分断单元，
对应于第一逻辑输入信号，使写入电流流过上述第一硬磁性单元和上述第一软磁性单元之间，从而使上述第三强磁性体的磁化朝向与上述第一方向大致平行或大致反平行的方向，
对应于第二逻辑输入信号，使写入电流流过上述第二硬磁性单元和上述第二软磁性单元之间，从而使上述第四强磁性体的磁化朝向与上述第二方向大致平行或大致反平行的方向，
通过使读出电流流过上述第一软磁性单元和上述第二软磁性单元之间，能检测基于上述第三强磁性体和上述第四强磁性体的磁化方向的相对关系的逻辑输出。
另外，本发明的第三种磁性体逻辑元件的特征在于具有：
包括磁化方向被固定在第一方向的第一强磁性体的第一硬磁性单元；
包括磁化方向被固定在第二方向的第二强磁性体的第二硬磁性单元；
设置在上述第一及第二硬磁性单元之间的中间单元；
设置在上述第一硬磁性单元和上述中间单元之间、有第三强磁性体的第一软磁性单元；
设置在上述第二硬磁性单元和上述中间单元之间、有第四强磁性体的第二软磁性单元；
设置在上述第一硬磁性单元和上述第一软磁性单元之间的第一磁区分断单元；以及
设置在上述第二硬磁性单元和上述第二软磁性单元之间的第二磁区分断单元，
对应于第一逻辑输入信号，使写入电流流过上述第一硬磁性单元和上述第一软磁性单元之间，从而使上述第三强磁性体的磁化朝向与上述第一方向大致平行或大致反平行的方向，
对应于第二逻辑输入信号，使写入电流流过上述第一硬磁性单元和上述第一软磁性单元之间，从而使上述第三强磁性体的磁化朝向与上述第一方向大致平行或大致反平行的方向，
通过使读出电流流过上述第一软磁性单元和上述第二软磁性单元之间，能检测基于上述第三强磁性体和上述第四强磁性体的磁化方向的相对关系的逻辑输出。
另外，本发明的第四种磁性体逻辑元件的特征在于具有：
包括磁化方向被固定在第一方向的第一强磁性体的第一硬磁性单元；
包括磁化方向被固定在第二方向的第二强磁性体的第二硬磁性单元；
设置在上述第一及第二硬磁性单元之间、包括第三强磁性体的软磁性单元；
设置在上述第一硬磁性单元和上述软磁性单元之间的磁区分断单元；以及
设置在上述第二硬磁性单元和上述软磁性单元之间的中间单元，
对应于第一逻辑输入信号，使写入电流流过上述第一硬磁性单元和上述软磁性单元之间，从而使上述第三强磁性体的磁化朝向与上述第一方向大致平行或大致反平行的方向，
对应于第二逻辑输入信号，使写入电流流过上述第一硬磁性单元和上述软磁性单元之间，从而使上述第三强磁性体的磁化朝向与上述第一方向大致平行或大致反平行的方向，
通过使读出电流流过上述软磁性单元和上述第二硬磁性单元之间，能检测基于上述第二强磁性体和上述第三强磁性体的磁化方向的相对关系的逻辑输出。
另外，本发明的第五种磁性体逻辑元件的特征在于具有：
包括磁化方向被固定在第一方向的第一强磁性体的第一硬磁性单元；
包磁化方向被固定在第二方向的第二强磁性体的第二硬磁性单元；
设置在上述第一及第二硬磁性单元之间、包括第三强磁性体的软磁性单元；
设置在上述第一硬磁性单元和上述软磁性单元之间的磁区分断单元；以及
设置在上述第二硬磁性单元和上述软磁性单元之间的中间单元，
将对应于第一逻辑输入信号的第一电压加在上述第一硬磁性单元和上述软磁性单元两者中的任意一者上，将对应于第二逻辑输入信号的第二电压加在上述第一硬磁性单元和上述软磁性单元两者中的另一者上，利用对应于上述第一及第二电压的大小关系流过上述第一硬磁性单元和上述软磁性单元之间的写入电流，使上述第三强磁性体的磁化朝向与上述第一方向大致平行或大致反平行的方向，
通过使读出电流流过上述第二硬磁性单元和上述软磁性单元之间，能检测基于上述第三强磁性体的磁化方向相对于上述第二方向的相对关系的逻辑输出。
另外，本发明的第六种磁性体逻辑元件的特征在于具有：
包括磁化方向被固定在第一方向的第一强磁性体的硬磁性单元；
包括第二强磁性体的软磁性单元；
设置在上述硬磁性单元和上述软磁性单元之间的中间单元；
沿第一方向延伸的第一写入布线；以及
沿着与上述第一方向交叉的方向延伸的第二写入布线，
使对应于第一逻辑输入信号的第一写入电流沿着上述第一写入布线流过，使对应于第二逻辑输入信号的第二写入电流沿着上述第二写入布线流过，利用由上述第一及第二写入电流形成的合成磁场，使上述第二强磁性体的磁化朝向与上述第一方向大致平行或大致反平行的方向，
通过使读出电流流过上述硬磁性单元和上述软磁性单元之间，能检测基于上述第二强磁性体的磁化方向相对于上述第一方向的相对关系的逻辑输出。
另一方面，本发明的磁性体逻辑元件阵列的特征在于具有：
上述任意的多个磁性体逻辑元件；以及
选择该磁性体逻辑元件中的任意一个，使逻辑输入信号或读出电流流过的装置。
如上所述，如果采用本发明，则能提供小型、具有运算处理功能的磁性体逻辑元件及其阵列，电路的小型化及高密度集成化成为可能，工业上的优点极多。
附图说明
图1是示意地表示本发明的第一磁性体逻辑元件的工作的模式图。
图2是示意地表示本发明的第二磁性体逻辑元件的工作的模式图。
图3是示意地表示本发明的第三磁性体逻辑元件的工作的模式图。
图4是示意地表示本发明的第四磁性体逻辑元件的工作的模式图。
图5是举例示出本发明的第一实施形态的磁性体逻辑元件的主要部分剖面结构的模式图。
图6是说明由旋转极化电流进行的磁化方向的控制用的示意图。
图7是说明本发明的磁性体逻辑元件的信息读出工作的模式图。
图8是表示第一实施形态的磁性体逻辑元件的变形例的模式剖面图。
图9是表示第一实施形态的磁性体逻辑元件的又一个变形例的模式剖面图。
图10是说明用第一实施形态的磁性体逻辑元件进行“异”EOR时的工作的图。
图11是表示使信号B的输入反转时的软磁性体SM1、SM2的磁化方向配置关系的图。
图12是表示用第一实施形态的磁性体逻辑元件进行逻辑积(AND)和逻辑积的否定(NAND)处理的具体例的说明图。
图13是表示用第一实施形态的磁性体逻辑元件进行逻辑和(OR)及其否定(NOR)处理的具体例的说明图。
图14是表示第一实施形态的变形例的磁性体逻辑元件的结构的模式图。
图15是举例示出本发明的第二实施形态的磁性体逻辑元件的主要部分剖面结构的模式图。
图16是表示第二实施形态的磁性体逻辑元件的又一个变形例的模式剖面图。
图17是说明第二实施形态的磁性体逻辑元件的逻辑处理的示意图。
图18是表示作为EOR的使用方法的一例的示意图。
图19表示进行NEOR的具体例。
图20是表示第二实施形态的变形例的磁性体逻辑元件的结构的模式剖面图。
图21是表示第二实施形态的又一个变形例的磁性体逻辑元件的结构的模式图。即，该图(a)是其平面图，该图(b)是其正视图。
图22是举例示出本发明的第三实施形态的磁性体逻辑元件的模式图。
图23是汇总了NAND、AND、OR、NOR各自的输入形态和输出信号的表。
图24是表示两个单元的组合的示意图。
图25是表示双隧道结的元件CL的模式图。
图26是表示利用使用位线BL和字线WL的电流磁场进行信号输入的模式图。
图27是表示用第一实施例实现NAND的曲线图。
图28是表示本发明的第四实施例的固体磁元件的制造方法的工序图。
具体实施方式
以下，参照附图说明本发明的实施形态。
图1是示意地表示本发明的第一磁性体逻辑元件的工作的模式图。
即该磁性体逻辑元件具有：两个磁性层(FM1、FM2)；设置在这些磁性层之间的中间单元(SP)；以及控制这些磁性层中的至少某一个的磁化方向的磁化方向控制单元(MC)。而且，其特征在于：设有控制磁性层FM1的磁化方向用的输入信号A及输入信号B，将“0”和“1”分别分配给它们，利用输入信号A和输入信号B的组合，决定磁性层(FM1、FM2)的磁化，将通过中间单元SP的磁致电阻效应的大小作为输出信号C。
图2是示意地说明本发明的第二磁性体逻辑元件的工作的模式图。
即该磁性体逻辑元件也具有：包括磁化方向被固定在第一方向的第一强磁性体的第一硬磁性单元(HM1)；以及包括磁化方向被固定在第二方向的第二强磁性体的第二硬磁性单元(HM2)。另外，还具有：设置在这些硬磁性单元之间的中间单元(SP)；设置在第一硬磁性单元(HM1)和中间单元(SP)之间、有第三强磁性体的第一软磁性单元(SM1)；以及设置在第二硬磁性单元(HM2)和中间单元(SP)之间、有第四强磁性体的第二软磁性单元(SM2)。另外，还具有：设置在第一硬磁性单元(HM1)和第一软磁性单元(SM1)之间的第一磁区分断单元(NM1)；以及设置在第二硬磁性单元(HM2)和第二软磁性单元(SM2)之间的第二磁区分断单元(NM2)。
而且，对应于第一逻辑输入信号A，使写入电流流过第一硬磁性单元(HM1)和第一软磁性单元(SM1)之间，从而使第三强磁性体的磁化朝向与第一方向大致平行或大致反平行的方向。另外，对应于第二逻辑输入信号B，使写入电流流过第二硬磁性单元(HM2)和第二软磁性单元(SM2)之间，从而使第四强磁性体的磁化朝向与第二方向大致平行或大致反平行的方向。
另一方面，特征在于：通过使读出电流流过第一软磁性单元(SM1)和第二软磁性单元(SM2)之间，能进行基于第三强磁性体和第四强磁性体的磁化方向的相对关系的逻辑输出。
其次，图3是示意地说明本发明的第三磁性体逻辑元件的工作的模式图。
即该磁性体逻辑元件具有：包括磁化方向被固定在第一方向的第一强磁性体的第一硬磁性单元(HM1)；以及包括磁化方向被固定在第二方向的第二强磁性体的第二硬磁性单元(HM2)。另外，还具有：设置在这些硬磁性单元之间的中间单元(SP)；设置在第一硬磁性单元(HM1)和中间单元(SP)之间、有第三强磁性体的第一软磁性单元(SM1)；以及设置在第二硬磁性单元(HM2)和中间单元(SP)之间、有第四强磁性体的第二软磁性单元(SM2)。另外，还具有：设置在第一硬磁性单元(HM1)和第一软磁性单元(SM1)之间的第一磁区分断单元(NM1)；以及设置在第二硬磁性单元(HM2)和第二软磁性单元(SM2)之间的第二磁区分断单元(NM2)。
而且，对应于第一逻辑输入信号A，使写入电流流过第一硬磁性单元(HM1)和第一软磁性单元(SM1)之间，从而使第三强磁性体的磁化朝向与第一方向大致平行或大致反平行的方向。另外，对应于第二逻辑输入信号B，使写入电流仍然流过第一硬磁性单元(HM1)和第一软磁性单元(SM1)之间，从而使第三强磁性体的磁化朝向与第一方向大致平行或大致反平行的方向。
另一方面，特征在于：通过使读出电流流过第一软磁性单元(SM1)和第二软磁性单元(SM2)之间，能进行基于第三强磁性体和第四强磁性体的磁化方向的相对关系的逻辑输出。
其次，图4是示意地说明本发明的第四磁性体逻辑元件的工作的模式图。
即该磁性体逻辑元件具有：包括磁化方向被固定在第一方向的第一强磁性体的第一硬磁性单元(HM1)；包括磁化方向被固定在第二方向的第二强磁性体的第二硬磁性单元(HM2)；设置在第一及第二硬磁性单元之间、包括第三强磁性体的软磁性单元；设置在第一硬磁性单元(HM1)和软磁性单元(SM1)之间的磁区分断单元(NM1)；以及设置在第二硬磁性单元(HM2)和软磁性单元(SM1)之间的中间单元(SP)。
而且，对应于第一逻辑输入信号A，使写入电流流过第一硬磁性单元(HM1)和软磁性单元(SM1)之间，从而使第三强磁性体的磁化朝向与第一方向大致平行或大致反平行的方向。
另外，对应于第二逻辑输入信号，使写入电流流过第一硬磁性单元(HM1)和软磁性单元(SM1)之间，从而使第三强磁性体的磁化朝向与第一方向大致平行或大致反平行的方向。
而且，特征在于：通过使读出电流流过软磁性单元(SM1)和第二硬磁性单元(HM2)之间，能进行基于第二强磁性体和第三强磁性体的磁化方向的相对关系的逻辑输出。
下面，举例说明更具体的元件结构。
(第一实施形态)
图5是举例示出本发明的第一实施形态的磁性体逻辑元件的主要部分剖面结构的模式图。
即，本实施形态的磁性体逻辑元件有与设置在其中央的中间单元SP相邻的两个软磁性单元SM1、SM2，另外在其外侧，分别使磁区分断单元NM1和NM2介于中间，还有硬磁性单元HM1和HM2。另外，将电极E1～E4分别设置在硬磁性单元HM1、HM2、以及软磁性单元SM1、SM2中。
这里，所谓“软磁性单元”是指磁化被固定的呈能写入的自由状态的磁性单元而言。另外，所谓“硬磁性单元”是指由顽磁力大的材料构成的磁性单元、或磁化被固定的磁性单元而言。因此，可能有时软磁性单元和硬磁性单元的材质相同。
这里，输入信号A和B适合输入电极E1～E4中。即，通过将输入信号输入电极E1和电极E2，来控制软磁性单元SM1的磁化M2的方向，通过将输入信号输入电极E3和电极E4，来控制软磁性单元SM2的磁化M3的方向。
在上述的任意一种情况下，都能利用旋转极化的电子电流，控制软磁性单元SM1、SM2的磁化方向。
图6是说明由旋转极化电流进行的磁化方向的控制用的示意图。
即，首先如该图(a)所示，如果使电子电流从硬磁性单元HM1(或HM2)流向软磁性单元SM1(或SM2)，则能对软磁性单元SM1(SM2)进行与硬磁性单元HM1(HM2)的磁化M1(M4)相同方向的写入。就是说，在使电流沿该方向流的情况下，电子的旋转首先在硬磁性单元HM1(HM2)中，对应于其磁化M1(M4)的方向被极化。然后，这样被旋转极化了的电子流入软磁性单元SM1(SM2)中，将其磁化M2(M3)反转成与硬磁性单元HM1(HM2)的磁化M1(M4)相同的方向。
与此不同，如图6(b)所示，如果使电子电流从软磁性单元SM1(或SM2)流向硬磁性单元HM1(或HM2)，则能沿与其相反的方向写入。即与硬磁性单元HM1(HM2)的磁化M1(M4)对应的旋转电子容易通过硬磁性单元HM1(HM2)，与磁化M1(M4)相反方向的旋转电子在磁区分断单元NM1(NM2)和硬磁性单元HM1(HM2)的界面上，以高概率被反射。然后，这样被反射的旋转极化电子返回软磁性单元SM1(SM2)，从而使软磁性单元SM1(SM2)的磁化M2(M3)沿着与硬磁性单元HM1(HM2)的磁化M1(M4)相反的方向反转。
这样的“电流直接驱动型磁化反转”例如在J.C.Slonczewski，J.Magn.Magn.Mater.159，L1(1996).E.B.Myers，et al.，Science285，867(1999).J.A.Katine，et al.，Phys.Rev.Lett.14，3149(2000).F.J.Albert，et al.，Appl.Phy.Lett，77，3809(2000).J.-E.Wegrowe，et al.，Europhs.Lett.，45，626(1999).J.Z.Sun，J.Magn.Magn.Mater.202，157(1999).等中公开了。
即，该现象是通过硬磁性单元HM1(HM2)时，由于流过旋转极化的电流而发生的旋转极化电子的角动量被传递给软磁性单元的角动量，从而进行磁化反转。
这样，在本发明中，利用由旋转极化电流产生的电流直接驱动型的极化反转机构，能将规定的极化写入软磁性单元SM1、SM2中。就是说，能对软记录层更直接地进行作用。因此，与利用泄漏电流磁场使记录层进行磁化反转的现有的记录元件相比，能减少记录时的磁化反转所必要的电流。
另一方面，在图5所示的磁性体逻辑元件中，例如，通过读入电极E2和电极E3之间的磁致电阻，能进行信息的读出、即逻辑信号的输出。
图7是说明本实施形态的磁性体逻辑元件的信息读出工作的模式图。
即，如该图(a)所示，在软磁性单元SM1的磁化M2和软磁性单元SM2的磁化M3平行的情况下，使读出电流沿该图中用箭头表示的方向(或者也可以是与其相反的方向)流，获得的电阻小。
另一方面，如图7(b)所示，在软磁性单元SM1的磁化M2和软磁性单元SM2的磁化M3反平行的情况下，电阻增大。因此，对应于这些电阻输出，通过分配“0”电平和“1”电平，能进行双值信息的读出。例如，能将电阻小的状态设为“0”，将电阻大的状态设为“1”。或者，也可以相反地分配。
如果这样处理，则如后面所述，利用分别输入电极E1和E2中的信号的组合，能进行各种逻辑处理。
在本发明中，利用这样的磁致电阻效应，能以高灵敏度读出对应于软磁性单元SM1、SM2的磁化方向的双值信息。另外，如后面所述，通过在中间单元SP的材料和结构上适当地下工夫，能将流过读出电流的再生单元的电阻提高到最佳电平。其结果，特别是在将元件阵列化了的情况下元件选择容易了，能实现使该磁性体逻辑元件集成化的存储元件或逻辑电路等。
另外，在本发明中作为所设置的磁区分断单元NM1及NM2，能用电阻小的材料，所以为了检测软磁性单元SM1和SM2之间的磁致电阻效应，也可以使读出电流在电极E1和电极E4之间流动。
作为硬磁性单元HM1、HM2和软磁性单元SM1、SM2的材料，能分别使用：铁(Fe)、钴(Co)、镍(Ni)、或者含有从由铁(Fe)、钴(Co)、镍(Ni)、锰(Mn)及铬(Cr)构成的群中选择的至少一种元素的合金、称为“坡莫合金”的镍铁(NiFe)系列合金、或钴铌锆(CoNbZr)系列合金、铁钛碳(FeTaC)系列合金、钴钛锆(CoTaZr)系列合金、铁铝硅(FeAlSi)系列合金、铁硼(FeB)系列合金、钴铁硼(CoFeB)系列合金等软磁性材料、惠斯勒磁性合金、磁性半导体、或半金属磁性体氧化物(或氮化物)等。
作为磁性半导体，例如能使用由铁(Fe)、钴(Co)、镍(Ni)、铬(Cr)、锰(Mn)中的任意一种以上的磁性元素和化合物半导体或氧化物半导体构成的磁性半导体。作为这样的材料，具体地能举出：(Ga、Cr)N、(Ga、Mn)N、MnAs、CrAs、(Ga、Cr)As、ZnO：Fe、(Mg、Fe)O等。
另外，作为半金属磁性体氧化物(或氮化物)，例如能举出CrO2、Fe3O4、La1-xSrxMnO3等。
即，从这些材料中适当地选择具有与用途相对应的磁特性的材料使用即可。
另一方面，作为磁性单元也可以是由连续的磁性体构成的膜，或者，也能使用由非磁性体构成的基体中形成或析出了磁性体微粒的结构的膜。
另外，特别是关于软磁性单元SM1、SM2，最好呈如下构成的两层结构或三层结构：由钴(Co)或钴铁(CoFe)合金构成的第一层、以及由镍铁(NiFe)或镍铁钴(NiFeCo)构成的坡莫合金或由镍(Ni)构成的第二层这样的两层结构，或者，由钴(Co)或钴铁(CoFe)合金构成的第一层、由镍铁(NiFe)或镍铁钴(NiFeCo)构成的坡莫合金或由镍(Ni)构成的第二层、以及由钴(Co)或钴铁(CoFe)合金构成的第三层这样的三层结构。
在由这些多层结构构成的磁性单元的情况下，外侧的钴(Co)或钴铁(CoFe)合金的厚度最好在0.2nm以上3nm以下的范围内。
另外，作为软磁性单元SM1、SM2，由层间交替结合的(坡莫合金、CoFe等磁性膜)/(铜(Cu)、钌(Ru)等非磁性膜(厚度在0.2nm以上3nm以下))/(坡莫合金、CoFe等的磁性膜)构成的三层膜由于能使开关电流或开关磁场小，所以也是有效的。
为了使硬磁性单元HM1、HM2的磁化M1、M2固定化，如果在这些硬磁性单元HM1、HM2的外侧设置反强磁性单元(图中未示出)，并施加交替偏压，或者层叠钌(Ru)或铜(Cu)等磁区分断单元、强磁性单元和反强磁性单元，并施加交替偏压，则能控制磁化方向及输出磁致电阻效应大的信号，所以是有利的。作为这种用途的反强磁性材料，最好使用铁锰(FeMn)、铂锰(PtMn)、钯锰(PdMn)、钯铂锰(PdPtMn)等。
另外，图5中虽然示出了剖面结构，但各个磁性单元的平面形状最好呈长方形或纵向长(横向长)的六边形等。即，纵横比为1∶1.1～1∶5左右，其形状最好具有单轴性的磁各向异性。另外各磁性层的尺寸最好使纵向的一边在5nm以上1000nm以下的范围内。
另一方面，作为中间单元SP的材料，最好采用包含从由铝(Al)、钛(Ti)、钽(Ta)、钴(Co)、镍(Ni)、硅(Si)及铁(Fe)构成的群中选择的至少一种元素的氧化物或氮化物、氟化物构成的绝缘体。
磁区分断单元NM1、NM2具有将软磁性单元SM和硬磁性单元HM的磁区分断的作用、以及作为旋转极化电子的通路的作用。其结构这样形成：由①Cu、Ag、Au等非磁性贵金属元素中的一种、或包含从该群中选择的至少一种元素的金属，或者②与软磁性单元SM或硬磁性单元HM相同的磁性体构成元素构成，可是设有包含晶体缺陷等晶体变质的部分或表面凹凸，以捕获磁壁。通过照射电子射线或照射离子，能作成上述的晶体缺陷。另外，在细线上形成缩颈等，能作成表面凹凸。
这里，硬磁性单元的厚度最好在0.6nm～100nm的范围内，软磁性单元的厚度最好在0.2nm～50nm的范围内。另外，磁区分断单元的厚度最好在0.2nm～100nm的范围内。另外，中间单元的厚度最好在0.2nm～10nm的范围内。
另外，从元件的制作的观点看，磁性单元HM、SM和中间单元SP最好呈薄膜形态或细线形态。
图8是表示本实施形态的磁性体逻辑元件的变形例的模式剖面图。在该图中，与图1至图7中的上述的元件相同的要素标以相同的标记，详细说明从略。
这些变形例都在其中间单元SP上设有“触点”、即接触面积在100nm2以下的磁性微小接点P。软磁性单元SM1或硬磁性单元HM2的一部分延伸而形成该磁性微小接点P，在中间单元SP中其周围用绝缘体覆盖着。
而且，该磁性微小接点P也可以有如图8(a)所示的锥状的断面。另外，如该图(c)及(d)所示，也可以设有多个磁性微小接点P。
如果将这样的磁性微小接点P的尺寸微细化，则通过施加磁场能减少电阻。呈现这样的电阻减少的尺寸虽然由微小接点P的断面形状决定，但如果采用本发明者的研究结果，则判明了如果使微小接点P的最大幅度为大约20nm以下，就能显著地减小电阻。这时，会发生磁致电阻变化率达20％以上大的磁致电阻效应。但是，在微小接点P的断面形状呈极端扁平等情况下，其最大幅度即使超过20nm，有时也会发生由于施加磁场而引起的电阻减少。有这样的微小接点P的磁性体逻辑元件也包括在本发明的范围内。
即，通过设置这样的磁性微小接点P，能提高在软磁性单元SM1和SM2之间获得的磁致电阻效应，能以极高的灵敏度读出软磁性单元SM1和SM2的磁化方向M2及M4的相对关系。
另外，在设有这样的磁性微小接点P的情况下，在中间单元SP中，由绝缘性的材料形成微小接点P周围的材料，另外，中间单元SP的厚度也可以加厚到0.2nm～1000nm左右的范围。
图9是表示本实施形态的磁性体逻辑元件的又一个变形例的模式剖面图。在该图中，与图1至图8中的上述的元件相同的要素标以相同的标记，详细说明从略。
在本变形例中，虽然在中间单元SP的上下分别层叠软磁性单元SM1及SM2，但在图5中，设置在其外侧的磁区分断单元NM1及NM2、以及设置在其外侧的硬磁性单元HM1及HM2分别沿面内方向相邻。就是说，磁区分断单元NM1及NM2、以及硬磁性单元HM1及HM2相对于软磁性单元SM1及SM2，不是沿厚度方向层叠，而是沿面内方向相邻地设置。
即使按照这样的配置关系排列磁性体逻辑元件的各层，也同样能进行用图6说明的利用旋转极化电流进行的输入工作、以及用图7说明的利用磁致电阻效应进行的输出工作。
另外，在该变形例的情况下，软磁性单元的平面形状也可以将纵横比提高到1∶1.1～1∶20左右的范围。
另外这里，中间单元SP也可以作为单一的绝缘层形成，但如图8中的例子所示，通过设置磁性微小接点P，能同样获得用图8说明的作用和效果。
其次，以上参照图图1至图9说明的本实施形态的磁性体逻辑元件能作为进行各种逻辑运算的逻辑元件用。
图10是说明用本实施形态的磁性体逻辑元件进行“异”EOR时的工作的图。这里，如该图(a)中的例所示，将对应于信号B的规定电压输入电极E1中，将对应于信号A的规定电压输入电极E4中。但是，信号A和信号B也可以相反，输入的电极也可以用电极E2或电极E3代替电极E1和电极E4。
在如图10所示进行信号输入的情况下，电极E2和电极E3设定为某电位，例如0伏。而且，在信号A或信号B为“0”时，将对应于它的负的规定电压分别加在电极E1、E4上，在信号A或信号B为“1”时，将对应于它的正的规定电压分别加在电极E1、E4上。
这样设定该“规定电压”：施加了该电压时流过的电流值达到使软磁性单元SM1、SM2的磁化转换启动所必要的临界电流Ic以上的电流。就是说，将能供给使软磁性单元SM1、SM2的磁化反转所必要的旋转极化电流的电压作为“规定电压”。
如果这样做，则在信号A为“0”时，软磁性单元SM1的磁化M2与硬磁性单元HM1的磁化M1方向相同即向右，在信号A为“1”时，与其方向相反即向左。
同样，在信号B为“0”时，软磁性单元SM2的磁化M3向右，为“1”时向左。
来自该磁性体逻辑元件的输出信号由软磁性单元SM1的磁化M2的方向和软磁性单元SM2的磁化M3的方向的相对关系决定。图10(b)是表示根据输入信号的组合获得的软磁性单元SM1及SM2的磁化排列关系的表。即，在该图中，各栏上侧的箭头表示软磁性单元SM1的磁化M2的方向，下侧的箭头表示软磁性单元SM2的磁化M3的方向。
图10(c)表示对应于该磁化排列关系，由磁致电阻效应获得的输出信号。
即，分别对双值输入信号A及B的组合获得的输出信号是“异”，可知利用该磁性体逻辑元件能进行“异”EOR处理。
另外，本实施形态的磁性体逻辑元件，通过电极的照样处理，将信号A和信号B的输入作为使其中的某一个反转即否定输入，也能获得否定“异”(NEOR)。
图11(a)是表示使信号B的输入反转时软磁性体SM1、SM2的磁化配置关系的图。即，在本具体例的情况下，信号B为“0”时，将与其对应的正的规定电压加在电极E1上，信号B为“1”时，将与其对应的负的规定电压加在电极E1上。
图11(b)是表示从该磁化配置关系，利用磁致电阻效应获得的输出信号的图。从该结果可知，如该图(b)所示，可知能进行否定“异”(NEOR)。
图12是表示用本实施形态的磁性体逻辑元件进行逻辑积(AND)和逻辑积的否定(NAND)处理的具体例的说明图。这里，信号A和信号B分别输入电极E2和电极E1中，但这时，只使信号A反转(即否定)后输入。另外，预先用电极E3和电极E4使规定方向、规定大小的电流流过，对软磁性单元SM2的磁化方向进行逻辑选择，以便在AND和NAND的情况下分别向右和向左。如果这样做，则根据磁化配置的关系，在图12(a)中实现AND，在图12(b)中实现NAND。
图13是表示用本实施形态的磁性体逻辑元件进行逻辑和(OR)及其否定(NOR)处理的具体例的说明图。这里，信号A和信号B分别输入电极E2和电极E1中，但这时，只使信号B反转(即否定)后输入。另外，预先用电极E3和电极E4使规定方向、规定大小的电流流过，对软磁性单元SM2的磁化方向进行程序设计，以便在NOR和OR的情况下分别向右和向左。如果这样做，则根据磁化配置的关系，在图13(a)中实现NOR，在图13(b)中实现OR。
图14是表示本实施形态的变形例的磁性体逻辑元件的结构的模式图。即，该图(a)是其平面图，该图(b)是其正视图。
在本变形例中，将中间单元SP夹在中间，交叉设置两个细线状的结构。在下侧的细线状的结构中依次排列：硬磁性单元HM1、磁区分断单元NM1、软磁性单元SM1、磁区分断单元NM3、硬磁性单元HM3。
在中间单元SP的上侧的细线状的结构中，依次排列：硬磁性单元HM2、磁区分断单元NM2、软磁性单元SM2、磁区分断单元NM4、硬磁性单元HM4。下侧的软磁性单元SM1和上侧的软磁性单元SM2通过中间单元SP层叠。
中间单元SP的大小有必要与软磁性单元SM1和硬磁性单元HM2的重叠部分相同或更大。因此，中间单元SP可以将软磁性单元SM1全部覆盖，还可以覆盖到磁区分断单元NM为止。电极E1和E2能连接即可。
硬磁性单元HM3的磁化方向最好与硬磁性单元HM1反平行。利用磁区分断单元，能使硬磁性单元HM1和软磁性单元SM1、或软磁性单元SM1和硬磁性单元HM3的磁化方向分别反平行。
对该磁性体逻辑元件来说，使用电极E1和E2，如果使电子从E1流向E2，则软磁性单元SM1的磁化朝向与硬磁性单元HM1相同的方向，反之如果使电子从E2流向E1，则软磁性单元SM1的磁化朝向与硬磁性单元HM3相同的方向。
在上侧的细线结构中，也能进行同样的磁化写入。
以上，参照图1至图14，说明了本发明的第一实施形态的磁性体逻辑元件及使用它的逻辑处理的具体例。
(第二实施形态)
下面，说明本发明的第二实施形态。
图15是举例示出本发明的第二实施形态的磁性体逻辑元件的主要部分剖面结构的模式图。
即，本实施形态的磁性体逻辑元件有依次层叠了硬磁性单元HM1、磁区分断单元NM1、中间单元SP、以及硬磁性单元HM2的结构。
而且，在硬磁性单元HM1、软磁性单元SM1及硬磁性单元HM2上分别设有电极E1～E3。
这些硬磁性单元HM1、HM2、磁区分断单元NM1、软磁性单元SM1、中间单元SP的材料、厚度、平面形状、尺寸等能与第一实施形态的相同。
在本实施形态的磁性体逻辑元件中，通过使写入电流在电极E1和电极E2之间流过，如前面关于图6所述，能利用旋转极化电流控制软磁性单元SM1的磁化M2。
另外，通过使读出电流在电极E2(或电极E1)和电极E3之间流过，利用与前面关于图7所述同样的磁致电阻效应，能检测软磁性单元SM1的磁化M2的方向和硬磁性单元HM2的磁化M3的方向的相对关系。
图16是表示本实施形态的磁性体逻辑元件的又一个变形例的模式剖面图。该图中与前面关于图15所述相同的要素标以相同的标记，详细说明从略。
在本变形例中，虽然在中间单元SP的上下分别层叠软磁性单元SM1及硬磁性单元HM2，但在图15中，设置在其上侧的磁区分断单元NM1、以及另外设置在其上侧的硬磁性单元HM1分别依次并列设置。就是说，磁区分断单元NM1和硬磁性单元HM1相对于软磁性单元SM1，不是沿厚度方向层叠，而是沿面内方向相邻地设置。
即使按照这样的配置关系排列磁性体逻辑元件的各层，也同样能进行前面关于图6所述的利用旋转极化电流进行的输入工作、以及前面关于图7所述的利用磁致电阻效应进行的输出工作。
另外，在图15或图16中举例示出的本实施形态的磁性体逻辑元件中，虽然中间单元SP也可以作为单一的绝缘层形成，但如图8中的例所示，通过设置一个或多个磁性微小接点P，能同样获得前面关于图8所述的作用和效果。
以上，在图15及图16中举例示出的本实施形态的磁性体逻辑元件中，也能进行逻辑处理。
图17是说明本实施形态的磁性体逻辑元件中的逻辑处理的示意图。本实施形态的磁性体逻辑元件根据分别输入电极E2和电极E1中的输入信号A、B，决定软磁性单元SM1的磁化M2的方向。
图17(a)表示进行逻辑积(AND)的情况。即，进行逻辑积处理时，使硬磁性单元HM2的磁化M3的方向向右。然后，将信号B输入电极E1，将信号A输入电极E2。这时，例如对输入信号“0”、“1”分别施加0伏、以及能引起磁化转换的规定的正电压。于是，根据施加电压的组合，流过电流，由其方向决定软磁性单元SM1的磁化M2的方向。
最初使电子电流从电极E1流向电极E2，以便软磁性单元SM1的磁化M2向右，进行初始化。其次，只使信号A反转后输入给电极E2，信号B以原来的形式输入给电极E1。其结果的输出如图17(a)中的真值表所示，实现逻辑积(AND)。
另外，图17(b)表示进行逻辑积的否定(NAND)处理的具体例。在该情况下，使硬磁性单元HM2的方向向左。对应于信号A和B的输入，与图17(a)相同，只使信号A反转。作为其结果，如图17(b)中的真值表所示，实现逻辑积的否定(NAND)。
另外，图17(c)表示进行逻辑和的否定(NOR)处理的具体例。在该情况下，预先使硬磁性单元HM2的磁化方向向右。信号A直接输入电极E2，信号B反转后输入电极E1。作为其结果，如图17(c)中的真值表所示，实现逻辑和的否定(NOR)。
另外，图17(d)表示进行逻辑和(OR)处理的具体例。在该情况下，预先使硬磁性单元HM2的磁化方向向左。信号A直接输入电极E2，信号B反转后输入电极E1。作为其结果，如图17(d)中的真值表所示，实现逻辑和(OR)。
如以上图17(a)～(d)中的表所示，可知能用一个元件进行四种逻辑处理。
图18及图19是表示用本实施形态的磁性体逻辑元件进行“异”(EOR)及其否定(NEOR)的具体例的说明图。
即，通过将图15或图16所示的本实施形态的磁性体逻辑元件的两个单元作为一组组合起来，能进行EOR、NEOR处理。在该情况下，分别根据输入信号A、B，决定软磁性单元SM1的磁化M2的方向。
图18是表示作为EOR使用的一例的示意图。将信号B输入电极E1，将信号A输入电极E2。这时，对输入信号“0”、“1”分别施加0伏、以及规定的正电压。于是，根据施加电压的组合，流过电流，由其方向决定软磁性单元SM1的磁化M2的方向。
最初，两个单元都使电子电流从电极E1流向电极E2，以便软磁性单元SM1的磁化M2向右，进行初始化。其次，将信号A和信号B直接输入一个单元，反转(即否定)后同时输入给两个单元。在图18中，在各个单元下面示出了真值表。作为输出，检测将中间单元SP夹在中间的软层SM1和硬层HM2之间的磁致电阻效应，但这里，在信号B为“0”的情况下，对第二个单元进行读出，如果B变为“1”，则对第一个单元进行读出。该处理变为进行“异”。
另一方面，图19表示进行NEOR的具体例。这里，进行了初始化后，将信号A反转后的信号及信号B直接输入第一单元，然后将信号B反转后的信号及信号A直接输入第二单元。输出情况与EOR处理相同，如果B为“0”，则对第二个单元进行读出，如果B为“1”，则对第一个单元进行读出。其结果，可知能进行XNOR。
图20是表示本实施形态的变形例的磁性体逻辑元件的结构的模式剖面图。
在本变形例中，硬磁性单元HM1、磁区分断单元NM1、以及软磁性单元SM1被层叠起来，电极E2被连接在软磁性单元SM1的上端。然后，中间单元SP、硬磁性单元HM2被层叠在软磁性单元SM1的剩余部分上，电极E3被连接在硬磁性单元HM2上。
该变形例的元件也能与图15所示的元件同样地工作。
图21是表示本实施形态的又一个变形例的磁性体逻辑元件的结构的模式图。即，该图(a)是其平面图，该图(b)是其正视图。
在本变形例中，将中间单元SP夹在中间，交叉设置两个细线状的结构。在下侧的细线状的结构中，依次排列：硬磁性单元HM1、磁区分断单元NM1、软磁性单元SM1、磁区分断单元NM3、硬磁性单元HM3。
中间单元SP的上侧的细线由硬磁性单元HM2形成。这里，中间单元SP的大小也有必要与软磁性单元SM1和硬磁性单元HM2的重叠部分相同或更大。因此，中间单元SP可以将软磁性单元SM1全部覆盖，也可以覆盖到磁区分断单元NM为止。电极E1和E2能连接即可。
硬磁性单元HM3的磁化方向最好与硬磁性单元HM1反平行。利用磁区分断单元，能使硬磁性单元HM1和软磁性单元SM1、或软磁性单元SM1和硬磁性单元HM3的磁化方向分别反平行。
对该磁性体逻辑元件来说，使用电极E1和E2，如果使电子从E1流向E2，则软磁性单元SM1的磁化朝向与硬磁性单元HM1相同的方向，反之如果使电子从E2流向E1，则软磁性单元SM1的磁化朝向与硬磁性单元HM3相同的方向。
以上，参照图15至图21，说明了本发明的第二实施形态的磁性体逻辑元件及使用它的逻辑处理的具体例。
(第三实施形态)
其次，说明本发明的第三实施形态。
图22是举例示出本发明的第三实施形态的磁性体逻辑元件的模式图。即，在该图(a)所示的具体例的情况下，有：硬磁性单元(或半硬层)HM、中间单元SP、以及软磁性单元SM的层叠体；以及设置在该层叠体附近的电流磁场发生用导线WL1及WL2。
另外，在该图(b)所示的具体例的情况下，层叠体由硬磁性单元(或半硬层)HM1、中间单元SP1、软磁性单元SM1、中间单元SP2、硬磁性单元(或半硬层)HM2构成。
在图22(a)及(b)中的任何一种情况下，由使电流分别流过两条交叉的导线WL1、WL2而产生的电流磁场的合成磁场，决定软磁性单元SM的磁化M2的方向。
另外，在层叠体中，如前面关于图7所述，利用磁致电阻效应，检测软磁性单元SM和硬磁性单元HM1(或HM2)的磁化的相对关系。
而且，在本实施形态的情况下，根据输入信号A、B，分别决定流过导线WL1、WL2的电流的方向，将层叠体的磁致电阻的大小作为输出信号C。例如，在图22中，使流过上侧的电流磁场用导线WL1的电流的方向对应于信号A。就是说，如果信号A为“0”，则使电流从图中的左前侧向右侧流，如果A为“1”，则从右后侧向左前侧流。另外，将流过下侧的电流磁场用导线WL2的电流的方向分配给信号B，如果信号B为“0”，则使电流从左后侧向右前侧流，如果B为“1”，则使电流从右前侧向左侧流。
在作为能进行程序设计的磁性体逻辑元件用的情况下，作为硬磁性单元HM1(HM2)的材料使用半硬磁性层。与用电流磁场发生用导线WL1、WL2进行逻辑处理相对应，预先决定该层的磁化M1(M3)的方向。在图22中，将使半硬层HM1(HM2)的磁化M1(M3)的方向向右作为“0”、向左作为“1”，预先进行程序设计。另外，各种逻辑处理时，初始化后再进行处理，以便在图22中软磁性单元SM的磁化M2的方向向右(即，“0”)。
在逻辑积的否定(NAND)及逻辑积(AND)的情况下，输入信号A和输入信号B直接输入，在逻辑和(OR)或逻辑和的否定(NOR)的情况下，上述两个信号都反转(否定)后输入。
图23是汇总了NAND、AND、OR、NOR各自的输入形态和输出信号的表。
另外，在将本实施形态的磁性体逻辑元件作为单元使用的情况下，通过将两个单元作为一组，能进行“异”(EOR)及其否定(NEOR)处理。
图24是表示这样的两个单元的组合的示意图。
在进行EOR处理的情况下，在图24中，硬磁性单元(半硬层)HM1(HM2)的磁化M1(M3)向右(即，“0”)。然后，进行初始化，以便使软磁性单元SM的磁化M2向右。在第一单元(图24中左侧的元件)中，不反转地输入信号A和B，在第二单元(图24中右侧的元件)中，将信号A和B都反转后输入。在该情况下，利用在硬磁性单元HM1(HM2)和软磁性单元SM之间获得的磁致电阻效应，其输出信号变得如图24中的表所示。就是说，如果信号B为“0”，则对第二单元进行读出，如果信号B为“1”，则对第一单元进行读出，能进行EOR。另外，在图24中使硬层或半硬层的磁化向左(即，“1”)，能实现NEOR。
[实施例]
以下，参照实施例，更详细地说明本发明的实施形态。
(第一实施例)
首先，作为本发明的第一实施例，作成了具有图25所例示的剖面结构的双隧道结的元件CL。如图26所示，该元件CL利用使用位线BL和字线WL的电流磁场，进行信号输入。
另外，在图26所示的元件阵列中，在该图所示的结构要素以外，每一个单元中都配置了单元选择用晶体管，设有选择这些晶体管用的字线。
这里，有双隧道结的元件CL中央的磁性体是软磁性单元SM，根据输入信号，使该层SM的磁化随着由位线BL和字线WL形成的合成磁场的变化而变化。
另外，通过运算处理，预先通过程序设计决定元件CL上下的半硬层HM1、HM2的磁化方向。使电流流过位线BL和字线WL，也能进行这些半硬层HM1、HM2的磁化转换(即磁化的反转)。但是，需要比软磁性单元SM的磁化反转大的电流。虽然软磁性单元的磁化也利用该大的电流磁场同时进行转换(反转)，但任何一种运算处理时，首先对软磁性单元SM的磁化进行初始化，使其方向在图22中向右，所以没有问题。
另外，在半硬层HM1、HM2的磁化转换用的磁场不足的情况下，设置用图26中的虚线表示的辅助导线，使电流流过该辅助导线，能产生大的磁场。
将信号A和信号B输入该元件中，用示波器观察了输入信号A、B和输出信号C的关系。其结果如图27所示，可知能实现NAND。
(第二实施例)
其次，作为本发明的第二实施例，将两个上述的第一实施例的元件组合起来，制作了进行一个EOR处理的进行记录的EOR存储器。这里，对半硬层HM1、HM2的磁化进行程序设计，在图22中使其方向向右。然后，首先对软磁性单元SM的磁化进行初始化，使其方向向右后，将信号A和信号B直接输入第一个单元中，将信号A和B都反转后输入到第二个单元中。根据作为其结果获得的磁化配置，真值表如图24所示。如果输入数据信号作为信号A，输入密码信号作为信号B，则用该两个单元1位元件，能保存数据作为流密码。如果信号B为“0”，则通过读入两个单元进行再生，如果信号B为“1”，则通过读入一个单元进行再生。
(第三实施例)
其次，作为本发明的第三实施例，说明具有图5所示结构的磁性体逻辑元件。硬磁性单元HM1、HM2都是Co-Fe合金，软磁性单元SM1、SM2由Co-Fe(0.6nm)/Ni-Fe(0.8nm)/Co-Fe(0.6nm)、或Co-Fe(1.5nm)/Ru(1nm)/Co-Fe(1.5nm)构成的层叠膜构成。磁区分断单元NM1、NM2使用厚度为5nm的铜，中间单元SP使用厚度为1nm至2nm的铝。另外，在硬磁性单元HM1、HM2的外侧，通过钌(Ru)层，层叠Co-Fe膜/PtIrMn膜，施加了固定偏压。
形成了这样的层叠体后，通过微细加工程序，设置了将加工成总体尺寸约为(30nm～150nm)×(60nm～300nm)的近似长方形的元件排列成阵列状的电极。但是，在层叠结构的一部分中，由于形成了电极，所以形成了平面尺寸比其他部分小的场所。
这样形成的磁性体逻辑元件的软磁性单元SM用大约正负1mA以上的电流，确认磁化转换(反转)，求出了这时所需要的电压。然后，将绝对值比该电压大若干的电压作为输入信号值。然后，将作为输入元件的信号A欲保存的数据信号作为信号B输入密码信号，进行了数据写入。其结果，数据被作为用密码信号进行了加密编码的流密码记录下来，能实现带有加密处理功能的存储器。该存储器只有知道加密信号的用户才能解读。
(第四实施例)
其次，作为本发明的第四实施例，如图14所示，说明使两条细线交叉构成的固体磁元件的制作方法。
图28是表示本实施例的固体磁元件的制作方法的工序图。
即首先，形成硬磁性单元HM1、磁区分断单元NM1、软磁性单元SM1、磁区分断单元NM3、硬磁性单元HM3等成为基础的磁性膜。将抗蚀剂涂敷在该膜上，用EB描绘装置形成细线状掩模。然后，用反应性离子刻蚀装置将细线以外的部分除去，如图28所示形成细线100。
对该细线，通过用电子束在图28(a)所示的线L1和L2上进行扫描，如图28(b)所示，形成晶体变质部分NM1、NM2。
其次，如图28(c)所示，将中间单元NM层叠在细线100上。然后，再在它上面形成硬磁性单元HM2、磁区分断单元NM2、软磁性单元SM2、磁区分断单元NM4、硬磁性单元HM4用的磁性层110。然后，用关于图28(a)所述同样的方法，将该磁性层110细线化。这时，细线120的方向沿着与下面的细线100大致垂直的方向。
为了使硬磁性单元HM1和硬磁性单元HM3的磁化方向反平行，例如，直接将PtMn焊接区层叠在硬磁性单元HM3上，或者通过Ru(厚度约1nm)将PtMn焊接区层叠在硬磁性单元HM3上。然后，最后安装布线。
利用以上说明的方法，通过中间单元SP，能形成有例如宽度为50nm的两条交叉的细线的固体磁性元件。
以上，参照具体例说明了本发明的实施形态。可是，本发明不限定于这些具体例。例如，关于构成磁性体逻辑元件的各要素的具体的尺寸关系和材料、此外关于电极、钝化、绝缘结构等的形状和材质，本专业工作者从众所周知的范围进行适当地选择，同样地实施本发明，只要能获得同样的效果，都包括在本发明的范围内。
另外，关于逻辑工作的说明，如图1至图8所示，虽然举例说明了层叠化的结构，但本发明不限于此，例如图9或图16等所示，即使采用等效于布局技术的结构，也能同样地进行逻辑工作，这些也包括在本发明的范围内。
另外，磁性体逻辑元件中的反强磁性层、硬磁性单元、软磁性单元、中间单元、磁区分断单元、绝缘层等结构要素，既可以分别作为单层形成，或者也可以作为层叠了两层以上的结构。
另外，上述具体例中的对应于输入信号A和输入信号B的信号输入方法只不过是一例，进行同样的逻辑运算时，也有其他输入组合，另外在两个单元作为一组使用的情况下，输出信号的取得方法也是多样性的。这些全部都包括在本发明的范围内。
此外，作为本发明的实施形态，以上述的磁性体逻辑元件及磁性体逻辑元件阵列为基础，本领域技术人员适当地变更设计能实施的全部磁性体逻辑元件及磁性体逻辑元件阵列，同样也属于本发明的范围。

Claims (20)

1.一种磁性体逻辑元件，其特征在于具有：
至少两个以上的磁性单元；
设置在上述两个以上的磁性单元之间的中间单元；以及
控制上述两个以上的磁性单元中的至少某一个的磁化方向的磁化方向控制单元，
设有控制上述磁性单元的磁化方向用的输入信号A及输入信号B，分别将“0”和“1”分配给它们，利用上述输入信号A和上述输入信号B的组合，决定上述磁性单元的磁化，将通过了上述中间单元的磁致电阻效应的大小作为输出信号C。
2.一种磁性体逻辑元件，其特征在于具有：
包括磁化方向被固定在第一方向的第一强磁性体的第一硬磁性单元；
包括磁化方向被固定在第二方向的第二强磁性体的第二硬磁性单元；
设置在上述第一及第二硬磁性单元之间的中间单元；
设置在上述第一硬磁性单元和上述中间单元之间、有第三强磁性体的第一软磁性单元；
设置在上述第二硬磁性单元和上述中间单元之间、有第四强磁性体的第二软磁性单元；
设置在上述第一硬磁性单元和上述第一软磁性单元之间的第一磁区分断单元；以及
设置在上述第二硬磁性单元和上述第二软磁性单元之间的第二磁区分断单元，
对应于第一逻辑输入信号，使写入电流流过上述第一硬磁性单元和上述第一软磁性单元之间，从而使上述第三强磁性体的磁化朝向与上述第一方向大致平行或大致反平行的方向，
对应于第二逻辑输入信号，使写入电流流过上述第二硬磁性单元和上述第二软磁性单元之间，从而使上述第四强磁性体的磁化朝向与上述第二方向大致平行或大致反平行的方向，
通过使读出电流流过上述第一软磁性单元和上述第二软磁性单元之间，能检测基于上述第三强磁性体和上述第四强磁性体的磁化方向的相对关系的逻辑输出。
3.根据权利要求2所述的磁性体逻辑元件，其特征在于：通过流过上述写入电流，旋转极化的电子电流流入上述软磁性单元中，利用上述旋转极化的电子电流，该软磁性单元的强磁性体的磁化朝向上述大致平行或大致反平行的方向。
4.根据权利要求2所述的磁性体逻辑元件，其特征在于：流过上述读出电流时，电阻随着上述磁化方向的相对关系变化而变化。
5.根据权利要求2所述的磁性体逻辑元件，其特征在于：流过上述读出电流时，电阻随着上述磁化方向的相对关系变化而变化。
6.根据权利要求2所述的磁性体逻辑元件，其特征在于：用电气绝缘性的材料形成上述中间单元。
7.根据权利要求2所述的磁性体逻辑元件，其特征在于：上述中间单元包括从相邻的磁性层延伸的磁性接点。
8.根据权利要求2所述的磁性体逻辑元件，其特征在于：上述软磁性单元所具有的上述强磁性体由比上述硬磁性单元所具有的上述强磁性体更软磁性的材料构成。
9.根据权利要求2所述的磁性体逻辑元件，其特征在于：还具有将交替偏磁场加在上述硬磁性单元所具有的上述强磁性体上的反强磁性层。
10.一种磁性体逻辑元件，其特征在于具有：
包括磁化方向被固定在第一方向的第一强磁性体的第一硬磁性单元；
包括磁化方向被固定在第二方向的第二强磁性体的第二硬磁性单元；
设置在上述第一及第二硬磁性单元之间的中间单元；
设置在上述第一硬磁性单元和上述中间单元之间、有第三强磁性体的第一软磁性单元；
设置在上述第二硬磁性单元和上述中间单元之间、有第四强磁性体的第二软磁性单元；
设置在上述第一硬磁性单元和上述第一软磁性单元之间的第一磁区分断单元；以及
设置在上述第二硬磁性单元和上述第二软磁性单元之间的第二磁区分断单元，
对应于第一逻辑输入信号，使写入电流流过上述第一硬磁性单元和上述第一软磁性单元之间，从而使上述第三强磁性体的磁化朝向与上述第一方向大致平行或大致反平行的方向，
对应于第二逻辑输入信号，使写入电流流过上述第一硬磁性单元和上述第一软磁性单元之间，从而使上述第三强磁性体的磁化朝向与上述第一方向大致平行或大致反平行的方向，
通过使读出电流流过上述第一软磁性单元和上述第二软磁性单元之间，能检测基于上述第三强磁性体和上述第四强磁性体的磁化方向的相对关系的逻辑输出。
11.根据权利要求10所述的磁性体逻辑元件，其特征在于：通过流过上述写入电流，旋转极化的电子电流流入上述软磁性单元，利用上述旋转极化的电子电流，该软磁性单元的强磁性体的磁化朝向上述大致平行或大致反平行的方向。
12.根据权利要求10所述的磁性体逻辑元件，其特征在于：流过上述读出电流时，电阻随着上述磁化方向的相对关系的变化而变化。
13.一种磁性体逻辑元件，其特征在于具有：
包括磁化方向被固定在第一方向的第一强磁性体的第一硬磁性单元；
包括磁化方向被固定在第二方向的第二强磁性体的第二硬磁性单元；
设置在上述第一及第二硬磁性单元之间、包括第三强磁性体的软磁性单元；
设置在上述第一硬磁性单元和上述软磁性单元之间的磁区分断单元；以及
设置在上述第二硬磁性单元和上述软磁性单元之间的中间单元，
对应于第一逻辑输入信号，使写入电流流过上述第一硬磁性单元和上述软磁性单元之间，从而使上述第三强磁性体的磁化朝向与上述第一方向大致平行或大致反平行的方向，
对应于第二逻辑输入信号，使写入电流流过上述第一硬磁性单元和上述软磁性单元之间，从而使上述第三强磁性体的磁化朝向与上述第一方向大致平行或大致反平行的方向，
通过使读出电流流过上述软磁性单元和上述第二硬磁性单元之间，能检测基于上述第二强磁性体和上述第三强磁性体的磁化方向的相对关系的逻辑输出。
14.根据权利要求13所述的磁性体逻辑元件，其特征在于：通过流过上述写入电流，旋转极化的电子电流流入上述软磁性单元，利用上述旋转极化的电子电流，该软磁性单元的强磁性体的磁化朝向上述大致平行或大致反平行的方向。
15.根据权利要求13所述的磁性体逻辑元件，其特征在于：流过上述读出电流时，电阻随着上述磁化方向的相对关系的变化而变化。
16.一种磁性体逻辑元件，其特征在于具有：
包括磁化方向被固定在第一方向的第一强磁性体的第一硬磁性单元；
包括磁化方向被固定在第二方向的第二强磁性体的第二硬磁性单元；
设置在上述第一及第二硬磁性单元之间、包括第三强磁性体的软磁性单元；
设置在上述第一硬磁性单元和上述软磁性单元之间的磁区分断单元；以及
设置在上述第二硬磁性单元和上述软磁性单元之间的中间单元，
将对应于第一逻辑输入信号的第一电压加在上述第一硬磁性单元和上述软磁性单元两者中的任意一者上，将对应于第二逻辑输入信号的第二电压加在上述第一硬磁性单元和上述软磁性单元两者中的另一者上，利用对应于上述第一及第二电压的大小关系流过上述第一硬磁性单元和上述软磁性单元之间的写入电流，使上述第三强磁性体的磁化朝向与上述第一方向大致平行或大致反平行的方向，
通过使读出电流流过上述第二硬磁性单元和上述软磁性单元之间，能检测基于上述第三强磁性体的磁化方向相对于上述第二方向的相对关系的逻辑输出。
17.根据权利要求16所述的磁性体逻辑元件，其特征在于：通过流过上述写入电流，旋转极化的电子电流流入上述软磁性单元，利用上述旋转极化的电子电流，该软磁性单元的强磁性体的磁化朝向上述大致平行或大致反平行的方向。
18.根据权利要求16所述的磁性体逻辑元件，其特征在于：流过上述读出电流时，电阻随着上述磁化方向的相对关系的变化而变化。
19.一种磁性体逻辑元件，其特征在于具有：
包括磁化方向被固定在第一方向的第一强磁性体的硬磁性单元；
包括第二强磁性体的软磁性单元；
设置在上述硬磁性单元和上述软磁性单元之间的中间单元；
沿第一方向延伸的第一写入布线；以及
沿着与上述第一方向交叉的方向延伸的第二写入布线，
使对应于第一逻辑输入信号的第一写入电流沿着上述第一写入布线流过，使对应于第二逻辑输入信号的第二写入电流沿着上述第二写入布线流过，利用由上述第一及第二写入电流形成的合成磁场，使上述第二强磁性体的磁化朝向与上述第一方向大致平行或大致反平行的方向，
通过使读出电流流过上述硬磁性单元和上述软磁性单元之间，能检测基于上述第二强磁性体的磁化方向相对于上述第一方向的相对关系的逻辑输出。
20.一种磁性体逻辑元件阵列，其特征在于具有：
多个磁性体逻辑元件，该每个磁性体逻辑元件具有：至少两个以上的磁性层；设置在上述两个以上的磁性层之间的中间单元；以及控制上述两个以上的磁性层中的至少一者的磁化方向的磁化方向控制单元；且设有控制上述磁性单元的磁化方向用的输入信号A及输入信号B，分别将“0”和“1”分配给它们，利用上述输入信号A和上述输入信号B的组合，决定上述磁性单元的磁化，将通过了上述中间单元的磁致电阻效应的大小作为输出信号C；以及
选择该磁性体逻辑元件中的任意一者，使逻辑输入信号或读出电流流过的装置。
CNB031083838A 2002-03-29 2003-03-28 磁性体逻辑元件及磁性体逻辑元件阵列 Expired - Fee Related CN100351946C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002097445 2002-03-29
JP097445/2002 2002-03-29

Publications (2)

Publication Number Publication Date
CN1448946A true CN1448946A (zh) 2003-10-15
CN100351946C CN100351946C (zh) 2007-11-28

Family

ID=27800574

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031083838A Expired - Fee Related CN100351946C (zh) 2002-03-29 2003-03-28 磁性体逻辑元件及磁性体逻辑元件阵列

Country Status (6)

Country Link
US (1) US6914807B2 (zh)
EP (1) EP1349172B1 (zh)
KR (1) KR100574714B1 (zh)
CN (1) CN100351946C (zh)
DE (1) DE60300379T2 (zh)
TW (1) TWI222763B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7529119B2 (en) 2004-12-30 2009-05-05 Samsung Electronics Co., Ltd. Magnetic logic device and methods of manufacturing and operating the same
CN101803192B (zh) * 2007-07-21 2013-06-19 比勒费尔德大学 可重新配置的磁逻辑电路结构及用于制造和操作这种逻辑设备的方法
CN110880349A (zh) * 2019-11-20 2020-03-13 中国科学院物理研究所 逻辑器件及其逻辑控制方法
CN114556477A (zh) * 2019-10-17 2022-05-27 Ｙｏｄａ－Ｓ株式会社 磁性器件以及运算装置

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140217A1 (en) * 2004-02-26 2011-06-16 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7098494B2 (en) * 2004-06-16 2006-08-29 Grandis, Inc. Re-configurable logic elements using heat assisted magnetic tunneling elements
FR2879349B1 (fr) * 2004-12-15 2007-05-11 Thales Sa Dispositif a electronique de spin a commande par deplacement de parois induit par un courant de porteurs polarises en spin
US7379321B2 (en) 2005-02-04 2008-05-27 Hitachi Global Storage Technologies Netherlands B.V. Memory cell and programmable logic having ferromagnetic structures exhibiting the extraordinary hall effect
JP4599259B2 (ja) * 2005-09-20 2010-12-15 株式会社東芝 磁気素子及びこれを用いた磁気信号処理装置
US7397277B2 (en) * 2005-10-17 2008-07-08 Northern Lights Semiconductor Corp. Magnetic transistor circuit with the EXOR function
KR100790882B1 (ko) * 2006-07-10 2008-01-03 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
JP4435189B2 (ja) * 2007-02-15 2010-03-17 株式会社東芝 磁気記憶素子及び磁気記憶装置
US7549695B2 (en) * 2007-05-24 2009-06-23 Royer Real Device for manipulating a tarpaulin
WO2009102577A1 (en) * 2008-02-13 2009-08-20 University Of Delaware Electromagnetic wave detection methods and apparatus
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7852663B2 (en) 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7855911B2 (en) * 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8039913B2 (en) 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US8941379B2 (en) * 2009-05-14 2015-01-27 University Of Delaware Electromagnetic wave detection systems and methods
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8913350B2 (en) * 2009-08-10 2014-12-16 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
KR101016437B1 (ko) 2009-08-21 2011-02-21 한국과학기술연구원 스핀 축적과 확산을 이용한 다기능 논리 소자
US8385106B2 (en) * 2009-09-11 2013-02-26 Grandis, Inc. Method and system for providing a hierarchical data path for spin transfer torque random access memory
US8422285B2 (en) * 2009-10-30 2013-04-16 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8159866B2 (en) * 2009-10-30 2012-04-17 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US20110141802A1 (en) * 2009-12-15 2011-06-16 Grandis, Inc. Method and system for providing a high density memory cell for spin transfer torque random access memory
US9130151B2 (en) 2010-01-11 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8254162B2 (en) 2010-01-11 2012-08-28 Grandis, Inc. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8891290B2 (en) 2010-03-17 2014-11-18 Samsung Electronics Co., Ltd. Method and system for providing inverted dual magnetic tunneling junction elements
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US8374048B2 (en) 2010-08-11 2013-02-12 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having a biaxial anisotropy
US8399941B2 (en) 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US8432009B2 (en) 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US9478730B2 (en) 2010-12-31 2016-10-25 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8933521B2 (en) * 2011-03-30 2015-01-13 Intel Corporation Three-dimensional magnetic circuits including magnetic connectors
US8471598B2 (en) * 2011-06-16 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic logic device
US8766383B2 (en) 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
US9048410B2 (en) 2013-05-31 2015-06-02 Micron Technology, Inc. Memory devices comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls and methods of forming a memory device comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls
JP2020155178A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 磁気記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477482A (en) * 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory
US5695864A (en) * 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
US5864498A (en) * 1997-10-01 1999-01-26 High Density Circuits Ferromagnetic memory using soft magnetic material and hard magnetic material
DE19946490A1 (de) * 1999-09-28 2001-04-19 Infineon Technologies Ag Magnetoresistiver Schreib/Lese-Speicher sowie Verfahren zum Beschreiben und Auslesen eines solchen Speichers
JP2001196661A (ja) * 1999-10-27 2001-07-19 Sony Corp 磁化制御方法、情報記憶方法、磁気機能素子および情報記憶素子
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
JP3593652B2 (ja) * 2000-03-03 2004-11-24 富士通株式会社 磁気ランダムアクセスメモリ装置
US6590806B1 (en) * 2000-03-09 2003-07-08 Hewlett-Packard Development Company, L.P. Multibit magnetic memory element
DE10153658B4 (de) * 2001-10-31 2009-01-22 Qimonda Ag Magnetoresistive Speicherzelle mit Anordnung zur Minimierung der Néel-Wechselwirkung zwischen zwei ferromagnetischen Schichten beiderseits einer nichtferromagnetischen Trennschicht und Verfahren zu Herstellung der magnetoresistiven Speicherzelle
US6762954B1 (en) * 2003-05-09 2004-07-13 Alan S. Edelstein Local probe of magnetic properties

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7529119B2 (en) 2004-12-30 2009-05-05 Samsung Electronics Co., Ltd. Magnetic logic device and methods of manufacturing and operating the same
CN101803192B (zh) * 2007-07-21 2013-06-19 比勒费尔德大学 可重新配置的磁逻辑电路结构及用于制造和操作这种逻辑设备的方法
CN114556477A (zh) * 2019-10-17 2022-05-27 Ｙｏｄａ－Ｓ株式会社 磁性器件以及运算装置
CN110880349A (zh) * 2019-11-20 2020-03-13 中国科学院物理研究所 逻辑器件及其逻辑控制方法
CN110880349B (zh) * 2019-11-20 2021-11-02 中国科学院物理研究所 逻辑器件及其逻辑控制方法

Also Published As

Publication number Publication date
DE60300379D1 (de) 2005-04-21
TW200306025A (en) 2003-11-01
DE60300379T2 (de) 2006-04-13
US6914807B2 (en) 2005-07-05
EP1349172B1 (en) 2005-03-16
US20030227807A1 (en) 2003-12-11
EP1349172A1 (en) 2003-10-01
CN100351946C (zh) 2007-11-28
KR100574714B1 (ko) 2006-04-28
TWI222763B (en) 2004-10-21
KR20030078751A (ko) 2003-10-08

Similar Documents

Publication Publication Date Title
CN100351946C (zh) 磁性体逻辑元件及磁性体逻辑元件阵列
CN1252824C (zh) 备有磁轭层的磁存储装置及其制造方法
CN100342451C (zh) 磁存储器
CN1203560C (zh) 磁存储器元件、磁存储器及磁存储器的制造方法
CN1126127C (zh) 磁阻效应器件以及使用这种器件的器件
CN1310212C (zh) 磁性器件和磁性存储器
CN1229880C (zh) 磁阻元件
CN1295707C (zh) 具有磁屏蔽层的磁存储器件及其制造方法
CN1185630C (zh) 磁存储装置
CN1430292A (zh) 磁开关元件和磁存储器
CN1270323C (zh) 磁性存储器的驱动方法
CN1199274C (zh) 半导体存储装置
CN1199278C (zh) 使用磁性材料的元件及其编址方法
CN1254870C (zh) 磁致电阻装置和利用磁致电阻装置的磁性存储器
CN1281969C (zh) 磁阻元件和使用该磁阻元件的磁阻磁头、磁记录装置和磁阻存储器件
CN1503229A (zh) 磁阻效应元件、磁存储器以及磁头
CN1677558A (zh) 磁致电阻元件
CN1503270A (zh) 磁单元和磁存储器
CN101060160A (zh) 存储元件和存储器
CN101064358A (zh) 磁阻元件及其制造方法
CN1941175A (zh) 存储元件和存储器
CN1967892A (zh) 存储元件和存储器
CN1405754A (zh) 使用磁阻效应的磁传感器和磁头，其制造方法与磁再现装置
CN101047229A (zh) 磁阻效应元件、磁头以及磁盘设备
CN1770316A (zh) 磁记录元件以及磁记录装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071128

Termination date: 20130328