CN1270323C - 磁性存储器的驱动方法 - Google Patents

磁性存储器的驱动方法 Download PDF

Info

Publication number
CN1270323C
CN1270323C CNB028121341A CN02812134A CN1270323C CN 1270323 C CN1270323 C CN 1270323C CN B028121341 A CNB028121341 A CN B028121341A CN 02812134 A CN02812134 A CN 02812134A CN 1270323 C CN1270323 C CN 1270323C
Authority
CN
China
Prior art keywords
electric current
layer
magnetic storage
memory layer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028121341A
Other languages
English (en)
Other versions
CN1529910A (zh
Inventor
平本雅祥
松川望
小田川明弘
里见三男
杉田康成
川岛良男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1529910A publication Critical patent/CN1529910A/zh
Application granted granted Critical
Publication of CN1270323C publication Critical patent/CN1270323C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)

Abstract

本发明提供一种磁性存储器，该存储器包含按照2个存储器层夹持隧道层的方式沿层厚方向积层的2个以上的存储器层与2个以上的隧道层，所述2个以上的存储器层串联电连接，第一层组的磁化反转所产生的阻抗变化与第二层组的磁化反转所产生的阻抗变化互不相同，其中第一层组是由从所述2个以上的存储器层选择的至少1个构成。

Description

磁性存储器的驱动方法
技术领域
本发明涉及磁性存储器及其驱动方法，以及使用这种存储器的磁性随机访问存储器(MRAM)等磁存储装置。
背景技术
隧道磁阻效应(TMR：tunnel magnetoresistance)元件包含隧道(阻挡层：barrier)层和夹着该层的一对磁性层。TMR元件中，利用一对磁性层中磁化方向的相对角度差异产生的自旋隧道效果。自旋阀型的TMR元件中，一对磁性层包含磁化难以旋转的固定磁性层与磁化容易旋转的自由磁性层。自由磁性层具有存储器层的功能，其信息作为磁化方向而被记录。
作为磁性存储器，TMR元件以矩阵状排列的MRAM中，随着集成度越来越高，可能会产生下面一些问题。
1.由于元件间隔减少而出现磁串扰所导致的记录错误。
2.由于磁性体的精细化带来的磁化反转磁场的增加及记录电流的增大。
3.由于导线的微细化导致的记录电流的局限性。
4.随着导线的微细化使阻抗上升并导致读出时S/N下降。
由于这些问题，普遍认为很难达到大于Gbit/平方英寸的高集成度。
发明内容
本发明的磁性存储器，包括按照2个存储器层夹持隧道层的方式沿层厚方向积层的2个以上的存储器层和2个以上的隧道层，2个以上的存储器层串联电连接，第一层组的磁化反转所产生的阻抗变化ΔR1与第二层组的磁化反转所产生的阻抗变化ΔR2互不相同，其中第一层组由从上述2个以上的存储器层选择的至少1个所构成，而第二层组是由从上述2个以上的存储器层选择的至少1个所构成。
通过本发明可以实现多值化的磁性存储器。存储器的多值化，不仅可以抑制存储器的精细化，还可以高密度记录信息。利用本发明的磁性存储器，可以进行信息的非破坏读取。可以通过施加额定电流或额定电压时的电压变化或电流变化来测定存储器的阻抗变化。
本发明也提供一种适用上述具有电性串联连接的两个以上的存储器层的磁性存储器的驱动方法。使用这种驱动方法，存储器层的磁化反转通过利用由包含在厚度方向通过该存储器层的电流的多个电流所产生的磁场来进行。将这种驱动方法适用于本发明的磁性存储器时，上述电流沿厚度方向通过从上述2个以上的存储器层选择的、成为磁化反转的对象的至少1个层。但是，上述驱动方法基本可适用于所有能够使电流沿层厚方向通过的磁阻元件，以及使用这些磁阻元件的磁性存储器，并不局限于TMR元件，也可以用于CPP(电流垂直于面：Current Perpendicular to Plane)型GMR(巨磁电阻)元件的驱动。
通过本发明可以实现顺畅的磁化反转。顺畅的磁化反转对减少高集成度磁性存储器中的误记录非常有效。
附图说明
图1A、图1B分别表示可用于本发明的磁性存储器的磁阻元件基本构造的截面图。
图2是表示可用于本发明的磁性存储器的磁阻元件基本构造及周围部件的截面图。
图3A、图3B是本发明的磁性存储器的一种形态的截面图，该图是从相互成90度角的不同的方向观看磁性存储器的状态。
图4是本发明的磁性存储器的另一种形态的截面图。
图5是用来说明本发明的磁性存储器中存储值的图。
图6是用来说明本发明的磁性存储器中最大存储值的图。
图7是本发明的磁性存储器的一种形态，是使用包含多个存储器层的磁阻元件的形态的截面图。
图8用来说明读出本发明的磁性存储器输出的一例方法的电路图。
图9A、图9B分别表示本发明的磁性存储器的另一种形态的截面图。
图10是本发明的磁性存储器的一种形态，是使用包含多个存储器层的磁阻元件的另一种形态的截面图。
图11是表示磁性存储器装置的一种形态的平面图，该装置沿面内方向设置多个本发明的磁性存储器而形成。
图12是本发明的磁性存储器装置的另一种形态的平面图。
图13是用来说明图12所示的磁性存储器装置中导线的位置关系的截面图。
图14A、图14B分别表示存储器层的磁化开关曲线的例子。
图15用来说明存储器层的磁化开关曲线与可磁化反转的合成磁场之间的关系图。
图16是本发明的磁性存储器装置中各个存储器层的易磁化轴的相对关系的平面图。
图17A、图17B表示因存储器层的易磁化轴的夹角α而引起的磁化开关曲线的倾向，以及说明在此情况下合成磁场引起的磁化反转。
图18是表示本发明的存储器装置中，沿面内方向配置的存储器层的易磁化轴的一例关系的平面图。
图19A～图19E分别表示存储器层的面形状的示例的平面图。
图20A～图20C用来说明本发明的一例驱动方法，图20A是磁性存储器的截面图，图20B是记录电流与时间之间的关系图，图20C是存储器层的平面图。
图21A、图21B是用来说明本发明的另一例驱动方法的磁性存储器的截面图，图21A是写入操作，图21B是读出操作。
图22A、图22B用来说明本发明的另一例驱动方法的磁性存储器的截面图，图22A是写入操作，图22B是读出操作。
图23是使用了本发明的磁性存储器的系统LSI的一例电路图。
图24是将本发明的磁性存储器配置于面内方向的磁性存储器装置的另一例的平面图。
图25是磁化开关曲线，表示通过字线的电流IW及通过位线的电流IB所引起的磁化反转。
图26表示本发明的磁性存储器装置中元件的配置的另一例的平面图。
图27是按照本发明的实施例所制造的磁性存储器的截面图。
具体实施方式
在本发明的磁性存储器中，从多个存储器层中选择的第一层组的阻抗变化ΔR1与第二层组的阻抗变化ΔR2互不相同。包含在这些存储器层组内的存储器层的数量并没有限制，但第一层组及第二层组也可以同时由1个存储器层构成。
阻抗变化ΔR1与阻抗变化ΔR2(其中ΔR1＜ΔR2)，优选满足下面的关系式(1)。
ΔR1×2≤ΔR2    (1)
如果公式(1)的关系成立，就可以很容易地分离2个存储器层组的输出。
本发明的磁性存储器也可以由2个以上的磁阻元件(TMR元件)沿层厚方向积层而形成。TMR元件包含各自至少1个构成磁性存储器的存储器层与隧道层。磁性存储器中设置2个以上的记录导线用来写入信息。这种情况下，优选在从上述2个以上的TMR元件中选择的、相邻的一对TMR元件之间配置从上述2个以上记录导线中选择的至少1根记录导线。TMR元件与至少1根记录导线优选是交叉配置。其原因在于，如果记录导线与存储器层之间的距离变小，就能够减少磁化反转所需电流量。
本发明的磁性存储器的一形态中，包含沿层厚方向积层的2个以上的TMR元件，这2个以上的TMR元件包括输出各异的2个TMR元件。
在这个磁性存储器中，记录导线也可以夹着各个TMR元件的方式而设置。包含N个TMR元件的存储器中，可以设置至少(N+1)根记录导线。其中N为2以上的整数。
TMR元件不仅可以只包含1个存储器层，还可以包含2个以上的存储器层。这种TMR元件包含从构成磁性存储器的存储器层中选择的至少2个。这种TMR元件也可以包含至少2个隧道层。在这种情况下，包含在1个TMR元件中的至少2个存储器层中，也可以包含因磁化反转而产生的电阻变化互不相同的2个存储器层。
本发明的磁性存储器的另一形态中，装备TMR元件，该元件包含沿层厚方向积层而成，输出互不相同的至少2个存储器层。
为了形成由于磁化反转阻抗变化互不相同的2个存储器层，例如，也可形成膜厚互不相同的2个隧道层。根据隧道层的厚度，作为固定磁性层/隧道层/存储器层(自由磁性层)，能够记载的积层体的隧道阻抗发生变化。另外，自旋隧道效应也会受影响。由于隧道阻抗发生变化，即便隧道阻抗变化率随着磁化反转而保持恒定，仍可以改变阻抗变化。调整隧道层的膜厚是控制因存储器层的磁化反转而导致阻抗变化的一种方法。
包含N个存储器层的情况下，本发明的磁性存储器可以提供最大为2N个阻抗变化。但N是不小于2的整数。换言之，本发明的磁性存储器为最大值达2N的存储器。
第N个存储器层的电阻变化用ΔRN表示，ΔRN的最小值用ΔRmin表示，ΔRN的最大值用ΔRmax表示，此时优选下面的关系式(2)成立。
ΔRmax≥ΔRmin×2N-1     (2)
其中N为2以上的整数。
第M个最小值ΔRN用ΔRM表示时，优选下面的关系式(3)成立。
ΔRM×2≤ΔRM+1        (3)
但是，M为1以上(N-1)以下的整数。
沿包含在磁性存储器中的2个以上的存储器层的厚度方向，通过额定电流I时，随着第N个存储器层的磁化反转，产生输出变化IΔR。如果关系式(2)和/或(3)成立，不仅能够实现多值化，还可以很容易地分离因各个存储器层的磁化反转而引起的输出变化。
此外，优选IΔRmin设定于检测极限以上，虽然要视检测元件而定，但50mV以上比较合适。
上述关系式中，N并没有特别限制，但如果考虑操作速度、输出、成本等因素，优选是2～10左右。N如果过大，磁性存储器整体的阻抗就会增加，而且也不能忽视RC延迟等。此外，输出也随之下降，同时，由于积层数量的增加，使层表面的粗糙度增大，从而导致生产率低。
磁性存储器中优选包含一对沿层厚方向相邻的、且易磁化轴方向互异的存储器层。易磁化轴方向的夹角优选20度以上90度以下。如果调整易磁化轴方向，则不仅能够容易的控制各个存储器层的磁化反转，还能防止误操作。
本发明的磁性存储器可以通过非线形元件控制，该非线形元件与2个以上的存储器层电相连。非线形元件的例子，可以列举开关元件、整流元件。2个以上的TMR元件串联相连，各个TMR元件之间，至少使1根记录导线与TMR元件电相连，以这种方式配置时，各个记录导线之间可以分别设置非线形元件，如整流元件。这是因为通过这种设置可以很容易对通过各个元件的电流进行控制。
使用上述磁性存储器作为MRAM等的磁性存储器装置(存储器设备)时，可以沿层的面内方向设置多个存储器。这种存储器装置优选包含沿层的面内方向相邻的、且易磁化轴方向互不相同的一对存储器层。与上述内容相同，易磁化轴方向的夹角优选20度以上90度以下。上述磁性存储器例如还可以用于系统LSI。
本发明的驱动方法中使用第一电流，该电流沿至少作为磁化反转对象的存储器层的厚度方向通过该层。除了此第一电流，也可以使用第二电流，该电流沿层的面内方向通过，并在上述磁化反转后的磁化方向上形成磁场。此时，可以在开始施加第一电流之后，开始施加第二电流。也可以结束施加第一电流之后，结束施加第二电流。这样，通过同时调整施加电流的开始及/或结束，就可以更加顺利地实现磁化反转。由第二电流所产生的磁场，在存储器层的面中，优选沿与反转后的存储器层的磁化方向相同的方向作用。
也可施加因第三电流产生的磁场，第三电流在层的面内方向沿着与第二电流不同的方向流过。此时，可以在开始施加第三电流之后，开始施加第二电流。也可以结束施加第三电流之后，结束施加第二电流。这样就可以与上述方法相同，顺利进行磁化反转。
此外，第一电流及第三电流可以同时施加，也可以作为从同一记录导线中分流的电流。从第三电流分流而供给第一电流时，优选第一电流分流之前的第三电流所产生的磁场与第一电流所产生的磁场作用，使成为磁化反转对象的存储器层中的磁化方向沿同一方向旋转。
此外，也可以至少施加因在延伸于这2个层之间的导线内流过的电流而产生的磁场，从而使2个层中的磁化反转同时进行。
下面参照附图对本发明的实施方式进行进一步的说明。
图1A、B是举例表示可用于本发明的磁性存储器的磁阻元件的构造。磁阻元件(TMR元件)至少包含一个隧道层2和夹着该隧道层2的两个强磁性层1、3(图1A)。在此TMR元件中，由于自由磁性层(存储器层)3中磁化方向的变化，该磁化方向与固定磁性层1的磁化方向之间会产生磁化相对角的变化。磁化相对角的变化可通过将这些层1、2、3包含于局部的电路中的电压变化或电流变化而检测出。
TMR元件中还可以增加其它的层。例如，也可以积层偏置隧道层4与非磁性导电层5(图1B)。通过偏置隧道层4可以改善MR变化率的偏置相依性。
TMR元件中也可以包含多个固定磁性层或自由磁性层。作为这种TRM元可以列举包含固定磁性层/隧道层/自由磁性层/隧道层/固定磁性层、自由磁性层/隧道层/固定磁性层/隧道层/自由磁性层这样的积层体的元件。
由于自由磁性层(存储器层)3具有单轴各向异性或多轴各向异性，因此磁化方向处于双稳定状态或多稳定状态。外部磁场消失后仍可把磁化方向作为信息记忆下来。一般来说，磁化相对角越大，所得到的磁阻抗变化率(MR变化率)就越大，因此，自由磁性层3中优选引入磁化方向的双稳定，即赋予单轴各向异性而设定一个易磁化轴。如果引入双稳定状态，自由磁性层3的磁化方向受外部磁场影响，在与固定磁性层1的磁化方向平行(同一方向)或反方向平行(相反方向)之间反转。
虽然单轴各向异性(uniaxial anisotropy)可以根据基于层的形状的形状各向异性而引进，但是并不局限于此种方法，也可以通过其它的方法而引入。其它的方法包括利用在自由磁性层的磁场中进行热处理、在磁场中进行成膜处理、倾斜淀积(oblique deposition)而引进各向异性。
固定磁性层1在与隧道层2相反一侧的面上，优选通过与高矫顽力层、积层铁氧体、反强磁性层磁性耦合而难以转动磁化方向。
高矫顽力层可以用CoPt、FePt、CoCrPt、CoTaPt、FeTaPt、FeCrPt等矫顽力在100Oe以上的材料构成。反强磁性层可以用PtMn、PtPdMn、FeMn、IrMn、NiMn等含Mn(锰)的反强磁性材料构成。积层铁氧体是磁性膜与非磁性膜的积层体。作为磁性膜可以使用Co或者FeCo、CoFeNi、CoNi、CoZrTa、CoZrB、CoZrNbo等Co合金，非磁性膜可以使用厚度为0.2～1.1nm左右的Cu、Ag、Au、Ru、Rh、Ir、Re、Os或者这些金属的合金或氧化物。
两磁性层1、3是至少在隧道层的界面附近，优选用以下材料构成。①Fe、Co、Ni、FeCo合金、NiFe合金、CoNi合金或者NiFeCo合金；②FeN、FeTiN、FeAlN、FeSiN、FeTaN、FeCoN、FeCoTiN、FeCo(Al、Si)N、FeCoTaN等由式TMA所表示的化合物；其中，T是从Fe、Co、Ni中选择的至少一种，M是从Mg、Ca、Ti、Zr、Hf、V、Nb、Ta、Cr、Al、Si、Mg、Ge、Ga中选择的至少一种，A是从N、B、O、F、C中选择的至少一种；③由式(Co、Fe)E所表示的化合物。其中，E是从Ti、Zr、Hf、V、Nb、Ta、Cu、B中选择的至少一种；④以FeCr、FeSiAl、FeSi、FeAl、FeCoSi、FeCoAl、FeCoSiAl、FeCoTi、Fe(Ni)(Co)Pt、Fe(Ni)(Co)Pd、Fe(Ni)(Co)Rh、Fe(Ni)(Co)Ir、Fe(Ni)(Co)Ru、FePt等为代表的由式TL所表示的化合物，其中，T是从Fe、Co、Ni中选择的至少一种，L是从Cu、Ag、Au、Pd、Pt、Rh、Ir、Ru、Os、Ru、Si、Ge、Al、Ga、Cr、Mo、W、V、Nb、Ta、Ti、Zr、Hf、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu中选择的至少一种；⑤氧化铁(Fe3O4)、由式XMnSb表示的材料(其中，X是从Ni、Cu、Pt中选择的至少一种)，以LaSrMnO、LaCaSrMnO、CrO2为代表的半金属材料；⑥由式QDJ(其中，Q是从Sc、Y、镧系元素、Ti、Zr、Hf、V、Nb、Ta、Cr、Ni、Zn中选择的至少一种，D是从V、Cr、Mn、Fe、Co、Ni中选择的至少一种，J是从C、N、O、F、S中选择的至少一种)，或者GaMnN、AlMnN、GaAlMnN、AlBMnN等的以式RDG(其中，R是从B、Al、Ga、Ga、In中选择的至少一种，D与上述内容相同，G是从C、N、O、P、S中选择的至少一种)为代表的磁性半导体；⑦钙钛矿氧化物(perovskite-type oxide)、铁氧体等尖晶石型(spinel-type)氧化物、石榴石型(garnet-type)氧化物；⑧CaB6、CaMgB等碱土类金属氧化物或者在这些碱土金属氧化物中添加La等镧系元素的强磁性体。
隧道层2及偏置隧道层4上，如果是绝缘体或者半导体则没有限制，但是从含Mg、Ti、Zr、Hf、V、Nb、Ta、Cr的IIa～VIa族(在新IUPAC表示中是2～6族)元素、含La、Ce的镧系元素、以及含Zn、B、Al、Ga、Si的IIb～Ivb族(12～14族)元素中选择的元素与从F、O、C、N、B中选择的至少一种元素的化合物也可适用。典型的隧道层用绝缘体有Al的氧化物、氮化物、氧氮化物。
磁阻元件实际上是形成于基板10上的多层膜的一部分(图2)。以夹着图1B所示的元件的方式，设置一对电极6、9，并在这两个电极之间设置层间绝缘膜8。
传统的多层膜成膜方法可以用脉冲激光沉积(PLD)、离子束淀积(IBD)、团簇离子束、RF、DC、ECR(电子回旋共振：Electron CyclotronResonance)、螺旋(helicon)、ICP(诱导耦合等离子体：InductivelyCoupled Plasma)、对向靶等各种溅射法、分子束外延生长法(MBE：molecular Beam Epitaxy)、离子镀膜法。除了这些物理气相沉积法(PVD：Physical Vapor Deposition)，还可以利用化学气相沉积法(CVD：Chemical Vapor Deposition)、电镀法、溶胶凝胶法(Sol-Gel)等方法。
在含有规定的元素、分子、离子、游离基的适当气氛内，使由规定金属或合金构成的薄膜前驱体发生反应，具体地讲就是通过氟化、氧化、炭化、氮化、硼化等制作隧道层。作为薄膜前驱体，也可以使用以化学理论比以下的比例包含F、O、C、N、B的不定比化合物。
例如，作为隧道绝缘层对Al2O3膜进行成膜处理时，使Al或AlOx(X≤1.5)在非活性气体中或Ar+O2气体中进行成膜处理，之后，在氧气或氧气与非活性气体中进行氧化处理，从而完成成膜。氧化等也可以使等离子体产生而进行。
作为成膜后的精细加工方法，也可以使用半导体工艺或GMR头制造工艺中所使用的方法。这种方法包括离子蚀刻、RIE(Reactive IonEtching)、FIB(Focused Ion Beam)等物理或化学蚀刻方法、用于精细图形形成的曝光装置(Stepper)、利用EB等方法的光刻法。为了保证电极等表面的平坦，也可以使用化学机械抛光(CMP，ChemicalMechanical Polishing)或簇离子束蚀刻。
在本发明中，例如，在基板上积层多个磁阻元件11、12、13，在这些元件之间配置记录用导线(图3A、B)。此外，在图3A、B中，使用图1B所示的元件作为磁阻元件。
这些元件11、12、13构成以串联的方式电连接的元件组，这些元件组与作为开关元件51的MOSFET连接。也可以使用如二极管、库仑阻塞元件、隧道二极管等这样的整流元件代替开关元件。
开关元件或整流元件等非线性元件的作用是电分离相邻的元件组。在未配置非线性元件的情况下，为了确保灵敏度(sensitivity)，也可以设置为将最大个数为1万个左右的存储单元集合体定义为一个区，而与其它的区电分离。
基本上使用字线(word line)31与位线21向元件11施加磁场即可。同样，对于元件12使用位线21和字线32，而对于元件13使用字线32和位线22。在这种存储器中，以夹着各个元件的方式配置一对记录导线(字线、位线)，由流过这些导线的电流所产生的合成磁场加到各个元件。
字线31、32伸长的方向与位线21、22伸长的方向互成90度夹角，并处于相互“偏斜(skew line)”的位置。在此存储器中，字线31、32与各个元件电绝缘。而位线21、22与各个元件电连接，也可以用作读取信息的读出线(sense line)。此外，字线、位线等导线可以使用Cu、Al等材料制成。
按照这种方式，如果在相互串联连接的元件之间，使字线和位线相互交叉，且伸长方向互相垂直，则可以有效地把记录信息的磁场施加给各个元件。
记录导线并不局限于单线，也可以由相互平行伸长的多根导线构成(图4)。图4所示的存储器中，字线31、32及位线21、22分别由两根导线构成。与使用单线路的记录导线的方式(图3A、B)相比，这种方式更适于使用高记录频率(例如200MHz以上)的信息的记录。此外，在由多线路构成的记录导线中，将至少一根导线保持为额定电位，如接地电位。
多个元件也可以同时进行信息写入。进行多个比特(位：bit)的记录信息写入时，如果选择未共用记录导线的元件11、13，则可以很容易防止因磁串扰等而引起的误记录，而如果选择共用记录导线的元件11、12(12、13)，则有利于节省电力。
同时记录多个比特(位：bit)时，也可假设瞬间最大耗电量大于电源的允许量。此时在记录电流的非发生时间内，向与电源并联设置的电容器充电，在写入信息时，从电源和电容器同时供应，或只从电容器供应记录电流即可。
下面对可向图3A、图3B、图4所示的磁性存储器中写入的信息量进行说明。以电压检测为例，磁阻元件的输出变化可用ΔP(ΔP＝I×ΔR，ΔR为阻抗变化量)表示。如果把元件11的输出变化设定为ΔP1、把元件12的输出变化设定为ΔP2(ΔP2＝2ΔP1)、把元件13的输出变化设定为ΔP3(ΔP3＝3ΔP1)，则可读取的存储值就为7个(图5)。
另一方面，元件13的输出变化ΔP3不是3ΔP1而是4ΔP1，则可读取的存储值为8(23)个(图6)。
在图5、图6中，ΔR值要在可检测的最小输出值以上。最小的ΔP(I×ΔRmin)在50mV以上即可。这样就可以廉价地制造输出检测元件。
从相互串联着的N个存储器层所获得的存储值最大为2N-1。为实现此目的，与最小输出变化IΔRmin相比，最大输出优选在IΔRmin×2N-1以上。另外，与第M个(其中，M是1以上(N-1)以下的整数)低输出变化IΔRM相对，第M+1个的低输出变化IΔRM+1优选在IΔRM×2以上。
关于各个元件的ΔR是测量偏压或测量电流下的MR变化率与元件阻抗R的积。通过调整元件阻抗R，如控制隧道绝缘层的膜厚，就可容易地进行ΔR的调整。
此外，虽然以上针对电压检测加以叙述，即便在电流检测时，只要满足同样的关系即可。
即使不将磁阻元件积层而在一个元件内部将多个存储器层积层，也可以实现存储器的多值化(图7)。
如图7所示，在图1B所示的元件中，如果再积层隧道层72、自由磁性层(存储器层)73、偏置隧道层74，就可以使一个元件内存在两个存储器层3、73。在这个元件中，以固定磁性层1为中心，在其两侧依次积层有隧道层2、72、自由磁性层3、72、偏置隧道层4、74。
利用相互处于“扭转”位置的位线21和字线31，向此元件的存储器层3、73施加记录磁场，利用开关元件51就可选择该存储器。也可以如图3A、图3B所示方式，积层此磁阻元件。
如果一个元件中存在多个存储器层，为了分别向各个存储器层写入信息，也可以改变存储器层的矫顽力(磁化反转磁场)。矫顽力的调整不仅可以通过控制材料、膜厚、结晶构造，还可以通过存储器层的多层化来进行。考虑施加外部磁场的方向，且可赋予存储器层形状各向异性。
即便存在于一个磁阻元件中的多个存储器层3、73的矫顽力实际相同，只要利用与位线21及字线31对应的存储器层的位置差异，可分别向存储器层写入信息。其原因在于，由于随着存储器层与记录导线之间的距离的变化，磁化反转所需电流量不同。此操作的具体实施例，将参照图15在后面进行说明。
一个元件包含的存储器层的层数也可以是三个以上。但是，为使它们与记录导线的距离不至于过大，包含固定磁性层、自由磁性层、隧道层的积层体1～4、72～74的厚度在500nm以下适当。
来自磁性存储器的输出的检测电路优选通过差动放大器与比较用存储器相连(图8)。这样，通过利用与包括布线阻抗的比较阻抗的输出差，则可以取消布线阻抗及基准元件阻抗。如果使用这种检测电路，能容易实现高的S/N。
使用二极管、隧道二极管这样的整流元件52、53、54代替开关元件51，也能获得相同效果的存储器(图9A、图9B)。
在这种存储器中，由于整流元件52、53、54位于各个记录导线之间，因此能够分别读出磁阻元件11、12、13的磁阻抗变化。在这种存储器中，使用位线21、22作为读出线，同时也使用字线31、32来读出信息。元件11中，字线31与位线21之间的阻抗变化，元件12中，位线21与字线32之间的阻抗变化，元件13中，字线32与位线22之间的阻抗变化，以电压或电流变化的形式而被读出。在这种实施方式中，由于元件被电气分离，因此很容易提高S/N。
图4所示的元件中，也可以使用整流元件52来代替开关元件51(图10)。
本发明的磁性存储器并不局限于上述所列举的构造，也可以将元件或存储器层积层，还可以适当改变布线设置。
下面，对磁性存储器的面内方向的配置进行说明。
为形成规定数目的存储器列及存储器行，磁性存储器也可以配置成矩阵形状(图11)。磁性存储器101、102…201、202…301…303…被配置在字线31、131、231…与位线21、121、221…的交点处。通过分别设置的开关元件70、170、270…71、171、271…来控制通向这些记录导线的记录电流。按照与所谓双电流一致的方式进行该控制。图11所示例中，只有开关元件70、71处于接通(ON)状态，则选择配置在字线31与位线21交叉位置的磁性存储器101被选择，并向此存储器101施加记录磁场。
如果加快依赖于开关元件的寻址时间，或缩小记录导线的间隔，则有时会在记录导线之间产生感应耦合电流或电容耦合电流，并产生磁串扰。为了抑制磁串扰，可以在记录导线之间配置接合线(bondingwires)81、181、281…91、191、291…(图12)。
接合线也可以分别配置在沿层厚方向而设的记录导线之间(图13)。即，如与位线21、22的伸长方向相邻的磁性存储器101、201之间，接合线81、82被分别配置在字线31、131之间与字线32、132之间。通过设置接合线81、82，可以避免在相邻的一对磁阻元件11、111(12、112；13、113)中发生误记录。接合线可事先保持在规定额定电位，如接地电位。
如上所述，为记录信息，可以赋予自由磁性层(存储器层)单轴各向异性。被赋予单轴各向异性的自由磁性层中的开关磁场曲线，并非四阶对称(fourth order symmetry)的理想形状(图14A)，有时是把该曲线沿难磁化轴方向拉伸后的星形曲线(图14B)。如将软磁性膜与高矫顽力膜积层后的双层膜那样，在膜面垂直方向的各向异性不同的存储器层，即至少包括两个磁性膜的存储器层上，这种倾向更为明显。夹着非磁性膜的一对磁性膜静磁耦合而成的积层体所构成的存储器层上，开关磁场曲线有时呈现多轴稳定的形状。
2个存储器层的易磁化轴相互倾斜规定角度α，该存储器层具有图14A所示的磁化开关曲线，则出现在一个开关曲线内、而在另一个曲线外的磁化反转区域(图17A)。如果施加图17A中点A所表示的磁场，则只在开关曲线a所示的存储器层发生磁化反转，而施加点B所表示的磁场，则只在开关曲线b所示的存储器层发生磁化反转。
如果使用这种方法，不仅能够控制磁串扰，而且可以向规定的存储器层记录信息。此外，如果存储器层的易磁化轴依赖形状各向异性，则易磁化轴的角度α可以用存储器层3a、3b的长度方向所形成的夹角表示(图17B)。此时，夹角α的优选范围是20°～70°。此外，这样虽然便于使元件的面形状形成矩形，但元件的面形状并非局限于矩形(图19B～图19E)。
同样，图14B所示的磁化开关曲线，使两个存储器层的易磁化轴互相不同，则能够出现只在一个存储器层进行磁化反转的磁场区域(图15)。此时，易磁化轴夹角的优选范围是20°～90°。
因此，在以矩阵形状设置磁性存储器的存储器装置中，使相邻的存储器层的易磁化轴互不相同的方向优选是20°～90°，更优选的是形成20°～70°的角度，这样就可以抑制磁串扰(图18)。图18所示的MRAM中，各个存储器层201、201、203…211、212、213…221、222、223…是与在层的面内方向相邻的存储器层的易磁化轴方向成20°～70°夹角而配置的。
存储器层还可以按照在层的面垂直方向(层厚方向)相邻的易磁化轴方向互不相同的方式而设置(图16)。图16所示的存储器装置中，存储器层以矩阵形状配置的第二段存储器层面120，被夹在存储器层所形成的第一段及第三段的存储器层面110、130之间。包含在第二段的存储器层面120内的存储器层121、122、123…221、222、223…321、322、323，不仅在面内方向相邻的存储器层，而且与该层在面垂直方向相邻的存储器层都以易磁化轴方向互不相同的方式而配置。按照这种配置，存储器层222在与之相邻的上下左右的所有存储器层122、221、223、322、212、232之间，易磁化轴互不相同。
此外，在图16中，假定磁化开关曲线是图14B所示的情况，易磁化轴的夹角α设定为90°。
虽然图16、图18中，存储器层的面形状呈矩形(图19A)，但存储器层的面形状并非局限于此(图19B～图19E)。如果存储器层的形状为变形的多角形(图19B)，即顶角附近向内侧靠近的曲线，椭圆(图19C)、内角大于90°的多角形(图19D、图19E)，则可以提高存储器的角形形状和保存信息的可靠性。
存储器层的磁化反转通常是开关元件处于断开(OFF)的状态下进行的。当开关元件处于接通(ON)状态时，流过读出电流(sense current)，就可以读出与存储器层的磁化状态相应的输出变化。
但是，如果使用沿存储器层的层厚方向通过的电流，则可以确定存储器层中磁化转动的方向(图20A)。图20A中，使存储器层(自由磁性层)3的磁化反转时，开关元件51处于接通(ON)状态，电流63沿层厚方向通过元件，与此同时，产生沿面内方向围绕存储器层的磁场43。该磁场43使存储器层中磁化的旋转更顺畅。此外，也可以分别沿层的面内方向使电流61、62通过位线21及字线31，并产生磁场41、42。
优选在开始(结束)施加通过开关元件51的电流63之后，开始(结束)施加流过字线31的电流62(图20B)。电流63所产生的磁场43诱导磁化的旋转，而电流62所产生的磁场42使旋转的磁化朝向规定方向。此外，在这个磁阻元件中，由于电流从同时使用读出线的位线21分流供应给开关元件51，所以，让电流61、63同时通过。
图20B中的时间T1中，在横切存储器层3的磁化方向33的方向(层的宽度方向)，施加磁场41、43，则磁化方向33就变得不稳定(图20C)。只有磁场41的情况下，成为磁化反转的起始点的磁化波动在层的两端产生，通过同时施加磁场43，在其中一个端部更容易发生磁化波动。此时，当沿电流63通过的方向观看磁化旋转的方向时，换言之，就是从图20A的上方观看时，它呈顺时针方向(向右旋转方向)。于是，磁化方向的旋转开始。
在时间T2，再施加与初始磁化方向相反(反向平行)的磁场42，在时间T3，结束施加磁场41、42，则确定磁化方向33(图20C)。
为使反转的磁化复原，在图20A中，可以使通过字线32的电流62的流向逆转。如果磁化的旋转向左(逆时针方向)时，只要使电流61、63的流向逆转即可。
在这个元件中，从存储器层3的读出操作也可以通过电流63进行。
这些写入或读取操作，在使用整流元件52代替开关元件51的情况(图21A、B)，与未使用这些元件的情况(图22A、B)相同。图21B、图22B表示利用读出电流(sense current)64所进行的读出操作。
如上所述，本发明的驱动方法，不仅适用于具有1个存储器层的传统型TMR元件，对于沿层厚方向积层2个以上的存储器层而构成的磁性存储器也同样适用。如果按照传统的驱动方法，很难在规定的存储器层中进行顺畅的磁化反转，而在这种磁性存储器中，由于存储器层的密度高，因此，使用上述方法的效果也非常好。
如果使用上述方法所制造的存储器，则可以制造搭载存储功能的可程控存储器(programmable memory)或者可重置存储器(reconfigurable memory)，这种存储器的基本电路如图23所示。此处，以图7所示的存储器100为例，但能够使用的磁性存储器并非局限于这一种。
图23中Vo＝Vi×(Rv+Rc)/(Ri+Rv+Rc)这个关系式成立。此处，Rc为FET2接通时的阻抗，Rv为包括全部4个隧道层的积层体的阻抗。规定存储器层中的磁化方向与固定磁性层中的磁化方向平行时的Rv设定为Rvp，把与之反向平行时的Rv设定为Rvap，如果反向平行时的阻抗较高，如将负载电路的栅极电压Vd与磁阻元件的阻抗的关系用下面的公式表示，
Vd＜Vo＝Vi×(Rvap+Rc)/(Ri+Rvap+Rc)
Vd＞Vo＝Vi×(Rvp+Rc)/(Ri+Rvp+Rc)
这样，就可以用作非易失性的可重置存储器。
在此电路中，如果作为负载电路而使用逻辑电路，则作为非易失可程控元件，作为负载电路而使用显示电路时，则可用于静止画面等的非易失性存储。此外，也可以用作集这些多个功能于一身的系统LSI。另外，图23的FET可以分别在晶片上制造。
此外，如下面的实施例所表示，磁性存储器可以用磁性屏蔽件而封装。对于MRAM等存储装置及系统LSI等，优选也同样添加磁性屏蔽部。这样就可以抑制因外部磁噪而引起的误操作。磁性屏蔽部用普通的磁性材料制造即可。
实施例
(实施例1)
如图3所示，在CMOS基板上，利用由3段的磁阻元件构成的磁性存储器制作集成存储器。集成存储器密封入陶瓷封装，并在整个封装上，电镀厚度为100μm的NiFe膜作为磁性屏蔽部。
与图11所示的相同，磁性存储器以矩阵形状排列，而且每隔一存储列，配置比较用的磁性存储器R1、R2、R3…(图24)。这些磁性存储器也由3段磁阻元件构成。磁性存储器按照256×256(磁阻元件的总数为256×256×3个)的方式排列。比较用的磁性存储器配置256个。
各个磁性存储器中，按照下面所表示的积层构造制作，作为第一段的磁性存储器元件。
下部电极/Ta(3)/PtMn(20)/CoFe(3)/Ru(0.9)/CoFe(3)/AlO(1.0)/NiFe(2)/AlO(1.0)/CoFe(3)/Ru(0.9)/CoFe(3)/PtMn(20)/Ta(3)/上部电极
此处，括号内的数值是单位为nm的膜厚，AlO的膜厚是氧化前的金属Al的膜厚(以下同)。
在这个元件中，隧道层与存储器层分别通过AlO、NiFe形成。PtMn是使固定磁性层(CoFe/Ru/CoFe)的磁化难以反转的反强磁性层。
除了使2层的AlO(1.0)分别设定为AlO(1.06)以外，第二段的磁阻元件按照与第一段的元件相同的方式制作。
除了使2层的AlO(1.0)分别设定为AlO(1.12)以外，第三段的磁阻元件按照与第一段的元件相同的方式制作。
制作完这些元件之后，在5kOe、280℃条件下热处理1小时，PtMn上设定单向各向异性。然后，对各个元件中各层的面形状进行加工，使该单向各向异性的方向为长度方向。即，图3A中的左右方向是各层的长度方向，元件的面形状为0.2μm×0.3μm。
除了导线阻抗或CMOS阻抗之外，各磁阻元件的输出分别为，第一段为40mV、第二段为80mV、第三段为160mV。
通过字线与位线的合成磁场，对由3段构成的一系列磁性存储器的每一个存储器记录3位。如果参照图3、图24进行说明，首先，对应写入的磁性存储器101的开关元件70、71寻址。接着，电流通过在元件11、12之间延伸的位线21，沿元件的短边方向把磁场加给这些元件，同时，电流流过字线31、32，并进行一次元件11、12的磁化反转。这样，同时进行2个以上的元件的磁化反转，就能达到节省耗电的目的。
接下来，电流流过位线22，并沿短边方向把磁场加给元件13后，电流在字线32内流动，进行元件13的磁化反转。
此外，电流通过位线及字线的时间(电流的脉冲宽度)为25nsec(纳秒：nanosecond)，按照来自位线的电流脉冲到达元件10nsec后，来自字线的脉冲到达元件的方式加以控制。
其次，显示读出操作。首先，与磁性存储器101及相应的比较用磁性存储器R1对应的开关元件70、71、RS进行寻址。接着，读出电流通过磁性存储器101及比较用磁性存储器R1。
通过图8所示的电路对从两个元件101、R1输出的Vmem、Vref放大，判断所得的输出值是否是8个存储值的任一个。
图24所示的电路中，读出电流分别流向应读出的磁性存储器与比较用磁性存储器。虽然需要增加开关元件，但为了降低偏置的变动或读取电压的最小值，也可以把磁性存储器与比较用磁性存储器用不同的电路表示。
此外，在多个个磁性存储器中，同时写入位于同一段的磁阻元件。此处，选择元件1O1同时在行或列方向上每隔一个而选择元件301…103…303…。这样，如果同时向行及列方向上不相邻的元件写入，不仅能够抑制磁串扰(magnetic crosstalk)，还能提高写入的效率，以及控制耗电量。在这种情况下，也可以通过使用并联设置在各个布线上的电容器(图中省略未示)的充放电，减轻电源负载。
如果把同时向多个个元件写入信息与抑制电流的分流的读取组合，则写入信号与读取信号相对时间轴而不同。在这种情况下，利用移位寄存器或缓冲存储器，同时使用控制输入输出信号的电路。
(实施例2)
在CMOS基板上，通过将由具有图7所示的两个存储器层3、73的磁阻元件构成的磁性存储器排列成矩阵状，制作集成存储器。集成存储器上进行与实施例1相同的磁性屏蔽。但是，图7所示的层中，省略制作两端的偏置隧道层4、74。
磁性存储器的排列与实施例1相同(图24)。这种集成存储器中，存储器的总数为256×256×2个。将该集成存储器作为1帧，制作合计8帧的MRAM。
磁阻元件的膜构造如下：下部电极/Ta(3)/NiFeCr(4)/NiFe(2)/AlO(1.0)/CoFe(3)/Ru(0.8)/CoFe(3)/PtMn(20)/CoFe(3)/Ru(0.8)/CoFe(3)/AlO(1.06)/NiFe(2)/NiFeCr(4)/Ta(3)/上部电极。
在这个元件中，隧道层与存储器层分别由AlO、NiFe形成。
按照与实施例1相同的方式对此多层膜进行热处理，并考虑单向各向异性，对层进行加工(图7中左右方向为层的长度方向)。
利用外部线圈施加均匀磁场，测定MR变化率，2个存储器层(NiFe)的矫顽力相同。各个存储器层的磁化反转引起的输出变化，除了布线阻抗或CMOS的阻抗，下部电极侧的存储器层73为40mV，上部电极的存储器层3为80mV。
这些输出变化值是从多层膜的MR曲线求出的数值，多层膜如下所示地制作形状各向异性的大小互不相同的NiFe(6)及NiFe(2)。
下部电极/Ta(3)/NiFe(6)/AlO(1.0)/CoFe(3)/Ru(0.8)/CoFe(3)/PtMn(20)/CoFe(3)/Ru(0.8)/CoFe(3)/AlO(1.06)/NiFe(2)/NiFeCr(4)/Ta(3)/上部电极
通过字线与位线的合成磁场，分别向2个存储器层3、73进行写入。这些存储器层的磁化开关曲线全部略呈图14A所示的形状。但是，由于存储器层3、73与位线21或字线31的相对距离的差异，基于电流的磁化开关曲线，是沿较近的记录导线的方向拉伸的形状(图25)。因此，如施加相当于点A的合成电流，则只在具有磁化开关曲线p的存储器层3上发生磁化反转。通过施加点B的合成电流，只在具有磁化开关曲线q的存储器层73发生磁化反转。
如果对此加以利用，则可以向包含在1个磁阻元件内的多个存储器层的任一存储器层写入信息。
可以按照与实施例1相同的方式写入和读出。此外，在这种MRAM中，在8个基本帧中同时对1个元件进行读取操作，这样就可以同时进行2×8位的存储器的读出。
(实施例3)
玻璃基板上，用如图9所示的由3段磁阻元件构成的磁性存储器制作集成存储器。对集成存储器实施与实施例1相同的磁性屏蔽。
磁性存储器按照图24所示的方式排列。磁性存储器以256×256(磁阻元件的总数256×256×3个)方式排列，此此磁性存储器组作为一个帧，制作共8帧的MRAM。
3个元件中，磁阻元件的膜结构如下所示：
下部电极/Ta(3)/PtMn(20)/CoFe(3)/Ru(0.9)/CoFe(3)/AlO(1.0)/Fe(2)/AlO(1.3)/Ta(3)/上部电极。
在这个元件中，隧道层与存储器层分别通过AlO与Fe形成。与Ta接触的AlO是偏置隧道层。
按照与实施例1相同的方式对此多层膜进行热处理，以及进行考虑单向各向异性的层的加工(图9A中左右方向为层的长度方向)。
各个磁阻元件之间，从顺时针方向分别制作具有引销(pin)构造的二极管，以作为整流元件52、53、54。此处，引销(pin)的各层通过CVD方法成膜。p层按照0.5％B2H6/H2＝100sccm、H2＝100sccm、SiH4＝100sccm的条件制作。i层通过SiH4与H2，n层按照0.5％PH3/H2＝100sccm、H2＝100sccm、SiH4＝50sccm的条件制作。此处，“0.5％”是表示与H2的比例。此外，这些二极管与磁阻元件或导线之间形成Ti缓冲层。
各个磁阻元件的输出，除了导线阻抗或二极管阻抗，为120mV。
向各个元件的写入按照与实施例1相同的方式进行。
参照图9、图24对读出操作进行说明。首先，对应读出的磁性存储器101与比较磁性存储器R1寻址，然后，使字线31、32接入接地电位，位线22与字线32之间，以及位线21与字线31之间通过大小相同的读出电流。之后，按照与实施例1相同的方式，首先，判断元件11的存储值，接着判断元件12的存储值。以此读取构成1个磁性存储器101的2个磁阻元件11、12的存储值。
(实施例4)
玻璃基板上，用如图10所示的具有2个存储器层的磁阻元件制作集成存储器。对集成存储器实施与实施例1相同的磁性屏蔽。
磁性存储器按照图24所示的方式排列。磁性存储器以256×256(磁阻元件的总数256×256×2个)方式排列，此磁性存储器组作为一个帧，制作共8帧的MRAM。
磁阻元件的膜结构如下所示。
下部电极/Ta(3)/AlO(1.3)/Fe(2)/AlO(1.0)/CoFe(3)/Ru(0.8)/CoFe(3)/PtMn(20)/CoFe(3)/Ru(0.8)/CoFe(3)/AlO(1.06)/Fe(2)/AlO(1.3)/Ta(3)/上部电极
在这个元件中，隧道层与存储器层分别由AlO与Fe形成。与Ta接触的AlO是偏置隧道层。
按照与实施例1相同的方式对此多层膜进行热处理，并进行考虑了单向各向异性的层的加工(图10中左右方向为层的长度方向)。
利用外部线圈施加均匀磁场，测定MR变化率，2个存储器层(Fe)的矫顽力相同。各个存储器层的磁化反转引起的输出变化，除了布线阻抗或二极管阻抗，下部电极的存储器层73为40mV，上部电极的存储器层3为80mV左右。这些输出变化以与实施例2相同的方法求得。
以下，按照与实施例2相同的方式，分别向构成1个元件的存储器层写入信息，或读出电流从并用读出线的位线21流向字线31，从而读取写入的信息。
(实施例5)
在CMOS基板上，用磁性存储器制作集成存储器，该磁性存储器由图3所示的多段磁阻元件构成。但此处元件的段数为2。集成存储器中，进行与实施例1相同的磁性屏蔽。
磁性存储器按照图24所示的方式排列。磁性存储器按照256×256(磁阻元件的总数为256×256×2个)的方式排列。
各个磁性存储器中，作为第一段的磁阻元件，制作下面所示的积层结构。
下部电极/Ta(3)/PtMn(20)/CoFe(3)/Ru(0.9)/CoFe(3)/AlO(1.0)/CoFe(0.5)/NiFe(2)/CoFe(0.5)/AlO(1.0)/CoFe(3)/Ru(0.9)/CoFe(3)/PtMn(20)/Ta(3)/上部电极
接着，制作下面所示的积层结构，作为第二段磁阻元件。
下部电极/Ta(3)/IrMn(20)/CoFe(3)/Ru(0.9)/CoFe(3)/AlO(1.06)/CoFe(0.5)/NiFe(2)/CoFe(0.5)/AlO(1.06)/CoFe(3)/Ru(0.9)/CoFe(3)/IrMn(20)/Ta(3)/上部电极
在这些元件中，隧道层与存储器层分别由AlO和CoFe(0.5)/NiFe(2)/CoFe(0.5)形成。
此外，对第一段元件的成膜处理结束后，按照与实施例1相同的条件赋予PtMn单向各向异性，并把层面形状加工成0.2μm×0.3μm，使此单向各向异性的方向成为长度方向(图3中左右方向为长度方向)。
而第二段元件，通过在磁场内对IrMn进行成膜处理，与PtMn正交的方式设置单向各向异性，然后，层面形状加工成0.2μm×0.3μm，使此单向各向异性的方向为长度方向(图3中左右方向为短边方向)。这样得到的集存储器就是“存储器A”。
为了进行比较，按照与上述相同的方式制作第一段元件，除了AlO(1.0)变为AlO(1.06)之外，其它各项都与第一段相同，而制作“存储器B”作为第二段的元件。但是，此处第一段与第二段之间，使单向各向异性的方向与层的长度方向一致(图3中左右方向为长度方向)。
在上述两个集成存储器中，减去布线阻抗或CMOS的阻抗，各个磁阻元件的输出，第一段为60mV、第二段120mV。
对于这样所得到的集成存储器，通过位线21沿层的短边方向向第一段的元件施加磁场，进而从字线31施加磁场，反复进行磁化反转操作。对反复进行反转后的第二段元件中存储器的误记录的概率进行测定，存储器A中为10-8/次，存储器B中为10-6/次。但是，误记录中也包含读出时的误差所导致的错误。
制作补充存储器并进行研究表明，第一段元件的长度方向与第二段元件的长度方向的夹角如果20度以上90度以下，则误记录明显减少。即使在面内方向相邻的元件之间，使层的长度方向互不相同，对减少误记录也有明显效果。
此外，如图26所示，第一段的元件111、112、211、212与第二段的元件121、122、221、222在厚度方向互不重叠而设置，这样就可以提高读取信息的精度。
接着，使用下面所示的元件，按照与上述相同的方式制作集成存储器。
存储器I
第一段
下部电极/Ta(3)/PtMn(20)/CoFe(3)/Ru(0.9)/CoFe(3)/AlO(1.0)/NiFe(2)/Ru(0.9)/NiFe(4)/AlO(1.0)/CoFe(3)/PtMn(20)/Ta(3)/上部电极
第二段
下部电极/Ta(3)/IrMn(20)/CoFe(3)/Ru(0.9)/CoFe(3)/AlO(1.06)/NiFe(2)/Ru(0.9)/NiFe(4)/AlO(1.06)/CoFe(3)/PtMn(20)/Ta(3)/上部电极
存储器II
第一段
下部电极/Ta(3)/PtMn(20)/CoFe(3)/Ru(0.9)/CoFe(3)/AlO(1.0)/NiFe(2)/Ru(0.9)/NiFe(2)/Ru(0.9)/NiFe(2)/AlO(1.0)/CoFe(3)/Ru(0.9)/CoFe(3)/PtMn(20)/Ta(3)/上部电极
第二段
下部电极/Ta(3)/IrMn(20)/CoFe(3)/Ru(0.9)/CoFe(3)/AlO(1.06)/NiFe(2)/Ru(0.9)/NiFe(2)/Ru(0.9)/NiFe(2)/AlO(1.06)/CoFe(3)/Ru(0.9)/CoFe(3)/PtMn(20)/Ta(3)/上部电极
存储器III
第一段
下部电极/Ta(3)/PtMn(20)/CoFe(3)/Ru(0.9)/CoFe(3)/AlO(1.0)/NiFe(1)/CoFe(1)/AlO(1.0)/CoFe(3)/Ru(0.9)/CoFe(3)/PtMn(20)/Ta(3)/上部电极
第二段
下部电极/Ta(3)/IrMn(20)/CoFe(3)/Ru(0.9)/CoFe(3)/AlO(1.06)/NiFe(1)/CoFe(1)/AlO(1.06)/CoFe(3)/Ru(0.9)/CoFe(3)/PtMn(20)/Ta(3)/上部电极
存储器IV
第一段
下部电极/Ta(3)/PtMn(20)/CoFe(3)/Ru(0.9)/CoFe(3)/AlO(1.0)/NiFe(2)/AlO(1.0)/CoFe(3)/Ru(0.9)/CoFe(3)/PtMn(20)/Ta(3)/上部电极
第二段
下部电极/Ta(3)/IrMn(20)/CoFe(3)/Ru(0.9)/CoFe(3)/AlO(1.06)/NiFe(2)/AlO(1.06)/CoFe(3)/Ru(0.9)/CoFe(3)/PtMn(20)/Ta(3)/上部电极
存储器I～III中，使用多层膜作为存储器层。存储器I中，存储器层是NiFe(2)/Ru(0.9)/NiFe(4)，存储器II中，存储器层是NiFe(2)/Ru(0.9)/NiFe(4)/Ru(0.9)/NiFe(4)，存储器III中，存储器层是NiFe(1)/CoFe(1)。与此相反，存储器IV中存储器层是NiFe(2)。
在各个存储器中，第一段元件成膜后在280℃、5kOe的气氛下热处理1小时，赋予PtMn单向各向异性后，使单向各向异性的方向为长度方向，把各层的元件形状加工成0.2μm×0.3μm(图3A的左右方向为长度方向)。
在各个存储器中，第二段元件，通过在磁场内对IrMn进行成膜处理，以与PtMn正交的方式设置单向各向异性，然后，把各层的元件形状加工成0.2μm×0.3μm，使此单向各向异性的方向为长度方向(图3A中左右方向为短边方向)。
各个磁阻元件的输出，减去导线阻抗或CMOS的阻抗，第一段为60mV、第二段120mV。
对于这样所得到的存储器，通过位线21沿层的短边方向向第一段元件施加磁场，并从字线31施加磁场，反复进行磁化反转操作。对反复进行反转后的第二段元件中存储器的误记录的概率进行测定，存储器I～III中为10-8/次，存储器IV中为10-6/次。但是，误记录中也包含读出时的误差所导致的错误。
如存储器I～III一样，如果存储器层是至少2种磁性膜或至少2种磁性膜与至少1种非磁性膜的多层膜，则开关磁化曲线就无法保持单纯的4阶对称。这样，就会减少误记录。
(实施例6)
在CMOS基板上，制作矩阵形状配置图27所示结构的磁阻元件的MRAM，并对其记录方法进行研究。
作为磁阻元件，采用如下的结构。
下部电极/Ta(3)/AlO(1.3)/Fe(2)/AlO(1.0)/CoFe(3)/Ru(0.9)/CoFe(3)/PtMn(20)/Ta(3)/上部电极
此处，AlO(1.3)为偏置隧道层4，Fe(2)为存储器层3，AlO(1.0)为隧道层2，CoFe(3)/Ru(0.9)/CoFe(3)为固定磁性层1。PtMn(3)为图中省略未示的反强磁性层。
多层膜成膜后，在280℃、5kOe的气氛下热处理1小时，赋予PtMn单向各向异性，然后把各层的元件形状加工成0.1μm×0.15μm，使此单向各向异性的方向为长度方向(图27中左右方向为长度方向)。
本实施例中，调整字线的位置，在40～100nm范围内适当改变字线31的上端与存储器层3的下端之间的距离d，制作多个元件。
首先，电流61、62通过字线31及位线21，通过产生的合成磁场尝试进行存储器层的磁化反转。随着d的增大磁化反转变得困难。
再通过电流63进行磁化反转，在d的整个范围内，误记录的概率减少。此时，流过位线21的分流前的电流61a所产生的磁场的方向与电流63所产生的磁场的方向一致。
使通过位线21的电流61a、61b的方向作为反方向，分流前的电流产生的磁场的方向与电流产生的磁场的方向相反，则无法达到减少误记录的目的。其原因，与分流后相比，相对大的分流之前的流过位线的电流所产生磁场阻碍了垂直流过存储器层的电流所产生的反转辅助效果的发挥。

Claims (11)

1.一种磁性存储器的驱动方法，该磁性存储器，包含按照2个存储器层夹持隧道层的方式沿层厚方向积层的2个以上的存储器层与2个以上的隧道层，所述2个以上的存储器层串联电连接，第一层组的磁化反转所产生的阻抗变化与第二层组的磁化反转所产生的阻抗变化互不相同，该第一层组由从所述2个以上的存储器层中选择的至少1个构成，该第二层组由从所述2个以上的存储器层选择的至少1个构成，其特征在于，
从所述2个以上的存储器层选择的至少1个层的磁化反转通过因包含沿着厚度方向通过该至少1个层的电流的多个电流而产生的磁场来进行。
2.如权利要求1所述的磁性存储器的驱动方法，其特征在于，所述多个电流，将沿所述层厚方向通过的电流作为第一电流，包含沿所述2个以上的存储器层的面内方向流动的、使磁场沿所述磁化反转后的磁化方向产生的第二电流。
3.如权利要求2所述的磁性存储器的驱动方法，其特征在于，在开始所述第一电流的施加后，开始施加所述第二电流。
4.如权利要求3所述的磁性存储器的驱动方法，其特征在于，所述多个电流还包含在所述面内方向且在与第二电流不同的方向流动的第三电流，在开始施加所述第三电流之后，开始施加所述第二电流。
5.如权利要求2所述的磁性存储器的驱动方法，其特征在于，所述多个电流还包含在所述面内方向且在与第二电流不同的方向流动的第三电流，从所述第三电流分流而供应所述第一电流。
6.如权利要求1所述的磁性存储器的驱动方法，其特征在于，至少施加由在所述2个层之间延伸的导线中流过的电流所产生的磁场，使从所述2个以上的存储器层选择的2个层的磁化同时反转。
7.一种磁性存储器的驱动方法，该磁性存储器具有电性串联连接的两个以上的存储器层，其特征在于，
所述存储器层的磁化反转，通过由包含在厚度方向流过该存储器层的电流的多个电流所产生的磁场而进行。
8.如权利要求7所述的磁性存储器的驱动方法，其特征在于，所述多个电流，将沿所述层厚方向通过的电流作为第一电流，包含沿所述存储器层的面内方向流动的、使磁场沿所述磁化反转后的磁化方向产生的第二电流。
9.如权利要求8所述的磁性存储器的驱动方法，其特征在于，在开始所述第一电流的施加之后，开始施加所述第二电流。
10.如权利要求9所述的磁性存储器的驱动方法，其特征在于，所述多个电流还包含在所述面内方向且在与所述第二电流不同的方向流动的第三电流，在开始所述第三电流的施加之后，开始施加所述第二电流。
11.如权利要求8所述的磁性存储器的驱动方法，其特征在于，所述多个电流还包含在所述面内方向且在与所述第二电流不同的方向流动的第三电流，从所述第三电流分流而供应所述第一电流。
CNB028121341A 2001-06-19 2002-06-19 磁性存储器的驱动方法 Expired - Fee Related CN1270323C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP184480/2001 2001-06-19
JP2001184480 2001-06-19

Publications (2)

Publication Number Publication Date
CN1529910A CN1529910A (zh) 2004-09-15
CN1270323C true CN1270323C (zh) 2006-08-16

Family

ID=19024233

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028121341A Expired - Fee Related CN1270323C (zh) 2001-06-19 2002-06-19 磁性存储器的驱动方法

Country Status (4)

Country Link
US (1) US6950333B2 (zh)
EP (1) EP1398835A4 (zh)
CN (1) CN1270323C (zh)
WO (1) WO2002103798A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3684225B2 (ja) 2002-09-30 2005-08-17 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP3906212B2 (ja) * 2003-03-11 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
KR100612854B1 (ko) * 2004-07-31 2006-08-21 삼성전자주식회사 스핀차지를 이용한 자성막 구조체와 그 제조 방법과 그를구비하는 반도체 장치 및 이 장치의 동작방법
JP4941649B2 (ja) * 2004-08-25 2012-05-30 日本電気株式会社 メモリセル及び磁気ランダムアクセスメモリ
JP4822126B2 (ja) * 2004-08-26 2011-11-24 日本電気株式会社 磁気抵抗素子及び磁気ランダムアクセスメモリ
RU2310928C2 (ru) * 2004-10-27 2007-11-20 Самсунг Электроникс Ко., Лтд. Усовершенствованное многоразрядное магнитное запоминающее устройство с произвольной выборкой и способы его функционирования и производства
KR100590563B1 (ko) 2004-10-27 2006-06-19 삼성전자주식회사 멀티 비트 자기 메모리 소자와 그 동작 및 제조 방법
KR100604913B1 (ko) 2004-10-28 2006-07-28 삼성전자주식회사 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램
US7272028B2 (en) * 2005-05-27 2007-09-18 Infineon Technologies Ag MRAM cell with split conductive lines
JP2006332527A (ja) * 2005-05-30 2006-12-07 Renesas Technology Corp 磁気記憶素子
FR2889623A1 (fr) * 2005-08-03 2007-02-09 St Microelectronics Sa Resistance variable
DE102005040557A1 (de) * 2005-08-26 2007-03-01 Infineon Technologies Ag Integrierte Speicherschaltung mit einem resistiven Speicherelement sowie ein Verfahren zur Herstellung einer solchen Speicherschaltung
US7345855B2 (en) * 2005-09-07 2008-03-18 International Business Machines Corporation Tunnel barriers based on rare earth element oxides
US7539047B2 (en) * 2007-05-08 2009-05-26 Honeywell International, Inc. MRAM cell with multiple storage elements
US8719610B2 (en) 2008-09-23 2014-05-06 Qualcomm Incorporated Low power electronic system architecture using non-volatile magnetic memory
US7826256B2 (en) * 2008-09-29 2010-11-02 Seagate Technology Llc STRAM with compensation element
US7940551B2 (en) * 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US8411494B2 (en) 2009-07-21 2013-04-02 Alexander Mikhailovich Shukh Three-dimensional magnetic random access memory with high speed writing
US8331141B2 (en) 2009-08-05 2012-12-11 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
JP5756760B2 (ja) 2010-01-13 2015-07-29 株式会社日立製作所 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法
US8988934B2 (en) 2010-07-27 2015-03-24 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
US8976577B2 (en) 2011-04-07 2015-03-10 Tom A. Agan High density magnetic random access memory
US9070456B2 (en) 2011-04-07 2015-06-30 Tom A. Agan High density magnetic random access memory
JP2021044444A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 磁気記憶装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3282943B2 (ja) * 1995-04-28 2002-05-20 松下電器産業株式会社 メモリー素子
DE19744095A1 (de) * 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
US5930164A (en) 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
JPH11354728A (ja) * 1998-06-09 1999-12-24 Canon Inc 磁性薄膜メモリおよびその記録再生駆動方法
US5982660A (en) * 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
JP2001015611A (ja) 1999-07-01 2001-01-19 Mitsubishi Electric Corp 半導体装置の製造方法
JP2001084756A (ja) * 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
US6169689B1 (en) * 1999-12-08 2001-01-02 Motorola, Inc. MTJ stacked cell memory sensing method and apparatus
TW495745B (en) 2000-03-09 2002-07-21 Koninkl Philips Electronics Nv Magnetic field element having a biasing magnetic layer structure
JP2001338487A (ja) * 2000-03-24 2001-12-07 Sharp Corp 磁気メモリ、磁気メモリの製造方法
JP4050446B2 (ja) * 2000-06-30 2008-02-20 株式会社東芝 固体磁気メモリ
US6587370B2 (en) * 2000-11-01 2003-07-01 Canon Kabushiki Kaisha Magnetic memory and information recording and reproducing method therefor
JP2002246567A (ja) * 2001-02-14 2002-08-30 Toshiba Corp 磁気ランダムアクセスメモリ

Also Published As

Publication number Publication date
CN1529910A (zh) 2004-09-15
US20040085807A1 (en) 2004-05-06
WO2002103798A1 (fr) 2002-12-27
EP1398835A4 (en) 2006-03-29
EP1398835A1 (en) 2004-03-17
US6950333B2 (en) 2005-09-27

Similar Documents

Publication Publication Date Title
CN1270323C (zh) 磁性存储器的驱动方法
CN1203560C (zh) 磁存储器元件、磁存储器及磁存储器的制造方法
CN1252824C (zh) 备有磁轭层的磁存储装置及其制造方法
CN1185630C (zh) 磁存储装置
CN1199274C (zh) 半导体存储装置
CN100351946C (zh) 磁性体逻辑元件及磁性体逻辑元件阵列
CN1295707C (zh) 具有磁屏蔽层的磁存储器件及其制造方法
CN100342451C (zh) 磁存储器
CN1430292A (zh) 磁开关元件和磁存储器
CN1281969C (zh) 磁阻元件和使用该磁阻元件的磁阻磁头、磁记录装置和磁阻存储器件
CN1310212C (zh) 磁性器件和磁性存储器
CN1941175A (zh) 存储元件和存储器
CN1229880C (zh) 磁阻元件
CN1126127C (zh) 磁阻效应器件以及使用这种器件的器件
CN101067967A (zh) 磁性存储装置
CN1967892A (zh) 存储元件和存储器
CN1503229A (zh) 磁阻效应元件、磁存储器以及磁头
CN1713400A (zh) 自旋晶体管、可编程逻辑电路和磁存储器
CN1746980A (zh) 用于制造磁电阻元件的方法和设备
CN1726601A (zh) 磁隧道元件及使用其的磁存储器
CN101060160A (zh) 存储元件和存储器
CN1677558A (zh) 磁致电阻元件
CN1770316A (zh) 磁记录元件以及磁记录装置
CN1921167A (zh) 磁阻效应元件、磁头、磁存储装置及磁内存装置
CN1348221A (zh) 磁阻装置及/或多磁阻装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060816

Termination date: 20100619