JP4822126B2 - 磁気抵抗素子及び磁気ランダムアクセスメモリ - Google Patents

磁気抵抗素子及び磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP4822126B2
JP4822126B2 JP2006532613A JP2006532613A JP4822126B2 JP 4822126 B2 JP4822126 B2 JP 4822126B2 JP 2006532613 A JP2006532613 A JP 2006532613A JP 2006532613 A JP2006532613 A JP 2006532613A JP 4822126 B2 JP4822126 B2 JP 4822126B2
Authority
JP
Japan
Prior art keywords
layer
magnetic layer
magnetic
magnetization
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006532613A
Other languages
English (en)
Other versions
JPWO2006022367A1 (ja
Inventor
直彦 杉林
雄士 本田
昇 崎村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006532613A priority Critical patent/JP4822126B2/ja
Publication of JPWO2006022367A1 publication Critical patent/JPWO2006022367A1/ja
Application granted granted Critical
Publication of JP4822126B2 publication Critical patent/JP4822126B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、磁気抵抗素子及び磁気ランダムアクセスメモリに関し、特にトンネル磁気抵抗素子及びそれを用いた磁気ランダムアクセスメモリに関する。
記憶素子の磁化の方向を制御することによりデータを記憶する磁気ランダムアクセスメモリ(以下、「MRAM」と記す)が知られている。磁化方向の記録方法により、いくつかの種類のMRAMが知られている。
米国特許6,545,906号公報には、トグル型磁気ランダムアクセスメモリ(以下、「トグルMRAM」と記す)の技術が開示されている。このトグルMRAMは、その記憶素子の自由層に、積層フェリ構造体が用いられたトンネル磁気抵抗素子である。このMRAMは、書き込み動作時におけるメモリセルの選択性において優れていて、多重書込みがほとんど起こらない。以下に、米国特許6,545,906号公報のトグルMRAMについて説明する。
図1は、従来のトグルMRAMの構造を示す断面図である。このMRAMのメモリセル110の磁気抵抗素子105は、反強磁性層104、積層フェリ固定層103、トンネル絶縁層102、積層フェリ自由層101がこの順に積層されている。積層フェリ固定層103は、積層フェリ構造を有し、強磁性層116、非強磁性層115、強磁性層114を備える。積層フェリ自由層101は、積層フェリ構造を有し、強磁性層113、非強磁性層112、強磁性層111を備える。磁気抵抗素子105は、互いに概ね直交する書込み用のワード線126とビット線127とに挟まれている。
積層フェリ固定層103が積層フェリ構造体として形成されるのは、積層フェリ固定層103から磁場を出さないためである。その磁化の方向は反強磁性層104によって固定されている。積層フェリ自由層101も積層フェリ構造体でできており、外部磁場を印加しない限りは積層フェリ固定層103や積層フェリ自由層101からは磁場は出ない。
図2は、図1に示される従来のトグルMRAMの構造を示す上面図である。書込み用のワード線126とビット線127が直行して複数本(図では、それぞれ1本のみ表示)配置され、それぞれの交点に磁気抵抗素子105が配置される。磁気抵抗素子105は磁化されやすい方向(磁化容易軸)がワード線126とビット線127とに対して概ね45度(θ)の方向を向いている。これは、トグル動作を容易にするための配慮によるものである。
次に、図1に示される従来のトグルMRAMの書き込み動作の原理について説明する。トグルMRAMの場合、書込みは「1」→「0」か「0」→「1」しか行えない。すなわち、「1」に「1」を上書きすることや、「0」に「0」を上書きすることは出来ない。そのため、そのトグルMRAMの書き込み動作では、予め選択メモリセルへの読み出しが実行され、その読み出された情報と書き込まれる情報に基づいて第1と第2のフリー層の磁化の方向が変えられるべきか否か(トグル動作させるか否か)が判断される。すなわち、読み出された情報(「0」又は「1」)と書き込まれる情報(「0」又は「1」)とが等しい場合にはトグル動作は行われず、読み出された情報と書き込まれる情報とが異なる場合にはトグル動作が行われる。
図3A〜3Hは、図1に示される従来技術のトグルMRAMにおけるトグル動作原理を示す図である。図3Aは、ビット線127を流れる書き込み電流IBLのタイミングチャートである。図3Bは、ワード線126を流れる書き込み電流IWLのタイミングチャートである。図3Cは、書き込みが行われるべきメモリセル110としての選択セルにおける強磁性層113の磁化方向121s及び強磁性層111の磁化方向122sの時間変化を示す。図3Dは、書き込み電流IBLと書き込み電流IWLとにより発生される磁場の方向の時間変化を示す。図3Eは、選択セルと同一ビット線127の非選択セルにおける強磁性層113の磁化方向121a及び強磁性層111の磁化方向122aの時間変化を示す。図3Fは、書き込み電流IBLにより発生する磁場の方向の時間変化を示す。図3Gは、選択セルと同一ワード線126の非選択セルにおける強磁性層113の磁化方向121b及び強磁性層111の磁化方向122bの時間変化を示す。図3Hは、書き込み電流IWLにより発生する磁場の方向の時間変化を示す。
図3Aを参照して、トグル動作は、時刻t2でビット線127に書き込み電流IBLが供給される。時刻t3でワード線126に書き込み電流IWLが供給される。時刻t4で書き込み電流IBLが停止される。時刻t5で書き込み電流IWLが停止される。以上の一連の電流制御により、書き込み電流IWLが供給される選択ワード線126と書き込み電流IBLが供給される選択ビット線127の交点の選択セルには、図3Dに示す磁場123−磁場124−磁場125のような回転磁場が印加される。それにより、図3Cに示されるように、選択セルの強磁性層113の磁化方向121s及び強磁性層111の磁化方向122sが回転(変更)され、データを書き込むことができる。すなわち、初期データが「0」の状態である場合は「1」の状態に、「1」の状態である場合は「0」の状態に書き換えられる。
このとき、選択セルと同一ビット線127に接続された非選択セルには、図3Fに示される磁場123のような一方向の磁場のみが印加される。そのため、図3Eに示されるように、その非選択セルの強磁性層113の磁化方向121a及び強磁性層111の磁化方向122aは多少変動するが、元の状態に戻るので、データは書き込まれない。同様に、選択セルと同一ワード線126に接続された非選択セルには、図3Hに示される磁場125のように一方向の磁場のみが印加される。そのため、図3Gに示されるように、その非選択セルの強磁性層113の磁化方向121b及び強磁性層111の磁化方向122bは多少変動するが、元の状態に戻るので、データは書き込まれない。
トグルMRAMの場合、「1」と「0」を自由に書き込むことができないので、書き込みサイクル時にも一旦読み出しが行われ、その後に書込みを行う必要がある。多重書込みを無くしつつ、「1」/「0」を書き分けられる技術が望まれている。
図4は、選択セルの磁気抵抗素子に印加される磁場を示す図である。磁気抵抗素子105は、Y軸に対してθだけ傾けられている。それにより、磁気抵抗素子の磁化困難軸方向及び磁化容易軸方向の磁場HX(磁性体)及びHY(磁性体)は、配線のX軸方向及びY軸方向の磁場HX(配線)及びHY(配線)に対してθだけ傾けられている。Htは、飽和磁場を示し、強磁性層113と強磁性層111とが反強磁性的結合を維持できる最大の磁場である。フロップ磁場は、積層フェリ自由層101の磁化の向きを反転するのに必要な最小の磁場である。矢印は選択セルに印加される磁場の経路である。
トグルMRAMの場合、印加される磁場が大きくなると、積層フェリ自由層101の合成磁化が飽和に近づく。その場合、積層フェリ自由層101の上層の強磁性層111の磁化と下層の強磁性層113の磁化が熱擾乱で入れ替わる可能性がある。書き込み用の磁場により、合成磁化が飽和に近づくのを防ぎ、上層の強磁性層の磁化と下層の強磁性層の磁化とが熱擾乱で入れ替わる可能性を抑制する技術が求められる。
関連する技術として特開2004−128237号公報に、磁気抵抗効果素子および磁気メモリ装置の技術が開示されている。この磁気抵抗効果素子は、磁化方向の反転が可能な自由層と、磁化方向の反転しない固定層と、これらの間に挟まれる絶縁層とを含む積層構造を具備した磁気抵抗効果素子である。前記固定層は、中間非磁性層を介して第一磁性層および第二磁性層が積層された積層フェリ構造を有するとともに、前記絶縁層側に位置する前記第一磁性層の形成材料の飽和磁化が前記第二磁性層の形成材料の飽和磁化よりも小さい。
また、特開2004−87870号公報に、磁気抵抗効果素子および磁気メモリ装置の技術が開示されている。この磁気抵抗効果素子は、少なくとも二つの強磁性層とこれらの間に挟まれる絶縁層とを含む積層構造を具備する。一方の強磁性層が磁化方向の反転可能な自由層として機能し、他方の強磁性層が磁化方向の反転しない固定層として機能する。前記自由層に静磁界を印加するための磁界印加部材を備えている。
また、特開2004−39757号公報に、磁気抵抗効果素子及び磁気メモリ装置の技術が開示されている。この磁気抵抗効果素子は、一対の強磁性層が中間層を介して対向されてなり、膜面に対して垂直に電流を流すことによって磁気抵抗変化を得る構成である。上記強磁性層のうち一方が磁化固定層であり、他方が磁化自由層である。上記磁化自由層は、磁歪定数の絶対値が1.5ppm以下である強磁性材料から成る。
また、特開2002−151758号公報に、強磁性トンネル磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果型ヘッドの技術が開示されている。この強磁性トンネル磁気抵抗効果素子は、第1磁性層と、強磁性層と中間層とが少なくとも5層以上積層されている多層構造との間にトンネル障壁層が形成されている。前記第1磁性層は作用する外部磁界に対してその磁化の方向が拘束されている。前記多層構造を構成する強磁性層は外部磁界に対してその磁化の方向が回転し、その磁化が前記中間層を介して反強磁性的に配列している。前記第1磁性層と前記多層構造を構成する強磁性層の磁化の相対的な角度によって抵抗が変化する強磁性トンネル磁気抵抗効果膜と、 前記強磁性トンネル磁気抵抗効果膜にセンス電流を供給するための下部および上部磁性層に電気的に接している下部及び上部電極と、抵抗変化を検出するための検出手段を有する。
従って、本発明の目的は、多重書込みを無くしつつ、「1」/「0」を自由に書きこめる磁気抵抗素子及び磁気ランダムアクセスメモリを提供することにある。
また、本発明の他の目的は、書き込み用の磁場により、合成磁化が飽和に近づくのを防ぎ、上層の強磁性層の磁化と下層の強磁性層の磁化とが熱擾乱で入れ替わる可能性を抑制することができる磁気抵抗素子及び磁気ランダムアクセスメモリを提供することにある。
本発明の更に他の目的は、高性能、高信頼性、高歩留りであり、安価な磁気抵抗素子及び磁気ランダムアクセスメモリを提供することにある。
本発明の第1の観点では、磁気抵抗素子は、自由層と、固定層と、前記自由層と前記固定層との間に介設された非磁性層とを具備している。前記自由層は、第1磁性層と、第2磁性層と、第3磁性層と、前記第1磁性層と前記第2磁性層との間に介設された第1非磁性層と、前記第2磁性層と前記第3磁性層との間に介設された第2非磁性層とを備えている。前記第1磁性層と前記第2磁性層と前記第3磁性層とは、自発磁化がヘリカル構造となるように結合している。
ここで、前記第1磁性層の自発磁化の第1方向と前記第2磁性層の自発磁化の第2方向との成す角は実質的に直角であり、前記第1方向と前記第3磁性層の自発磁化の第3方向との成す角は実質的に二直角であることが好ましい。
また、前記第1磁性層と前記第2磁性層との間の第1結合及び前記第2磁性層と前記第3磁性層との間の第2結合と、前記第1磁性層と前記第3磁性層との間の第3結合とは、競合している。また、前記第1結合及び前記第2結合は非磁性層による反強磁性結合であり、前記第3結合は静磁エネルギーによる反強磁性結合である。
また、前記第1非磁性層と前記第2非磁性層とは、前記第2磁性層の側面で結合して第3非磁性層を形成し、前記第1結合及び前記第2結合は非磁性層による反強磁性結合であり、前記第3結合も非磁性層による反強磁性結合である。
また、前記自由層は、前記第2磁性層の磁化のモーメントの異方性エネルギーが、前記第1磁性層の磁化のモーメントの異方性エネルギー及び前記第3磁性層の磁化のモーメントの異方性エネルギーと比較して小さい。
また、本発明の他の観点では、磁気ランダムアクセスメモリは、第1方向に延伸する複数の第1配線と、前記第1方向に実質的に垂直な第2方向に延伸する複数の第2配線と、前記複数の第1配線と前記複数の第2配線とが交差する位置のそれぞれに対応して設けられた複数のメモリセルと
を具備する。前記複数のメモリセルの各々は、磁気抵抗素子を備え、前記磁気抵抗素子は、自由層と、固定層と、前記自由層と前記固定層との間に介設された非磁性層とを具備している。前記自由層は、第1磁性層と、第2磁性層と、第3磁性層と、前記第1磁性層と前記第2磁性層との間に介設された第1非磁性層と、前記第2磁性層と前記第3磁性層との間に介設された第2非磁性層とを備えている。前記第1磁性層と前記第2磁性層と前記第3磁性層とは、自発磁化がヘリカル構造となるように結合し、前記磁気抵抗素子は、磁化容易軸方向が前記第1方向及び前記第2方向とは異なる。
ここで、前記磁化容易軸方向はと前記第1方向とが成す角は、実質的に45度であることが好ましい。
前記複数の第1配線から選択される選択第1配線と前記複数の第2配線から選択される選択第2配線とに対応する前記メモリセルとしての選択セルについて、書き込み動作は、書き込む記憶情報に基づいて選択される前記選択第1配線及び前記選択第2配線のうちの一方としての第1電流用配線に第1書き込み電流を供給し、次に、他方としての第2電流用配線に第2書き込み電流を供給し、その後、前記第1書き込み電流を停止し、次に、前記第2書き込み電流を停止することで実行されてもよい。代わりに、書き込み動作は、書き込む記憶情報に基づいて選択される前記選択ビット線及び前記選択ワード線のうちの一方としての第1電流用配線に第1書き込み電流を供給し、次に、他方としての第2電流用配線に第2書き込み電流を供給し、その後、前記第1書き込み電流を停止し、次に、前記第2書き込み電流を停止することで実行されてもよい。
また、本発明の他の観点では、磁気ランダムアクセスメモリは、第1方向に延伸する第1配線と、前記第1方向に実質的に直交する第2方向に延伸する第2配線と、前記第1配線と前記第2配線とが交差する位置に、前記第1配線と前記第2配線との間に設けられ、磁気抵抗素子を具備するメモリセルと、前記第1配線と前記第2配線に電流をそれぞれ供給する電流供給部とを具備する。前記磁気抵抗素子は、自由層と、固定層と、前記自由層と前記固定層との間に介設された非磁性層とを具備する。前記自由層は、第1磁性層と、第2磁性層と、第3磁性層と、前記第1磁性層と前記第2磁性層との間に介設された第1非磁性層と、前記第2磁性層と前記第3磁性層との間に介設された第2非磁性層とを備えている。前記第1磁性層と前記第2磁性層と前記第3磁性層は、自発磁化がヘリカル構造となるように磁気的に結合されていて、前記電流供給部は、前記メモリセルに書き込まれるデータに従って、前記第1配線と前記第2配線のうちの一方に第1電流の供給を開始し、前記第1電流が供給されている間に前記第1配線と前記第2配線のうちの他方に第2電流に供給を開始し、前記第2電流が供給されている間に前記第1電流の供給を停止し、前記第1電流の供給が停止された後前記第2電流の供給を停止する。
ここで、前記磁気抵抗素子は、磁化容易軸方向が前記第1方向及び前記第2方向とは異なり、前記磁化容易軸方向は、前記第1方向とが成す角は、実質的に45度であることが好ましい。
前記第1磁性層の自発磁化の第1方向と前記第2磁性層の自発磁化の第2方向との成す角は実質的に直角であり、前記第1方向と前記第3磁性層の自発磁化の第3方向との成す角は実質的に二直角であることが好ましい。
前記第1磁性層と前記第2磁性層との間の第1結合及び前記第2磁性層と前記第3磁性層との間の第2結合と、前記第1磁性層と前記第3磁性層との間の第3結合とは、競合している。前記第1結合及び前記第2結合は非磁性層による反強磁性結合であり、前記第3結合は静磁エネルギーによる反強磁性結合である。
また、前記第1非磁性層と前記第2非磁性層とは、前記第2磁性層の側面で結合して第3非磁性層を形成し、前記第1結合及び前記第2結合は非磁性層による反強磁性結合であり、前記第3結合も非磁性層による反強磁性結合である。
また、前記自由層は、前記第2磁性層の磁化のモーメントの異方性エネルギーが、前記第1磁性層の磁化のモーメントの異方性エネルギー及び前記第3磁性層の磁化のモーメントの異方性エネルギーと比較して小さい。
また、本発明の他の観点では、磁気ランダムアクセスメモリは、第1方向に延伸する第1配線と、前記第1方向に実質的に直交する第2方向に延伸する第2配線と、前記第1配線と前記第2配線とが交差する位置に、前記第1配線と前記第2配線との間に設けられ、磁気抵抗素子を具備するメモリセルと、前記第1配線と前記第2配線に電流を供給することにより前記メモリセルに回転磁場を印加する磁界印加部とを具備する。前記磁気抵抗素子は、自由層と、固定層と前記自由層と前記固定層との間に介設された非磁性層とを具備し、前記自由層は、第3方向の自発磁化を有する第1磁性層と、前記第3方向と直交する方向の自発磁化を有し、前記第1磁性層と磁気的に結合された第2磁性層と、前記第3方向と反対方向の自発磁化を有し、前記第1と第2磁性層と磁気的結合された第3磁性層とを備えている。前記磁界印加部は、前記メモリセルに書き込まれるデータに従って、時計方向に回転する磁場と反時計方向に回転する磁場との一方を前記メモリセルに印加する。
ここで、前記磁気抵抗素子は、磁化容易軸方向が前記第1方向及び前記第2方向とは異なり、前記磁化容易軸方向は、前記第1方向とが成す角は、実質的に45度であることが好ましい。
図1は、従来のトグルMRAMの構造を示す断面図である。 図2は、従来のトグルMRAMの構造を示す上面図である。 図3A〜3Hは、従来技術のトグルMRAMにおけるトグル動作原理を示す図である。 図4は、選択セルの磁気抵抗素子に印加される磁場を示すグラフである。 図5は、本発明のMRAMの実施例の構成を示すブロック図である。 図6は、図1のMRAMのメモリセル近傍の断面図である。 図7は、本発明のトグルMRAMの構造を示す上面図である。 図8は、図6のメモリセルの積層フェリ自由層1の断面図である。 図9は、ヘリカル構成を有する積層フェリ自由層の安定状態の種類を示す概念図である。 図10は、ヘリカル構成を有する積層フェリ自由層の安定状態の種類を示す概念図である。 図11は、選択セルの磁気抵抗素子に印加される磁場を示すグラフである。 図12A〜12Gは、磁気抵抗素子への書き込み動作時における積層フェリ自由層における各層の磁化の方向の変化を示す図である。 図13A〜13Gは、磁気抵抗素子への書き込み動作時における積層フェリ自由層における各層の磁化の方向の変化を示す図である。 図14A〜14Dは、積層フェリ自由層における各層の磁化の方向の変化を示す図である。 図15は、本発明の磁気抵抗素子における積層フェリ自由層のフロップ磁場と飽和磁場との関係を示すグラフである。 図16は、メモリセルの積層フェリ自由層の変形例の断面図である。 図17は、強磁性層同士の間の結合係数と非磁性中間層との関係を示すグラフである。 図18A〜18Cは、第1層、第2層及び第3層の間の磁化の向きとエネルギーとの関係を説明する図である。
以下、本発明の磁気抵抗素子及び磁気ランダムアクセスメモリを、添付図面を参照して詳細に説明する。
まず、本発明の実施例による磁気抵抗素子を適用した磁気ランダムアクセスメモリの構成について説明する。図5は、本発明の実施例による磁気ランダムアクセスメモリ(MRAM)の構成を示すブロック図である。MRAMは、メモリセルアレイ31、複数の書き込みワード線26、複数の読み出しワード線25、複数のビット線27、X側セレクタ38、X側電流源回路39、X側終端回路40、Y側セレクタ41、Y側電流源回路42、読み出し電流負荷回路43、Y側電流終端回路44及びセンスアンプ45を具備する。
メモリセルアレイ31では、複数のメモリセル10がマトリクスに配列されている。X側セレクタ38は、X軸方向に延設された複数の読み出しワード線25及び複数の書き込みワード線26から、読み出し動作時には所望の選択読み出しワード線25sを、書き込み動作時には所望の選択書き込みワード線26sを選択する。X側電流源回路39は、書き込み動作時に、定電流を供給する。X側電流源終端回路40は、複数の書き込みワード線26を終端する。Y側セレクタ41は、Y軸方向に延設された複数のビット線27から、所望の選択ビット線27sを選択する。読み出し電流負荷回路43は、読み出し動作時に、選択されたメモリセル10(選択セル10s)とリファレンスセル用のメモリセル10r(リファレンスセル)とに所定の電流を供給する。Y側電流終端回路44は、複数のビット線27を終端する。センスアンプ45は、リファレンスセル10rにつながるリファレンス用のビット線27rの電圧と、選択セル10sにつながるビット線27の電圧との差に基づいて、選択セル10sのデータを出力する。
各メモリセル10は、読み出しワード線25及び書き込みワード線26と、ビット線27との交点に対応して設けられている。メモリセル10は、読み出しワード線25に接続されたMOSトランジスタ36と、磁気抵抗素子5とを含み、それらが直列に接続されている。磁気抵抗素子5は、データが“1”と“0”とで実効的な抵抗値が変わる(RとR+ΔR)ので、可変抵抗器で示されている。
メモリセル10からのデータの読み出しは、以下のように行われる。なお、添え字のsは、選択されたことを示す。
X側セレクタ38で選択された選択読み出しワード線25sと、Y側セレクタで選択された選択ビット線27sとの交点に対応する選択セル10sの磁気抵抗素子5へ、読み出し電流負荷回路43から定電流が供給される。これにより、選択ビット線27sが、磁気抵抗素子5の積層フェリ自由層111の状態に対応した電圧となる。一方、ビット線27rと選択読み出しワード線25sとで選択されるリファレンスセル10rへも、同様に定電流が供給される。こうして、ビット線27rが、所定のリファレンス電圧となる。センスアンプ115は、両電圧の大きさを比較して選択セル10sのデータを判定する。例えば、選択ビット線27sの電圧が、リファレンス電圧よりも大きければデータは“1”、小さければデータは“0”と判定する。
図6は、図5のMRAMのメモリセル近傍の断面図である。メモリセル10の磁気抵抗素子5は、反強磁性層4、積層フェリ固定層3、トンネル絶縁層2及び積層フェリ自由層1がこの順に積層された構造を備えている。積層フェリ固定層3は、積層フェリ構造を有し、強磁性層16、非強磁性層15及び強磁性層14がこの順に積層された構造を含む。積層フェリ自由層1は、積層フェリ構造を有し、強磁性層13、非磁性層22、強磁性層12、非磁性層21及び強磁性層11がこの順に積層された構造を含む。磁気抵抗素子5は、互いに概ね直交する書込みワード線26とビット線27との間に層間絶縁層(図示されず)を介して設けられている。
図7は、本発明のMRAMの構造を示す上面図である。磁気抵抗素子5は磁化容易軸がワード線26とビット線27とに対して概ね45度(θ)の方向を向いている。これは、トグル動作を容易にするための配慮によるものである。
図8は、図6のメモリセルの積層フェリ自由層1の断面図である。積層フェリ自由層1は、積層フェリ磁性構造体である。積層フェリ磁性構造体は3層の強磁性層11、12、13を備え、強磁性層11と強磁性層12との間に非磁性層21を、強磁性層12と強磁性層13との間に非磁性層22を含む。非磁性層21の膜厚は、強磁性層11と強磁性層12とが非磁性層21により反強磁性カップリングするように決められている。同様に、非磁性層22の膜厚は、強磁性層12と強磁性層13とが非磁性層22により反強磁性カップリングするように決められている。
反強磁性結合のエネルギー及び強磁性層12の磁化のモーメントの異方性エネルギーが、強磁性層11の異方性エネルギー及び強磁性層13の異方性エネルギーと比較して小さいとき、強磁性層11及び強磁性層13の磁化方向は、磁化容易軸の方向を向く。強磁性層11と強磁性層13の各々が出す磁場によって互いに反強磁性的に結合する(静磁カップリングを行う)。強磁性層12の磁化方向は、強磁性層11及び強磁性層13の磁化方向とは揃うことができないので磁化困難軸方向を向く。すなわち、強磁性層11の磁化方向−強磁性層12の磁化方向−強磁性層13の磁化方向を見ると、磁化方向がらせん状に変化するヘリカル構造になっていることが分かる。
強磁性層11(第1層)と強磁性層12(第2層)との間の反強磁性カップリング(第1結合)及び強磁性層12と強磁性層13(第3層)との間の反強磁性カップリング(第2結合)は、それぞれ磁化の方向が反平行に結合するとき、安定である。そのため、強磁性層11(第1層)と強磁性層13(第3層)とは磁化の方向が同一の方向に向くことが安定である。一方、強磁性層11(第1層)と強磁性層13(第3層)との間の静磁カップリング(第3結合)は、強磁性層11(第1層)と強磁性層13(第3層)とは磁化の方向が反平行になるように結合するとき安定である。すなわち、第1結合及び第2結合と第3結合とは、それぞれ異なる状態を実現しようとしており、双方の結合は競合している。この競合により、後述のように、トグル動作において、読み出し動作を行うことなく「1」/「0」を書き分けることができる。
図9及び図10は、ヘリカル構造を有する積層フェリ自由層の安定状態を示す概念図である。3層における各層の磁化の向きがデータの「1」/「0」を区別する。ここでは、強磁性層12(第2層)の磁化の向きが、時計方向のヘリカル構造(時計方向系)か反時計方向のヘリカル構造(反時計方向系)かを区別している。0磁場では時計方向系でも反時計方向系でもエネルギー的には同じである。鏡写関係にある2つの状態を一般的にカイラリティーとして区別する。図9は、時計方向系を示す。図10は、反時計方向系を示す。太幅の矢印が強磁性層11(第1層)の磁化の向き、中幅の矢印が強磁性層12(第2層)の磁化の向き、細幅の矢印が強磁性層13(第3層)の磁化の向きをそれぞれ示す。
図9を参照して、図の左側に示す磁化の向きの組み合わせが「1」を表す場合、その組み合わせを時計方向に180度回転したものが、図の右側に示す「0」を表す磁化の向きの組み合わせとなる。書き込み動作では、常に時計方向に回転するようにトグル動作をさせる。
図10を参照して、図の左側に示す磁化の向きの組み合わせが「1」を表す場合、その組み合わせを反時計方向に180度回転したものが、図の右側に示す「0」を表す磁化の向きの組み合わせとなる。書き込み動作では、常に反時計方向に回転するようにトグル動作をさせる。
図11は、選択セルの磁気抵抗素子に印加される磁場を示すグラフである。磁気抵抗素子5は、Y軸に対してθだけ傾けられている。それにより、磁気抵抗素子5(積層フェリ自由層1)の磁化困難軸方向及び磁化容易軸方向の磁場HX(磁性体)及びHY(磁性体)は、配線(ワード線26及びビット線27)のX軸方向及びY軸方向の磁場HX(配線)及びHY(配線)に対してθだけ傾けられている。矢印は選択セルに印加される磁場の経路である。
強磁性層12(第2層)の磁化が小さく、磁場方向を向くことによって得するエネルギーが小さい場合、フロップ磁場以上に磁場をかけても、カイラリティーは保存される。その場合、磁場を時計方向に変化させたときの時計方向系の「1」(図9左側)のフロップ磁場P1と、磁場を反時計方向に変化させたときの時計方向系の「1」のフロップ磁場P2とは異なる値となる。このように、「0」/「1」の値とカイラリティとによって、フロップ磁場が分裂する状況を図12、13で説明する。
図12A〜12Gは、磁気抵抗素子への書き込み動作時における積層フェリ自由層における各層の磁化の方向の変化を示す図である。図12Aは、ビット線27に流れる書き込み電流IBLのタイミングチャートである。図12Bは、ワード線26に流れる書き込み電流IWLのタイミングチャートである。図12Cは、書き込み電流IBLと書き込み電流IWLとにより発生する磁場の方向の時間変化である。図12Dは、「1」を格納する時計方向系の積層フェリ自由層(図9左側)に「0」を格納する場合の強磁性層11(第1層)〜強磁性層13(第3層)の磁化の向きの変化を示す。図12Eは、「0」を格納する時計方向系の積層フェリ自由層(図9右側)に「0」を格納する場合の強磁性層11(第1層)〜強磁性層13(第3層)の磁化の向きの変化を示す。図12Fは、「1」を格納する反時計方向系の積層フェリ自由層(図10左側)に「1」を格納する場合の強磁性層11(第1層)〜強磁性層13(第3層)の磁化の向きの変化を示す。図12Gは、「0」を格納する反時計方向系の積層フェリ自由層(図10右側)に「1」を格納する場合の強磁性層11(第1層)〜強磁性層13(第3層)の磁化の向きの変化を示す。図12D〜図12Gにおいて、太幅の長い矢印が第1層(強磁性層11)の磁化の向き、中幅の短い矢印が第2層(強磁性層12)の磁化の向き、細幅の長い矢印が第3層(強磁性層13)の磁化の向きをそれぞれ示す。図12A、12Bに示されるように、書き込み電流IWLを先に流す場合を示している。
図12Dを参照して、時計方向系の「1」では、45度方向(図中下向き)の磁場をかけたとき(時間:t2〜t3)、第2層と第1層とが成す角、及び、第2層と第3層とが成す角は広がる。第1層と第3層とが成す角α1がある程度小さくなった状態(時間:t3)において、磁化容易軸に概ね平行な方向に磁場をかけたとき(時間:t3〜t4)、第1層の磁化の方向が磁化困難軸を超える。さらに、45度方向(図中上向き)の磁場をかけたとき(時間:t4〜t5)、第3層の磁化の方向が磁化困難軸を超える。それにより、積層フェリ自由層の磁化は回転し、「0」の状態になる。すなわち、「1」を格納する時計方向系の積層フェリ自由層(図9左側)に「0」が格納される。
一方、図12Eを参照して、時計方向系の「0」では、45度方向(図中下向き)の磁場をかけたとき(時間:t2〜t3)、第2層と第1層とが成す角、及び、第2層と第3層とが成す角は小さくなる。第1層と第3層とが成す角α2がある程度大きくなった状態(時間:t3)において、磁化容易軸に概ね平行な方向に磁場をかけたとき(時間:t3〜t4)、第1層及び第3層の磁化の方向が概ね元に戻る。さらに、45度方向(図中上向き)の磁場をかけたとき(時間:t4〜t5)、第1層及び第3層の磁化の方向が多少動くが、結局磁場がなくなる時点(時間:t5)で元に戻る。それにより、積層フェリ自由層の磁化は回転せず、元の「0」の状態を維持する。すなわち、「0」を格納する時計方向系の積層フェリ自由層(図9右側)に「0」が格納される。
図12Fを参照して、反時計方向系の「1」では、45度方向(図中下向き)の磁場をかけたとき(時間:t2〜t3)、第2層と第1層とが成す角、及び、第2層と第3層とが成す角は小さくなる。第1層と第3層とが成す角β1がある程度大きくなった状態(時間:t3)において、磁化容易軸に概ね平行な方向に磁場をかけたとき(時間:t3〜t4)、第1層及び第3層の磁化の方向が概ね元に戻る。さらに、45度方向(図中上向き)の磁場をかけたとき(時間:t4〜t5)、第1層及び第3層の磁化の方向が多少動くが、結局磁場がなくなる時点(時間:t5)で元に戻る。それにより、積層フェリ自由層の磁化は回転せず、元の「1」の状態を維持する。すなわち、「1」を格納する反時計方向系の積層フェリ自由層(図10左側)に「1」が格納される。
一方、図12Gを参照して、反時計方向系の「0」では、45度方向(図中下向き)の磁場をかけたとき(時間:t2〜t3)、第2層と第1層とが成す角、及び、第2層と第3層とが成す角は広がる。第1層と第3層とが成す角β2がある程度小さくなった状態(時間:t3)において、磁化容易軸に概ね平行な方向に磁場をかけたとき(時間:t3〜t4)、第3層の磁化の方向が磁化困難軸を超える。さらに、45度方向(図中上向き)の磁場をかけたとき(時間:t4〜t5)、第1層の磁化の方向が磁化困難軸を超える。それにより、積層フェリ自由層の磁化は回転し、「1」の状態になる。すなわち、「0」を格納する反時計方向系の積層フェリ自由層(図10右側)に「1」が格納される。
図13A〜13Gは、磁気抵抗素子への書き込み動作時における積層フェリ自由層における各層の磁化の方向の変化を示す図である。図13Aは、ビット線27に流れる書き込み電流IBLのタイミングチャートである。図13Bは、ワード線26に流れる書き込み電流IWLのタイミングチャートである。図13Cは、書き込み電流IBLと書き込み電流IWLとにより発生する磁場の方向の時間変化である。図13Dは、「1」を格納する時計方向系の積層フェリ自由層(図9左側)に「1」を格納する場合の第1層〜第3層の磁化の向きの変化を示す。図13Eは、「0」を格納する時計方向系の積層フェリ自由層(図9右側)に「1」を格納する場合の第1層〜第3層の磁化の向きの変化を示す。図13Fは、「1」を格納する反時計方向系の積層フェリ自由層(図10左側)に「0」を格納する場合の第1層〜第3層の磁化の向きの変化を示す。図13Gは、「0」を格納する反時計方向系の積層フェリ自由層(図10右側)に「0」を格納する場合の第1層〜第3層の磁化の向きの変化を示す。D〜Gにおいて、太幅の長い矢印が第1層(強磁性層11)の磁化の向き、中幅の短い矢印が第2層(強磁性層12)の磁化の向き、細幅の長い矢印が第3層(強磁性層13)の磁化の向きをそれぞれ示す。図13A、13Bに示されるように、書き込み電流IBLを先に流す場合を示している。
図13Dを参照して、時計方向系の「1」では、45度方向(図中上向き)の磁場をかけたとき(時間:t2〜t3)、第2層と第1層とが成す角、及び、第2層と第3層とが成す角は小さくなる。第1層と第3層とが成す角α3がある程度大きくなった状態(時間:t3)において、磁化容易軸に概ね平行な方向に磁場をかけたとき(時間:t3〜t4)、第1層及び第3層の磁化の方向が元に戻る。さらに、45度方向(図中下向き)の磁場をかけたとき(時間:t4〜t5)、第1層の磁化の方向が多少動くが、結局磁場がなくなる時点(時間:t5)で元に戻る。それにより、積層フェリ自由層の磁化は回転せず、元の「1」の状態を維持する。すなわち、「1」を格納する時計方向系の積層フェリ自由層(図9左側)に「1」が格納される。
一方、図13Eを参照して、時計方向系の「0」では、45度方向(図中上向き)の磁場をかけたとき(時間:t2〜t3)、第2層と第1層とが成す角、及び、第2層と第3層とが成す角は広がる。第1層と第3層とが成す角α4がある程度小さくなった状態(時間:t3)において、磁化容易軸に概ね平行な方向に磁場をかけたとき(時間:t3〜t4)、第3層の磁化の方向が磁化困難軸を超える。さらに、45度方向(図中下向き)の磁場をかけたとき(時間:t4〜t5)、第1層の磁化の方向が磁化困難軸を超える。それにより、積層フェリ自由層の磁化は回転し、「1」の状態になる。すなわち、「0」を格納する時計方向系の積層フェリ自由層(図9右側)に「1」が格納される。
図13Fを参照して、反時計方向系の「1」では、45度方向(図中上向き)の磁場をかけたとき(時間:t2〜t3)、第2層と第1層とが成す角、及び、第2層と第3層とが成す角は広がる。第1層と第3層とが成す角β3がある程度小さくなった状態(時間:t3)において、磁化容易軸に概ね平行な方向に磁場をかけたとき(時間:t3〜t4)、第1層の磁化の方向が磁化困難軸を超える。さらに、45度方向(図中下向き)の磁場をかけたとき(時間:t4〜t5)、第3層の磁化の方向が磁化困難軸を超える。それにより、積層フェリ自由層の磁化は回転し、「0」の状態になる。すなわち、「1」を格納する反時計方向系の積層フェリ自由層(図10左側)に「0」が格納される。
一方、図13Gを参照して、反時計方向系の「0」では、45度方向(図中上向き)の磁場をかけたとき(時間:t2〜t3)、第2層と第1層とが成す角、及び、第2層と第3層とが成す角は小さくなる。第1層と第3層とが成す角β4がある程度大きくなった状態(時間:t3)において、磁化容易軸に概ね平行な方向に磁場をかけたとき(時間:t3〜t4)、第1層及び第3層の磁化の方向が元に戻る。さらに、45度方向(図中下向き)の磁場をかけたとき(時間:t4〜t5)、第3層の磁化の方向が多少動くが、結局磁場がなくなる時点(時間:t5)で元に戻る。それにより、積層フェリ自由層の磁化は回転せず、元の「0」の状態を維持する。すなわち、「0」を格納する反時計方向系の積層フェリ自由層(図10右側)に「0」が格納される。
すなわち、時計方向系に着目すれば、図12D、12E、図13D、13Eから、磁気抵抗素子の状態が「1」か「0」かに関わらず、書き込み電流IWLを先に流すことで「0」を書き込むことができ、書き込み電流IBLを先に流すことで「1」を書き込むことができる。同様に、反時計方向系に着目すれば、図12F、12G、図13F、13Gから、磁気抵抗素子の状態が「1」か「0」かに関わらず、書き込み電流IWLを先に流すことで「1」を書き込むことができ、書き込み電流IBLを先に流すことで「0」を書き込むことができる。
したがって、MRAMの製造時に、例えば、メモリセルを時計方向系に揃えておけば、「0」を書きたい場合にはワード線に書き込み電流IWLを先に流して書き込みを行い、「1」を書きたい場合にはビット線に書き込み電流IBLを先に流して書き込みを行えばよい。このようにすれば、従来技術のトグルMRAMのような事前の読み出し動作、書き込むか否かの判断を行う必要が生じない。それにより、書き込み速度を向上させることができる。
メモリセル10へのデータの書き込みは、以下のようにして行う。ただし、メモリセル10の積層フェリ自由層1は、全て時計方向系又は全て反時計方向系に統一されている。なお、添え字のsは選択されたことを示す。
X側セレクタ38で選択された選択書き込みワード線26sと、Y側セレクタで選択された選択ビット線27sとの交点に対応する選択セル10sの磁気抵抗素子5に対して、書き込むデータ(「1」及び「0」のいずれか)に応じて、書き込み電流IBL及び書き込み電流IWLのいずれか一方を先に流し、他方を所定の時間送れて流す。その後、先に流した電流を先に停止し、後に流した電流を後に停止する。その詳細は図12Aから12G又は図13Aから13Gに示されるとおりである。それにより、書き込むデータ(「1」及び「0」のいずれか)に対応するように、磁気抵抗素子5の積層フェリ自由層1の磁化の向きが維持又は回転して、データが書き込まれる。
本発明により、多重書込みの起き難いトグルMRAMの特性を保ちつつ、読み出し動作を行うことなく「1」/「0」を書き分けることが可能となる。それにより、読み出し速度が向上させることができる。それにより、より高性能な磁気抵抗素子及び磁気ランダムアクセスメモリを実現することが可能となる。
上記の磁気抵抗素子における積層フェリ自由層1では、第2層の磁化のモーメントの異方性エネルギーが、強磁性層11(第1層)の異方性エネルギー及び強磁性層13(第3層)の異方性エネルギーと比較して小さい場合について説明している。しかし、第2層のその異方性エネルギーが大きく、その磁化方向が磁場方向を向くことによって得するエネルギーが大きい場合、フロップ磁場以下の磁場で、カイラリティーは変化する。その場合の動作が図14Aから14Dに示される。
図14A〜14Dは、積層フェリ自由層における各層の磁化の方向の変化を示す図である。図14Aは、ワード線26に流れる書き込み電流IWLのタイミングチャートである。図14Bは、ビット線27に流れる書き込み電流IBLのタイミングチャートである。図14Cは、書き込み電流IBLと書き込み電流IWLとにより発生する磁場の方向の時間変化である。図14Dは、「1」を格納する時計方向系(図9左側)及び反時計方向系(図10左側)の積層フェリ自由層に「1」を格納する場合の第1層〜第3層の磁化の向きの変化を示す。図14Dにおいて、太幅の矢印が第1層(強磁性層11)の磁化の向き、中幅の矢印が第2層(強磁性層12)の磁化の向き、細幅の矢印が第3層(強磁性層13)の磁化の向きをそれぞれ示す。図14A、14Bに示されるように、書き込み電流IWLを先に流す場合を示している。
図14Dを参照して、45度方向(図中上向き)の磁場をかけたとき(時間:t2〜t3)、時計方向系の「1」も反時計方向系の「1」も、第2層の磁化の向きは磁場の方向を向く。第2層と第1層とが成す角、及び、第2層と第3層とが成す角は大きくなる。動作は通常のトグルセルと同じとなり、「1」/「0」の書き分けはできない。したがって、積層フェリ自由層1では、第2層の異方性エネルギーが、第1層の異方性エネルギー及び第3層の異方性エネルギーと比較して小さいことが必要である。
図15は、本発明の磁気抵抗素子における積層フェリ自由層のフロップ磁場と飽和磁場との関係を示すグラフである。磁気抵抗素子5は、Y軸に対してθだけ傾けられている。それにより、磁気抵抗素子の磁化困難軸方向及び磁化容易軸方向の磁場HX(磁性体)及びHY(磁性体)は、配線のX軸方向及びY軸方向の磁場HX(配線)及びHY(配線)に対してθだけ傾けられている。
本発明の磁気抵抗素子における積層フェリ自由層1は、第2層の影響が、第1層と第3層の角度が小さくなるほど大きくなる。そのため、フロップ磁場が第2層の影響によって大きくなる割合と飽和磁場が第2層の影響によって大きくなる割合とでは後者の方が大きい。したがって、フロップ磁場と飽和磁場の間隔が広くなり、熱擾乱に対するマージンを増やすことができる。そのことについて、図18を用いて説明する。
図18A〜18Cは、第1層、第2層及び第3層の間の磁化の向きとエネルギーとの関係を説明する図である。上側が時計方向系、下側が反時計方向系であり、第1層の磁化と第3層の磁化との間の角度が時計方向系と反時計方向系とで同様になる状態を示している。Aは積層フェリ自由層1に印加される磁場が0の場合、Bは積層フェリ自由層1に印加される磁場がフロップ磁場に近い場合、Cは積層フェリ自由層1に印加される磁場が飽和磁場の場合をそれぞれ示す。図18Aにおいて、第2層がどちらを向いていても、第1層及び第3層と第2層との磁化の向きは直交しているので、エネルギー的には同じである。すなわち、第2層の向きはエネルギー的な影響はない。図18Bにおいて、第1層及び第3層と第2層との磁化の向きは直交からずれるので、第2層の磁化の向きによるエネルギー的な影響が出てくる。ただし、Cの飽和状態ほどではない。図18Cにおいて、第2層の磁化の向きは、第1層及び第3層の次回の向きに対して平行又は反平行になる。そのため、第2層の磁化の向きがエネルギーに大きな影響を与える。すなわち、フロップ磁場付近の磁場では、第1層及び第3層の磁化が飽和する磁場と比較して、エネルギーが第2層の磁化の向きには敏感ではない。
本発明により、書き込み用の磁場で合成磁化が飽和に近づくのを防ぎ、上層の強磁性層の磁化と下層の強磁性層の磁化とが熱擾乱で入れ替わる可能性を抑制することが可能となる。それにより、より高い信頼性のある磁気抵抗素子及び磁気ランダムアクセスメモリを、より高い歩留りで製造することが出来る。そして、磁気抵抗素子及び磁気ランダムアクセスメモリをより安価にすることができる。
上記の積層フェリ自由層1は、図8に示しように強磁性層11(第1層)、非磁性層21、強磁性層(第2層)12、非磁性層22、強磁性層(第3層)13を有する構成である。しかし、図15に示す構成であっても良い。
図16は、メモリセルの積層フェリ自由層1の変形例の断面図である。積層フェリ自由層1は、積層フェリ磁性構造体である。積層フェリ磁性構造体は3層の強磁性層(11、12a、13)を備え、第1層(強磁性層11)第3層(強磁性層13)との間に、第2層(強磁性層12a)を囲むように非磁性中間層(23)を含む。このようにすることで、第1層と第3層との間が非磁性層で結合され、第1層と第3層との間についても反強磁性結合とすることができる。強磁性層11と強磁性層12aとの間の非磁性中間層23の膜厚T2は、強磁性層11と強磁性層12aとが非磁性層23により反強磁性結合(反強磁性カップリング)するように決められている。同様に、強磁性層13と強磁性層12aとの間の非磁性中間層23の膜厚T2は、強磁性層13と強磁性層12aとが非磁性層23により反強磁性結合(反強磁性カップリング)するように決められている。更に、強磁性層11と強磁性層13との間の非磁性中間層23の膜厚は、強磁性層13と強磁性層11とが非磁性層23により反強磁性結合(反強磁性カップリング)するように決められている。
図17は、強磁性層11、強磁性層12a、強磁性層13同士の間の結合係数と非磁性中間層との関係を示すグラフである。縦軸は、結合係数であり、強磁性層同士が反強磁性的に結合する場合に正であるように定義されている。横軸は、非磁性中間層23の膜厚である。結合係数は、非磁性中間層23の膜厚により、強磁性的と反強磁性的との間を減衰しながら振動する。図に示されるように、強磁性層11、強磁性層12a、強磁性層13の距離(非磁性中間層23の膜厚T1、T2)を適度に保つようにすると強磁性層11−強磁性層12a間、強磁性層11−強磁性層13間、強磁性層12a−強磁性層13間の全てで、反強磁性結合を得ることができる。このように、膜厚T1、T2の大きさを制御することにより、図8の場合に比較して、結合の強さをより柔軟に制御することができる。
この場合にも、第1結合及び第2結合と第3結合とは、それぞれ異なる状態を実現しようとしており、双方の結合は競合している。強磁性層11と強磁性層12aとの間の第1結合(反強磁性カップリング)及び強磁性層12aと強磁性層13との間の第2結合(反強磁性カップリング)は、それぞれ磁化の方向が反平行になるように結合することが安定である。そのため、強磁性層11と強磁性層13とは磁化の方向が同一の方向に向くことが安定である。一方、強磁性層11と強磁性層13との間の第3結合(反強磁性カップリング)は、強磁性層11と強磁性層13とは磁化の方向が反平行になるように結合することが安定である。この競合により、上述のように、トグル動作において、読み出し動作を行うことなく「1」/「0」を書き分けることができる。
本発明により、磁気抵抗素子の設計の自由度をより高めることが出来る。それにより、より高い性能、より高い信頼性を獲得することが可能となる。
本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
本発明により、多重書込みを無くしつつ、「1」/「0」を書き分けられる。書き込み用の磁場により、合成磁化が飽和に近づくのを防ぎ、上層の強磁性層の磁化と下層の強磁性層の磁化とが熱擾乱で入れ替わる可能性を抑制できる。

Claims (15)

  1. 自由層と、
    固定層と
    前記自由層と前記固定層との間に介設された非磁性層と
    を具備し、
    前記自由層は、
    第1磁性層と、
    第2磁性層と、
    第3磁性層と、
    前記第1磁性層と前記第2磁性層との間に介設された第1非磁性層と、
    前記第2磁性層と前記第3磁性層との間に介設された第2非磁性層と
    を備え、
    前記第1磁性層と前記第2磁性層は反強磁性結合し、前記第2磁性層と前記第3磁性層は反強磁性結合し、前記第1磁性層と前記第3磁性層は反強磁性結合し、前記第2磁性層の磁化モーメントの異方性エネルギーは、前記第1磁性層と前記第3磁性層の磁化モーメントの異方性エネルギーより小さく、前記第1磁性層と前記第2磁性層と前記第3磁性層とは、その磁化方向がらせん状に変化するヘリカル構造となるように磁気的に結合している
    磁気抵抗素子。
  2. 請求項1に記載の磁気抵抗素子において、
    前記第1磁性層の自発磁化の第1方向と前記第2磁性層の自発磁化の第2方向との成す角は実質的に直角であり、前記第1方向と前記第3磁性層の自発磁化の第3方向との成す角は実質的に二直角である
    磁気抵抗素子。
  3. 請求項1又は2に記載の磁気抵抗素子において、
    前記第1磁性層と前記第2磁性層との間の第1磁気的結合及び前記第2磁性層と前記第3磁性層との間の第2磁気的結合と、前記第1磁性層と前記第3磁性層との間の第3磁気的結合とは、競合している
    磁気抵抗素子。
  4. 請求項2に記載の磁気抵抗素子において、
    前記第1非磁性層と前記第2非磁性層とは、前記第2磁性層の側面で結合して第3非磁性層を形成する
    磁気抵抗素子。
  5. 第1方向に延伸する複数の第1配線と、
    前記第1方向に実質的に垂直な第2方向に延伸する複数の第2配線と、
    前記複数の第1配線と前記複数の第2配線とが交差する位置のそれぞれに対応して設けられた複数のメモリセルと
    を具備し、
    前記複数のメモリセルの各々は、磁気抵抗素子を備え、
    前記磁気抵抗素子は、
    自由層と、
    固定層と
    前記自由層と前記固定層との間に介設された非磁性層と
    を具備し、
    前記自由層は、
    第1磁性層と、
    第2磁性層と、
    第3磁性層と、
    前記第1磁性層と前記第2磁性層との間に介設された第1非磁性層と、
    前記第2磁性層と前記第3磁性層との間に介設された第2非磁性層と
    を備え、
    前記第1磁性層と前記第2磁性層は反強磁性結合し、前記第2磁性層と前記第3磁性層は反強磁性結合し、前記第1磁性層と前記第3磁性層は反強磁性結合し、前記第2磁性層の磁化モーメントの異方性エネルギーは、前記第1磁性層と前記第3磁性層の磁化モーメントの異方性エネルギーより小さく、前記第1磁性層と前記第2磁性層と前記第3磁性層とは、その磁化方向がらせん状に変化するヘリカル構造となるように磁気的に結合し、
    前記磁気抵抗素子は、磁化容易軸方向が前記第1方向及び前記第2方向とは異なる
    磁気ランダムアクセスメモリ。
  6. 請求項に記載の磁気ランダムアクセスメモリにおいて、
    前記磁化容易軸方向と前記第1方向とが成す角は、実質的に45度である
    磁気ランダムアクセスメモリ。
  7. 請求項5又は6に記載の磁気ランダムアクセスメモリにおいて、
    前記複数の第1配線から選択される選択第1配線と前記複数の第2配線から選択される選択第2配線とに対応する前記メモリセルとしての選択セルについて、書き込み動作は、
    書き込む記憶情報に基づいて選択される前記選択第1配線及び前記選択第2配線のうちの一方としての第1電流用配線に第1書き込み電流を供給し、次に、他方としての第2電流用配線に第2書き込み電流を供給し、その後、前記第1書き込み電流を停止し、次に、前記第2書き込み電流を停止することで実行される
    磁気ランダムアクセスメモリ。
  8. 請求項5又は6に記載の磁気ランダムアクセスメモリにおいて、
    前記複数の第2配線としての複数のビット線から選択される選択ビット線と、前記複数の第1配線としての複数のワード線から選択される選択ワード線とに対応するメモリセルとしての選択セルについて、書き込み動作は、
    書き込記憶情報に基づいて選択される前記選択ビット線及び前記選択ワード線のうちの一方としての第1電流用配線に第1書き込み電流を供給し、次に、他方としての第2電流用配線に第2書き込み電流を供給し、その後、前記第1書き込み電流を停止し、次に、前記第2書き込み電流を停止することで実行される
    磁気ランダムアクセスメモリ。
  9. 第1方向に延伸する第1配線と、
    前記第1方向に実質的に直交する第2方向に延伸する第2配線と、
    前記第1配線と前記第2配線とが交差する位置に、前記第1配線と前記第2配線との間に設けられ、磁気抵抗素子を具備するメモリセルと、
    前記第1配線と前記第2配線に電流をそれぞれ供給する電流供給部と
    を具備し、
    前記磁気抵抗素子は、
    自由層と、
    固定層と
    前記自由層と前記固定層との間に介設された非磁性層と
    を具備し、
    前記自由層は、
    第1磁性層と、
    第2磁性層と、
    第3磁性層と、
    前記第1磁性層と前記第2磁性層との間に介設された第1非磁性層と、
    前記第2磁性層と前記第3磁性層との間に介設された第2非磁性層と
    を備え、
    前記第1磁性層と前記第2磁性層は反強磁性結合し、前記第2磁性層と前記第3磁性層は反強磁性結合し、前記第1磁性層と前記第3磁性層は反強磁性結合し、前記第2磁性層の磁化モーメントの異方性エネルギーは、前記第1磁性層と前記第3磁性層の磁化モーメントの異方性エネルギーより小さく、前記第1磁性層と前記第2磁性層と前記第3磁性層は、その磁化方向がらせん状に変化するヘリカル構造となるように磁気的に結合されていて、
    前記電流供給部は、前記メモリセルに書き込まれるデータに従って、前記第1配線と前記第2配線のうちの一方に第1電流の供給を開始し、前記第1電流が供給されている間に前記第1配線と前記第2配線のうちの他方に第2電流に供給を開始し、前記第2電流が供給されている間に前記第1電流の供給を停止し、前記第1電流の供給が停止された後前記第2電流の供給を停止する
    磁気ランダムアクセスメモリ。
  10. 請求項に記載の磁気ランダムアクセスメモリにおいて、
    前記磁気抵抗素子と、磁化容易軸方向が前記第1方向及び前記第2方向とは異なり、
    前記磁化容易軸方向、前記第1方向とが成す角は、実質的に45度である
    磁気ランダムアクセスメモリ。
  11. 請求項10に記載の磁気ランダムアクセスメモリにおいて、
    前記第1磁性層の自発磁化の第1方向と前記第2磁性層の自発磁化の第2方向との成す角は実質的に直角であり、前記第1方向と前記第3磁性層の自発磁化の第3方向との成す角は実質的に二直角である
    磁気ランダムアクセスメモリ。
  12. 請求項9乃至11のいずれかに記載の磁気ランダムアクセスメモリにおいて、
    前記第1磁性層と前記第2磁性層との間の第1磁気的結合及び前記第2磁性層と前記第3磁性層との間の第2磁気的結合と、前記第1磁性層と前記第3磁性層との間の第3磁気的結合とは、競合している
    磁気ランダムアクセスメモリ。
  13. 請求項11に記載の磁気ランダムアクセスメモリにおいて、
    前記第1非磁性層と前記第2非磁性層とは、前記第2磁性層の側面で結合して第3非磁性層を形成する
    磁気ランダムアクセスメモリ。
  14. 第1方向に延伸する第1配線と、
    前記第1方向に実質的に直交する第2方向に延伸する第2配線と、
    前記第1配線と前記第2配線とが交差する位置に、前記第1配線と前記第2配線との間に設けられ、磁気抵抗素子を具備するメモリセルと、
    前記第1配線と前記第2配線に電流を供給することにより前記メモリセルに回転磁場を印加する磁界印加部と
    を具備し、
    前記磁気抵抗素子は、自由層と、固定層と前記自由層と前記固定層との間に介設された非磁性層とを具備し、
    前記自由層は、
    第3方向の自発磁化を有する第1磁性層と、
    前記第3方向と直交する方向の自発磁化を有し、前記第1磁性層と反強磁性的に結合された第2磁性層と、
    前記第3方向と反対方向の自発磁化を有し、前記第1と第2磁性層と反強磁性結合された第3磁性層と
    を備え、
    前記第2磁性層の磁化モーメントの異方性エネルギーは、前記第1磁性層と前記第3磁性層の磁化モーメントの異方性エネルギーより小さく、
    前記磁界印加部は、前記メモリセルに書き込まれるデータに従って、時計方向に回転する磁場と反時計方向に回転する磁場との一方を前記メモリセルに印加する
    磁気ランダムアクセスメモリ。
  15. 請求項14に記載の磁気ランダムアクセスメモリにおいて、
    前記磁気抵抗素子は、磁化容易軸方向が前記第1方向及び前記第2方向とは異なり、
    前記磁化容易軸方向、前記第1方向とが成す角は、実質的に45度である
    磁気ランダムアクセスメモリ。
JP2006532613A 2004-08-26 2005-08-26 磁気抵抗素子及び磁気ランダムアクセスメモリ Active JP4822126B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006532613A JP4822126B2 (ja) 2004-08-26 2005-08-26 磁気抵抗素子及び磁気ランダムアクセスメモリ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004247473 2004-08-26
JP2004247473 2004-08-26
JP2006532613A JP4822126B2 (ja) 2004-08-26 2005-08-26 磁気抵抗素子及び磁気ランダムアクセスメモリ
PCT/JP2005/015516 WO2006022367A1 (ja) 2004-08-26 2005-08-26 磁気抵抗素子及び磁気ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
JPWO2006022367A1 JPWO2006022367A1 (ja) 2008-05-08
JP4822126B2 true JP4822126B2 (ja) 2011-11-24

Family

ID=35967569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006532613A Active JP4822126B2 (ja) 2004-08-26 2005-08-26 磁気抵抗素子及び磁気ランダムアクセスメモリ

Country Status (3)

Country Link
US (1) US7813164B2 (ja)
JP (1) JP4822126B2 (ja)
WO (1) WO2006022367A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5862242B2 (ja) 2011-11-30 2016-02-16 ソニー株式会社 記憶素子、記憶装置
JP5987302B2 (ja) * 2011-11-30 2016-09-07 ソニー株式会社 記憶素子、記憶装置
US11393495B2 (en) * 2020-03-26 2022-07-19 Seagate Technology Llc Reader with a multi-layer synthetic ferrimagnet free layer
JP2022044399A (ja) * 2020-09-07 2022-03-17 キオクシア株式会社 磁気メモリ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005505889A (ja) * 2001-10-16 2005-02-24 モトローラ・インコーポレイテッド スケーラブルな磁気抵抗ランダム・アクセス記憶素子に書き込むための方法
JP2005294376A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 磁気記録素子及び磁気メモリ
WO2005098953A1 (ja) * 2004-03-31 2005-10-20 Nec Corporation 磁化方向制御方法、及びそれを応用したmram

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151758A (ja) 2000-11-09 2002-05-24 Hitachi Ltd 強磁性トンネル磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果型ヘッド
TW544677B (en) * 2000-12-26 2003-08-01 Matsushita Electric Ind Co Ltd Magneto-resistance memory device
CN1270323C (zh) * 2001-06-19 2006-08-16 松下电器产业株式会社 磁性存储器的驱动方法
JP2004039757A (ja) 2002-07-01 2004-02-05 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP2004087870A (ja) 2002-08-28 2004-03-18 Sony Corp 磁気抵抗効果素子および磁気メモリ装置
US7064974B2 (en) * 2002-09-12 2006-06-20 Nec Corporation Magnetic random access memory and method for manufacturing the same
JP2004128237A (ja) 2002-10-03 2004-04-22 Sony Corp 磁気抵抗効果素子および磁気メモリ装置
US7394626B2 (en) * 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005505889A (ja) * 2001-10-16 2005-02-24 モトローラ・インコーポレイテッド スケーラブルな磁気抵抗ランダム・アクセス記憶素子に書き込むための方法
JP2005294376A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 磁気記録素子及び磁気メモリ
WO2005098953A1 (ja) * 2004-03-31 2005-10-20 Nec Corporation 磁化方向制御方法、及びそれを応用したmram

Also Published As

Publication number Publication date
JPWO2006022367A1 (ja) 2008-05-08
WO2006022367A1 (ja) 2006-03-02
US20080094880A1 (en) 2008-04-24
US7813164B2 (en) 2010-10-12

Similar Documents

Publication Publication Date Title
KR101086911B1 (ko) 자기저항 효과 소자와 자기 랜덤 액세스 메모리
JP5206414B2 (ja) 磁気メモリセルおよび磁気ランダムアクセスメモリ
US7869265B2 (en) Magnetic random access memory and write method of the same
KR100604913B1 (ko) 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램
JP5447596B2 (ja) 磁気ランダムアクセスメモリ及びその動作方法
JP5982795B2 (ja) 記憶素子、記憶装置
JP3788964B2 (ja) 磁気ランダムアクセスメモリ
JPWO2019203132A1 (ja) 磁気抵抗効果素子、磁気メモリ装置並びに磁気メモリ装置の書き込み及び読み出し方法
CN102918649A (zh) 磁性随机存取存储器设备和生产磁性随机存取存储器设备的方法
JP5146846B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP4822126B2 (ja) 磁気抵抗素子及び磁気ランダムアクセスメモリ
WO2007111318A1 (ja) 磁気ランダムアクセスメモリ及びその動作方法
JP2008171862A (ja) 磁気抵抗効果素子及びmram
JP2008192711A (ja) 磁気メモリ
US10375698B2 (en) Memory system
JP4492052B2 (ja) 磁気記憶セルおよび磁気メモリデバイス
JP4941649B2 (ja) メモリセル及び磁気ランダムアクセスメモリ
JP2004172156A (ja) 磁気記憶素子及びその記録方法、並びに磁気記憶装置
JP4581394B2 (ja) 磁気メモリ
WO2004093087A1 (en) Magnetic memory device
JP4665382B2 (ja) 磁気メモリ
JP4720081B2 (ja) 磁気メモリ
JP2013168667A (ja) 磁気抵抗効果素子及びmram
WO2005067052A1 (ja) 磁気記憶セルおよび磁気メモリデバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110825

R150 Certificate of patent or registration of utility model

Ref document number: 4822126

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3