JP4941649B2

JP4941649B2 - メモリセル及び磁気ランダムアクセスメモリ

Info

Publication number: JP4941649B2
Application number: JP2006531864A
Authority: JP
Inventors: 直彦杉林; 雄士本田; 昇崎村; 哲広鈴木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2004-08-25
Filing date: 2005-08-19
Publication date: 2012-05-30
Anticipated expiration: 2025-08-19
Also published as: WO2006022197A1; US7916520B2; US20080089117A1; JPWO2006022197A1

Description

本発明は、メモリセル及び磁気ランダムアクセスメモリに関し、特にトンネル磁気抵抗素子を含むメモリセル及びそれを用いた磁気ランダムアクセスメモリに関する。

記憶素子の磁化の方向を制御することで、データを記憶する磁気ランダムアクセスメモリ（以下、「ＭＲＡＭ」と記す）が知られている。磁化方向の記録方法により、いくつかの種類のＭＲＡＭがある。

引用文献（米国特許６，５４５，９０６号公報）には、トグル型磁気ランダムアクセスメモリ（以下、「トグルＭＲＡＭ」と記す）の技術が開示されている。このトグルＭＲＡＭは、その記憶素子が、積層フェリ構造体を自由層に用いたトンネル磁気抵抗素子である。このＭＲＡＭでは、書き込み動作時におけるメモリセルの選択性が優れていて、多重書込みがほとんど起こらないという点に特徴がある。以下詳細に説明する。

図１は、従来のトグルＭＲＡＭの構造を示す断面図である。このＭＲＡＭのメモリセル１１０の磁気抵抗素子１０５は、反強磁性層１０４、積層フェリ固定層１０３、トンネル絶縁層１０２、積層フェリ自由層１０１がこの順に積層されている。積層フェリ固定層１０３は、積層フェリ構造を有し、強磁性層１１６、非強磁性層１１５、強磁性層１１４を備える。積層フェリ自由層１０１は、積層フェリ構造を有し、強磁性層１１３、非強磁性層１１２、強磁性層１１１を備える。磁気抵抗素子１０５は、互いに概ね垂直に交差する書込み用のワード線１２６とビット線１２７とに挟まれている。

積層フェリ固定層１０３が積層フェリ構造体であるのは、積層フェリ固定層１０３から磁場を出さないためである。その磁化の方向は反強磁性層１０４によって固定されている。積層フェリ自由層１０１も積層フェリ構造体でできており、外部磁場を印加しない限りは積層フェリ固定層１０３や積層フェリ自由層１０１からは磁場は出ない。

図２は、従来のトグルＭＲＡＭの構造を示す上面図である。書込み用のワード線１２６とビット線１２７が直行して複数本（図では、それぞれ１本のみ表示）配置され、それぞれの交点に磁気抵抗素子１０５が配置される。磁気抵抗素子１０５は磁化されやすい方向（磁化容易軸）がワード線１２６とビット線１２７とに対して概ね４５度（θ）の方向を向いている。これは、トグル動作を容易にするための配慮によるものである。

次に、従来のトグルＭＲＡＭの書き込み動作の原理について説明する。トグルＭＲＡＭの場合、書込みは「１」→「０」か「０」→「１」しか行えない。すなわち、「１」に「１」を上書きすることや、「０」に「０」を上書きすることは出来ない。そのため、そのトグルＭＲＡＭの書き込み動作は、予め選択メモリセルの読み出しを実行しておき、その読み出した情報と書き込みをしようとする情報に対して第１及び第２のフリー層磁化の方向を変化させるか否か（トグル動作させるか否か）で行われる。すなわち、読み出した情報（「０」又は「１」）と書き込みをしようとする情報（「０」又は「１」）とが等しい場合にはトグル動作を行わず、読み出した情報と書き込みをしようとする情報とが異なる場合にはトグル動作を行う。

図３（ａ）〜（ｈ）は、従来技術のトグルＭＲＡＭにおけるトグル動作原理を示す図である。（ａ）は、ビット線１２７に流れる書き込み電流ＩＢＬのタイミングチャートである。（ｂ）は、ワード線１２６に流れる書き込み電流ＩＷＬのタイミングチャートである。（ｃ）は、書き込みを行うメモリセル１１０としての選択セルにおける強磁性層１１３の磁化方向１２１ｓ及び強磁性層１１１の磁化方向１２２ｓの時間変化である。（ｄ）は、書き込み電流ＩＢＬと書き込み電流ＩＷＬとにより発生する磁場の方向の時間変化である。（ｅ）は、選択セルと同一ビット線１２７の非選択セルにおける強磁性層１１３の磁化方向１２１ａ及び強磁性層１１１の磁化方向１２２ａの時間変化である。（ｆ）は、書き込み電流ＩＢＬにより発生する磁場の方向の時間変化である。（ｇ）は、選択セルと同一ワード線１２６の非選択セルにおける強磁性層１１３の磁化方向１２１ｂ及び強磁性層１１１の磁化方向１２２ｂの時間変化である。（ｈ）は、書き込み電流ＩＷＬにより発生する磁場の方向の時間変化である。

図３（ａ）を参照して、トグル動作は、時刻ｔ２でビット線１２７に書き込み電流ＩＢＬを供給する。時刻ｔ３でワード線１２６に書き込み電流ＩＷＬを供給する。時刻ｔ４で書き込み電流ＩＢＬを停止させる。時刻ｔ５で書き込み電流ＩＷＬを停止させる。以上の一連の電流制御により、書き込み電流ＩＷＬが供給される選択ワード線１２６と書き込み電流ＩＢＬが供給される選択ビット線１２７の交点の選択セルには、（ｄ）に示す磁場１２３−磁場１２４−磁場１２５のような回転磁場が加わる。それにより、（ｃ）に示すように、選択セルの強磁性層１１３の磁化方向１２１ｓ及び強磁性層１１１の磁化方向１２２ｓを回転（変更）させ、データを書き込むことができる。すなわち、初期状態が「０」の状態である場合は「１」の状態に、「１」の状態である場合は「０」の状態に書き換えられる（トグルされる）。

このとき、選択セルと同一ビット線１２７の非選択セルには、（ｆ）に示す磁場１２３のような一方向の磁場しか加わらない。そのため、（ｅ）に示すように、その非選択セルの強磁性層１１３の磁化方向１２１ａ及び強磁性層１１１の磁化方向１２２ａは多少の変動はあるが、元に戻るので、データを書き込むまれない。同様に、選択セルと同一ワード線１２６の非選択セルには、（ｈ）に示す磁場１２５のような一方向の磁場しか加わらない。そのため、（ｇ）に示すように、その非選択セルの強磁性層１１３の磁化方向１２１ｂ及び強磁性層１１１の磁化方向１２２ｂは多少の変動はあるが、元に戻るので、データを書き込むまれない。

図４は、熱擾乱を受けたときの上層と下層の強磁性層の磁化の向きの様子を示す図である。トグルＭＲＡＭの場合、フロップ磁場が大きくなり印加する磁場が大きくなると、積層フェリ自由層１０１の合成磁化が飽和に近づく。その場合、積層フェリ自由層１０１の上層の強磁性層１１１の磁化と下層の強磁性層１１３の磁化が熱擾乱で入れ替わる可能性がある。書き込み用の磁場により、合成磁化が飽和に近づくのを防ぎ、上層の強磁性層の磁化と下層の強磁性層の磁化とが熱擾乱で入れ替わる可能性を抑制する技術が求められる。ただし、フロップ磁場は、積層フェリ自由層１０１の磁化が磁場に対して非線形に変化する領域と線形に変化する領域との境界の磁場である。

関連する技術として特開２００４−１５８７６６号公報に、磁気抵抗効果素子および磁気メモリ装置の技術が開示されている。この磁気抵抗効果素子は、第１の磁化固着層と、第１のトンネルバリア層と、第１の強磁性層、非磁性層および第２の強磁性層を含む磁化自由層と、第２のトンネルバリア層と、第２の磁化固着層とを有する。前記第１および第２の磁化固着層の磁化の向きが互いに反対向きである。前記第１の強磁性層と前記第２の強磁性層とが前記非磁性層を介して反強磁性結合している。前記第１および第２の強磁性層のうち一方の磁化が他方の磁化よりも大きい。前記第１および第２の磁化固着層のうち一方の磁化が他方の磁化よりも大きい。磁化の大きい磁化固着層は前記第１および第２の強磁性層のうち磁化の小さい強磁性層に近い側に形成されている。

関連する技術として特開２００３−２９８０２３号公報に、磁気メモリ及び磁気メモリ装置の技術が開示されている。この磁気メモリは、互いに対向した第１及び第２磁気抵抗効果素子と、前記第１及び第２磁気抵抗効果素子間に介在した共通配線と、前記共通配線に対して前記第１磁気抵抗効果素子を挟んで交差した第１配線と、前記共通配線に対して前記第２磁気抵抗効果素子を挟んで交差した第２配線とを具備する。第１磁気抵抗効果素子は、第１ピン層と、第１フリー層とを備える。第１ピン層は、偶数の強磁性層を非磁性層を介して積層してなる積層体を含むとともに前記共通配線と前記第１配線とに書き込み電流を流すことにより生じる第１磁界を印加した際に磁化の向きを維持する。第１フリー層は、前記第１ピン層及び前記共通配線間に介在し且つ１つの強磁性層または複数の強磁性層を非磁性層を介して積層してなる積層体を含むとともに前記第１磁界を印加した際に磁化の向きが反転し得る。前記第２磁気抵抗効果素子は、第２ピン層と、第２フリー層とを備える。第２ピン層は、１つの強磁性層または３つ以上の奇数の強磁性層を非磁性層を介して積層してなる積層体を含むとともに前記共通配線と前記第２配線とに書き込み電流を流すことにより生じる第２磁界を印加した際に磁化の向きを維持する。第２フリー層は、前記第２ピン層及び前記共通配線間に介在し且つ１つの強磁性層または複数の強磁性層を非磁性層を介して積層してなる積層体を含むとともに前記第２磁界を印加した際に磁化の向きが反転し得る。前記第１フリー層が含む前記強磁性層の数及び前記第２フリー層が含む前記強磁性層の数は何れも奇数であるか或いは何れも偶数である。

関連する技術として特開２００３−１１０１６４号公報に、磁気抵抗効果素子、磁気メモリ及び磁気ヘッドの技術が開示されている。この磁気抵抗効果素子は、磁性積層膜と、強磁性体膜と、前記磁性積層膜と前記強磁性体膜との間に設けられた絶縁膜とを備える。前記絶縁膜をトンネルして前記磁性積層膜と前記強磁性体膜との間に電流が流れるトンネル接合型の磁気抵抗効果素子である。前記磁性積層膜は、第１の強磁性体層と、第２の強磁性体層と、これら第１及び第２の強磁性体層の間に挿入された反強磁性体層とを有する。

関連する技術として特開２００２−３５３５３５号公報に、磁気抵抗効果素子、磁気抵抗効果型磁気センサ、磁気抵抗効果型磁気ヘッド、および磁気メモリの技術が開示されている。この磁気抵抗効果素子は、少なくとも、外部磁界に応じて磁化回転する自由層と、固定層と、該固定層の磁化を固定する反強磁性層と、上記自由層と固定層との間に介在される非磁性層とが積層された積層構造部を有する。該積層構造部に対し、そのほぼ積層方向をセンス電流の通電方向とする巨大磁気抵抗効果素子である。上記積層構造部に、上記センス電流の通路を横切って微細通電領域を分散形成する通電規制層が配置されて成る。

関連する技術として特開２００２−１５１７５８号公報に、強磁性トンネル磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果型ヘッドの技術が開示されている。この強磁性トンネル磁気抵抗効果素子は、第１磁性層と、強磁性層と中間層とが少なくとも5層以上積層されている多層構造との間にトンネル障壁層が形成されている。前記第１磁性層は作用する外部磁界に対してその磁化の方向が拘束されている。前記多層構造を構成する強磁性層は外部磁界に対してその磁化の方向が回転し、その磁化が前記中間層を介して反強磁性的に配列している。前記第１磁性層と前記多層構造を構成する強磁性層の磁化の相対的な角度によって抵抗が変化する強磁性トンネル磁気抵抗効果膜と、前記強磁性トンネル磁気抵抗効果膜にセンス電流を供給するための下部および上部磁性層に電気的に接している下部及び上部電極と、抵抗変化を検出するための検出手段を有する。

本発明の目的は、書き込み用の磁場により、合成磁化が飽和に近づくのを防ぎ、積層フェリ磁性構造を有する自由層の上層の強磁性層の磁化と下層の強磁性層の磁化とが熱擾乱で入れ替わる可能性を抑制するメモリセル及び磁気ランダムアクセスメモリを提供することにある。

本発明の他の目的は、高信頼性、高歩留りであり、安価なメモリセル及び磁気ランダムアクセスメモリを提供することにある。

この発明のこれらの目的とそれ以外の目的と利益とは以下の説明と添付図面とによって容易に確認することができる。

従って、上記課題を解決するために、本発明のメモリセルは、複数の磁気抵抗素子と、複数の積層フェリ磁性構造体とを具備する。複数の磁気抵抗素子は、第１方向に延伸する複数の第１配線と、第１方向に実質的に垂直な第２方向に延伸する複数の第２配線とが交差する位置のそれぞれに対応して設けらている。複数の積層フェリ磁性構造体は、複数の磁気抵抗素子の各々に対応して、磁気抵抗素子から所定の範囲の距離だけ離れて設けられ、積層フェリ磁性構造を有している。磁気抵抗素子は、積層フェリ磁性構造を有する自由層と、固定層と、自由層と固定層との間に介設された非磁性層とを備える。
このようなメモリセルは、積層フェリ磁性構造体が自由層に作用する磁場の大きさを調整するので、合成磁化が飽和に近づくのを防ぐことができる。それにより、自由層の上層の強磁性層の磁化と下層の強磁性層の磁化とが熱擾乱で入れ替わる可能性を抑制することができる。ただし、所定の範囲の距離は、積層フェリ磁性構造体と自由層とが磁性結合を起こさず（結合定数が概ね０）、且つ、書き込み動作時に磁化された積層フェリ磁性構造体の磁界が作用する距離である。

上記のメモリセルにおいて、磁気抵抗素子は、自由層のフロップ磁界より大きな磁場でデータを書き込まれる。
このようなメモリセルは、データを確実に書き込むことができる。

上記のメモリセルにおいて、積層フェリ磁性構造体は、第１配線及び第２配線に対して、自由層と同じ方向にある場合、積層フェリ磁性構造体のフロップ磁場は、自由層のフロップ磁場より大きいことが好ましい。
このようなメモリセルは、メモリセルに印加される磁場が積層フェリ磁性構造体のフロップ磁場を超える場合、それを抑制して実行磁場を低減することができる。それにより、自由層に作用する磁場の大きさを調整できる。

上記のメモリセルにおいて、積層フェリ磁性構造体のフロップ磁場は、自由層の飽和磁場よりも小さいことが好ましい。
このようなメモリセルは、メモリセルに印加される磁場が飽和磁場に達する前に、印加される磁場を抑制することができる。それにより、自由層に作用する磁場の大きさをより適切に調整できる。

上記のメモリセルにおいて、自由層は、強磁性体で形成される第１磁性層と、強磁性体で形成される第２磁性層と、第１磁性層と第２磁性層との間に介設され第１磁性層と第２磁性層とが反強磁性的結合するような膜厚を有する第１非磁性層とを含む。積層フェリ磁性構造体は、強磁性体で形成される第３磁性層と、強磁性体で形成される第４磁性層と、第３磁性層と第４磁性層との間に介設され第３磁性層と第４磁性層とが反強磁性的結合するような膜厚を有する第２非磁性層とを含む。第１磁性層と第３磁性層、第２磁性層と第４磁性層、及び、第１非磁性層と第２非磁性層は、それぞれ同じ材料で構成されていることが好ましい。
このようなメモリセルは、自由層の製造プロセスを積層フェリ磁性構造体の製造に利用できるので、安定的に製造を行うことができる。

上記のメモリセルにおいて、第１非磁性層の膜厚は、第２非磁性層の膜厚よりも大きい。
このようなメモリセルは、積層フェリ磁性構造体のフロップ磁場を自由層のフロップ磁場より大きくすることができる。

上記のメモリセルにおいて、積層フェリ磁性構造体は、第１配線又は第２配線に対して、自由層と逆の方向にある場合、積層フェリ磁性構造体の磁化飽和磁場は、自由層の磁化飽和磁場より小さいことが好ましい。
このようなメモリセルは、積層フェリ磁性構造体によりメモリセルに印加される磁場を強くする場合、積層フェリ磁性構造体の磁化飽和磁場を超える磁場については、強くする作用を抑制することができる。それにより、自由層に作用する磁場の大きさをより適切に調整できる。

上記のメモリセルにおいて、第２非磁性層の膜厚は、第１非磁性層の膜厚よりも大きいことが好ましい。
このようなメモリセルは、積層フェリ磁性構造体の飽和磁場を、自由層の飽和磁場よりも十分に小さく設定できる。

従って、上記課題を解決するために、本発明の磁気ランダムアクセスメモリは、複数の第１配線と、複数の第２配線と、複数のメモリセルとを具備している。複数の第１配線は、第１方向に延伸している。複数の第２配線は、第１方向に実質的に垂直な第２方向に延伸している。複数のメモリセルは、複数の第１配線と複数の第２配線とが交差する位置のそれぞれに対応して設けられ、上記段落のいずれか一項に記載されている。メモリセルの磁気抵抗素子は、磁化容易軸方向が第１方向及び第２方向とは異なっている。
このような磁気ランダムアクセスメモリは、積層フェリ磁性構造体が自由層に作用する磁場の大きさを調整するので、合成磁化が飽和に近づくのを防ぐことができる。それにより、自由層の上層の強磁性層の磁化と下層の強磁性層の磁化とが熱擾乱で入れ替わる可能性を抑制することができる。

上記の磁気ランダムアクセスメモリにおいて、その磁化容易軸方向はと第１方向とが成す角は、実質的に４５度であることが好ましい。
このような磁気ランダムアクセスメモリは、トグル動作をより適切に行わせることができる。

本発明により、書き込み用の磁場により、積層フェリ磁性構造を有する合成磁化が飽和に近づくのを防ぐことができ、自由層の上層の強磁性層の磁化と下層の強磁性層の磁化とが熱擾乱で入れ替わる可能性を抑制できる。

図１は、従来のトグルＭＲＡＭの構造を示す断面図である。図２は、従来のトグルＭＲＡＭの構造を示す上面図である。図３（ａ）〜（ｈ）は、従来技術のトグルＭＲＡＭにおけるトグル動作原理を示す図である。図４は、熱擾乱を受けたときの上層と下層の強磁性層の磁化の向きの様子を示す図である。図５は、本発明のＭＲＡＭの第１の実施の形態の構成を示すブロック図である。図６は、図５のＭＲＡＭのメモリセル近傍の断面図である。図７は、本発明のＭＲＡＭの構造を示す上面図である。図８は、磁気抵抗素子５に作用する磁場の様子を例示する図である。図９は、磁化困難軸方向の外部磁場Ｈｈａｒｄに対する磁化特性を示すグラフである。図１０は、磁化容易軸方向の外部磁場Ｈｅａｓｙに対する磁化特性を示すグラフである。図１１は、磁化困難軸方向と磁化容易軸方向との間の方向の外部磁場Ｈｍｉｄに対する磁化特性を示すグラフである。図１２は、積層フェリ磁性構造体（シールダ）のメモリセルの磁性体に与える影響を示す図である。図１３は、積層フェリ磁性構造体（シールダ）のメモリセルの磁性体に与える影響を示す図である。図１４は、図５のＭＲＡＭのメモリセル近傍の断面図である。図１５は、本発明のＭＲＡＭの構造を示す上面図である。図１６は、磁気抵抗素子５に作用する磁場の様子を例示する図である。図１７は、積層フェリ磁性構造体（キーパ）のメモリセルの磁性体に与える影響を示す図である。図１８は、積層フェリ磁性構造体（キーパ）のメモリセルの磁性体に与える影響を示す図である。図１９は、積層フェリ磁性構造における非磁性中間層の膜厚と強磁性層間の結合係数との関係を示すグラフである。

以下、本発明のメモリセル及び磁気ランダムアクセスメモリの実施の形態に関して、添付図面を参照して説明する。

（第１の実施の形態）
本発明のメモリセル及び磁気ランダムアクセスメモリ（ＭＲＡＭ）の第１の実施の形態に関して、添付図面を参照して説明する。

まず、本発明のメモリセルを適用したＭＲＡＭの第１の実施の形態の構成について説明する。図５は、本発明のメモリセルを適用したＭＲＡＭの第１の実施の形態の構成を示すブロック図である。ＭＲＡＭは、メモリセルアレイ３１、複数の書き込みワード線２６、複数の読み出しワード線２５、複数のビット線２７、Ｘ側セレクタ３８、Ｘ側電流源回路３９、Ｘ側終端回路４０、Ｙ側セレクタ４１、Ｙ側電流源回路４２、読み出し電流負荷回路４３、Ｙ側電流終端回路４４及びセンスアンプ４５を具備する。

メモリセルアレイ３１は、メモリセル１０が行列に配列されている。Ｘ側セレクタ３８は、Ｘ軸方向に延設された複数の読み出しワード線２５及び複数の書き込みワード線２６から、読み出し動作時には所望の選択読み出しワード線２５ｓを、書き込み動作時には所望の選択書き込みワード線２６ｓを選択する。Ｘ側電流源回路３９は、書き込み動作時に、定電流を供給する。Ｘ側電流源終端回路４０は、複数の書き込みワード線２６を終端する。Ｙ側セレクタ４１は、Ｙ軸方向に延設された複数のビット線２７から、所望の選択ビット線２７ｓを選択する。読み出し電流負荷回路４３は、読み出し動作時に、選択されたメモリセル１０（選択セル１０ｓ）とリファレンスセル用のメモリセル１０ｒ（リファレンスセル）とに所定の電流を供給する。Ｙ側電流終端回路４４は、複数のビット線２７を終端する。センスアンプ４５は、リファレンスセル１０ｒにつながるリファレンス用のビット線２７ｒの電圧と、選択セル１０ｓにつながるビット線２７の電圧との差に基づいて、選択セル１０ｓのデータを出力する。

メモリセル１０は、読み出しワード線２５及び書き込みワード線２６と、ビット線２７との交点に対応して設けられている。メモリセル１０は、メモリセル１０の選択時に同時にＯＮとなるＭＯＳトランジスタ３６と、磁気抵抗素子５とを含み、それらが直列に接続されている。磁気抵抗素子５は、データが“１”と“０”とで実効的な抵抗値が変わる（ＲとＲ＋ΔＲ）ので、可変抵抗器で示している。ただし、図５において、後述の積層フェリ磁性構造体８の図示を省略している。

図６は、図５のＭＲＡＭのメモリセル近傍の断面図である。メモリセル１０の磁気抵抗素子５は、反強磁性層４、積層フェリ固定層３、トンネル絶縁層２及び積層フェリ自由層１がこの順に積層された構造を備えている。積層フェリ固定層３は、積層フェリ構造を有する。強磁性層１６、非強磁性層１５及び強磁性層１４がこの順に積層された構造を含む。積層フェリ自由層１は、積層フェリ構造を有する。強磁性層１３、非磁性層２２、強磁性層１２、非磁性層２１及び強磁性層１１がこの順に積層された構造を含む。磁気抵抗素子５は、互いに概ね直交する書込みワード線２６とビット線２７との間に層間絶縁層（図示されず）を介して設けられている。

磁気抵抗素子５とビット線２７との間には、積層フェリ自由層１上に非磁性層９、積層フェリ磁性構造体８（以下、「シールダ」とも記す）がこの順に積層されている。非磁性層９の膜厚は、積層フェリ自由層１と積層フェリ磁性構造体８とが磁性結合を起こさないように設定されている。積層フェリ磁性構造体８は、積層フェリ構造（積層フェリ磁性構造）を有する。強磁性層１９、非磁性層１８及び強磁性層１７がこの順に積層された構造を含む。

図７は、本発明のＭＲＡＭの構造を示す上面図である。磁気抵抗素子５は磁化容易軸がワード線２６とビット線２７とに対して概ね４５度（θ）の方向を向いている。これは、トグル動作を容易にするための配慮によるものである。磁気抵抗素子５上の積層フェリ磁性構造体８は、上面から見た断面構造が磁気抵抗素子５と概ね同じである。これは、磁気抵抗素子５に対する磁気的な効果を高める上で好ましい。

図８は、磁気抵抗素子に作用する磁場の様子を例示する図である。積層フェリ磁性構造体８は、ビット線２７及びワード線２６に対して、磁気抵抗素子５と同じ方向（同じ側）にある（図６を参照）。積層フェリ磁性構造体８は、書き込み動作時にビット線２７を流れる電流ＩＢＬやワード線２６を流れる電流ＩＷＬが流されたときに磁気抵抗素子５に印加される磁場を弱める作用を有する。

図８に示されるように、ビット線２７に＋Ｙ方向に流れる電流ＩＢＬは、磁気抵抗素子５に＋Ｘ方向の磁場ＨＢＸ１を印加する。更に、電流ＩＢＬは、その磁気抵抗素子５に対応して設けられた積層フェリ磁性構造体８に＋Ｘ方向の磁場ＨＢＸ２を印加する。磁場ＨＢＸ２の印加により、積層フェリ磁性構造体８には、＋Ｘ方向に磁化ＭＸが誘起される。積層フェリ磁性構造体８に誘起される磁化ＭＸは、その磁気抵抗素子５に磁場ＨＦＸを印加する。磁気抵抗素子５と積層フェリ磁性構造体８とが、ビット線２７の同じ側に位置する場合、磁場ＨＦＸは磁場ＨＢＸ１と反対の−Ｘ方向である。従って、積層フェリ磁性構造体８は、ビット線２７に電流ＩＢＬが流されたとき、磁気抵抗素子５に印加される磁場を弱める作用がある。同様の考察により、ワード線２６に電流ＩＷＬが流されたとき、磁気抵抗素子５に印加される磁場を弱める作用を有することが理解される。

図９〜図１１は、積層フェリ磁性構造体の磁化特性を示すグラフである。図９は、磁化困難軸方向の外部磁場Ｈｈａｒｄに対する磁化特性を示す。縦軸は磁化Ｍ、横軸は磁化困難軸方向の外部磁場Ｈｈａｒｄである。曲線Ａに示されているように、積層フェリ磁性構造体８では、印加される外部磁場Ｈｈａｒｄが０からＨｓ（飽和磁場）までの場合、外部磁場に対して磁化Ｍは線形的に変化する。印加される外部磁場ＨｈａｒｄがＨｓ以上の場合、磁化Ｍは飽和して一定となる。

図１０は、磁化容易軸方向の外部磁場Ｈｅａｓｙに対する磁化特性を示す。縦軸は磁化Ｍ、横軸は磁化容易軸方向の外部磁場Ｈｅａｓｙである。曲線Ｂに示されるように、積層フェリ磁性構造体８では、印加される外部磁場Ｈｅａｓｙが０からＨｆ（フロップ磁場）までの場合、内部の反強磁性的な結合が壊れないために磁化が誘起され難く、磁化Ｍは実質的に０になる。印加される外部磁場ＨｅａｓｙがＨｆになると、磁化Ｍは不連続に増大する。その後のＨｆからＨｓまでの場合、外部磁場に対して磁化Ｍは線形的に変化する。印加される外部磁場ＨｅａｓｙがＨｓ以上の場合、磁化Ｍは飽和して一定となる。

図１１は、磁化困難軸方向と磁化容易軸方向との間の方向（中間方向）の外部磁場Ｈｍｉｄに対する磁化特性を示す。縦軸は磁化Ｍ、横軸は中間方向の外部磁場Ｈｍｉｄである。曲線Ｃに示されるように、積層フェリ磁性構造体８は、図９の曲線Ａと図１０の曲線Ｂとに示されている磁化特性とが折衷された磁化特性を示す。積層フェリ磁性構造体８では、印加される外部磁場ＨｍｉｄがＨｆより小さい場合、微小、且つ、外部磁場Ｈｍｉｄに対して単調増加的に磁化Ｍが誘起される。ある閾値ＨＴ（＜Ｈｆ）になると、磁化Ｍは、不連続的に増大した後、そのままＨｆを超えてＨｓまで外部磁場に対して磁化Ｍは線形的に変化する。印加される外部磁場ＨｍｉｄがＨｓ以上の場合、磁化Ｍは飽和して一定となる。

ここで、磁化が線形的な性質を示すまでの低磁場領域を非線形磁化領域と呼ぶ。磁化が線形的な性質を示す磁場領域を線形磁化領域と呼ぶ。磁化が飽和する高磁場領域を飽和磁化領域と呼ぶ。図１０において、それらの各領域を例示して示す。図１０では、外部磁場が０からＨｆまでが非線形磁化領域となる。図１１では、外部磁場が０から閾値ＨＴまでが非線形磁化領域となる。

積層フェリ磁性構造体８への磁場が低い非線形磁化領域では、積層フェリ磁性構造体８の磁化は小さい。そのため、積層フェリ磁性構造体８は、磁気抵抗素子５へ磁場を印加しない。従って、ワード線２６及びビット線２７が発生する磁場を磁気抵抗素子５において打ち消さない（発生する磁場をシールドしない）。
一方、積層フェリ磁性構造体８への磁場がそれ以上となる線形磁化領域では、積層フェリ磁性構造体８の磁化が大きくなる。そのため、積層フェリ磁性構造体８による磁場は、ワード線２６及びビット線２７が発生する磁場を磁気抵抗素子５において打ち消す（発生する磁場をシールドする）。

図８の場合を例にとれば、積層フェリ磁性構造体８への磁場ＨＢＸ２が低い場合、積層フェリ磁性構造体８の磁化ＭＸは小さい。そのため、積層フェリ磁性構造体８は、磁気抵抗素子５へ磁場ＨＦＸを印加しない。従って、ビット線２７が発生する磁場ＨＢＸ１を磁気抵抗素子５において打ち消さない（シールドしない）。
一方、積層フェリ磁性構造体８への磁場ＨＢＸ２がそれ以上となる場合、積層フェリ磁性構造体８の磁化ＭＸが大きくなる。そのため、積層フェリ磁性構造体８による磁場ＨＦＸは、ビット線２７が発生する磁場ＨＢＸ１を磁気抵抗素子５において打ち消す（シールドする）。

図１２及び図１３は、積層フェリ磁性構造体（シールダ）のメモリセルの磁性体に与える影響を示す図である。磁気抵抗素子５は、Ｙ軸に対してθだけ傾けられている。それにより、磁気抵抗素子５（積層フェリ自由層１）の磁化困難軸方向及び磁化容易軸方向の磁場ＨＸ（磁性体）及びＨＹ（磁性体）は、配線（ワード線２６及びビット線２７）のＸ軸方向及びＹ軸方向の磁場ＨＸ（配線）及びＨＹ（配線）に対してθだけ傾けられている。破線の矢印は、選択セルに印加される磁場の経路である。実線の矢印は、選択セルに印加される実効的な磁場の経路である。

積層フェリ磁性構造体８（シールダ）のフロップ磁場Ｈｆは、セル磁性体（積層フェリ自由層１）のフロップ磁場よりは大きく、セル磁性体の（磁化）飽和磁場よりは小さく設定される。具体的には、例えば、積層フェリ磁性構造体８における積層フェリ磁性構造をなす磁性体（強磁性層１７及び強磁性層１９）の材料及び非磁性体（非磁性層１８）の材料は、それぞれ積層フェリ自由層１と同じものとする。ただし、強磁性層１７及び強磁性層１９の膜厚と、積層フェリ自由層１の強磁性層１１及び強磁性層１３の膜厚とを同じ値にする。同時に、非磁性層１８の膜厚と積層フェリ自由層１の非磁性層１２とは異なる値にする。そして、強磁性層間の反強磁性結合を強くする。

強磁性層間の反強磁性結合が強くするには、以下の方法による。図１９は、積層フェリ磁性構造における非磁性中間層（非磁性層）の膜厚と強磁性層間の結合係数との関係を示すグラフである。縦軸は、結合係数であり、強磁性層同士が反強磁性的に結合する場合に正であるように定義されている。横軸は、非磁性中間層の膜厚である。結合係数は、非磁性中間層（非磁性層１８、非磁性層１２）の膜厚により、強磁性的と反強磁性的との間を減衰しながら振動する。図１２及び図１３の場合では、図１９に示すように、積層フェリ磁性構造体８（シールダ）の非磁性層１８の膜厚をｔ１、積層フェリ自由層１の非磁性層１２の膜厚をｔ２とする。このようにすることで、積層フェリ磁性構造体８の強磁性層間の反強磁性結合を、積層フェリ自由層１のそれよりも強くすることができる。

このように、強磁性層の材料及び膜厚を同じとし、非磁性層の材料を同じとし、非磁性層の膜厚だけ図１９のようにすることで、積層フェリ磁性構造体８（シールダ）のフロップ磁場Ｈｆをセル磁性体（積層フェリ自由層１）のフロップ磁場よりも確実に大きくすることができる。加えて、新規のプロセスを用いず既存のプロセスを一部条件を変えて繰り返せばよいので、安定した製造を行うことができる。

ただし、本発明はこの場合に限定されるものではなく、積層フェリ磁性構造体８（シールダ）のフロップ磁場Ｈｆをセル磁性体（積層フェリ自由層１）のフロップ磁場よりも確実に大きくするように、積層フェリ自由層１及びシールダが設計されいればよい。

図１２を参照して、積層フェリ磁性構造体８（シールダ）の非線形磁化領域の外にある磁場が印加された場合、積層フェリ磁性構造体８が磁化する。それにより、図８に示すように、メモリセルに印加される磁場が弱まる（シールドされる）ので、メモリセルに印加される実効磁場は小さくなる。一方、図１３を参照して、積層フェリ磁性構造体８（シールダ）のフロップ磁場Ｈｆより小さい磁場が印加された場合、積層フェリ磁性構造体８はほとんど磁化されない。それにより、メモリセルに印加される実効的な磁場はシールドされない。例えば、Ｈｙ（磁性体）軸上、すなわち、磁性体の磁化容易軸上では、積層フェリ磁性構造体８は完全に磁化０なので、「選択セルの磁場経路」と「選択セルの実効的な磁場経路」は一致する。一方、非線形磁化領域の外側では、図１２の場合と同じような割合でシールドされる。非線形磁化領域の内側では、磁化０と通常の磁化との中間ぐらいにシールドされる。

本発明は、磁気抵抗素子５に積層フェリ磁性構造体８（シールダ）のフロップ磁場Ｈｆより大きな磁場を与えても、「選択セルの実効的な磁場経路」がセル磁性体の飽和磁場に近づくことがない。一方、積層フェリ磁性構造体８のフロップ磁場Ｈｆより小さい磁場を与えても、積層フェリ自由層１のフロップ磁場Ｈｆの外側を「選択セルの実効的な磁場経路」が通るように設計できる。これらの作用により、セル磁性体（積層フェリ自由層１の磁性体）における飽和磁場に近づくことなく、セル磁性体に印加できる磁場のマージンが広がる。それにより、ワード線２６やビット線２７に流す電流のマージンを広げることができる。加えて、熱擾乱による誤動作を防止することができる。その結果として、ＭＲＡＭの製造歩留りや信頼性の向上が実現できる。

次に、本発明のメモリセルを適用したＭＲＡＭの第１の実施の形態の動作（読み出し動作及び書き込み動作）について説明する。

メモリセル１０からのデータの読み出しは、以下のようにして行う。なお、添え字のｓは、選択されたことを示す。
Ｘ側セレクタ３８で選択された選択読み出しワード線２５ｓと、Ｙ側セレクタで選択された選択ビット線２７ｓとの交点に対応する選択セル１０ｓの磁気抵抗素子５へ、読み出し電流負荷回路４３から定電流が供給される。選択ビット線２７ｓが、磁気抵抗素子５の積層フェリ自由層１１１の状態に対応した電圧となる。一方、ビット線２７ｒと選択読み出しワード線２５ｓとで選択されるリファレンスセル１０ｒへも、同様に定電流が供給される。ビット線２７ｒが、所定のリファレンス電圧となる。センスアンプ１１５は、両電圧の大きさを比較して選択セル１０ｓのデータを判定する。例えば、選択ビット線２７ｓの電圧が、リファレンス電圧よりも大きければデータは“１”、小さければデータは“０”と判定する。
メモリセル１０へのデータの書き込みは後述される。

メモリセル１０へのデータの書き込みは、以下のようにして行う。なお、添え字のｓは選択されたことを示す。
Ｘ側セレクタ３８で選択された選択書き込みワード線２６ｓと、Ｙ側セレクタで選択された選択ビット線２７ｓとの交点に対応する選択セル１０ｓの磁気抵抗素子５に対して、読み出し動作を行う。読み出したデータが書き込むべきデータの場合、書き込み動作は終了する。読み出したデータが書き込むべきデータでない場合、書き込むデータ（「１」及び「０」のいずれか）に応じて、書き込み電流ＩＢＬ及び書き込み電流ＩＷＬのいずれか一方を先に流し、他方を所定の時間送れて流す。そして、先に流した電流を先に停止し、後に流した電流を後に停止する。それにより、書き込むデータ（「１」及び「０」のいずれか）に対応するように、磁気抵抗素子５の磁化の向きが回転して、データが書き込まれる。

本発明により、ワード線２６やビット線２７の電流による書き込み用の磁場により、メモリセルの積層フェリ自由層１における合成磁化が飽和磁化に近づくのを防ぐことができる。それにより、上層の強磁性層１１の磁化と下層の強磁性層１３の磁化とが熱擾乱で入れ替わる可能性を抑制することが可能となる。そして、メモリセル及び磁気ランダムアクセスメモリの信頼性及歩留りを、より高くすることができ、磁気ランダムアクセスのコストを低減することが可能となる。

（第２の実施の形態）
本発明のメモリセル及び磁気ランダムアクセスメモリ（ＭＲＡＭ）の第２の実施の形態に関して、添付図面を参照して説明する。

まず、本発明のメモリセルを適用したＭＲＡＭの第２の実施の形態の構成について説明する。図５は、本発明のメモリセルを適用したＭＲＡＭの第２の実施の形態の構成を示すブロック図である。これらについては、第１の実施の形態と同じであるのでその説明を省略する。

図１４は、図５のＭＲＡＭのメモリセル近傍の断面図である。メモリセル１０の磁気抵抗素子５は、第１の実施の形態と同様であるのでその説明を省略する。磁気抵抗素子５は、互いに概ね直交する書込みワード線２６及びビット線２７の一方の側に層間絶縁層（図示されず）を介して設けられている。

一方、書込みワード線２６及びビット線２７の他方の側に層間絶縁層（図示されず）を介して、積層フェリ磁性構造体８ａ（以下「キーパ」とも記す）が設けられている。積層フェリ磁性構造体８ａは、強磁性層１９、非磁性層１８及び強磁性層１７がこの順に積層された積層フェリ構造（積層フェリ磁性構造）を含む。

図１５は、本発明のＭＲＡＭの構造を示す上面図である。磁気抵抗素子５は磁化容易軸がワード線２６とビット線２７とに対して概ね４５度（θ）の方向を向いている。これは、トグル動作を容易にするための配慮によるものである。磁気抵抗素子５上の積層フェリ磁性構造体８は、上面から見た断面構造が磁気抵抗素子５と概ね同じである。これは、磁気抵抗素子５に対する磁気的な効果を高める上で好ましい。

図１６は、磁気抵抗素子５に作用する磁場の様子を例示する図である。積層フェリ磁性構造体８ａは、ビット線２７及びワード線２６に対して、磁気抵抗素子５と逆の方向（反対側）にある（図１４を参照）。積層フェリ磁性構造体８ａは、書き込み動作時にビット線２７を流れる電流ＩＢＬやワード線２６を流れる電流ＩＷＬが流されたときに磁気抵抗素子５に印加される磁場を強める作用を有する。

図１６に示されるように、ビット線２７に＋Ｙ方向に流れる電流ＩＢＬは、磁気抵抗素子５に＋Ｘ方向の磁場ＨＢＸ１を印加する。更に、電流ＩＢＬは、その磁気抵抗素子５に対応して設けられた積層フェリ磁性構造体８ａに−Ｘ方向の磁場ＨＢＸ２を印加する。磁場ＨＢＸ２の印加により、積層フェリ磁性構造体８ａには、−Ｘ方向に磁化ＭＸが誘起される。積層フェリ磁性構造体８ａに誘起される磁化ＭＸは、その磁気抵抗素子５に磁場ＨＦＸを印加する。磁気抵抗素子５と積層フェリ磁性構造体８ａとが、ビット線２７の反対側に位置する場合、磁場ＨＦＸは磁場ＨＢＸ１と同じ＋Ｘ方向である。従って、積層フェリ磁性構造体８ａは、ビット線２７に電流ＩＢＬが流されたとき、磁気抵抗素子５に印加される磁場を強める作用がある。同様の考察により、ワード線２６に電流ＩＷＬが流されたとき、磁気抵抗素子５に印加される磁場を強める作用を有することが理解される。

積層フェリ磁性構造体８ａの磁化特性については、第１の実施の形態の図９〜図１１で説明したとおりであるのでその説明を省略する。

図１７及び図１８は、積層フェリ磁性構造体（キーパ）のメモリセルの磁性体に与える影響を示す図である。磁気抵抗素子５は、Ｙ軸に対してθだけ傾けられている。それにより、磁気抵抗素子５（積層フェリ自由層１）の磁化困難軸方向及び磁化容易軸方向の磁場ＨＸ（磁性体）及びＨＹ（磁性体）は、配線（ワード線２６及びビット線２７）のＸ軸方向及びＹ軸方向の磁場ＨＸ（配線）及びＨＹ（配線）に対してθだけ傾けられている。破線の矢印は、選択セルに印加される磁場の経路である。実線の矢印は、選択セルに印加される実効的な磁場の経路である。

この場合、図に示されるように、積層フェリ磁性構造体８ａ（キーパ）の（磁化）飽和磁場は、セル磁性体（積層フェリ自由層１）の（磁化）飽和磁場よりも十分に小さく設定される。具体的には、積層フェリ磁性構造体８ａにおける積層フェリ磁性構造をなす磁性体（強磁性層１７及び強磁性層１９）の材料及び非磁性体（非磁性層１８）の材料は、それぞれ積層フェリ自由層１と同じものとする。ただし、強磁性層１７及び強磁性層１９の膜厚と、積層フェリ自由層１の強磁性層１１及び強磁性層１３の膜厚とを同じ値にする。同時に、非磁性層１８の膜厚と積層フェリ自由層１の非磁性層１２の膜厚とを異なる値にする。そして、強磁性層間の反強磁性結合を弱くする。

強磁性層間の反強磁性結合が弱くするには、以下の方法による。図１９を参照して、図１７及び図１８の場合では、積層フェリ磁性構造体８ａ（キーパ）の非磁性層１８の膜厚をｔ３、積層フェリ自由層１の非磁性層１２の膜厚をｔ２とする。このようにすることで、積層フェリ磁性構造体８ａの強磁性層間の反強磁性結合を、積層フェリ自由層１のそれよりも弱くすることができる。

このように、強磁性層の材料及び膜厚を同じとし、非磁性層の材料を同じとし、非磁性層の膜厚だけ図１９のようにすることで、積層フェリ磁性構造体８ａ（キーパ）のフロップ磁場Ｈｆをセル磁性体（積層フェリ自由層１）のフロップ磁場よりも確実に小さくすることができる。加えて、新規のプロセスを用いず既存のプロセスを一部条件を変えて繰り返せばよいので、安定した製造を行うことができる。

ただし、本発明はこの場合に限定されるものではなく、積層フェリ磁性構造体８ａ（キーパ）のフロップ磁場Ｈｆをセル磁性体（積層フェリ自由層１）のフロップ磁場よりも確実に小さくするように、積層フェリ自由層１及びキーパが設計されいればよい。

図１７を参照して、積層フェリ磁性構造体８ａ（キーパ）に飽和磁場以下の磁場が印加された場合、積層フェリ磁性構造体８ａが磁化する。それにより、図１６に示すように、メモリセルに印加される磁場が強まるので、メモリセルに印加される実効磁場は大きくなる。一方、図１８を参照して、積層フェリ磁性構造体８ａ（キーパ）の飽和磁場より大きい磁場が印加された場合、積層フェリ磁性構造体８ａは、飽和磁場での状態以上には磁化されない。それにより、メモリセルに印加される実効的な磁場は、飽和磁場での磁場以上に強くならない。図１８の例でいえば、「選択セルの磁場経路」と「選択セルの実効的な磁場経路」の差がキーパの存在による影響であるが、磁場が飽和しなければ、キーパの影響は「選択セルの磁場経路」に比例するので、「選択セルの実効的な磁場経路」は更に外側（動作マージンがないところ）を通るはずである。しかし、キーパの磁化が飽和しているため、この影響も飽和してしまい、図１７の場合と概ね同様となっている。

本発明は、磁気抵抗素子５に積層フェリ磁性構造体８ａ（キーパ）の飽和磁場より小さな磁場を与えても、積層フェリ自由層１のフロップ磁場Ｈｆの外側を「選択セルの実効的な磁場経路」が通るように設計できる。一方、積層フェリ磁性構造体８ａ（キーパ）の飽和磁場より大きい磁場を与えても、選択セルの「実効的な磁場経路」がセル磁性体の飽和磁場に近づくことがない。これらの作用により、セル磁性体（積層フェリ自由層１の磁性体）における飽和磁場に近づくことなく、セル磁性体に印加できる磁場のマージンが広がる。それにより、ワード線２６やビット線２７に流す電流のマージンを広げることができる。加えて、熱擾乱による誤動作を防止することができる。その結果として、ＭＲＡＭの製造歩留りや信頼性の向上が実現できる。

本発明のメモリセルを適用したＭＲＡＭの第１の実施の形態の動作（読み出し動作及び書き込み動作）については、第１の実施の形態と同様であるのでその説明を省略する。

本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。

Claims

第１方向に延伸する第１配線と、前記第１方向に実質的に垂直な第２方向に延伸する第２配線とが交差する位置に対応して設けられた磁気抵抗素子と、
前記磁気抵抗素子に対応して、前記磁気抵抗素子から所定の範囲の距離だけ離れて設けられ、積層フェリ磁性構造を有する積層フェリ磁性構造体と
を具備し、
前記磁気抵抗素子は、
積層フェリ磁性構造を有する自由層と、
固定層と、
前記自由層と前記固定層との間に介設された非磁性層と
を備え、
前記積層フェリ磁性構造体は、前記第１配線及び前記第２配線に対して、前記自由層と同じ方向にあり、前記積層フェリ磁性構造体のフロップ磁場は、前記自由層のフロップ磁場より大きい
メモリセル。
請求項１に記載のメモリセルにおいて、
前記磁気抵抗素子は、前記自由層のフロップ磁界より大きな磁場でデータを書き込まれる
メモリセル。
請求項１に記載のメモリセルにおいて、
前記積層フェリ磁性構造体のフロップ磁場は、前記自由層の飽和磁場よりも小さい
メモリセル。
請求項１に記載のメモリセルにおいて、
前記自由層は、
強磁性体で形成される第１磁性層と、
強磁性体で形成される第２磁性層と、
前記第１磁性層と前記第２磁性層との間に介設され、前記第１磁性層と前記第２磁性層とが反強磁性的結合するような膜厚を有する第１非磁性層と
を含み、
前記積層フェリ磁性構造体は、
強磁性体で形成される第３磁性層と、
強磁性体で形成される第４磁性層と、
前記第３磁性層と前記第４磁性層との間に介設され、前記第３磁性層と前記第４磁性層とが反強磁性的結合するような膜厚を有する第２非磁性層と
を含み、
前記第１磁性層と前記第３磁性層、前記第２磁性層と前記第４磁性層、及び、前記第１非磁性層と前記第２非磁性層は、それぞれ同じ材料で構成されている
メモリセル。
請求項４に記載のメモリセルにおいて、
前記第１非磁性層の膜厚は、前記第２非磁性層の膜厚よりも大きい
メモリセル。
第１方向に延伸する第１配線と、前記第１方向に実質的に垂直な第２方向に延伸する第２配線とが交差する位置のそれぞれに対応して設けられた磁気抵抗素子と、
前記磁気抵抗素子に対応して、前記磁気抵抗素子から所定の範囲の距離だけ離れて設けられ、積層フェリ磁性構造を有する積層フェリ磁性構造体と
を具備し、
前記磁気抵抗素子は、
積層フェリ磁性構造を有する自由層と、
固定層と、
前記自由層と前記固定層との間に介設された非磁性層と
を備え、
前記積層フェリ磁性構造体は、前記第１配線又は前記第２配線に対して、前記自由層と逆の方向にあり、前記積層フェリ磁性構造体の磁化飽和磁場は、前記自由層の磁化飽和磁場より小さい
メモリセル。
請求項６に記載のメモリセルにおいて、
前記自由層は、
強磁性体で形成される第１磁性層と、
強磁性体で形成される第２磁性層と、
前記第１磁性層と前記第２磁性層との間に介設され、前記第１磁性層と前記第２磁性層とが反強磁性的結合するような膜厚を有する第１非磁性層と
を含み、
前記積層フェリ磁性構造体は、
強磁性体で形成される第３磁性層と、
強磁性体で形成される第４磁性層と、
前記第３磁性層と前記第４磁性層との間に介設され、前記第３磁性層と前記第４磁性層とが反強磁性的結合するような膜厚を有する第２非磁性層と
を含み、
前記第１磁性層と前記第３磁性層、前記第２磁性層と前記第４磁性層、及び、前記第１非磁性層と前記第２非磁性層は、それぞれ同じ材料で構成されている
メモリセル。
請求項７に記載のメモリセルにおいて、
前記第２非磁性層の膜厚は、前記第１非磁性層の膜厚よりも大きい
メモリセル。
請求項１乃至８のいずれか一項に記載のメモリセルにおいて、
前記積層フェリ磁性構造体は、前記自由層及び前記固定層とは交換結合を実質的に有しない
メモリセル。
第１方向に延伸する複数の第１配線と、
前記第１方向に実質的に垂直な第２方向に延伸する複数の第２配線と、
前記複数の第１配線と前記複数の第２配線とが交差する位置のそれぞれに対応して設けられた請求項１乃至９のいずれか一項に記載の複数のメモリセルと
を具備し、
前記磁気抵抗素子は、磁化容易軸方向が前記第１方向及び前記第２方向とは異なる
磁気ランダムアクセスメモリ。
請求項１０に記載の磁気ランダムアクセスメモリにおいて、
前記磁化容易軸方向と前記第１方向とが成す角は、実質的に４５度である
磁気ランダムアクセスメモリ。