JP2004153070A - 磁気ランダムアクセスメモリ，及びその製造方法 - Google Patents
磁気ランダムアクセスメモリ，及びその製造方法 Download PDFInfo
- Publication number
- JP2004153070A JP2004153070A JP2002317527A JP2002317527A JP2004153070A JP 2004153070 A JP2004153070 A JP 2004153070A JP 2002317527 A JP2002317527 A JP 2002317527A JP 2002317527 A JP2002317527 A JP 2002317527A JP 2004153070 A JP2004153070 A JP 2004153070A
- Authority
- JP
- Japan
- Prior art keywords
- ferromagnetic layer
- layer
- ferromagnetic
- wiring
- magnetization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】非書き込み動作時の自由強磁性層の磁化の向きを安定化しつつ，書き込み電流が流れる経路の抵抗を小さくすることを可能にするＭＲＡＭを提供する。
【解決手段】ＭＴＪ素子１０は，固定強磁性層６と，自由強磁性積層体８と，それらの間に介設されたトンネル障壁層７とを含む。自由強磁性積層体８は，トンネル障壁層７に接合して設けられ，反転可能な第１磁化を有する第１強磁性層８ａと，反転可能であり，第１強磁性層の磁化と反対方向を向く磁化を有する第２強磁性層８ｃと，それらの間に挟まれ，それらよりもシート抵抗が低い非磁性導電層８ｂとを備えている。非磁性導電層８ｂの膜厚は，相対的に薄く，第１配線１１と第２配線１２とのうちの少なくとも一方，好ましくは両方の膜厚は，相対的に厚くされる。
【選択図】 図１
【解決手段】ＭＴＪ素子１０は，固定強磁性層６と，自由強磁性積層体８と，それらの間に介設されたトンネル障壁層７とを含む。自由強磁性積層体８は，トンネル障壁層７に接合して設けられ，反転可能な第１磁化を有する第１強磁性層８ａと，反転可能であり，第１強磁性層の磁化と反対方向を向く磁化を有する第２強磁性層８ｃと，それらの間に挟まれ，それらよりもシート抵抗が低い非磁性導電層８ｂとを備えている。非磁性導電層８ｂの膜厚は，相対的に薄く，第１配線１１と第２配線１２とのうちの少なくとも一方，好ましくは両方の膜厚は，相対的に厚くされる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は，磁気ランダムアクセスメモリに関し，特に，トンネル磁気抵抗効果（ＴＭＲ効果）を示す磁気トンネル接合（ＭＴＪ）をメモリセルとして利用する磁気ランダムアクセスメモリに関する。
【０００２】
【従来の技術】
２つの強磁性体層と，これらの強磁性体層に挟まれたトンネル障壁層（トンネル絶縁層）とで構成される磁気トンネル接合（ＭＴＪ）は，該強磁性体層の磁化の相対方向に依存して，その抵抗が大きく変化する。このような現象は，トンネル磁気抵抗効果（ＴＭＲ効果）と呼ばれる。磁気トンネル接合の抵抗を検出することにより，強磁性体層の磁化の方向を判別することが可能である。
【０００３】
このような磁気トンネル接合の性質を利用して，磁気トンネル接合を含む磁気抵抗デバイスは，不揮発的にデータを保持する磁気ランダムアクセスメモリ（ＭＲＡＭ）に適用される。このようなＭＲＡＭは，それぞれにＭＴＪを含むメモリセルが行列に配置されて構成される。ＭＴＪに含まれる２つの強磁性体層のうちの一方の強磁性層（固定強磁性層と呼ばれる）の磁化は固定され，他方の強磁性層（自由強磁性層と呼ばれる）は，その磁化が反転可能に設けられる。データは，自由強磁性層の磁化の方向として記憶される。データの書き込みは，磁気トンネル接合の近傍に電流を流し，該電流が発生する磁界によって自由強磁性層の磁化を反転することによって行われる。データの読み出しは，ＴＭＲ効果を利用して自由強磁性層の磁化の向きを検出することによって行われる。
【０００４】
ＭＲＡＭは，データの書き込み（即ち，磁化の反転）を小さな電流で実現することが望まれる一方，データ保持を安定化するためには，自由強磁性層の磁化の方向が熱的外乱に対して安定であることが望まれる。しかし，一般には，これらは互いに相反する。例えば，自由強磁性層の保磁力を小さくする，即ち，自由強磁性層の異方性磁界を小さくすれば，小さな電流で磁化を反転することができる。しかし，異方性磁界の減少は，一般には，自由強磁性層の磁化を反転させるエネルギーバリアの低減を伴う。したがって，異方性磁界を減少すると，ＭＲＡＭデータ保持の安定性が悪くなる。
【０００５】
特許文献１は，書き込み電流の低減とデータ保持の安定化とを同時に実現するＭＲＡＭを開示している。公知のそのＭＲＡＭは，図１３に示されているように，磁気メモリ素子１０１ａを備えている。磁気メモリ素子１０１ａは，第２配線層１２８と，絶縁層１２７と，反強磁性層１１１と，第１強磁性層（固定強磁性層）１１２と，絶縁層１１３と，第２強磁性層（自由強磁性層）１１４と，配線層１１５と，第３強磁性層１１６とを備えている。固定強磁性層１１２は，強磁性層１２０，１２２と，それらに挟まれた金属層１２１とで構成されている。図１４に示されているように，配線層１１５は，基板と平行に延設されている。
【０００６】
図１３に示されたＭＲＡＭは，データの書き込みを，配線層１１５に基板と平行な方向に書き込み電流を流すことによって行う。配線層１１５に書き込み電流が流されると，第２強磁性層１１４と第３強磁性層１１６とに磁界が印加され，第２強磁性層１１４と第３強磁性層１１６との磁化が反転される。第２強磁性層１１４と第３強磁性層１１６とに印加される磁界の向きは逆であるため，第２強磁性層１１４と第３強磁性層１１６との磁化の向きは逆である。第２強磁性層１１４及び第３強磁性層１１６と，書き込み電流が流される配線層１１５との距離が近いため，少ない電流で磁化の反転が可能である。一方，書き込み電流が流されていないときにも，第２強磁性層１１４と第３強磁性層１１６とは，磁化の向きが逆であるために静磁的に結合されるため，第２強磁性層１１４と第３強磁性層１１６との磁化の向きは外乱に対して安定化される。特許文献１に開示された技術と同様の技術が，特許文献２に開示されている。
【０００７】
書き込み動作が行われていないときの第２強磁性層１１４と第３強磁性層１１６との磁化の向きを安定化するためには，第２強磁性層１１４と第３強磁性層１１６との距離は近いことが好適である。第２強磁性層１１４と第３強磁性層１１６との距離を近くすることは，配線層１１５の厚さを薄くすることによって達成され得る。しかし，配線層１１５の厚さを薄くすることは，書き込み電流が流れる経路の抵抗を増大させる。書き込み電流が流れる経路の抵抗の増大は，消費電力，及び遅延時間を増加させるため好ましくない。
【０００８】
非書き込み動作時の自由強磁性層の磁化の向きを一層に安定化しながら，書き込み電流が流れる経路の抵抗を小さくできることが望まれる。
【０００９】
【特許文献１】
米国特許第６，３９６，７３５号明細書
【特許文献２】
米国特許第６，２５２，７９６号明細書
【００１０】
【発明が解決しようとする課題】
本発明の目的は，非書き込み動作時の自由強磁性層の磁化の向きを安定化しつつ，書き込み電流が流れる経路の抵抗を小さくすることを可能にするＭＲＡＭを提供することにある。
本発明の他の目的は，一層に小さい書き込み電流で書き込みが可能なＭＲＡＭを提供することにある。
【００１１】
【課題を解決するための手段】
以下に，［発明の実施の形態］で使用される番号・符号を用いて，課題を解決するための手段を説明する。これらの番号・符号は，［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されている。但し，付加された番号・符号は，［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１２】
本発明によるＭＲＡＭは，基板（１）と，基板（１）の上方に形成されたＭＴＪ素子（１０）と，基板（１）の上方に形成された第１配線（１１，２１）と，基板（１）の上方に形成された第２配線（１２，２２）とを備えている。ＭＴＪ素子（１０）は，固定された固定磁化を有する固定強磁性層（６）と，自由強磁性積層体（８）と，固定強磁性層（６）と自由強磁性積層体（８）との間に介設されたトンネル障壁層（７）とを含む。自由強磁性積層体（８）は，トンネル障壁層（７）に接合して設けられ，反転可能な第１磁化を有する第１強磁性層（８ａ）と，反転可能であり，第１強磁性層（８ａ）の磁化と反対方向を向く磁化を有する第２強磁性層（８ｃ）と，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との間に挟まれ，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）よりもシート抵抗が低い非磁性導電層（８ｂ）とを備えている。第１配線（１１，２１）と第２配線（１２，２２）とのうちの一方は，第１強磁性層（８ａ）と第２強磁性層（８ｂ）との磁化を反転させる書き込み電流を自由強磁性積層体（８）に供給し，他方は，供給された書き込み電流を，自由強磁性積層体（８）から受け取る。
非磁性導電層（８ｂ）の膜厚と第１配線（１１，２１）と第２配線（１２，２２）とのうちの少なくとも一方，好ましくは両方の膜厚とは異なり，非磁性導電層（８ｂ）は相対的に薄く，第１配線（１１，２１）と第２配線（１２，２２）とのうちの少なくとも一方（又は両方）の膜厚は，相対的に厚くされる。非磁性導電層（８ｂ）の膜厚が相対的に薄くされることにより，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との磁気的結合が強くなる。これにより，第１強磁性層（８ａ）と第２強磁性層（８ｃ）の磁化の方向が安定化され，熱的外乱に対するデータ保持の安定性が向上する。更に，第１配線（１１，２１）と第２配線（１２，２２）との膜厚が相対的に厚くされ，これにより，書き込み電流が流れる経路の抵抗が減少されている。
【００１３】
当該ＭＲＡＭは，第１配線（２１）が，自由強磁性積層体（８）の第１側面から書き込み電流を自由強磁性積層体（８）に供給し，第２配線（２２）が，自由強磁性積層体（８）の第２側面から前記書き込み電流を受け取る様に構成されることが可能である。
【００１４】
本発明によるＭＲＡＭは，基板（１）と，基板（１）の上方に形成されたＭＴＪ素子（１０）と，基板（１）の上方に形成された第１配線（１１）と，基板（１）の上方に形成された第２配線（１２）とを備えている。ＭＴＪ素子（１０）は，固定された固定磁化を有する固定強磁性層（６）と，自由強磁性積層体（８）と，固定強磁性層（６）と自由強磁性積層体（８）との間に介設されたトンネル障壁層（７）とを含む。自由強磁性積層体（８）は，トンネル障壁層（７）に接合して設けられ，反転可能な第１磁化を有する第１強磁性層（８ａ）と，反転可能であり，第１磁化と反対方向を向く第２磁化を有する第２強磁性層（８ｃ）と，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との間に挟まれ，第１強磁性層（８ａ）及び第２強磁性層よりもシート抵抗が低い非磁性導電層（８ｂ）とを備えている。第１配線（１１）は，自由強磁性積層体（８）の，トンネル障壁層（７）と反対側にある電流供給面（８ｅ）を介して書き込み電流を非磁性導電層（８ｂ）に供給し，書き込み電流は，電流供給面（８ｅ）を介して非磁性導電層（８ｂ）から第２配線（１２）に流れ込む。このようなＭＲＡＭは，非磁性導電層（８ｂ），第１配線（１１），及び第２配線（１２）との膜厚を独立に設計可能である。したがって，当該ＭＲＡＭは，非磁性導電層（８ｂ）の膜厚を相対的に薄く，第１配線（１１，２１）と第２配線（１２，２２）との膜厚が相対的に厚いように形成可能である。これは，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との磁気的結合を強くして熱的外乱に対するデータ保持の安定性を向上し，且つ，書き込み電流が流れる経路の抵抗を減少できる点で好適である。
【００１５】
当該ＭＲＡＭは，自由強磁性積層体（８）の上面の全体を被覆する局所配線層（１８）を備え，第１配線（１１）及び第２配線（１２）が，局所配線層（１８）の上に形成され，局所配線層（１８）のシート抵抗は，非磁性導電層（８ｂ），第１強磁性層（８ａ），及び第２強磁性層（８ｃ）のシート抵抗よりも高くなるように構成されることが好適である。
【００１６】
当該ＭＲＡＭは，第１配線（１１）と第２配線（１２）との間に介設された酸化領域（１９）を備え，第１配線（１１）と第２配線（１２）と酸化領域（１９）とは，自由強磁性積層体（８）の上面（８ｅ）に直接に接合され，第１配線（１１）及び第２配線（１２）は，同一の導電材料で形成され，酸化領域（１９）は，導電材料の酸化物で形成され，第１配線（１１），第２配線（１２），及び酸化領域（１９）とで形成される構造体は，自由強磁性積層体（８）の上面（８ｅ）の全体を被覆することが好適である。
【００１７】
第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の磁化を反転する書き込み電流が流れる方向は，自由強磁性積層体（８）の上面（８ｅ）に垂直な垂直方向からみたとき，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の第２磁化の方向に対して斜めであることが好適である。
【００１８】
更に好適には，該書き込み電流が流れる方向は，該垂直方向からみたとき，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の保磁力を最も小さくする磁界の方向と実質的に垂直であることが好適である。
【００１９】
第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の磁化の大きさをそれぞれＭ１，Ｍ２とし，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の体積をそれぞれＶ１，Ｖ２としたとき，第１強磁性層（８ａ）と第２強磁性層（８ｃ）とは，下記式：
Ｍ１・Ｖ１＝Ｍ２・Ｖ２，
を成立させるように形成されていることが好適である。このような条件は，前記第１強磁性層及び前記第２強磁性層の平面形状を，実質的に同一にし，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の磁化Ｍ１，Ｍ２とを実質的に同一にし，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の厚さ（ｔ１，ｔ２）を，実質的に同一にすることによって満足し得る。
【００２０】
また，当該ＭＲＡＭは，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）は，同一の材料で形成され，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の平面形状は，同一であり，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の平面形状は，異方性を有し，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）は，その厚さが異なるように構成されることが好適である。
【００２１】
本発明によるＭＲＡＭは，複数のメモリセルを備えている。該メモリセルのそれぞれは，ＭＴＪ素子（１０）と，ＭＩＳＦＥＴ（１６）と，第１配線（１１）と，第２配線（１２）とを含む。ＭＴＪ素子（１０）は，固定された固定磁化を有する固定強磁性層（６）と，自由強磁性積層体（８）と，固定強磁性層（６）と自由強磁性積層体（８）との間に介設されたトンネル障壁層（７）とを備えている。自由強磁性積層体（８）は，トンネル障壁層（７）に接合して設けられ，反転可能な第１磁化を有する第１強磁性層（８ａ）と，反転可能であり，第１磁化と反対方向を向く第２磁化を有する第２強磁性層（８ｃ）と，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との間に挟まれ，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）よりもシート抵抗が低い非磁性導電層（８ｂ）とを備えている。第１配線（１１）と第２配線（１２）とは，自由強磁性層積層体（８）に接合されている。ＭＩＳＦＥＴ（１６）は，第２配線（１２）を介して自由強磁性層積層体（８）に接続されている。第１配線（１１）と第２配線（１２）のうちの一方は，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との磁化を反転させる書き込み電流を自由強磁性積層体（８）に供給し，他方は，自由強磁性積層体（８）から書き込み電流を受け取る。非磁性導電層（８ｂ）の膜厚は，相対的に薄く形成され，第１配線（１１）と第２配線（１２）とのうちの少なくとも一方の膜厚は，相対的に厚く形成される。
【００２２】
本発明によるＭＲＡＭは，固定された固定磁化を有する固定強磁性層（６）と，自由強磁性積層体（８）と，固定強磁性層（６）と自由強磁性積層体（８）との間に介設されたトンネル障壁層（７）と，電流供給手段（１１，１２）とを備えている。自由強磁性積層体（８）は，トンネル障壁層（７）に接合して設けられ，反転可能な第１磁化を有する第１強磁性層（８ａ）と，反転可能であり，第１磁化と反対方向を向く第２磁化を有する第２強磁性層（８ｃ）と，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との間に挟まれた非磁性導電層（８ｂ）とを含む。電流供給手段（１１）は，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との磁化を反転させる電流を自由強磁性積層体（８）に供給する。供給された電流は，第２強磁性層（８ｃ）を通過して非磁性導電層（８ｂ）を流れ込み，非磁性導電層（８ｂ）の中を，その表面に平行な方向成分を有する方向に流れ，非磁性導電層（８ｂ）から第２強磁性層（８ｃ）を通過して自由強磁性積層体（８）の外部に流れ出る。このような構成は，非磁性導電層（８ｂ）の膜厚と，書き込み電流を供給する配線（１１，１２）との膜厚を独立に設計することを可能にする。したがって，当該ＭＲＡＭは，非磁性導電層（８ｂ）の膜厚を相対的に薄く，第１配線（１１，２１）と第２配線（１２，２２）との膜厚が相対的に厚いように形成可能である。これは，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との磁気的結合を強くして熱的外乱に対するデータ保持の安定性を向上し，且つ，書き込み電流が流れる経路の抵抗を減少できる点で好適である。更に，このような構成では，第２強磁性層（８ｃ）に，非磁性導電層（８ｂ）の表面に垂直な成分を有する電流が流れる。この電流は，非磁性導電層（８ｂ）の表面に平行に流れる電流と同一の方向の磁界を第１強磁性層（８ａ）と第２強磁性層（８ｃ）とに印加する。したがって，このような構成は，より小さな電流でデータを書き込むこをを可能にする。
【００２３】
【発明の実施の形態】
以下，添付図面を参照しながら，本発明によるＭＲＡＭの実施の形態を説明する。
【００２４】
（実施の第１形態）
本発明によるＭＲＡＭの実施の第１形態では，図１に示されているように，トランジスタ（図示されない）が設けられた基板１が，層間絶縁層２に被覆されている。メタルリード３が，層間絶縁層２の上に形成されている。メタルリード３は接地される。メタルリード３は，典型的には，Ａｌ，Ｃｕなどの金属膜で形成される。
【００２５】
ＭＴＪ素子１０が，メタルリード３の上に形成されている。ＭＪＴ素子１０は，ＭＲＡＭのメモリセルのデータ保持担体として機能する。ＭＴＪ素子１０の側面は，層間絶縁層９によって被覆されて保護されている。
【００２６】
ＭＴＪ素子１０は，この順に形成された，シード層４，反強磁性層５，固定強磁性層６，トンネル障壁層７，自由強磁性積層体８を含む。シード層４は，メタルリード３の上に直接に形成され，その上に形成される反強磁性層５の結晶性を向上する。シード層４は，典型的には，Ｔａ膜，又は，Ｔａ膜とＲｕ膜との積層体が使用される。反強磁性層５は，ＦｅＭｎ，ＩｒＭｎ，及びＰｔＭｎのような反強磁性体で形成される。固定強磁性層６は，比較的に磁気的にハードな強磁性体，ＣｏＦｅで形成される。固定強磁性層６の磁化は，反強磁性層５から受ける交換相互作用によって固定される。トンネル障壁層７は，アルミニウム酸化膜のような，非磁性の絶縁体で形成される。トンネル障壁層７は，膜厚方向に（即ち，トンネル障壁層７の表面に垂直な方向に）トンネル電流が流れる程度に薄く，その厚さは，典型的には，１．２−２．０ｎｍである。
【００２７】
自由強磁性積層体８は，第１強磁性層８ａ，非磁性導電層８ｂ，第２強磁性層８ｃ，及びキャップ層８ｄを含む。
【００２８】
第１強磁性層８ａと第２強磁性層８ｃとは，比較的に磁気的にソフトな強磁性体，典型的には，ＮｉＦｅ，ＮｉＦｅＣｏで形成される。第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向は，互いに逆である。第１強磁性層８ａ及び第２強磁性層８ｃの磁化は，ＭＴＪ素子１０に記憶されるデータに応じた方向に向けられる。
【００２９】
第１強磁性層８ａは，トンネル障壁層７の上に形成され，第１強磁性層８ａ，トンネル障壁層７，及び固定強磁性層６は，磁気トンネル接合（ＭＴＪ）を構成する。第１強磁性層８ａの磁化と，固定強磁性層６の磁化との相対方向に応じて，ＭＴＪの抵抗が変化する。ＭＴＪの抵抗の変化に基づいて，ＭＴＪ素子１０に記憶されるデータが判定される。
【００３０】
非磁性導電層８ｂは，第１強磁性層８ａと第２強磁性層８ｃとの間に介設される。非磁性導電層８ｂの厚さは，第１強磁性層８ａと第２強磁性層８ｃとが静磁的に結合する程度に薄い。第１強磁性層８ａと第２強磁性層８ｃとの磁化の方向の安定化の観点からは，非磁性導電層８ｂが，第１強磁性層８ａと第２強磁性層８ｃとが交換相互作用によって結合される程度に極めて薄く形成されることが好適である。しかし，非磁性導電層８ｂがかかる程度に薄いことは，必ずしも必要とされない。
【００３１】
非磁性導電層８ｂは，Ｃｕ，Ｐｔ，Ａｇ，Ａｕ，及びＲｕのような良導体で形成され，非磁性導電層８ｂのシート抵抗は，第１強磁性層８ａ，第２強磁性層８ｃ，及びキャップ層８ｄのシート抵抗よりも充分に小さい。非磁性導電層８ｂのシート抵抗は，第１強磁性層８ａ，第２強磁性層８ｃ，及びキャップ層８ｄのシート抵抗の１０分の１以下であることが好ましい。
【００３２】
キャップ層８ｄは，その下に設けられる層，即ち，シード層４，反強磁性層５，固定強磁性層６，トンネル障壁層７，第１強磁性層８ａ，非磁性導電層８ｂ，及び第２強磁性層８ｃを，製造工程の間に加えられるダメージから保護するために設けられる。キャップ層８ｄは，典型的には，Ｔａで形成される。
【００３３】
図２に示されているように，ＭＴＪ素子１０は，ｙ軸方向に長細く形成され，形状に起因する磁気異方性をｙ軸方向に有している。これにより，固定強磁性層６，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化容易軸はｙ軸方向に向けられている。固定強磁性層６，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化は，ｙ軸方向に平行である。
【００３４】
キャップ層８ｄの上面８ｅには，配線層１１と配線層１２とが接合されている。配線層１１と配線層１２との厚さは，非磁性導電層８ｂよりも極めて厚い。図２に示されているように，配線層１１と配線層１２とは，ｘ軸方向に位置整合（ｂｅ ａｌｉｇｎｅｄ）されている。
【００３５】
かかるＭＴＪ素子１０からのデータの読み出しは，以下の過程によって行われる。配線層１１と配線層１２とのうちの一方に電圧が供給され，他方がハイインピーダンス状態にされる。メタルリード３は接地されているため，ＭＴＪ素子１０には，トンネル障壁層７を介して読み出し電流が流れる。読み出し電流の大きさは，ＭＴＪ素子１０の抵抗，即ち，ＭＴＪ素子１０に記憶されているデータに対応している。読み出し電流の大きさから，ＭＴＪ素子１０に記憶されているデータが判別される。
【００３６】
一方，ＭＴＪ素子１０へのデータの書き込み（即ち，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化の反転）は，配線層１１と配線層１２との間に電圧を加えることによって行われる。配線層１１の電位が配線層１２の電位よりも高い場合には，図１に示されているように，配線層１１から配線層１２に向かって書き込み電流が流れる。書き込み電流は，自由強磁性積層体８のキャップ層８ｄの上面８ｅに流れ込む。既述のように，非磁性導電層８ｂのシート抵抗は第１強磁性層８ａ，第２強磁性層８ｃ，及びキャップ層８ｄのシート抵抗よりも充分に小さいため，書き込み電流の主たる部分は，キャップ層８ｄ及び第２強磁性層８ｃを通過して非磁性導電層８ｂに流れ込む。書き込み電流の主たる部分は，キャップ層８ｄ及び第２強磁性層８ｃを，それらの表面に垂直な成分を有する方向に通過することになる。書き込み電流の主たる部分は，非磁性導電層８ｂの中を非磁性導電層８ｂの表面に平行な方向に流れた後，再び第２強磁性層８ｃ及びキャップ層８ｄを通過して配線層１２に流れ込む。書き込み電流の主たる部分は，再び，キャップ層８ｄ及び第２強磁性層８ｃを，それらの表面に垂直な成分を有する方向に通過することになる。書き込み電流の主たる部分の経路が，図１の矢印１３によって示されている。書き込み電流は，基板１の表面から垂直な方向から見て概ねｘ軸方向である。
【００３７】
非磁性導電層８ｂに電流が流れると，その上下にある第１強磁性層８ａ及び第２強磁性層８ｃには，該電流によって発生される磁場が印加される。この磁場によって第１強磁性層８ａ，及び第２強磁性層８ｃの磁化が反転される。非磁性導電層８ｂに電流が流れるときに第１強磁性層８ａ，及び第２強磁性層８ｃのそれぞれに印加される磁場は逆方向であるから，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化は，常に反対方向に保たれる。
【００３８】
書き込み電流の主たる部分が，キャップ層８ｄ及び第２強磁性層８ｃを，それらの表面に垂直な成分を有する方向に通過することは，第２強磁性層８ｃの磁化の反転を阻害しない。むしろ，書き込み電流の主たる部分が，キャップ層８ｄ及び第２強磁性層８ｃを流れて発生する磁界は，非磁性導電層８ｂの部分で発生する磁界の向きと同一方向であり，したがって，第２強磁性層８ｃの磁化の反転を促進する。これは，書き込み電流を低減することが可能である点で好ましい。
【００３９】
図１の構造は，少ない電流でＭＴＪ素子１０へのデータの書き込みを実行することを可能にする。第１強磁性層８ａ，及び第２強磁性層８ｃは非磁性導電層８ｂに接しており，第１強磁性層８ａ，及び第２強磁性層８ｃと，それらの磁化を反転させる電流の距離とは極めて近い。このため，少ない電流で大きな磁場が第１強磁性層８ａ，及び第２強磁性層８ｃに印加される。したがって，少ない電流で第１強磁性層８ａ，及び第２強磁性層８ｃの磁化を反転する，即ち，ＭＴＪ素子１０へのデータの書き込みを実行することが可能である。
【００４０】
更に図１の構造は，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化の安定性を向上しつつ，書き込み電流が流れる経路の抵抗を抑制することを可能にする。
図１の構造は，非磁性導電層８ｂ，配線層１１，及び配線層１２の膜厚を，互いに独立に設計することが可能である。そこで，非磁性導電層８ｂは，第１強磁性層８ａ，及び第２強磁性層８ｃの距離を小さくするために薄く形成され，配線層１１及び配線層１２は，非磁性導電層８ｂよりも厚く形成される。非磁性導電層８ｂが薄く形成されることにより，第１強磁性層８ａ，及び第２強磁性層８ｃの間の静磁的結合が強化され，書き込み動作が行われていないときの第１強磁性層８ａ，及び第２強磁性層８ｃの磁化の方向が外乱によって反転されることが防止される。非磁性導電層８ｂが薄いことは，非磁性導電層８ｂの電流密度を増大し，同一の電流で大きな磁場を発生可能にする点でも好適である。一方，配線層１１及び配線層１２を厚くすることにより，配線層１１及び配線層１２の抵抗を小さくすることができ，したがって，書き込み電流が流れる経路の抵抗を減少することができる。第１強磁性層８ａ，及び第２強磁性層８ｃの磁化の方向を一層に安定化するためには，非磁性導電層８ｂは，第１強磁性層８ａ，及び第２強磁性層８ｃの間に，反強磁性的な交換相互作用が発生するような材料及び厚さで形成されることが好ましい。
【００４１】
以上に説明されているように，本実施の形態のＭＲＡＭは，少ない電流でＭＴＪ素子１０へのデータの書き込みを行うことが可能である。更に，本実施の形態のＭＲＡＭは，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化の安定性を向上しつつ，書き込み電流が流れる経路の抵抗を抑制することが可能である。
【００４２】
（変形例１）
本実施の形態のＭＲＡＭは，メモリセル（ＭＴＪ素子１０）のそれぞれに対して書き込み電流を供給するＭＯＳトランジスタが少なくとも一つずつ設けられ，書き込まれるメモリセルのみに一の書き込み電流が供給される構成（以下，一軸書き込み構成という。）が採用されるときに特に好適である。「一の書き込み電流が供給される」とは，従来のメモリセルアレイのように，書き込まれるメモリセルを選択するために方向の異なる２つの書き込み電流が流されるのではないことを意味している。一軸書き込み構成は，書き込みが行われるメモリセルのみに磁場が印加されるため，選択性が極めて高い。更に一軸書き込み構成は，大きな磁場をメモリセルに印加することが可能であるため，データの書き込みの確実性が高い。しかし，一軸書き込み構成は，ＭＯＳトランジスタをメモリセルアレイに多数組み込む必要があるため，ＭＯＳトランジスタのゲート幅の大きさが制限される。ＭＯＳトランジスタのゲート幅の制限は，大きな書き込み電流をメモリセルに供給することを困難にする。したがって，一軸書き込み構成は，書き込み電流の減少を強く要求する。図１のＭＴＪ素子１０は，書き込み電流を小さくすることが可能であり，一軸書き込み構成を採用するＭＲＡＭに特に好適である。
【００４３】
図３は，一軸書き込み構成を採用するＭＲＡＭの一例を示す。ＭＯＳトランジスタ１６が，ＭＴＪ素子１０のそれぞれに対して一つずつ設けられている。配線層１１は，第１ビット線１４に接続され，配線層１２は，ＭＯＳトランジスタ１６を介して第２ビット線１５に接続されている。ＭＯＳトランジスタ１５のゲートには，それらをオンオフするワード線１７が接続されている。
【００４４】
図３のＭＲＡＭの書き込み動作は，以下の過程で行われる。まず，メモリセルのうちの一が選択される。以下では，図３のＭＴＪ素子１０ａを含むメモリセルが選択されたとする。ＭＴＪ素子１０ａに接続されているＭＯＳトランジスタ１６ａに接続されているワード線１７がＨｉｇｈ電位にされ，ＭＯＳトランジスタ１６ａがオンされる。更に，第１ビット線１４のうち，ＭＴＪ素子１０ａに接続される第１ビット線１４ａに電位Ｖ１が供給され，第２ビット線１５のうち，ＭＴＪ素子１０ａに接続される第２ビット線１５ａに電位Ｖ２（≠Ｖ１）が供給される。他の第１ビット線１４，第２ビット線１５，及びワード線１７はＬｏｗ電位にされる。これにより，ＭＴＪ素子１０ａに接続された配線層１１及び配線層１２を介して書き込み電流が流れ，ＭＴＪ素子１０ａの第１強磁性層８ａ，及び第２強磁性層８ｃの磁化が所望の方向に反転される。
【００４５】
一方，図３のＭＲＡＭの読み出し動作は，以下の過程で行われる。まず，メモリセル（ＭＴＪ素子１０）のうちの一が選択される。以下では，図３のＭＴＪ素子１０ａが選択されたとする。ＭＴＪ素子１０ａに接続されているＭＯＳトランジスタ１６ａに接続されているワード線１７がＨｉｇｈ電位にされ，ＭＯＳトランジスタ１６ａがオンされる。更に，第２ビット線１５のうち，ＭＴＪ素子１０ａに接続される第２ビット線１５ａに電位Ｖｂが供給される。全ての第１ビット線１４は，ハイインピーダンス状態にされる。既述のように，メタルリード３は接地されているから，第２ビット線１５ａからＭＴＪ素子１０ａを介して，ＭＴＪ素子１０ａに接続されたメタルリード３ａに読み出し電流が流れる。読み出し電流の大きさから，ＭＴＪ素子１０ａに記憶されているデータが判別される。
【００４６】
（変形例２）
本実施の形態において，図４に示されているように，書き込み電流が流される方向が，基板１の表面から垂直な方向から見て第１強磁性層８ａ及び第２強磁性層８ｃの容易軸の方向に対して斜めであることは，書き込み電流の低減に有効である。図５に示されているように，書き込み電流が流される方向が，第１強磁性層８ａ及び第２強磁性層８ｃの容易軸の方向に対して斜めであることにより，第１強磁性層８ａ及び第２強磁性層８ｃには，容易軸に対して斜めの方向に磁場が印加される。当業者にとって広く知られているように，強磁性体のアステロイド特性により，容易軸に対して斜めの方向に磁場を印加することにより，より小さい磁場で第１強磁性層８ａ及び第２強磁性層８ｃの磁化を反転可能である。したがって，書き込み電流が流される方向が，第１強磁性層８ａ及び第２強磁性層８ｃの容易軸の方向に対して斜めであることにより，書き込み電流を小さくすることができる。
【００４７】
上述の一軸書き込み構成が採用される場合，書き込み電流が流される方向は，第１強磁性層８ａ及び第２強磁性層８ｃの面内において，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力が最も小さくなる方向と垂直な方向に実質的に一致することが好適である。これにより，書き込み電流が発生する磁場の方向は，第１強磁性層８ａ及び第２強磁性層８ｃの面内において，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力が最も小さくなる方向と一致し，より小さな書き込み電流でデータの書き込みを行うことが可能になる。
【００４８】
一軸書き込み構成の採用は，書き込み電流が発生する磁場の方向と，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力が最も小さくなる方向とを一致させることが容易である点でも好適である。一般に，ＭＴＪ素子へのデータの書き込みは，直交する２つの配線にそれぞれ書き込み電流を流し，自由強磁性層の容易軸の方向に対して斜めの方向に，合成磁界を発生するすることで行われる。しかし，公知のこの方法では，自由強磁性層の保磁力が最も小さくなる方向と合成磁界の方向とを一致させるためには，自由強磁性層と配線との距離，及び書き込み電流の大きさを最適化する必要がある。これは，書き込み電流の大きさに重大な制限を課す。一方，本実施の形態の一軸書き込み構成は，配線層１１及び配線層１２を適切な位置に配置することにより，書き込み電流が発生する磁場の方向と第１強磁性層８ａ及び第２強磁性層８ｃの保磁力が最も小さくなる方向とを一致させることができ，書き込み電流の大きさの最適化は要求されない。
【００４９】
（変形例３）
更に，本実施の形態のＭＲＡＭにおいて，第１強磁性層８ａ及び第２強磁性層８ｃの磁化をそれぞれＭ１，Ｍ２とし，第１強磁性層８ａ及び第２強磁性層８ｃの体積をそれぞれＶ１，Ｖ２としたとき，第１強磁性層８ａと第２強磁性層８ｃとが，
Ｍ１・Ｖ１＝Ｍ２・Ｖ２， …（１）
を成立させるように設計されていることが好適である。第１強磁性層８ａ，及び第２強磁性層８ｃの上面（及び下面）に垂直な方向からみて同一の形状を有する場合には， 式（１）は，
Ｍ１・ｔ１＝Ｍ２・ｔ２， …（１）’
と書きなおすことができる。ここで，ｔ１及びｔ２は，それぞれ，第１強磁性層８ａ及び第２強磁性層８ｃの膜厚である。式（１）の条件は，第１強磁性層８ａ及び第２強磁性層８ｃを同一の材料で形成し，更に平面形状及び膜厚を同一にする（即ち，ｔ１＝ｔ２にする）ことによって容易に達成可能である。
【００５０】
式（１）を成立させることにより，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力の増大を伴わずに，熱的外乱による第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向の反転を抑制することができる。このような効果が得られる理由は下記の通りである。
【００５１】
本実施の形態のＭＲＡＭにおいて，第１強磁性層８ａと第２強磁性層８ｃとの磁化の方向は，下記式で表されるエネルギーＥを最小化する条件として決定される：
ＨｋＩ１及びＨｋＩ２は，それぞれ，第１強磁性層８ａ及び第２強磁性層８ｃの結晶磁気異方性による異方性磁界であり，ＨｋＳ１及びＨｋＳ２は，それぞれ，第１強磁性層８ａ及び第２強磁性層８ｃの形状磁気異方性による異方性磁界である。更に，φは，第１強磁性層８ａの磁化容易軸と，第１強磁性層８ａの磁化のなす角であり，θｅｘｔは，磁化容易軸と外部磁界Ｈｅｘｔ（即ち，非磁性導電層８ｂに流される電流が発生する磁界以外の磁界）とがなす角であり，θｉは，磁化容易軸と，非磁性導電層８ｂに流される電流が発生する磁界Ｈｉとがなす角である。更に，式（２）の導出では，第１強磁性層８ａと第２強磁性層８ｃとの磁化が反強磁性的に結合しながら回転することが仮定されている。即ち，第１強磁性層８ａの磁化容易軸と，第１強磁性層８ａの磁化のなす角をφ１，第２強磁性層８ｃの磁化容易軸と，第２強磁性層８ｃの磁化のなす角をφ２としたとき，
φ＝φ１＝φ２＋π，
が成立する。
【００５２】
式（１）から，式（２）の第２項は，０である。即ち，第１強磁性層８ａと第２強磁性層８ｃとの磁化の方向は，第１強磁性層８ａ及び第２強磁性層８ｃの形状磁気異方性による異方性磁界ＨｋＳ１，ＨｋＩＳに依存しない。したがって，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力は，第１強磁性層８ａ及び第２強磁性層８ｃの結晶磁気異方性に依存するが，第１強磁性層８ａ及び第２強磁性層８ｃの形状には依存しない。これは，保磁力が，第１強磁性層８ａ及び第２強磁性層８ｃを構成する材料のみで決定され，第１強磁性層８ａ及び第２強磁性層８ｃの体積Ｖ１，Ｖ２を大きくしても，保磁力（即ち，第１強磁性層８ａ及び第２強磁性層８ｃの書き込みに必要な磁界の大きさ）が大きくならないことを意味している。
【００５３】
更に，非磁性導電層８ｂに電流が流されていないとき（即ち，書き込み動作が行われていないとき），式（１）’から，式（２）は，
Ｅ＝（１／２）（ＨｋＩ１Ｍ１Ｖ１＋ＨｋＩ２Ｍ２Ｖ２）・ｓｉｎ２φ …（２）’
と変形される。これは，第１強磁性層８ａ及び第２強磁性層８ｃの体積Ｖ１，Ｖ２を大きくすることにより，第１強磁性層８ａ及び第２強磁性層８ｃの磁化を反転させるエネルギー障壁が高くなり，熱揺らぎによるデータの破壊を起こりにくくすることができることを意味している。
【００５４】
したがって，第１強磁性層８ａ及び第２強磁性層８ｃを上記式（１）が成立するように形成し，且つ，第１強磁性層８ａ及び第２強磁性層８ｃの体積を充分に大きくすることにより，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力の増大を伴わずに，熱的外乱による第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向の反転を防止することが可能である。
【００５５】
第１強磁性層８ａ及び第２強磁性層８ｃを上記式（１）が成立するように形成することは，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状を等方的な形状，例えば，正方形，及び円にすることができる点でも好適である。第１強磁性層８ａ及び第２強磁性層８ｃの平面形状を等方的な形状であることは，ＭＴＪ素子１０を一層に密に配置することができるという点で好ましい。
【００５６】
更に，第１強磁性層８ａ及び第２強磁性層８ｃを上記式（１）が成立するように形成することは，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状のバラツキに起因する，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力のバラツキを防止することができる点でも好ましい。既述のとおり，第１強磁性層８ａ及び第２強磁性層８ｃを上記式（１）が成立するように形成すると，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力は，第１強磁性層８ａ及び第２強磁性層８ｃの形状には依存しない。したがって，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状のバラツキによる，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力のバラツキは発生しない。
【００５７】
第１強磁性層８ａ及び第２強磁性層８ｃを上記式（１）が成立するように形成することは，更に，一のメモリセルから，それに隣接するメモリセルに漏洩する漏洩磁界を実質的に０にすることができる点でも好適である。第１強磁性層８ａ及び第２強磁性層８ｃを上記式（１）が成立するように形成することにより，第１強磁性層８ａ及び第２強磁性層８ｃの発生する磁界が通過する磁路は，閉磁路になる。したがって，漏洩磁界は，実質的に０になる。これは，隣接するメモリセルへの静磁的な影響を実質的になくすことができる点で好適である。
【００５８】
ここで，上記式（１）が成立するように形成すると，式（２）の第３項（即ち，外部磁界Ｈｅｘｔに依存する項）が０になることに留意されるべきである。これは，一般的なメモリセルのように，外部から磁界を印加することによっては，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化を反転することができないことを意味している。したがって，上記式（１）が成立させる構成は，上述の，第１強磁性層８ａと第２強磁性層８ｃとの間に介設された非磁性導電層８ｂに電流を流すことによって第１強磁性層８ａと第２強磁性層８ｃとの磁化を反転させる場合にしか適用することができない。
【００５９】
以下では，第１強磁性層８ａ，及び第２強磁性層８ｃの構造の例が説明される。第１強磁性層８ａ，第２強磁性層８ｃが，同一の材料で形成され，同一の形状を有するとする。即ち，
Ｍ１＝Ｍ２（＝Ｍ），
ＨｋＩ１＝ＨｋＩ２（＝ＨｋＩ），及び
Ｖ１＝Ｖ２（＝Ｖ），
が成立するとする。更に，第１強磁性層８ａ及び第２強磁性層８ｃは，直径ｗ，厚さｔの円盤状であるとする。更に，ＭＲＡＭにエラー訂正回路（ＥＣＣ）が搭載され，１０００時間に１ビットのエラーが発生することが許容されるとする。
この場合，エネルギーバリアと，熱エネルギーとの比が５０以上である必要がある。即ち，式（２）’を参照し，且つ，ボルツマン定数をｋＢ，温度をＴとして，
ＨｋＩＭＶ／ｋＢＴ＞５０， …（３）
が成立する必要がある。Ｖ＝（１／４）π・ｗ２・ｔであるから式（３）より，ｔ＞４・５０・ｋＢＴ／（Ｍ・ＨｋＩ・π・ｗ２）， …（４）
となる。現実的な数値として，Ｍ＝８００（ｅｍｕ／ｃｍ２），ＨｋＩ＝４（Ｏｅ），Ｔ＝３３３（Ｋ），ｗ＝０．３（μｍ）である場合を考える。これらを式（４）に代入することにより，
ｔ＞８（ｎｍ）
を得る。即ち，第１強磁性層８ａ及び第２強磁性層８ｃの厚さｔを８ｎｍより大きくすることによって，１０００時間あたりのエラーが発生するビットの数を１未満にすることができる。第１強磁性層８ａ及び第２強磁性層８ｃとの磁化が面内方向に向くためには，第１強磁性層８ａ及び第２強磁性層８ｃとの厚さは，これらの直径ｗよりも充分に小さいことが望ましい。
【００６０】
（変形例４）
本実施の形態において，第１強磁性層８ａ及び第２強磁性層８ｃの材料が同一であり，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状が同一であり，該平面形状が異方性を有し，且つ，第１強磁性層８ａ及び第２強磁性層８ｃそれぞれの厚さｔ１，ｔ２が異なることが好適である。これにより，充分に大きなエネルギーバリアを得て熱揺らぎに対するデータ破壊を抑制しつつ，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力を小さく保つことが可能である。このような効果が得られる理由は，下記の通りである。
【００６１】
本実施の形態では，上述の通り，非磁性導電層８ｂに流される電流による磁場Ｈｉによって第１強磁性層８ａ及び第２強磁性層８ｃの磁化が反転され，第１強磁性層８ａ及び第２強磁性層８ｃの磁化の反転に，外部磁界Ｈｅｘｔは使用されない。したがって，書き込み動作のときの外部磁界Ｈｅｘｔは０である。更に，上述の条件から，
ＨｋＩ１＝ＨｋＩ２（＝ＨｋＩ）
Ｍ１＝Ｍ２（＝Ｍ），
ｔ１≠ｔ２，
が成立する。ここで，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状が同一であっても，その厚さが異なるため，
ＨｋＳ１≠ＨｋＳ２
であることに留意されるべきである。
【００６２】
式（２）と，上述の条件から，第１強磁性層８ａ及び第２強磁性層８ｃの実効的な異方性磁場Ｈｋ（即ち，第１強磁性層８ａ及び第２強磁性層８ｃの磁化を反転させるのに必要な磁場Ｈｉの最小値）は，下記式：
Ｈｋ＝ＨＫＩ＋（ＨｋＳ１−ＨｋＳ２）・（ｔ１−ｔ２）／（ｔ１＋ｔ２），
…（５）
で表される。更に，エネルギーバリアΔＥは，下記式：
ΔＥ＝（１／２）ＨｋＭＳ（ｔ１＋ｔ２）， …（６）
により表される。
【００６３】
式（５），（６）は，第１強磁性層８ａ及び第２強磁性層８ｃの膜厚の最適化により，第１強磁性層８ａ及び第２強磁性層８ｃの実効的な異方性磁場Ｈｋを小さくし，エネルギーバリアΔＥを大きくする設計が可能であることを意味している。即ち，エネルギーバリアΔＥの増大は，第１強磁性層８ａ及び第２強磁性層８ｃの膜厚の和ｔ１＋ｔ２を大きくすることによって達成可能である。異方性磁場Ｈｋの減少は，第１強磁性層８ａ及び第２強磁性層８ｃの膜厚の差ｔ１−ｔ２を小さくすることによって達成可能である。和ｔ１＋ｔ２の増大と差ｔ１−ｔ２の減少とは，同時に達成可能である。したがって，第１強磁性層８ａ及び第２強磁性層８ｃの膜厚の最適設計により，第１強磁性層８ａ及び第２強磁性層８ｃの実効的な異方性磁場Ｈｋを小さくし，エネルギーバリアΔＥを大きくすることは，現実に可能である。
【００６４】
ゆえに，第１強磁性層８ａ及び第２強磁性層８ｃの材料を同一にし，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状を同一にし，該平面形状が異方性を有し，且つ，第１強磁性層８ａ及び第２強磁性層８ｃそれぞれの厚さｔ１，ｔ２が異なることにより，充分に大きなエネルギーバリアを得て熱揺らぎに対するデータ破壊を抑制しつつ，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力を小さく保つ設計が可能になる。
【００６５】
（実施の第２形態）
図６は，本発明によるＭＲＡＭの実施の第２形態を示す。実施の第２形態では，ＭＴＪ素子１０と層間絶縁層９とが局所配線層１８によって被覆されている。
局所配線層１８は，キャップ層８ｄの上面でＭＴＪ素子１０に接合されている。
配線層１１及び配線層１２は，局所配線層１８の上に形成されている。即ち，局所配線層１８は，配線層１１及び配線層１２とキャップ層８ｄの上面との間に介設されている。
【００６６】
図７に示されているように，局所配線層１８は，ＭＴＪ素子１０の上面の全面を被覆する。局所配線層１８は，自由強磁性積層体８を構成する層（即ち，第１強磁性層８ａ，非磁性導電層８ｂ，第２強磁性層８ｃ，キャップ層８ｄ）のシート抵抗よりも充分に大きなシート抵抗を有している。
【００６７】
実施の第２形態では，ＭＴＪ素子１０へのデータの書き込みは，配線層１１と配線層１２との間に電圧が加えられることによって行われる。配線層１１と配線層１２との間に電圧が加えられたとき，図６に示されているように，書き込み電流の主たる成分は，矢印１３’に示されている経路で流れる。即ち，配線層１１に配線層１２よりも高い電位が与えられると，書き込み電流は，配線層１１の端の近傍において，配線層１１から局所配線層１８に流れ込む。更に，局所配線層１８は，自由強磁性積層体８を構成する層よりも充分に大きなシート抵抗を有しているため，書き込み電流の主たる成分は，局所配線層１８から，自由強磁性積層体８のキャップ層８ｄの表面８ｅに流れ込む。既述のように，非磁性導電層８ｂのシート抵抗は第１強磁性層８ａ，第２強磁性層８ｃ，及びキャップ層８ｄのシート抵抗よりも充分に小さいため，書き込み電流の主たる部分は，キャップ層８ｄ及び第２強磁性層８ｃを通過して非磁性導電層８ｂに流れ込む。書き込み電流の主たる部分は，非磁性導電層８ｂの表面に平行な方向に流れた後，再び第２強磁性層８ｃ及びキャップ層８ｄをそれらの表面に垂直な成分を持って通過して配線層１２に流れ込む。書き込み電流は，基板１の表面から垂直な方向から見て概ねｘ軸方向である。非磁性導電層８ｂに流れる電流が発生する磁界により，第１強磁性層８ａ及び第２強磁性層８ｃの磁化が所望の方向に反転される。
【００６８】
実施の第２形態のＭＲＡＭは，実施の第１形態と同様に，第１強磁性層８ａ及び第２強磁性層８ｃに近接する非磁性導電層８ｂに流れる電流が発生する磁界によって第１強磁性層８ａ及び第２強磁性層８ｃの磁化が反転される。したがって，少ない電流でＭＴＪ素子１０へのデータの書き込みを行うことが可能である。
更に，本実施の形態のＭＲＡＭは，非磁性導電層８ｂを薄く，且つ，配線層１１，１２を厚く設計することが可能であるため，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化の安定性を向上しつつ，書き込み電流が流れる経路の抵抗を抑制することが可能である。
【００６９】
実施の第２形態のＭＲＡＭの構造は，更に，配線層１１及び配線層１２の形成工程においてＭＴＪ素子１０に与えられるダメージを減少することが可能である点で好適である。実施の第１形態では，配線層１１及び配線層１２を形成するためには，キャップ層８ｄの上に導電層を形成した後，該導電層をプラズマエッチングする必要がある。このプラズマエッチングのときに，キャップ層８ｄが直接にプラズマに曝される。キャップ層８ｄの厚さには一定の制限があるため，ＭＪＴ素子１０の第１強磁性層８ａ及び第２強磁性層８ｃにある程度のダメージが与えられることは避けられない。実施の第２形態のＭＲＡＭの構造は，配線層１１及び配線層１２のエッチングのときに，ＭＴＪ素子１０が局所配線層１８によって被覆されるため，ＭＴＪ素子１０に与えられるダメージを有効に減少することができる。
【００７０】
実施の第２形態のＭＲＡＭについても，実施の第１形態で説明された変形例が適用されることは有効である。第１に，書き込み電流が流される方向が，基板１の表面から垂直な方向から見て第１強磁性層８ａ及び第２強磁性層８ｃの容易軸の方向に対して斜めであることは，書き込み電流の低減できる点で好適である。
更に，第１強磁性層８ａ及び第２強磁性層８ｃを，上記式（１）が成立するように形成することは，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力の増大を伴わずに，熱的外乱による第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向の反転を抑制することができる点で好適である。更に，第１強磁性層８ａ及び第２強磁性層８ｃの材料が同一であり，第１強磁性層８ａ及び第２強磁性層８ｃを，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状が同一であり，該平面形状が異方性を有し，且つ，第１強磁性層８ａ及び第２強磁性層８ｃそれぞれの厚さｔ１，ｔ２が異なるように形成することは，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力の増大を伴わずに，熱的外乱による第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向の反転を抑制することができる点で好適である。
【００７１】
（実施の第３形態）
図８は，本発明によるＭＲＡＭの実施の第３形態を示す。実施の第３形態では，配線層１１と配線層１２とが，同一の導電材料で形成され，更に，該導電材料の酸化物で形成された酸化領域１９によって分離されている。図９に示されているように，配線層１１はキャップ層８ｄの上面の一部においてＭＴＪ素子１０に接合され，配線層１２は，キャップ層８ｄの上面の他の一部においてＭＴＪ素子１０に接合される。配線層１１，配線層１２及び酸化領域１９の端は，ＭＴＪ素子１０の上面から見てＭＴＪ素子１０の外側にある。
【００７２】
図１０，図１１は，実施の第３形態のＭＲＡＭの製造工程を示す図である。まず，図１０に示されているように，基板１を被覆する層間絶縁膜２の上面に，層間絶縁膜９とＭＴＪ素子１０とが形成される。層間絶縁膜９とＭＴＪ素子１０とを形成する工程は，当業者が容易に想定できるため，その詳細は説明されない。
続いて，図１１に示されているように，層間絶縁膜９とＭＴＪ素子１０との上面に導電層２０が形成される。導電層２０は，ＭＴＪ素子１０の上面の全面を被覆するように形成され，導電層２０の端は，ＭＴＪ素子１０の上面の外にある。続いて，導電層２０のうち，ＭＴＪ素子１０の上面の上にある部分の一部が選択的に酸化される。導電層２０の選択酸化は，酸化領域１９になる部分以外の部分を被覆するハードマスクを導電層２０の上に形成したのち，酸素プラズマによって処理することによって行われる。導電層２０の選択酸化により，図８に示されているＭＲＡＭの構造の形成が完了する。
【００７３】
このような構成を有する実施の第３形態のＭＲＡＭは，実施の第１形態と同様の作用効果を相する。即ち，実施の第３形態では，第１強磁性層８ａ及び第２強磁性層８ｃに近接する非磁性導電層８ｂに流れる電流が発生する磁界によって第１強磁性層８ａ及び第２強磁性層８ｃの磁化が反転される。したがって，実施の第３形態のＭＲＡＭは，少ない電流でＭＴＪ素子１０へのデータの書き込みを行うことが可能である。更に，実施の第３形態のＭＲＡＭは，非磁性導電層８ｂを薄く，且つ，配線層１１，１２を厚く設計することが可能であるため，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化の安定性を向上しつつ，書き込み電流が流れる経路の抵抗を抑制することが可能である。
【００７４】
更に，実施の第３形態のＭＲＡＭは，更に，配線層１１及び配線層１２の形成工程においてＭＴＪ素子１０に与えられるダメージを減少することが可能である点で好適である。実施の第１形態では，配線層１１及び配線層１２をプラズマエッチングを用いて形成するときに，ＭＴＪ素子１０のキャップ層８ｄをプラズマにさらす必要がある。一方，実施の第３形態では，配線層１１，配線層１２及び酸化領域１９の端は，ＭＴＪ素子１０の上面から見てＭＴＪ素子１０の外側に形成されているため，配線層１１及び配線層１２をプラズマエッチングによって形成するときに，ＭＴＪ素子１０のキャップ層８ｄは，プラズマにさらされない。
したがって，実施の第３形態のＭＲＡＭは，ＭＴＪ素子１０に与えられるダメージを有効に減少することができる。
【００７５】
実施の第３形態のＭＲＡＭについても，実施の第１形態で説明された変形例が適用されることは有効である。第１に，書き込み電流が流される方向が，基板１の表面から垂直な方向から見て第１強磁性層８ａ及び第２強磁性層８ｃの容易軸の方向に対して斜めであることは，書き込み電流を低減できる点で好適である。
更に，第１強磁性層８ａ及び第２強磁性層８ｃを，上記式（１）が成立するように形成することは，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力の増大を伴わずに，熱的外乱による第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向の反転を抑制することができる点で好適である。更に，第１強磁性層８ａ及び第２強磁性層８ｃの材料が同一であり，第１強磁性層８ａ及び第２強磁性層８ｃを，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状が同一であり，該平面形状が異方性を有し，且つ，第１強磁性層８ａ及び第２強磁性層８ｃそれぞれの厚さｔ１，ｔ２が異なるように形成することは，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力の増大を伴わずに，熱的外乱による第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向の反転を抑制することができる点で好適である。
【００７６】
（実施の第４形態）
図１２は，本発明によるＭＲＡＭの実施の第４形態を示す。実施の第４形態では，ＭＴＪ素子１０への書き込み電流の供給は，自由強磁性積層体８の側面に接合された書き込み電極２１，２２によって行われる。書き込み電極２１，２２は，トンネルバリア層７及び層間絶縁膜９により，メタルリード３，シード層４，反強磁性層５，及び固定強磁性層６から電気的に絶縁される。書き込み電極２１，２２の膜厚は，自由強磁性積層体８の非磁性導電層８ｂよりも厚い。
【００７７】
実施の第４形態では，ＭＴＪ素子１０からのデータの読み出しは，以下の過程によって行われる。書き込み電極２１と書き込み電極２２とのうちの一方に電圧が供給され，他方がハイインピーダンス状態にされる。メタルリード３は接地されているため，ＭＴＪ素子１０には，トンネル障壁層７を介して読み出し電流が流れる。読み出し電流の大きさは，ＭＴＪ素子１０の抵抗，即ち，ＭＴＪ素子１０に記憶されているデータに対応している。読み出し電流の大きさから，ＭＴＪ素子１０に記憶されているデータが判別される。
【００７８】
一方，ＭＴＪ素子１０へのデータの書き込みは，書き込み電極２１と書き込み電極２２との間に電圧を加えることによって行われる。書き込み電極２１の電位が書き込み電極２２の電位よりも高い場合には，図１２に示されているように，書き込み電極２１から書き込み電極２２に向かって書き込み電流が流れる。非磁性導電層８ｂのシート抵抗が第１強磁性層８ａ，第２強磁性層８ｃ，及びキャップ層８ｄのシート抵抗よりも充分に小さいため，書き込み電流の主たる部分は，図１２の矢印１３”によって示されているように，非磁性導電層８ｂを流れる。
【００７９】
非磁性導電層８ｂに電流が流れると，その上下にある第１強磁性層８ａ及び第２強磁性層８ｃには，該電流によって発生される磁場が印加される。この磁場によって第１強磁性層８ａ，及び第２強磁性層８ｃの磁化が反転される。
【００８０】
図１２の構造は，少ない電流でＭＴＪ素子１０へのデータの書き込みを実行することを可能にする。第１強磁性層８ａ，及び第２強磁性層８ｃは非磁性導電層８ｂに接しており，第１強磁性層８ａ，及び第２強磁性層８ｃと，それらの磁化を反転させる電流の距離とは極めて近い。このため，少ない電流で大きな磁場が第１強磁性層８ａ，及び第２強磁性層８ｃに印加される。したがって，少ない電流で第１強磁性層８ａ，及び第２強磁性層８ｃの磁化を反転する，即ち，ＭＴＪ素子１０へのデータの書き込みを実行することが可能である。
【００８１】
更に図１２の構造は，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化の安定性を向上しつつ，書き込み電流が流れる経路の抵抗を抑制することを可能にする。図１２の構造は，非磁性導電層８ｂ，書き込み電極２１，及び書き込み電極２２の膜厚を，互いに独立に設計することが可能である。そこで，非磁性導電層８ｂは，第１強磁性層８ａと第２強磁性層８ｃとの距離を小さくするために，薄く形成され，書き込み電極２１及び書き込み電極２２は，非磁性導電層８ｂよりも厚く形成される。非磁性導電層８ｂが薄く形成されることにより，第１強磁性層８ａと第２強磁性層８ｃとの間の静磁的結合が強化され，書き込み動作が行われていないときの第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向が外乱によって反転されることが防止される。非磁性導電層８ｂが薄いことは，非磁性導電層８ｂの電流密度を増大し，同一の電流で大きな磁場を発生可能にする点でも好適である。一方，更に，書き込み電極２１及び書き込み電極２２を厚くすることにより，書き込み電極２１及び書き込み電極２２の抵抗を小さくすることができ，したがって，書き込み電流が流れる経路の抵抗を減少することができる。
【００８２】
実施の第４形態のＭＲＡＭについても，実施の第１形態で説明された変形例が適用されることは有効である。第１に，書き込み電流が流される方向が，基板１の表面から垂直な方向から見て第１強磁性層８ａ及び第２強磁性層８ｃの容易軸の方向に対して斜めであることは，書き込み電流の低減できる点で好適である。
更に，第１強磁性層８ａ及び第２強磁性層８ｃを，上記式（１）が成立するように形成することは，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力の増大を伴わずに，熱的外乱による第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向の反転を抑制することができる点で好適である。更に，第１強磁性層８ａ及び第２強磁性層８ｃの材料が同一であり，第１強磁性層８ａ及び第２強磁性層８ｃを，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状が同一であり，該平面形状が異方性を有し，且つ，第１強磁性層８ａ及び第２強磁性層８ｃそれぞれの厚さｔ１，ｔ２が異なるように形成することは，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力の増大を伴わずに，熱的外乱による第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向の反転を抑制することができる点で好適である。
【００８３】
【発明の効果】
本発明により，非書き込み動作時の自由強磁性層の磁化の向きを一層に安定化しつつ，書き込み電流が流れる経路の抵抗を小さくすることを可能にするＭＲＡＭが提供される。
また，本発明により，一層に小さい書き込み電流で書き込みが可能なＭＲＡＭが提供される。
【図面の簡単な説明】
【図１】図１は，本発明によるＭＲＡＭの実施の第１形態を示す断面図である。
【図２】図２は，本発明によるＭＲＡＭの実施の第１形態を示す上面図である。
【図３】図３は，本発明によるＭＲＡＭの実施の第１形態の変形例１を示す回路図である。
【図４】図４は，本発明によるＭＲＡＭの実施の第１形態の変形例２を示す上面図である。
【図５】図５は，実施の第１形態の変形例２において，第１強磁性層８ａに印加される磁界の方向を示す図である。
【図６】図６は，本発明によるＭＲＡＭの実施の第２形態を示す断面図である。
【図７】図７は，本発明によるＭＲＡＭの実施の第２形態を示す上面図である。
【図８】図８は，本発明によるＭＲＡＭの実施の第３形態を示す断面図である。
【図９】図９は，本発明によるＭＲＡＭの実施の第３形態を示す上面図である。
【図１０】図１０は，実施の第３形態のＭＲＡＭの製造方法を示す断面図である。
【図１１】図１１は，実施の第３形態のＭＲＡＭの製造方法を示す断面図である。
【図１２】図１２は，本発明によるＭＲＡＭの実施の第４形態を示す断面図である。
【図１３】図１３は，従来のＭＲＡＭを示す断面図である。
【図１４】図１４は，従来のＭＲＡＭを示す断面図である。
【符号の説明】
１：基板
２：層間絶縁層
３：メタルリード
４：シード層
５：反強磁性層
６：固定強磁性層
７：トンネル障壁層
８：自由強磁性積層体
８ａ：第１強磁性層
８ｂ：非磁性導電層
８ｃ：第２強磁性層
８ｄ：キャップ層
９：層間絶縁層
１０：ＭＴＪ素子
１１，１２：配線層
１３：矢印
１４：第１ビット線
１５：第２ビット線
１６：ＭＯＳトランジスタ
１７：ワード線
１８：局所配線層
１９：酸化領域
２０：導電層
２１，２２：書き込み電極
【発明の属する技術分野】
本発明は，磁気ランダムアクセスメモリに関し，特に，トンネル磁気抵抗効果（ＴＭＲ効果）を示す磁気トンネル接合（ＭＴＪ）をメモリセルとして利用する磁気ランダムアクセスメモリに関する。
【０００２】
【従来の技術】
２つの強磁性体層と，これらの強磁性体層に挟まれたトンネル障壁層（トンネル絶縁層）とで構成される磁気トンネル接合（ＭＴＪ）は，該強磁性体層の磁化の相対方向に依存して，その抵抗が大きく変化する。このような現象は，トンネル磁気抵抗効果（ＴＭＲ効果）と呼ばれる。磁気トンネル接合の抵抗を検出することにより，強磁性体層の磁化の方向を判別することが可能である。
【０００３】
このような磁気トンネル接合の性質を利用して，磁気トンネル接合を含む磁気抵抗デバイスは，不揮発的にデータを保持する磁気ランダムアクセスメモリ（ＭＲＡＭ）に適用される。このようなＭＲＡＭは，それぞれにＭＴＪを含むメモリセルが行列に配置されて構成される。ＭＴＪに含まれる２つの強磁性体層のうちの一方の強磁性層（固定強磁性層と呼ばれる）の磁化は固定され，他方の強磁性層（自由強磁性層と呼ばれる）は，その磁化が反転可能に設けられる。データは，自由強磁性層の磁化の方向として記憶される。データの書き込みは，磁気トンネル接合の近傍に電流を流し，該電流が発生する磁界によって自由強磁性層の磁化を反転することによって行われる。データの読み出しは，ＴＭＲ効果を利用して自由強磁性層の磁化の向きを検出することによって行われる。
【０００４】
ＭＲＡＭは，データの書き込み（即ち，磁化の反転）を小さな電流で実現することが望まれる一方，データ保持を安定化するためには，自由強磁性層の磁化の方向が熱的外乱に対して安定であることが望まれる。しかし，一般には，これらは互いに相反する。例えば，自由強磁性層の保磁力を小さくする，即ち，自由強磁性層の異方性磁界を小さくすれば，小さな電流で磁化を反転することができる。しかし，異方性磁界の減少は，一般には，自由強磁性層の磁化を反転させるエネルギーバリアの低減を伴う。したがって，異方性磁界を減少すると，ＭＲＡＭデータ保持の安定性が悪くなる。
【０００５】
特許文献１は，書き込み電流の低減とデータ保持の安定化とを同時に実現するＭＲＡＭを開示している。公知のそのＭＲＡＭは，図１３に示されているように，磁気メモリ素子１０１ａを備えている。磁気メモリ素子１０１ａは，第２配線層１２８と，絶縁層１２７と，反強磁性層１１１と，第１強磁性層（固定強磁性層）１１２と，絶縁層１１３と，第２強磁性層（自由強磁性層）１１４と，配線層１１５と，第３強磁性層１１６とを備えている。固定強磁性層１１２は，強磁性層１２０，１２２と，それらに挟まれた金属層１２１とで構成されている。図１４に示されているように，配線層１１５は，基板と平行に延設されている。
【０００６】
図１３に示されたＭＲＡＭは，データの書き込みを，配線層１１５に基板と平行な方向に書き込み電流を流すことによって行う。配線層１１５に書き込み電流が流されると，第２強磁性層１１４と第３強磁性層１１６とに磁界が印加され，第２強磁性層１１４と第３強磁性層１１６との磁化が反転される。第２強磁性層１１４と第３強磁性層１１６とに印加される磁界の向きは逆であるため，第２強磁性層１１４と第３強磁性層１１６との磁化の向きは逆である。第２強磁性層１１４及び第３強磁性層１１６と，書き込み電流が流される配線層１１５との距離が近いため，少ない電流で磁化の反転が可能である。一方，書き込み電流が流されていないときにも，第２強磁性層１１４と第３強磁性層１１６とは，磁化の向きが逆であるために静磁的に結合されるため，第２強磁性層１１４と第３強磁性層１１６との磁化の向きは外乱に対して安定化される。特許文献１に開示された技術と同様の技術が，特許文献２に開示されている。
【０００７】
書き込み動作が行われていないときの第２強磁性層１１４と第３強磁性層１１６との磁化の向きを安定化するためには，第２強磁性層１１４と第３強磁性層１１６との距離は近いことが好適である。第２強磁性層１１４と第３強磁性層１１６との距離を近くすることは，配線層１１５の厚さを薄くすることによって達成され得る。しかし，配線層１１５の厚さを薄くすることは，書き込み電流が流れる経路の抵抗を増大させる。書き込み電流が流れる経路の抵抗の増大は，消費電力，及び遅延時間を増加させるため好ましくない。
【０００８】
非書き込み動作時の自由強磁性層の磁化の向きを一層に安定化しながら，書き込み電流が流れる経路の抵抗を小さくできることが望まれる。
【０００９】
【特許文献１】
米国特許第６，３９６，７３５号明細書
【特許文献２】
米国特許第６，２５２，７９６号明細書
【００１０】
【発明が解決しようとする課題】
本発明の目的は，非書き込み動作時の自由強磁性層の磁化の向きを安定化しつつ，書き込み電流が流れる経路の抵抗を小さくすることを可能にするＭＲＡＭを提供することにある。
本発明の他の目的は，一層に小さい書き込み電流で書き込みが可能なＭＲＡＭを提供することにある。
【００１１】
【課題を解決するための手段】
以下に，［発明の実施の形態］で使用される番号・符号を用いて，課題を解決するための手段を説明する。これらの番号・符号は，［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されている。但し，付加された番号・符号は，［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１２】
本発明によるＭＲＡＭは，基板（１）と，基板（１）の上方に形成されたＭＴＪ素子（１０）と，基板（１）の上方に形成された第１配線（１１，２１）と，基板（１）の上方に形成された第２配線（１２，２２）とを備えている。ＭＴＪ素子（１０）は，固定された固定磁化を有する固定強磁性層（６）と，自由強磁性積層体（８）と，固定強磁性層（６）と自由強磁性積層体（８）との間に介設されたトンネル障壁層（７）とを含む。自由強磁性積層体（８）は，トンネル障壁層（７）に接合して設けられ，反転可能な第１磁化を有する第１強磁性層（８ａ）と，反転可能であり，第１強磁性層（８ａ）の磁化と反対方向を向く磁化を有する第２強磁性層（８ｃ）と，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との間に挟まれ，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）よりもシート抵抗が低い非磁性導電層（８ｂ）とを備えている。第１配線（１１，２１）と第２配線（１２，２２）とのうちの一方は，第１強磁性層（８ａ）と第２強磁性層（８ｂ）との磁化を反転させる書き込み電流を自由強磁性積層体（８）に供給し，他方は，供給された書き込み電流を，自由強磁性積層体（８）から受け取る。
非磁性導電層（８ｂ）の膜厚と第１配線（１１，２１）と第２配線（１２，２２）とのうちの少なくとも一方，好ましくは両方の膜厚とは異なり，非磁性導電層（８ｂ）は相対的に薄く，第１配線（１１，２１）と第２配線（１２，２２）とのうちの少なくとも一方（又は両方）の膜厚は，相対的に厚くされる。非磁性導電層（８ｂ）の膜厚が相対的に薄くされることにより，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との磁気的結合が強くなる。これにより，第１強磁性層（８ａ）と第２強磁性層（８ｃ）の磁化の方向が安定化され，熱的外乱に対するデータ保持の安定性が向上する。更に，第１配線（１１，２１）と第２配線（１２，２２）との膜厚が相対的に厚くされ，これにより，書き込み電流が流れる経路の抵抗が減少されている。
【００１３】
当該ＭＲＡＭは，第１配線（２１）が，自由強磁性積層体（８）の第１側面から書き込み電流を自由強磁性積層体（８）に供給し，第２配線（２２）が，自由強磁性積層体（８）の第２側面から前記書き込み電流を受け取る様に構成されることが可能である。
【００１４】
本発明によるＭＲＡＭは，基板（１）と，基板（１）の上方に形成されたＭＴＪ素子（１０）と，基板（１）の上方に形成された第１配線（１１）と，基板（１）の上方に形成された第２配線（１２）とを備えている。ＭＴＪ素子（１０）は，固定された固定磁化を有する固定強磁性層（６）と，自由強磁性積層体（８）と，固定強磁性層（６）と自由強磁性積層体（８）との間に介設されたトンネル障壁層（７）とを含む。自由強磁性積層体（８）は，トンネル障壁層（７）に接合して設けられ，反転可能な第１磁化を有する第１強磁性層（８ａ）と，反転可能であり，第１磁化と反対方向を向く第２磁化を有する第２強磁性層（８ｃ）と，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との間に挟まれ，第１強磁性層（８ａ）及び第２強磁性層よりもシート抵抗が低い非磁性導電層（８ｂ）とを備えている。第１配線（１１）は，自由強磁性積層体（８）の，トンネル障壁層（７）と反対側にある電流供給面（８ｅ）を介して書き込み電流を非磁性導電層（８ｂ）に供給し，書き込み電流は，電流供給面（８ｅ）を介して非磁性導電層（８ｂ）から第２配線（１２）に流れ込む。このようなＭＲＡＭは，非磁性導電層（８ｂ），第１配線（１１），及び第２配線（１２）との膜厚を独立に設計可能である。したがって，当該ＭＲＡＭは，非磁性導電層（８ｂ）の膜厚を相対的に薄く，第１配線（１１，２１）と第２配線（１２，２２）との膜厚が相対的に厚いように形成可能である。これは，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との磁気的結合を強くして熱的外乱に対するデータ保持の安定性を向上し，且つ，書き込み電流が流れる経路の抵抗を減少できる点で好適である。
【００１５】
当該ＭＲＡＭは，自由強磁性積層体（８）の上面の全体を被覆する局所配線層（１８）を備え，第１配線（１１）及び第２配線（１２）が，局所配線層（１８）の上に形成され，局所配線層（１８）のシート抵抗は，非磁性導電層（８ｂ），第１強磁性層（８ａ），及び第２強磁性層（８ｃ）のシート抵抗よりも高くなるように構成されることが好適である。
【００１６】
当該ＭＲＡＭは，第１配線（１１）と第２配線（１２）との間に介設された酸化領域（１９）を備え，第１配線（１１）と第２配線（１２）と酸化領域（１９）とは，自由強磁性積層体（８）の上面（８ｅ）に直接に接合され，第１配線（１１）及び第２配線（１２）は，同一の導電材料で形成され，酸化領域（１９）は，導電材料の酸化物で形成され，第１配線（１１），第２配線（１２），及び酸化領域（１９）とで形成される構造体は，自由強磁性積層体（８）の上面（８ｅ）の全体を被覆することが好適である。
【００１７】
第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の磁化を反転する書き込み電流が流れる方向は，自由強磁性積層体（８）の上面（８ｅ）に垂直な垂直方向からみたとき，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の第２磁化の方向に対して斜めであることが好適である。
【００１８】
更に好適には，該書き込み電流が流れる方向は，該垂直方向からみたとき，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の保磁力を最も小さくする磁界の方向と実質的に垂直であることが好適である。
【００１９】
第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の磁化の大きさをそれぞれＭ１，Ｍ２とし，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の体積をそれぞれＶ１，Ｖ２としたとき，第１強磁性層（８ａ）と第２強磁性層（８ｃ）とは，下記式：
Ｍ１・Ｖ１＝Ｍ２・Ｖ２，
を成立させるように形成されていることが好適である。このような条件は，前記第１強磁性層及び前記第２強磁性層の平面形状を，実質的に同一にし，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の磁化Ｍ１，Ｍ２とを実質的に同一にし，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の厚さ（ｔ１，ｔ２）を，実質的に同一にすることによって満足し得る。
【００２０】
また，当該ＭＲＡＭは，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）は，同一の材料で形成され，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の平面形状は，同一であり，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）の平面形状は，異方性を有し，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）は，その厚さが異なるように構成されることが好適である。
【００２１】
本発明によるＭＲＡＭは，複数のメモリセルを備えている。該メモリセルのそれぞれは，ＭＴＪ素子（１０）と，ＭＩＳＦＥＴ（１６）と，第１配線（１１）と，第２配線（１２）とを含む。ＭＴＪ素子（１０）は，固定された固定磁化を有する固定強磁性層（６）と，自由強磁性積層体（８）と，固定強磁性層（６）と自由強磁性積層体（８）との間に介設されたトンネル障壁層（７）とを備えている。自由強磁性積層体（８）は，トンネル障壁層（７）に接合して設けられ，反転可能な第１磁化を有する第１強磁性層（８ａ）と，反転可能であり，第１磁化と反対方向を向く第２磁化を有する第２強磁性層（８ｃ）と，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との間に挟まれ，第１強磁性層（８ａ）及び第２強磁性層（８ｃ）よりもシート抵抗が低い非磁性導電層（８ｂ）とを備えている。第１配線（１１）と第２配線（１２）とは，自由強磁性層積層体（８）に接合されている。ＭＩＳＦＥＴ（１６）は，第２配線（１２）を介して自由強磁性層積層体（８）に接続されている。第１配線（１１）と第２配線（１２）のうちの一方は，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との磁化を反転させる書き込み電流を自由強磁性積層体（８）に供給し，他方は，自由強磁性積層体（８）から書き込み電流を受け取る。非磁性導電層（８ｂ）の膜厚は，相対的に薄く形成され，第１配線（１１）と第２配線（１２）とのうちの少なくとも一方の膜厚は，相対的に厚く形成される。
【００２２】
本発明によるＭＲＡＭは，固定された固定磁化を有する固定強磁性層（６）と，自由強磁性積層体（８）と，固定強磁性層（６）と自由強磁性積層体（８）との間に介設されたトンネル障壁層（７）と，電流供給手段（１１，１２）とを備えている。自由強磁性積層体（８）は，トンネル障壁層（７）に接合して設けられ，反転可能な第１磁化を有する第１強磁性層（８ａ）と，反転可能であり，第１磁化と反対方向を向く第２磁化を有する第２強磁性層（８ｃ）と，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との間に挟まれた非磁性導電層（８ｂ）とを含む。電流供給手段（１１）は，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との磁化を反転させる電流を自由強磁性積層体（８）に供給する。供給された電流は，第２強磁性層（８ｃ）を通過して非磁性導電層（８ｂ）を流れ込み，非磁性導電層（８ｂ）の中を，その表面に平行な方向成分を有する方向に流れ，非磁性導電層（８ｂ）から第２強磁性層（８ｃ）を通過して自由強磁性積層体（８）の外部に流れ出る。このような構成は，非磁性導電層（８ｂ）の膜厚と，書き込み電流を供給する配線（１１，１２）との膜厚を独立に設計することを可能にする。したがって，当該ＭＲＡＭは，非磁性導電層（８ｂ）の膜厚を相対的に薄く，第１配線（１１，２１）と第２配線（１２，２２）との膜厚が相対的に厚いように形成可能である。これは，第１強磁性層（８ａ）と第２強磁性層（８ｃ）との磁気的結合を強くして熱的外乱に対するデータ保持の安定性を向上し，且つ，書き込み電流が流れる経路の抵抗を減少できる点で好適である。更に，このような構成では，第２強磁性層（８ｃ）に，非磁性導電層（８ｂ）の表面に垂直な成分を有する電流が流れる。この電流は，非磁性導電層（８ｂ）の表面に平行に流れる電流と同一の方向の磁界を第１強磁性層（８ａ）と第２強磁性層（８ｃ）とに印加する。したがって，このような構成は，より小さな電流でデータを書き込むこをを可能にする。
【００２３】
【発明の実施の形態】
以下，添付図面を参照しながら，本発明によるＭＲＡＭの実施の形態を説明する。
【００２４】
（実施の第１形態）
本発明によるＭＲＡＭの実施の第１形態では，図１に示されているように，トランジスタ（図示されない）が設けられた基板１が，層間絶縁層２に被覆されている。メタルリード３が，層間絶縁層２の上に形成されている。メタルリード３は接地される。メタルリード３は，典型的には，Ａｌ，Ｃｕなどの金属膜で形成される。
【００２５】
ＭＴＪ素子１０が，メタルリード３の上に形成されている。ＭＪＴ素子１０は，ＭＲＡＭのメモリセルのデータ保持担体として機能する。ＭＴＪ素子１０の側面は，層間絶縁層９によって被覆されて保護されている。
【００２６】
ＭＴＪ素子１０は，この順に形成された，シード層４，反強磁性層５，固定強磁性層６，トンネル障壁層７，自由強磁性積層体８を含む。シード層４は，メタルリード３の上に直接に形成され，その上に形成される反強磁性層５の結晶性を向上する。シード層４は，典型的には，Ｔａ膜，又は，Ｔａ膜とＲｕ膜との積層体が使用される。反強磁性層５は，ＦｅＭｎ，ＩｒＭｎ，及びＰｔＭｎのような反強磁性体で形成される。固定強磁性層６は，比較的に磁気的にハードな強磁性体，ＣｏＦｅで形成される。固定強磁性層６の磁化は，反強磁性層５から受ける交換相互作用によって固定される。トンネル障壁層７は，アルミニウム酸化膜のような，非磁性の絶縁体で形成される。トンネル障壁層７は，膜厚方向に（即ち，トンネル障壁層７の表面に垂直な方向に）トンネル電流が流れる程度に薄く，その厚さは，典型的には，１．２−２．０ｎｍである。
【００２７】
自由強磁性積層体８は，第１強磁性層８ａ，非磁性導電層８ｂ，第２強磁性層８ｃ，及びキャップ層８ｄを含む。
【００２８】
第１強磁性層８ａと第２強磁性層８ｃとは，比較的に磁気的にソフトな強磁性体，典型的には，ＮｉＦｅ，ＮｉＦｅＣｏで形成される。第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向は，互いに逆である。第１強磁性層８ａ及び第２強磁性層８ｃの磁化は，ＭＴＪ素子１０に記憶されるデータに応じた方向に向けられる。
【００２９】
第１強磁性層８ａは，トンネル障壁層７の上に形成され，第１強磁性層８ａ，トンネル障壁層７，及び固定強磁性層６は，磁気トンネル接合（ＭＴＪ）を構成する。第１強磁性層８ａの磁化と，固定強磁性層６の磁化との相対方向に応じて，ＭＴＪの抵抗が変化する。ＭＴＪの抵抗の変化に基づいて，ＭＴＪ素子１０に記憶されるデータが判定される。
【００３０】
非磁性導電層８ｂは，第１強磁性層８ａと第２強磁性層８ｃとの間に介設される。非磁性導電層８ｂの厚さは，第１強磁性層８ａと第２強磁性層８ｃとが静磁的に結合する程度に薄い。第１強磁性層８ａと第２強磁性層８ｃとの磁化の方向の安定化の観点からは，非磁性導電層８ｂが，第１強磁性層８ａと第２強磁性層８ｃとが交換相互作用によって結合される程度に極めて薄く形成されることが好適である。しかし，非磁性導電層８ｂがかかる程度に薄いことは，必ずしも必要とされない。
【００３１】
非磁性導電層８ｂは，Ｃｕ，Ｐｔ，Ａｇ，Ａｕ，及びＲｕのような良導体で形成され，非磁性導電層８ｂのシート抵抗は，第１強磁性層８ａ，第２強磁性層８ｃ，及びキャップ層８ｄのシート抵抗よりも充分に小さい。非磁性導電層８ｂのシート抵抗は，第１強磁性層８ａ，第２強磁性層８ｃ，及びキャップ層８ｄのシート抵抗の１０分の１以下であることが好ましい。
【００３２】
キャップ層８ｄは，その下に設けられる層，即ち，シード層４，反強磁性層５，固定強磁性層６，トンネル障壁層７，第１強磁性層８ａ，非磁性導電層８ｂ，及び第２強磁性層８ｃを，製造工程の間に加えられるダメージから保護するために設けられる。キャップ層８ｄは，典型的には，Ｔａで形成される。
【００３３】
図２に示されているように，ＭＴＪ素子１０は，ｙ軸方向に長細く形成され，形状に起因する磁気異方性をｙ軸方向に有している。これにより，固定強磁性層６，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化容易軸はｙ軸方向に向けられている。固定強磁性層６，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化は，ｙ軸方向に平行である。
【００３４】
キャップ層８ｄの上面８ｅには，配線層１１と配線層１２とが接合されている。配線層１１と配線層１２との厚さは，非磁性導電層８ｂよりも極めて厚い。図２に示されているように，配線層１１と配線層１２とは，ｘ軸方向に位置整合（ｂｅ ａｌｉｇｎｅｄ）されている。
【００３５】
かかるＭＴＪ素子１０からのデータの読み出しは，以下の過程によって行われる。配線層１１と配線層１２とのうちの一方に電圧が供給され，他方がハイインピーダンス状態にされる。メタルリード３は接地されているため，ＭＴＪ素子１０には，トンネル障壁層７を介して読み出し電流が流れる。読み出し電流の大きさは，ＭＴＪ素子１０の抵抗，即ち，ＭＴＪ素子１０に記憶されているデータに対応している。読み出し電流の大きさから，ＭＴＪ素子１０に記憶されているデータが判別される。
【００３６】
一方，ＭＴＪ素子１０へのデータの書き込み（即ち，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化の反転）は，配線層１１と配線層１２との間に電圧を加えることによって行われる。配線層１１の電位が配線層１２の電位よりも高い場合には，図１に示されているように，配線層１１から配線層１２に向かって書き込み電流が流れる。書き込み電流は，自由強磁性積層体８のキャップ層８ｄの上面８ｅに流れ込む。既述のように，非磁性導電層８ｂのシート抵抗は第１強磁性層８ａ，第２強磁性層８ｃ，及びキャップ層８ｄのシート抵抗よりも充分に小さいため，書き込み電流の主たる部分は，キャップ層８ｄ及び第２強磁性層８ｃを通過して非磁性導電層８ｂに流れ込む。書き込み電流の主たる部分は，キャップ層８ｄ及び第２強磁性層８ｃを，それらの表面に垂直な成分を有する方向に通過することになる。書き込み電流の主たる部分は，非磁性導電層８ｂの中を非磁性導電層８ｂの表面に平行な方向に流れた後，再び第２強磁性層８ｃ及びキャップ層８ｄを通過して配線層１２に流れ込む。書き込み電流の主たる部分は，再び，キャップ層８ｄ及び第２強磁性層８ｃを，それらの表面に垂直な成分を有する方向に通過することになる。書き込み電流の主たる部分の経路が，図１の矢印１３によって示されている。書き込み電流は，基板１の表面から垂直な方向から見て概ねｘ軸方向である。
【００３７】
非磁性導電層８ｂに電流が流れると，その上下にある第１強磁性層８ａ及び第２強磁性層８ｃには，該電流によって発生される磁場が印加される。この磁場によって第１強磁性層８ａ，及び第２強磁性層８ｃの磁化が反転される。非磁性導電層８ｂに電流が流れるときに第１強磁性層８ａ，及び第２強磁性層８ｃのそれぞれに印加される磁場は逆方向であるから，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化は，常に反対方向に保たれる。
【００３８】
書き込み電流の主たる部分が，キャップ層８ｄ及び第２強磁性層８ｃを，それらの表面に垂直な成分を有する方向に通過することは，第２強磁性層８ｃの磁化の反転を阻害しない。むしろ，書き込み電流の主たる部分が，キャップ層８ｄ及び第２強磁性層８ｃを流れて発生する磁界は，非磁性導電層８ｂの部分で発生する磁界の向きと同一方向であり，したがって，第２強磁性層８ｃの磁化の反転を促進する。これは，書き込み電流を低減することが可能である点で好ましい。
【００３９】
図１の構造は，少ない電流でＭＴＪ素子１０へのデータの書き込みを実行することを可能にする。第１強磁性層８ａ，及び第２強磁性層８ｃは非磁性導電層８ｂに接しており，第１強磁性層８ａ，及び第２強磁性層８ｃと，それらの磁化を反転させる電流の距離とは極めて近い。このため，少ない電流で大きな磁場が第１強磁性層８ａ，及び第２強磁性層８ｃに印加される。したがって，少ない電流で第１強磁性層８ａ，及び第２強磁性層８ｃの磁化を反転する，即ち，ＭＴＪ素子１０へのデータの書き込みを実行することが可能である。
【００４０】
更に図１の構造は，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化の安定性を向上しつつ，書き込み電流が流れる経路の抵抗を抑制することを可能にする。
図１の構造は，非磁性導電層８ｂ，配線層１１，及び配線層１２の膜厚を，互いに独立に設計することが可能である。そこで，非磁性導電層８ｂは，第１強磁性層８ａ，及び第２強磁性層８ｃの距離を小さくするために薄く形成され，配線層１１及び配線層１２は，非磁性導電層８ｂよりも厚く形成される。非磁性導電層８ｂが薄く形成されることにより，第１強磁性層８ａ，及び第２強磁性層８ｃの間の静磁的結合が強化され，書き込み動作が行われていないときの第１強磁性層８ａ，及び第２強磁性層８ｃの磁化の方向が外乱によって反転されることが防止される。非磁性導電層８ｂが薄いことは，非磁性導電層８ｂの電流密度を増大し，同一の電流で大きな磁場を発生可能にする点でも好適である。一方，配線層１１及び配線層１２を厚くすることにより，配線層１１及び配線層１２の抵抗を小さくすることができ，したがって，書き込み電流が流れる経路の抵抗を減少することができる。第１強磁性層８ａ，及び第２強磁性層８ｃの磁化の方向を一層に安定化するためには，非磁性導電層８ｂは，第１強磁性層８ａ，及び第２強磁性層８ｃの間に，反強磁性的な交換相互作用が発生するような材料及び厚さで形成されることが好ましい。
【００４１】
以上に説明されているように，本実施の形態のＭＲＡＭは，少ない電流でＭＴＪ素子１０へのデータの書き込みを行うことが可能である。更に，本実施の形態のＭＲＡＭは，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化の安定性を向上しつつ，書き込み電流が流れる経路の抵抗を抑制することが可能である。
【００４２】
（変形例１）
本実施の形態のＭＲＡＭは，メモリセル（ＭＴＪ素子１０）のそれぞれに対して書き込み電流を供給するＭＯＳトランジスタが少なくとも一つずつ設けられ，書き込まれるメモリセルのみに一の書き込み電流が供給される構成（以下，一軸書き込み構成という。）が採用されるときに特に好適である。「一の書き込み電流が供給される」とは，従来のメモリセルアレイのように，書き込まれるメモリセルを選択するために方向の異なる２つの書き込み電流が流されるのではないことを意味している。一軸書き込み構成は，書き込みが行われるメモリセルのみに磁場が印加されるため，選択性が極めて高い。更に一軸書き込み構成は，大きな磁場をメモリセルに印加することが可能であるため，データの書き込みの確実性が高い。しかし，一軸書き込み構成は，ＭＯＳトランジスタをメモリセルアレイに多数組み込む必要があるため，ＭＯＳトランジスタのゲート幅の大きさが制限される。ＭＯＳトランジスタのゲート幅の制限は，大きな書き込み電流をメモリセルに供給することを困難にする。したがって，一軸書き込み構成は，書き込み電流の減少を強く要求する。図１のＭＴＪ素子１０は，書き込み電流を小さくすることが可能であり，一軸書き込み構成を採用するＭＲＡＭに特に好適である。
【００４３】
図３は，一軸書き込み構成を採用するＭＲＡＭの一例を示す。ＭＯＳトランジスタ１６が，ＭＴＪ素子１０のそれぞれに対して一つずつ設けられている。配線層１１は，第１ビット線１４に接続され，配線層１２は，ＭＯＳトランジスタ１６を介して第２ビット線１５に接続されている。ＭＯＳトランジスタ１５のゲートには，それらをオンオフするワード線１７が接続されている。
【００４４】
図３のＭＲＡＭの書き込み動作は，以下の過程で行われる。まず，メモリセルのうちの一が選択される。以下では，図３のＭＴＪ素子１０ａを含むメモリセルが選択されたとする。ＭＴＪ素子１０ａに接続されているＭＯＳトランジスタ１６ａに接続されているワード線１７がＨｉｇｈ電位にされ，ＭＯＳトランジスタ１６ａがオンされる。更に，第１ビット線１４のうち，ＭＴＪ素子１０ａに接続される第１ビット線１４ａに電位Ｖ１が供給され，第２ビット線１５のうち，ＭＴＪ素子１０ａに接続される第２ビット線１５ａに電位Ｖ２（≠Ｖ１）が供給される。他の第１ビット線１４，第２ビット線１５，及びワード線１７はＬｏｗ電位にされる。これにより，ＭＴＪ素子１０ａに接続された配線層１１及び配線層１２を介して書き込み電流が流れ，ＭＴＪ素子１０ａの第１強磁性層８ａ，及び第２強磁性層８ｃの磁化が所望の方向に反転される。
【００４５】
一方，図３のＭＲＡＭの読み出し動作は，以下の過程で行われる。まず，メモリセル（ＭＴＪ素子１０）のうちの一が選択される。以下では，図３のＭＴＪ素子１０ａが選択されたとする。ＭＴＪ素子１０ａに接続されているＭＯＳトランジスタ１６ａに接続されているワード線１７がＨｉｇｈ電位にされ，ＭＯＳトランジスタ１６ａがオンされる。更に，第２ビット線１５のうち，ＭＴＪ素子１０ａに接続される第２ビット線１５ａに電位Ｖｂが供給される。全ての第１ビット線１４は，ハイインピーダンス状態にされる。既述のように，メタルリード３は接地されているから，第２ビット線１５ａからＭＴＪ素子１０ａを介して，ＭＴＪ素子１０ａに接続されたメタルリード３ａに読み出し電流が流れる。読み出し電流の大きさから，ＭＴＪ素子１０ａに記憶されているデータが判別される。
【００４６】
（変形例２）
本実施の形態において，図４に示されているように，書き込み電流が流される方向が，基板１の表面から垂直な方向から見て第１強磁性層８ａ及び第２強磁性層８ｃの容易軸の方向に対して斜めであることは，書き込み電流の低減に有効である。図５に示されているように，書き込み電流が流される方向が，第１強磁性層８ａ及び第２強磁性層８ｃの容易軸の方向に対して斜めであることにより，第１強磁性層８ａ及び第２強磁性層８ｃには，容易軸に対して斜めの方向に磁場が印加される。当業者にとって広く知られているように，強磁性体のアステロイド特性により，容易軸に対して斜めの方向に磁場を印加することにより，より小さい磁場で第１強磁性層８ａ及び第２強磁性層８ｃの磁化を反転可能である。したがって，書き込み電流が流される方向が，第１強磁性層８ａ及び第２強磁性層８ｃの容易軸の方向に対して斜めであることにより，書き込み電流を小さくすることができる。
【００４７】
上述の一軸書き込み構成が採用される場合，書き込み電流が流される方向は，第１強磁性層８ａ及び第２強磁性層８ｃの面内において，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力が最も小さくなる方向と垂直な方向に実質的に一致することが好適である。これにより，書き込み電流が発生する磁場の方向は，第１強磁性層８ａ及び第２強磁性層８ｃの面内において，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力が最も小さくなる方向と一致し，より小さな書き込み電流でデータの書き込みを行うことが可能になる。
【００４８】
一軸書き込み構成の採用は，書き込み電流が発生する磁場の方向と，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力が最も小さくなる方向とを一致させることが容易である点でも好適である。一般に，ＭＴＪ素子へのデータの書き込みは，直交する２つの配線にそれぞれ書き込み電流を流し，自由強磁性層の容易軸の方向に対して斜めの方向に，合成磁界を発生するすることで行われる。しかし，公知のこの方法では，自由強磁性層の保磁力が最も小さくなる方向と合成磁界の方向とを一致させるためには，自由強磁性層と配線との距離，及び書き込み電流の大きさを最適化する必要がある。これは，書き込み電流の大きさに重大な制限を課す。一方，本実施の形態の一軸書き込み構成は，配線層１１及び配線層１２を適切な位置に配置することにより，書き込み電流が発生する磁場の方向と第１強磁性層８ａ及び第２強磁性層８ｃの保磁力が最も小さくなる方向とを一致させることができ，書き込み電流の大きさの最適化は要求されない。
【００４９】
（変形例３）
更に，本実施の形態のＭＲＡＭにおいて，第１強磁性層８ａ及び第２強磁性層８ｃの磁化をそれぞれＭ１，Ｍ２とし，第１強磁性層８ａ及び第２強磁性層８ｃの体積をそれぞれＶ１，Ｖ２としたとき，第１強磁性層８ａと第２強磁性層８ｃとが，
Ｍ１・Ｖ１＝Ｍ２・Ｖ２， …（１）
を成立させるように設計されていることが好適である。第１強磁性層８ａ，及び第２強磁性層８ｃの上面（及び下面）に垂直な方向からみて同一の形状を有する場合には， 式（１）は，
Ｍ１・ｔ１＝Ｍ２・ｔ２， …（１）’
と書きなおすことができる。ここで，ｔ１及びｔ２は，それぞれ，第１強磁性層８ａ及び第２強磁性層８ｃの膜厚である。式（１）の条件は，第１強磁性層８ａ及び第２強磁性層８ｃを同一の材料で形成し，更に平面形状及び膜厚を同一にする（即ち，ｔ１＝ｔ２にする）ことによって容易に達成可能である。
【００５０】
式（１）を成立させることにより，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力の増大を伴わずに，熱的外乱による第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向の反転を抑制することができる。このような効果が得られる理由は下記の通りである。
【００５１】
本実施の形態のＭＲＡＭにおいて，第１強磁性層８ａと第２強磁性層８ｃとの磁化の方向は，下記式で表されるエネルギーＥを最小化する条件として決定される：
φ＝φ１＝φ２＋π，
が成立する。
【００５２】
式（１）から，式（２）の第２項は，０である。即ち，第１強磁性層８ａと第２強磁性層８ｃとの磁化の方向は，第１強磁性層８ａ及び第２強磁性層８ｃの形状磁気異方性による異方性磁界ＨｋＳ１，ＨｋＩＳに依存しない。したがって，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力は，第１強磁性層８ａ及び第２強磁性層８ｃの結晶磁気異方性に依存するが，第１強磁性層８ａ及び第２強磁性層８ｃの形状には依存しない。これは，保磁力が，第１強磁性層８ａ及び第２強磁性層８ｃを構成する材料のみで決定され，第１強磁性層８ａ及び第２強磁性層８ｃの体積Ｖ１，Ｖ２を大きくしても，保磁力（即ち，第１強磁性層８ａ及び第２強磁性層８ｃの書き込みに必要な磁界の大きさ）が大きくならないことを意味している。
【００５３】
更に，非磁性導電層８ｂに電流が流されていないとき（即ち，書き込み動作が行われていないとき），式（１）’から，式（２）は，
Ｅ＝（１／２）（ＨｋＩ１Ｍ１Ｖ１＋ＨｋＩ２Ｍ２Ｖ２）・ｓｉｎ２φ …（２）’
と変形される。これは，第１強磁性層８ａ及び第２強磁性層８ｃの体積Ｖ１，Ｖ２を大きくすることにより，第１強磁性層８ａ及び第２強磁性層８ｃの磁化を反転させるエネルギー障壁が高くなり，熱揺らぎによるデータの破壊を起こりにくくすることができることを意味している。
【００５４】
したがって，第１強磁性層８ａ及び第２強磁性層８ｃを上記式（１）が成立するように形成し，且つ，第１強磁性層８ａ及び第２強磁性層８ｃの体積を充分に大きくすることにより，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力の増大を伴わずに，熱的外乱による第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向の反転を防止することが可能である。
【００５５】
第１強磁性層８ａ及び第２強磁性層８ｃを上記式（１）が成立するように形成することは，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状を等方的な形状，例えば，正方形，及び円にすることができる点でも好適である。第１強磁性層８ａ及び第２強磁性層８ｃの平面形状を等方的な形状であることは，ＭＴＪ素子１０を一層に密に配置することができるという点で好ましい。
【００５６】
更に，第１強磁性層８ａ及び第２強磁性層８ｃを上記式（１）が成立するように形成することは，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状のバラツキに起因する，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力のバラツキを防止することができる点でも好ましい。既述のとおり，第１強磁性層８ａ及び第２強磁性層８ｃを上記式（１）が成立するように形成すると，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力は，第１強磁性層８ａ及び第２強磁性層８ｃの形状には依存しない。したがって，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状のバラツキによる，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力のバラツキは発生しない。
【００５７】
第１強磁性層８ａ及び第２強磁性層８ｃを上記式（１）が成立するように形成することは，更に，一のメモリセルから，それに隣接するメモリセルに漏洩する漏洩磁界を実質的に０にすることができる点でも好適である。第１強磁性層８ａ及び第２強磁性層８ｃを上記式（１）が成立するように形成することにより，第１強磁性層８ａ及び第２強磁性層８ｃの発生する磁界が通過する磁路は，閉磁路になる。したがって，漏洩磁界は，実質的に０になる。これは，隣接するメモリセルへの静磁的な影響を実質的になくすことができる点で好適である。
【００５８】
ここで，上記式（１）が成立するように形成すると，式（２）の第３項（即ち，外部磁界Ｈｅｘｔに依存する項）が０になることに留意されるべきである。これは，一般的なメモリセルのように，外部から磁界を印加することによっては，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化を反転することができないことを意味している。したがって，上記式（１）が成立させる構成は，上述の，第１強磁性層８ａと第２強磁性層８ｃとの間に介設された非磁性導電層８ｂに電流を流すことによって第１強磁性層８ａと第２強磁性層８ｃとの磁化を反転させる場合にしか適用することができない。
【００５９】
以下では，第１強磁性層８ａ，及び第２強磁性層８ｃの構造の例が説明される。第１強磁性層８ａ，第２強磁性層８ｃが，同一の材料で形成され，同一の形状を有するとする。即ち，
Ｍ１＝Ｍ２（＝Ｍ），
ＨｋＩ１＝ＨｋＩ２（＝ＨｋＩ），及び
Ｖ１＝Ｖ２（＝Ｖ），
が成立するとする。更に，第１強磁性層８ａ及び第２強磁性層８ｃは，直径ｗ，厚さｔの円盤状であるとする。更に，ＭＲＡＭにエラー訂正回路（ＥＣＣ）が搭載され，１０００時間に１ビットのエラーが発生することが許容されるとする。
この場合，エネルギーバリアと，熱エネルギーとの比が５０以上である必要がある。即ち，式（２）’を参照し，且つ，ボルツマン定数をｋＢ，温度をＴとして，
ＨｋＩＭＶ／ｋＢＴ＞５０， …（３）
が成立する必要がある。Ｖ＝（１／４）π・ｗ２・ｔであるから式（３）より，ｔ＞４・５０・ｋＢＴ／（Ｍ・ＨｋＩ・π・ｗ２）， …（４）
となる。現実的な数値として，Ｍ＝８００（ｅｍｕ／ｃｍ２），ＨｋＩ＝４（Ｏｅ），Ｔ＝３３３（Ｋ），ｗ＝０．３（μｍ）である場合を考える。これらを式（４）に代入することにより，
ｔ＞８（ｎｍ）
を得る。即ち，第１強磁性層８ａ及び第２強磁性層８ｃの厚さｔを８ｎｍより大きくすることによって，１０００時間あたりのエラーが発生するビットの数を１未満にすることができる。第１強磁性層８ａ及び第２強磁性層８ｃとの磁化が面内方向に向くためには，第１強磁性層８ａ及び第２強磁性層８ｃとの厚さは，これらの直径ｗよりも充分に小さいことが望ましい。
【００６０】
（変形例４）
本実施の形態において，第１強磁性層８ａ及び第２強磁性層８ｃの材料が同一であり，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状が同一であり，該平面形状が異方性を有し，且つ，第１強磁性層８ａ及び第２強磁性層８ｃそれぞれの厚さｔ１，ｔ２が異なることが好適である。これにより，充分に大きなエネルギーバリアを得て熱揺らぎに対するデータ破壊を抑制しつつ，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力を小さく保つことが可能である。このような効果が得られる理由は，下記の通りである。
【００６１】
本実施の形態では，上述の通り，非磁性導電層８ｂに流される電流による磁場Ｈｉによって第１強磁性層８ａ及び第２強磁性層８ｃの磁化が反転され，第１強磁性層８ａ及び第２強磁性層８ｃの磁化の反転に，外部磁界Ｈｅｘｔは使用されない。したがって，書き込み動作のときの外部磁界Ｈｅｘｔは０である。更に，上述の条件から，
ＨｋＩ１＝ＨｋＩ２（＝ＨｋＩ）
Ｍ１＝Ｍ２（＝Ｍ），
ｔ１≠ｔ２，
が成立する。ここで，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状が同一であっても，その厚さが異なるため，
ＨｋＳ１≠ＨｋＳ２
であることに留意されるべきである。
【００６２】
式（２）と，上述の条件から，第１強磁性層８ａ及び第２強磁性層８ｃの実効的な異方性磁場Ｈｋ（即ち，第１強磁性層８ａ及び第２強磁性層８ｃの磁化を反転させるのに必要な磁場Ｈｉの最小値）は，下記式：
Ｈｋ＝ＨＫＩ＋（ＨｋＳ１−ＨｋＳ２）・（ｔ１−ｔ２）／（ｔ１＋ｔ２），
…（５）
で表される。更に，エネルギーバリアΔＥは，下記式：
ΔＥ＝（１／２）ＨｋＭＳ（ｔ１＋ｔ２）， …（６）
により表される。
【００６３】
式（５），（６）は，第１強磁性層８ａ及び第２強磁性層８ｃの膜厚の最適化により，第１強磁性層８ａ及び第２強磁性層８ｃの実効的な異方性磁場Ｈｋを小さくし，エネルギーバリアΔＥを大きくする設計が可能であることを意味している。即ち，エネルギーバリアΔＥの増大は，第１強磁性層８ａ及び第２強磁性層８ｃの膜厚の和ｔ１＋ｔ２を大きくすることによって達成可能である。異方性磁場Ｈｋの減少は，第１強磁性層８ａ及び第２強磁性層８ｃの膜厚の差ｔ１−ｔ２を小さくすることによって達成可能である。和ｔ１＋ｔ２の増大と差ｔ１−ｔ２の減少とは，同時に達成可能である。したがって，第１強磁性層８ａ及び第２強磁性層８ｃの膜厚の最適設計により，第１強磁性層８ａ及び第２強磁性層８ｃの実効的な異方性磁場Ｈｋを小さくし，エネルギーバリアΔＥを大きくすることは，現実に可能である。
【００６４】
ゆえに，第１強磁性層８ａ及び第２強磁性層８ｃの材料を同一にし，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状を同一にし，該平面形状が異方性を有し，且つ，第１強磁性層８ａ及び第２強磁性層８ｃそれぞれの厚さｔ１，ｔ２が異なることにより，充分に大きなエネルギーバリアを得て熱揺らぎに対するデータ破壊を抑制しつつ，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力を小さく保つ設計が可能になる。
【００６５】
（実施の第２形態）
図６は，本発明によるＭＲＡＭの実施の第２形態を示す。実施の第２形態では，ＭＴＪ素子１０と層間絶縁層９とが局所配線層１８によって被覆されている。
局所配線層１８は，キャップ層８ｄの上面でＭＴＪ素子１０に接合されている。
配線層１１及び配線層１２は，局所配線層１８の上に形成されている。即ち，局所配線層１８は，配線層１１及び配線層１２とキャップ層８ｄの上面との間に介設されている。
【００６６】
図７に示されているように，局所配線層１８は，ＭＴＪ素子１０の上面の全面を被覆する。局所配線層１８は，自由強磁性積層体８を構成する層（即ち，第１強磁性層８ａ，非磁性導電層８ｂ，第２強磁性層８ｃ，キャップ層８ｄ）のシート抵抗よりも充分に大きなシート抵抗を有している。
【００６７】
実施の第２形態では，ＭＴＪ素子１０へのデータの書き込みは，配線層１１と配線層１２との間に電圧が加えられることによって行われる。配線層１１と配線層１２との間に電圧が加えられたとき，図６に示されているように，書き込み電流の主たる成分は，矢印１３’に示されている経路で流れる。即ち，配線層１１に配線層１２よりも高い電位が与えられると，書き込み電流は，配線層１１の端の近傍において，配線層１１から局所配線層１８に流れ込む。更に，局所配線層１８は，自由強磁性積層体８を構成する層よりも充分に大きなシート抵抗を有しているため，書き込み電流の主たる成分は，局所配線層１８から，自由強磁性積層体８のキャップ層８ｄの表面８ｅに流れ込む。既述のように，非磁性導電層８ｂのシート抵抗は第１強磁性層８ａ，第２強磁性層８ｃ，及びキャップ層８ｄのシート抵抗よりも充分に小さいため，書き込み電流の主たる部分は，キャップ層８ｄ及び第２強磁性層８ｃを通過して非磁性導電層８ｂに流れ込む。書き込み電流の主たる部分は，非磁性導電層８ｂの表面に平行な方向に流れた後，再び第２強磁性層８ｃ及びキャップ層８ｄをそれらの表面に垂直な成分を持って通過して配線層１２に流れ込む。書き込み電流は，基板１の表面から垂直な方向から見て概ねｘ軸方向である。非磁性導電層８ｂに流れる電流が発生する磁界により，第１強磁性層８ａ及び第２強磁性層８ｃの磁化が所望の方向に反転される。
【００６８】
実施の第２形態のＭＲＡＭは，実施の第１形態と同様に，第１強磁性層８ａ及び第２強磁性層８ｃに近接する非磁性導電層８ｂに流れる電流が発生する磁界によって第１強磁性層８ａ及び第２強磁性層８ｃの磁化が反転される。したがって，少ない電流でＭＴＪ素子１０へのデータの書き込みを行うことが可能である。
更に，本実施の形態のＭＲＡＭは，非磁性導電層８ｂを薄く，且つ，配線層１１，１２を厚く設計することが可能であるため，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化の安定性を向上しつつ，書き込み電流が流れる経路の抵抗を抑制することが可能である。
【００６９】
実施の第２形態のＭＲＡＭの構造は，更に，配線層１１及び配線層１２の形成工程においてＭＴＪ素子１０に与えられるダメージを減少することが可能である点で好適である。実施の第１形態では，配線層１１及び配線層１２を形成するためには，キャップ層８ｄの上に導電層を形成した後，該導電層をプラズマエッチングする必要がある。このプラズマエッチングのときに，キャップ層８ｄが直接にプラズマに曝される。キャップ層８ｄの厚さには一定の制限があるため，ＭＪＴ素子１０の第１強磁性層８ａ及び第２強磁性層８ｃにある程度のダメージが与えられることは避けられない。実施の第２形態のＭＲＡＭの構造は，配線層１１及び配線層１２のエッチングのときに，ＭＴＪ素子１０が局所配線層１８によって被覆されるため，ＭＴＪ素子１０に与えられるダメージを有効に減少することができる。
【００７０】
実施の第２形態のＭＲＡＭについても，実施の第１形態で説明された変形例が適用されることは有効である。第１に，書き込み電流が流される方向が，基板１の表面から垂直な方向から見て第１強磁性層８ａ及び第２強磁性層８ｃの容易軸の方向に対して斜めであることは，書き込み電流の低減できる点で好適である。
更に，第１強磁性層８ａ及び第２強磁性層８ｃを，上記式（１）が成立するように形成することは，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力の増大を伴わずに，熱的外乱による第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向の反転を抑制することができる点で好適である。更に，第１強磁性層８ａ及び第２強磁性層８ｃの材料が同一であり，第１強磁性層８ａ及び第２強磁性層８ｃを，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状が同一であり，該平面形状が異方性を有し，且つ，第１強磁性層８ａ及び第２強磁性層８ｃそれぞれの厚さｔ１，ｔ２が異なるように形成することは，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力の増大を伴わずに，熱的外乱による第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向の反転を抑制することができる点で好適である。
【００７１】
（実施の第３形態）
図８は，本発明によるＭＲＡＭの実施の第３形態を示す。実施の第３形態では，配線層１１と配線層１２とが，同一の導電材料で形成され，更に，該導電材料の酸化物で形成された酸化領域１９によって分離されている。図９に示されているように，配線層１１はキャップ層８ｄの上面の一部においてＭＴＪ素子１０に接合され，配線層１２は，キャップ層８ｄの上面の他の一部においてＭＴＪ素子１０に接合される。配線層１１，配線層１２及び酸化領域１９の端は，ＭＴＪ素子１０の上面から見てＭＴＪ素子１０の外側にある。
【００７２】
図１０，図１１は，実施の第３形態のＭＲＡＭの製造工程を示す図である。まず，図１０に示されているように，基板１を被覆する層間絶縁膜２の上面に，層間絶縁膜９とＭＴＪ素子１０とが形成される。層間絶縁膜９とＭＴＪ素子１０とを形成する工程は，当業者が容易に想定できるため，その詳細は説明されない。
続いて，図１１に示されているように，層間絶縁膜９とＭＴＪ素子１０との上面に導電層２０が形成される。導電層２０は，ＭＴＪ素子１０の上面の全面を被覆するように形成され，導電層２０の端は，ＭＴＪ素子１０の上面の外にある。続いて，導電層２０のうち，ＭＴＪ素子１０の上面の上にある部分の一部が選択的に酸化される。導電層２０の選択酸化は，酸化領域１９になる部分以外の部分を被覆するハードマスクを導電層２０の上に形成したのち，酸素プラズマによって処理することによって行われる。導電層２０の選択酸化により，図８に示されているＭＲＡＭの構造の形成が完了する。
【００７３】
このような構成を有する実施の第３形態のＭＲＡＭは，実施の第１形態と同様の作用効果を相する。即ち，実施の第３形態では，第１強磁性層８ａ及び第２強磁性層８ｃに近接する非磁性導電層８ｂに流れる電流が発生する磁界によって第１強磁性層８ａ及び第２強磁性層８ｃの磁化が反転される。したがって，実施の第３形態のＭＲＡＭは，少ない電流でＭＴＪ素子１０へのデータの書き込みを行うことが可能である。更に，実施の第３形態のＭＲＡＭは，非磁性導電層８ｂを薄く，且つ，配線層１１，１２を厚く設計することが可能であるため，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化の安定性を向上しつつ，書き込み電流が流れる経路の抵抗を抑制することが可能である。
【００７４】
更に，実施の第３形態のＭＲＡＭは，更に，配線層１１及び配線層１２の形成工程においてＭＴＪ素子１０に与えられるダメージを減少することが可能である点で好適である。実施の第１形態では，配線層１１及び配線層１２をプラズマエッチングを用いて形成するときに，ＭＴＪ素子１０のキャップ層８ｄをプラズマにさらす必要がある。一方，実施の第３形態では，配線層１１，配線層１２及び酸化領域１９の端は，ＭＴＪ素子１０の上面から見てＭＴＪ素子１０の外側に形成されているため，配線層１１及び配線層１２をプラズマエッチングによって形成するときに，ＭＴＪ素子１０のキャップ層８ｄは，プラズマにさらされない。
したがって，実施の第３形態のＭＲＡＭは，ＭＴＪ素子１０に与えられるダメージを有効に減少することができる。
【００７５】
実施の第３形態のＭＲＡＭについても，実施の第１形態で説明された変形例が適用されることは有効である。第１に，書き込み電流が流される方向が，基板１の表面から垂直な方向から見て第１強磁性層８ａ及び第２強磁性層８ｃの容易軸の方向に対して斜めであることは，書き込み電流を低減できる点で好適である。
更に，第１強磁性層８ａ及び第２強磁性層８ｃを，上記式（１）が成立するように形成することは，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力の増大を伴わずに，熱的外乱による第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向の反転を抑制することができる点で好適である。更に，第１強磁性層８ａ及び第２強磁性層８ｃの材料が同一であり，第１強磁性層８ａ及び第２強磁性層８ｃを，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状が同一であり，該平面形状が異方性を有し，且つ，第１強磁性層８ａ及び第２強磁性層８ｃそれぞれの厚さｔ１，ｔ２が異なるように形成することは，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力の増大を伴わずに，熱的外乱による第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向の反転を抑制することができる点で好適である。
【００７６】
（実施の第４形態）
図１２は，本発明によるＭＲＡＭの実施の第４形態を示す。実施の第４形態では，ＭＴＪ素子１０への書き込み電流の供給は，自由強磁性積層体８の側面に接合された書き込み電極２１，２２によって行われる。書き込み電極２１，２２は，トンネルバリア層７及び層間絶縁膜９により，メタルリード３，シード層４，反強磁性層５，及び固定強磁性層６から電気的に絶縁される。書き込み電極２１，２２の膜厚は，自由強磁性積層体８の非磁性導電層８ｂよりも厚い。
【００７７】
実施の第４形態では，ＭＴＪ素子１０からのデータの読み出しは，以下の過程によって行われる。書き込み電極２１と書き込み電極２２とのうちの一方に電圧が供給され，他方がハイインピーダンス状態にされる。メタルリード３は接地されているため，ＭＴＪ素子１０には，トンネル障壁層７を介して読み出し電流が流れる。読み出し電流の大きさは，ＭＴＪ素子１０の抵抗，即ち，ＭＴＪ素子１０に記憶されているデータに対応している。読み出し電流の大きさから，ＭＴＪ素子１０に記憶されているデータが判別される。
【００７８】
一方，ＭＴＪ素子１０へのデータの書き込みは，書き込み電極２１と書き込み電極２２との間に電圧を加えることによって行われる。書き込み電極２１の電位が書き込み電極２２の電位よりも高い場合には，図１２に示されているように，書き込み電極２１から書き込み電極２２に向かって書き込み電流が流れる。非磁性導電層８ｂのシート抵抗が第１強磁性層８ａ，第２強磁性層８ｃ，及びキャップ層８ｄのシート抵抗よりも充分に小さいため，書き込み電流の主たる部分は，図１２の矢印１３”によって示されているように，非磁性導電層８ｂを流れる。
【００７９】
非磁性導電層８ｂに電流が流れると，その上下にある第１強磁性層８ａ及び第２強磁性層８ｃには，該電流によって発生される磁場が印加される。この磁場によって第１強磁性層８ａ，及び第２強磁性層８ｃの磁化が反転される。
【００８０】
図１２の構造は，少ない電流でＭＴＪ素子１０へのデータの書き込みを実行することを可能にする。第１強磁性層８ａ，及び第２強磁性層８ｃは非磁性導電層８ｂに接しており，第１強磁性層８ａ，及び第２強磁性層８ｃと，それらの磁化を反転させる電流の距離とは極めて近い。このため，少ない電流で大きな磁場が第１強磁性層８ａ，及び第２強磁性層８ｃに印加される。したがって，少ない電流で第１強磁性層８ａ，及び第２強磁性層８ｃの磁化を反転する，即ち，ＭＴＪ素子１０へのデータの書き込みを実行することが可能である。
【００８１】
更に図１２の構造は，第１強磁性層８ａ，及び第２強磁性層８ｃの磁化の安定性を向上しつつ，書き込み電流が流れる経路の抵抗を抑制することを可能にする。図１２の構造は，非磁性導電層８ｂ，書き込み電極２１，及び書き込み電極２２の膜厚を，互いに独立に設計することが可能である。そこで，非磁性導電層８ｂは，第１強磁性層８ａと第２強磁性層８ｃとの距離を小さくするために，薄く形成され，書き込み電極２１及び書き込み電極２２は，非磁性導電層８ｂよりも厚く形成される。非磁性導電層８ｂが薄く形成されることにより，第１強磁性層８ａと第２強磁性層８ｃとの間の静磁的結合が強化され，書き込み動作が行われていないときの第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向が外乱によって反転されることが防止される。非磁性導電層８ｂが薄いことは，非磁性導電層８ｂの電流密度を増大し，同一の電流で大きな磁場を発生可能にする点でも好適である。一方，更に，書き込み電極２１及び書き込み電極２２を厚くすることにより，書き込み電極２１及び書き込み電極２２の抵抗を小さくすることができ，したがって，書き込み電流が流れる経路の抵抗を減少することができる。
【００８２】
実施の第４形態のＭＲＡＭについても，実施の第１形態で説明された変形例が適用されることは有効である。第１に，書き込み電流が流される方向が，基板１の表面から垂直な方向から見て第１強磁性層８ａ及び第２強磁性層８ｃの容易軸の方向に対して斜めであることは，書き込み電流の低減できる点で好適である。
更に，第１強磁性層８ａ及び第２強磁性層８ｃを，上記式（１）が成立するように形成することは，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力の増大を伴わずに，熱的外乱による第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向の反転を抑制することができる点で好適である。更に，第１強磁性層８ａ及び第２強磁性層８ｃの材料が同一であり，第１強磁性層８ａ及び第２強磁性層８ｃを，第１強磁性層８ａ及び第２強磁性層８ｃの平面形状が同一であり，該平面形状が異方性を有し，且つ，第１強磁性層８ａ及び第２強磁性層８ｃそれぞれの厚さｔ１，ｔ２が異なるように形成することは，第１強磁性層８ａ及び第２強磁性層８ｃの保磁力の増大を伴わずに，熱的外乱による第１強磁性層８ａ及び第２強磁性層８ｃの磁化の方向の反転を抑制することができる点で好適である。
【００８３】
【発明の効果】
本発明により，非書き込み動作時の自由強磁性層の磁化の向きを一層に安定化しつつ，書き込み電流が流れる経路の抵抗を小さくすることを可能にするＭＲＡＭが提供される。
また，本発明により，一層に小さい書き込み電流で書き込みが可能なＭＲＡＭが提供される。
【図面の簡単な説明】
【図１】図１は，本発明によるＭＲＡＭの実施の第１形態を示す断面図である。
【図２】図２は，本発明によるＭＲＡＭの実施の第１形態を示す上面図である。
【図３】図３は，本発明によるＭＲＡＭの実施の第１形態の変形例１を示す回路図である。
【図４】図４は，本発明によるＭＲＡＭの実施の第１形態の変形例２を示す上面図である。
【図５】図５は，実施の第１形態の変形例２において，第１強磁性層８ａに印加される磁界の方向を示す図である。
【図６】図６は，本発明によるＭＲＡＭの実施の第２形態を示す断面図である。
【図７】図７は，本発明によるＭＲＡＭの実施の第２形態を示す上面図である。
【図８】図８は，本発明によるＭＲＡＭの実施の第３形態を示す断面図である。
【図９】図９は，本発明によるＭＲＡＭの実施の第３形態を示す上面図である。
【図１０】図１０は，実施の第３形態のＭＲＡＭの製造方法を示す断面図である。
【図１１】図１１は，実施の第３形態のＭＲＡＭの製造方法を示す断面図である。
【図１２】図１２は，本発明によるＭＲＡＭの実施の第４形態を示す断面図である。
【図１３】図１３は，従来のＭＲＡＭを示す断面図である。
【図１４】図１４は，従来のＭＲＡＭを示す断面図である。
【符号の説明】
１：基板
２：層間絶縁層
３：メタルリード
４：シード層
５：反強磁性層
６：固定強磁性層
７：トンネル障壁層
８：自由強磁性積層体
８ａ：第１強磁性層
８ｂ：非磁性導電層
８ｃ：第２強磁性層
８ｄ：キャップ層
９：層間絶縁層
１０：ＭＴＪ素子
１１，１２：配線層
１３：矢印
１４：第１ビット線
１５：第２ビット線
１６：ＭＯＳトランジスタ
１７：ワード線
１８：局所配線層
１９：酸化領域
２０：導電層
２１，２２：書き込み電極
Claims (16)
- 基板と，
前記基板の上方に形成されたＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）素子と，
前記基板の上方に形成された第１配線と，
前記基板の上方に形成された第２配線
とを備え，
前記ＭＴＪ素子は，
固定された固定磁化を有する固定強磁性層と，
自由強磁性積層体と，
前記固定強磁性層と前記自由強磁性積層体との間に介設されたトンネル障壁層とを含み，
前記自由強磁性積層体は，
前記トンネル障壁層に接合して設けられ，反転可能な第１磁化を有する第１強磁性層と，
反転可能であり，前記第１磁化と反対方向を向く第２磁化を有する第２強磁性層と，
前記第１強磁性層と前記第２強磁性層との間に挟まれ，前記第１強磁性層及び前記第２強磁性層よりもシート抵抗が低い非磁性導電層
とを備え，
前記第１配線と前記第２配線とのうちの一方は，前記第１磁化及び前記第２磁化を反転させる書き込み電流を前記自由強磁性積層体に供給し，
前記第１配線と前記第２配線とのうちの他方は，前記供給された前記書き込み電流を，前記自由強磁性積層体から受け取り，
前記非磁性導電層の膜厚と，前記第１配線と前記第２配線とのうちの少なくとも一方の膜厚とが異なる
磁気ランダムアクセスメモリ。 - 請求項１に記載の磁気ランダムアクセスメモリにおいて，
前記第１配線と前記第２配線との両方の膜厚が，前記非磁性導電層の膜厚よりも厚い
磁気ランダムアクセスメモリ。 - 請求項１に記載の磁気ランダムアクセスメモリにおいて，
前記第１配線は，前記自由強磁性積層体の第１側面から前記書き込み電流を前記自由強磁性積層体に供給し，
前記第２配線は，前記自由強磁性積層体の第２側面から前記書き込み電流を受け取る，
磁気ランダムアクセスメモリ。 - 基板と，
前記基板の上方に形成されたＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）素子と，
前記基板の上方に形成された第１配線と，
前記基板の上方に形成された第２配線
とを備え，
前記ＭＴＪ素子は，
固定された固定磁化を有する固定強磁性層と，
自由強磁性積層体と，
前記固定強磁性層と前記自由強磁性積層体との間に介設されたトンネル障壁層とを含み，
前記自由強磁性積層体は，
前記トンネル障壁層に接合して設けられ，反転可能な第１磁化を有する第１強磁性層と，
反転可能であり，前記第１磁化と反対方向を向く第２磁化を有する第２強磁性層と，
前記第１強磁性層と前記第２強磁性層との間に挟まれ，前記第１強磁性層及び前記第２強磁性層よりもシート抵抗が低い非磁性導電層
とを備え，
前記第１配線は，前記自由強磁性積層体の，前記トンネル障壁層と反対側にある電流供給面を介して前記書き込み電流を前記非磁性導電層に供給し，
前記書き込み電流は，前記電流供給面を介して前記非磁性導電層から前記第２配線に流れ込む
磁気ランダムアクセスメモリ。 - 請求項４に記載の磁気ランダムアクセスメモリにおいて，
更に，前記自由強磁性積層体の上面の全体を被覆する局所配線層を備え，
前記第１配線及び前記第２配線は，前記局所配線層の上に形成され，
前記局所配線層のシート抵抗は，前記非磁性導電層，前記第１強磁性層，及び前記第２強磁性層のシート抵抗よりも高い
磁気ランダムアクセスメモリ。 - 請求項１又は請求項４に記載の磁気ランダムアクセスメモリにおいて，
更に，前記第１配線と前記第２配線との間に介設された酸化領域を備え，
前記第１配線と前記第２配線と前記酸化領域とは，前記自由強磁性積層体の上面に直接に接合され，
前記第１配線及び第２配線は，同一の導電材料で形成され，
前記酸化領域は，前記導電材料の酸化物で形成され，
前記第１配線，前記第２配線，及び前記酸化領域とで形成される構造体は，前記自由強磁性積層体の上面の全体を被覆する
磁気ランダムアクセスメモリ。 - 請求項１乃至請求項６のいずれか一に記載の磁気ランダムアクセスメモリにおいて，
前記書き込み電流が流れる方向は，前記自由強磁性積層体の上面に垂直な垂直方向からみたとき，前記第１強磁性層の前記第１磁化，及び前記第２強磁性層の前記第２磁化の方向に対して斜めである
磁気ランダムアクセスメモリ。 - 請求項７に記載の磁気ランダムアクセスメモリにおいて，
前記書き込み電流が流れる方向は，前記垂直方向からみたとき，前記第１強磁性層及び前記第２強磁性層の保磁力を最も小さくする磁界の方向と実質的に垂直である
磁気ランダムアクセスメモリ。 - 請求項１乃至請求項６のいずれか一に記載の磁気ランダムアクセスメモリにおいて，
前記第１強磁性層及び前記第２強磁性層の磁化の大きさをそれぞれＭ１，Ｍ２とし，前記第１強磁性層及び前記第２強磁性層の体積をそれぞれＶ１，Ｖ２としたとき，前記第１強磁性層と前記第２強磁性層とが，下記式：
Ｍ１・Ｖ１＝Ｍ２・Ｖ２，
を成立させるように形成されている
磁気ランダムアクセスメモリ。 - 請求項９に記載の磁気ランダムアクセスメモリにおいて，前記第１強磁性層及び前記第２強磁性層の平面形状は，実質的に同一であり，
前記Ｍ１と前記Ｍ２とは実質的に等しく，
前記第１強磁性層及び前記第２強磁性層の厚さは，実質的に同一である
磁気ランダムアクセスメモリ。 - 請求項１乃至請求項６のいずれか一に記載の磁気ランダムアクセスメモリにおいて，
前記第１強磁性層及び前記第２強磁性層は，同一の材料で形成され，
前記第１強磁性層及び前記第２強磁性層の平面形状は，同一であり，
前記第１強磁性層及び前記第２強磁性層の前記平面形状は，異方性を有し，
前記第１強磁性層及び前記第２強磁性層は，その厚さが異なる
磁気ランダムアクセスメモリ。 - 複数のメモリセルを備え，
前記メモリセルのそれぞれは，
ＭＴＪ素子と，
ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と，
第１配線と，
第２配線
とを含み，
前記ＭＴＪ素子は，
固定された固定磁化を有する固定強磁性層と，
自由強磁性積層体と，
前記固定強磁性層と前記自由強磁性積層体との間に介設されたトンネル障壁層とを含み，
前記自由強磁性積層体は，
前記トンネル障壁層に接合して設けられ，反転可能な第１磁化を有する第１強磁性層と，
反転可能であり，前記第１磁化と反対方向を向く第２磁化を有する第２強磁性層と，
前記第１強磁性層と前記第２強磁性層との間に挟まれ，前記第１強磁性層及び前記第２強磁性層よりもシート抵抗が低い非磁性導電層
とを備え，
前記第１配線と前記第２配線とは，前記自由強磁性層積層体に接合され，
前記ＭＩＳＦＥＴは，前記第２配線を介して前記自由強磁性層積層体に接続され，
前記第１配線と前記第２配線のうちの一方は，前記第１磁化及び前記第２磁化を反転させる書き込み電流を前記自由強磁性積層体に供給し，
前記第１配線と前記第２配線のうちの他方は，前記自由強磁性積層体から前記書き込み電流を受け取り，
前記非磁性導電層の膜厚は，相対的に薄く，
前記第１配線と前記第２配線とのうちの少なくとも一方の膜厚は，相対的に厚い
磁気ランダムアクセスメモリ。 - 請求項１２に記載の磁気ランダムアクセスメモリにおいて，
前記書き込み電流が流れる方向は，前記自由強磁性積層体の上面に垂直な垂直方向からみたとき，前記第１強磁性層の前記第１磁化，及び前記第２強磁性層の前記第２磁化の方向に対して斜めである
磁気ランダムアクセスメモリ。 - 請求項１３に記載の磁気ランダムアクセスメモリにおいて，
前記書き込み電流が流れる方向は，前記垂直方向からみたとき，前記第１強磁性層及び前記第２強磁性層の保磁力を最も小さくする磁界の方向と実質的に垂直である
磁気ランダムアクセスメモリ。 - 固定された固定磁化を有する固定強磁性層と，
自由強磁性積層体と，
前記固定強磁性層と前記自由強磁性積層体との間に介設されたトンネル障壁層と，
電流供給手段
とを備え，
前記自由強磁性積層体は，
前記トンネル障壁層に接合して設けられ，反転可能な第１磁化を有する第１強磁性層と，
反転可能であり，前記第１磁化と反対方向を向く第２磁化を有する第２強磁性層と，
前記第１強磁性層と前記第２強磁性層との間に挟まれた非磁性導電層
とを含み，
前記電流供給手段は，前記第１磁化と前記第２磁化とを反転させる電流を前記自由強磁性積層体に供給し，
前記電流は，前記第２強磁性層を通過して前記非磁性導電層を流れ込み，前記非磁性導電層の中を，その表面に平行な方向成分を有する方向に流れ，前記非磁性導電層から前記第２強磁性層を通過して前記自由強磁性積層体の外部に流れ出る
磁気ランダムアクセスメモリ。 - ＭＴＪ素子を形成する工程と，
前記ＭＴＪ素子の上面に導電層を形成する工程と，
前記導電層のうち前記ＭＴＪ素子の上方にある部分の一部を選択的に酸化して，酸化されていない第１配線と，酸化されていない第２配線と，前記第１配線と前記第２配線との間に介設され，酸化された酸化領域を形成する工程
とを備え，
前記ＭＴＪ素子は，
固定された固定磁化を有する固定強磁性層と，
自由強磁性積層体と，
前記固定強磁性層と前記自由強磁性積層体との間に介設されたトンネル障壁層とを含み，
前記自由強磁性積層体は，
前記トンネル障壁層に接合して設けられ，反転可能な第１磁化を有する第１強磁性層と，
反転可能であり，前記第１磁化と反対方向を向く第２磁化を有する第２強磁性層と，
前記第１強磁性層と前記第２強磁性層との間に挟まれ，前記第１強磁性層及び前記第２強磁性層よりもシート抵抗が低い非磁性導電層
とを備え，
前記第１配線と前記第２配線とのうちの少なくとも一方の膜厚は，前記非磁性導電層の膜厚よりも厚い
磁気ランダムアクセスメモリの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002317527A JP4400037B2 (ja) | 2002-10-31 | 2002-10-31 | 磁気ランダムアクセスメモリ，及びその製造方法 |
| US10/496,827 US7068536B2 (en) | 2002-10-31 | 2003-10-23 | Magnetic random access memory, and production method therefor |
| PCT/JP2003/013522 WO2004040651A1 (ja) | 2002-10-31 | 2003-10-23 | 磁気ランダムアクセスメモリ、及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002317527A JP4400037B2 (ja) | 2002-10-31 | 2002-10-31 | 磁気ランダムアクセスメモリ，及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004153070A true JP2004153070A (ja) | 2004-05-27 |
| JP4400037B2 JP4400037B2 (ja) | 2010-01-20 |
Family
ID=32211724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002317527A Expired - Lifetime JP4400037B2 (ja) | 2002-10-31 | 2002-10-31 | 磁気ランダムアクセスメモリ，及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7068536B2 (ja) |
| JP (1) | JP4400037B2 (ja) |
| WO (1) | WO2004040651A1 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006059641A1 (ja) * | 2004-12-01 | 2006-06-08 | Tdk Corporation | 磁気メモリ |
| WO2008099626A1 (ja) * | 2007-02-13 | 2008-08-21 | Nec Corporation | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ |
| US7848137B2 (en) | 2006-03-24 | 2010-12-07 | Nec Corporation | MRAM and data read/write method for MRAM |
| JP2011508971A (ja) * | 2007-12-19 | 2011-03-17 | クゥアルコム・インコーポレイテッド | 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置 |
| US7929342B2 (en) | 2005-08-15 | 2011-04-19 | Nec Corporation | Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory |
| KR101219931B1 (ko) * | 2004-11-01 | 2013-01-08 | 소니 주식회사 | 기억 소자 및 메모리 |
| JP5146836B2 (ja) * | 2006-12-06 | 2013-02-20 | 日本電気株式会社 | 磁気ランダムアクセスメモリ及びその製造方法 |
| JP2013541219A (ja) * | 2010-10-26 | 2013-11-07 | サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク | 書込み可能な磁気エレメント |
| US8592928B2 (en) | 2010-09-21 | 2013-11-26 | Kabushiki Kaisha Toshiba | Magnetic random access memory and method of manufacturing the same |
| JP2019057597A (ja) * | 2017-09-20 | 2019-04-11 | 株式会社東芝 | 磁気メモリ |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100615089B1 (ko) * | 2004-07-14 | 2006-08-23 | 삼성전자주식회사 | 낮은 구동 전류를 갖는 자기 램 |
| US7369428B2 (en) * | 2003-09-29 | 2008-05-06 | Samsung Electronics Co., Ltd. | Methods of operating a magnetic random access memory device and related devices and structures |
| US7372722B2 (en) * | 2003-09-29 | 2008-05-13 | Samsung Electronics Co., Ltd. | Methods of operating magnetic random access memory devices including heat-generating structures |
| US7611911B2 (en) * | 2003-10-08 | 2009-11-03 | International Business Machines Corporation | Method and system for patterning of magnetic thin films using gaseous transformation to transform a magnetic portion to a non-magnetic portion |
| US7012832B1 (en) * | 2003-10-31 | 2006-03-14 | Western Digital (Fremont), Inc. | Magnetic memory cell with plural read transistors |
| US7230802B2 (en) * | 2003-11-12 | 2007-06-12 | Hitachi Global Storage Technologies Netherlands B.V. | Method and apparatus for providing magnetostriction control in a freelayer of a magnetic memory device |
| KR100601994B1 (ko) * | 2005-03-02 | 2006-07-18 | 삼성전자주식회사 | 외부 자기장 발생수단을 구비하는 메모리 장치와 그 동작및 제조 방법 |
| JP5076361B2 (ja) * | 2006-05-18 | 2012-11-21 | 株式会社日立製作所 | 半導体装置 |
| TWI307507B (en) * | 2006-10-20 | 2009-03-11 | Ind Tech Res Inst | Magnetic tunnel junction devices and magnetic random access memory |
| WO2008072421A1 (ja) * | 2006-12-12 | 2008-06-19 | Nec Corporation | 磁気抵抗効果素子及びｍｒａｍ |
| US8009466B2 (en) | 2007-02-21 | 2011-08-30 | Nec Corporation | Semiconductor storage device |
| US8310861B2 (en) | 2008-09-30 | 2012-11-13 | Micron Technology, Inc. | STT-MRAM cell structure incorporating piezoelectric stress material |
| US8495118B2 (en) | 2008-10-30 | 2013-07-23 | Seagate Technology Llc | Tunable random bit generator with magnetic tunnel junction |
| US8120126B2 (en) * | 2009-03-02 | 2012-02-21 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
| US8629518B2 (en) * | 2009-07-02 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sacrifice layer structure and method for magnetic tunnel junction (MTJ) etching process |
| TWI447726B (zh) * | 2010-04-02 | 2014-08-01 | Ind Tech Res Inst | 磁性隨機存取記憶體 |
| US8648401B2 (en) * | 2010-09-17 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Domain wall assisted spin torque transfer magnetresistive random access memory structure |
| JP5982795B2 (ja) * | 2011-11-30 | 2016-08-31 | ソニー株式会社 | 記憶素子、記憶装置 |
| KR102433703B1 (ko) * | 2015-11-30 | 2022-08-19 | 에스케이하이닉스 주식회사 | 전자 장치 |
| JP6656587B2 (ja) * | 2016-03-23 | 2020-03-04 | Toto株式会社 | 水周り機器 |
| US20190066746A1 (en) | 2017-08-28 | 2019-02-28 | Qualcomm Incorporated | VARYING ENERGY BARRIERS OF MAGNETIC TUNNEL JUNCTIONS (MTJs) IN DIFFERENT MAGNETO-RESISTIVE RANDOM ACCESS MEMORY (MRAM) ARRAYS IN A SEMICONDUCTOR DIE TO FACILITATE USE OF MRAM FOR DIFFERENT MEMORY APPLICATIONS |
| JP2020043134A (ja) * | 2018-09-06 | 2020-03-19 | キオクシア株式会社 | 磁気記憶装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2513085B2 (ja) | 1991-02-07 | 1996-07-03 | 日本電気株式会社 | 磁気抵抗効果ヘッドの製造方法 |
| JP3531399B2 (ja) | 1997-03-07 | 2004-05-31 | Ｔｄｋ株式会社 | 磁気抵抗効果素子 |
| US5966012A (en) | 1997-10-07 | 1999-10-12 | International Business Machines Corporation | Magnetic tunnel junction device with improved fixed and free ferromagnetic layers |
| US6252796B1 (en) | 1998-08-14 | 2001-06-26 | U.S. Philips Corporation | Device comprising a first and a second ferromagnetic layer separated by a non-magnetic spacer layer |
| JP2002141583A (ja) | 1998-11-30 | 2002-05-17 | Nec Corp | 磁気抵抗効果素子、再生ヘッド、および記録再生システム |
| JP3446720B2 (ja) | 1999-05-31 | 2003-09-16 | 日本電気株式会社 | 磁気抵抗効果素子、その製造方法、及びそれを用いた磁気記録装置 |
| DE10113853B4 (de) | 2000-03-23 | 2009-08-06 | Sharp K.K. | Magnetspeicherelement und Magnetspeicher |
| US6661622B1 (en) | 2000-07-17 | 2003-12-09 | International Business Machines Corporation | Method to achieve low and stable ferromagnetic coupling field |
| EP1187103A3 (en) * | 2000-08-04 | 2003-01-08 | Matsushita Electric Industrial Co., Ltd. | Magnetoresistance effect device, head, and memory element |
| JP3603062B2 (ja) | 2000-09-06 | 2004-12-15 | 松下電器産業株式会社 | 磁気抵抗効果素子とその製造方法、およびこれを用いた磁気デバイス |
| JP3890893B2 (ja) | 2000-12-28 | 2007-03-07 | 日本電気株式会社 | スピントンネル磁気抵抗効果膜及び素子及びそれを用いた磁気抵抗センサー、及び磁気装置及びその製造方法 |
| JP2003086866A (ja) | 2001-09-13 | 2003-03-20 | Anelva Corp | スピンバルブ型巨大磁気抵抗薄膜の製造方法 |
| JP4157707B2 (ja) | 2002-01-16 | 2008-10-01 | 株式会社東芝 | 磁気メモリ |
| JP4423658B2 (ja) | 2002-09-27 | 2010-03-03 | 日本電気株式会社 | 磁気抵抗素子及びその製造方法 |
| JP3906139B2 (ja) * | 2002-10-16 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US6944049B2 (en) * | 2002-10-30 | 2005-09-13 | Infineon Technologies Ag | Magnetic tunnel junction memory cell architecture |
-
2002
- 2002-10-31 JP JP2002317527A patent/JP4400037B2/ja not_active Expired - Lifetime
-
2003
- 2003-10-23 US US10/496,827 patent/US7068536B2/en not_active Expired - Lifetime
- 2003-10-23 WO PCT/JP2003/013522 patent/WO2004040651A1/ja active Application Filing
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101219931B1 (ko) * | 2004-11-01 | 2013-01-08 | 소니 주식회사 | 기억 소자 및 메모리 |
| WO2006059641A1 (ja) * | 2004-12-01 | 2006-06-08 | Tdk Corporation | 磁気メモリ |
| US7929342B2 (en) | 2005-08-15 | 2011-04-19 | Nec Corporation | Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory |
| US7848137B2 (en) | 2006-03-24 | 2010-12-07 | Nec Corporation | MRAM and data read/write method for MRAM |
| JP5146836B2 (ja) * | 2006-12-06 | 2013-02-20 | 日本電気株式会社 | 磁気ランダムアクセスメモリ及びその製造方法 |
| WO2008099626A1 (ja) * | 2007-02-13 | 2008-08-21 | Nec Corporation | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ |
| US8023315B2 (en) | 2007-02-13 | 2011-09-20 | Nec Corporation | Magnetoresistive effect element and magnetic random access memory |
| JP5224127B2 (ja) * | 2007-02-13 | 2013-07-03 | 日本電気株式会社 | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ |
| JP2011508971A (ja) * | 2007-12-19 | 2011-03-17 | クゥアルコム・インコーポレイテッド | 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置 |
| US8592928B2 (en) | 2010-09-21 | 2013-11-26 | Kabushiki Kaisha Toshiba | Magnetic random access memory and method of manufacturing the same |
| JP2013541219A (ja) * | 2010-10-26 | 2013-11-07 | サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク | 書込み可能な磁気エレメント |
| JP2019057597A (ja) * | 2017-09-20 | 2019-04-11 | 株式会社東芝 | 磁気メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050002229A1 (en) | 2005-01-06 |
| US7068536B2 (en) | 2006-06-27 |
| JP4400037B2 (ja) | 2010-01-20 |
| WO2004040651A1 (ja) | 2004-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4400037B2 (ja) | 磁気ランダムアクセスメモリ，及びその製造方法 | |
| JP5460606B2 (ja) | 分離ｃｐｐアシスト書込を行うスピン注入ｍｒａｍデバイス | |
| JP5623507B2 (ja) | スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体 | |
| US8362581B2 (en) | Magnetic memory element and magnetic memory device | |
| JP2009252878A (ja) | 磁気記憶装置 | |
| KR20080070597A (ko) | 자기 저항 소자 및 자기 메모리 | |
| JPWO2004006335A1 (ja) | 磁気ランダムアクセスメモリ | |
| JP2008171882A (ja) | 記憶素子及びメモリ | |
| US6909130B2 (en) | Magnetic random access memory device having high-heat disturbance resistance and high write efficiency | |
| US8427866B2 (en) | Magnetic storage element and magnetic storage device | |
| JP4596230B2 (ja) | 磁気メモリデバイスおよびその製造方法 | |
| JP4729836B2 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
| JP4868431B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
| JP5445029B2 (ja) | 磁気抵抗素子、及び磁壁ランダムアクセスメモリ | |
| JP4492052B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
| US7486548B2 (en) | Magnetic memory device | |
| US20110291209A1 (en) | Magnetic memory device | |
| JP4720067B2 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
| JP2008218736A (ja) | 磁気記憶装置 | |
| JP2009146995A (ja) | 磁気記憶装置 | |
| JP5441024B2 (ja) | 磁気記憶装置 | |
| JP4957054B2 (ja) | 磁気記憶装置 | |
| JP4544396B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
| JP2005109266A (ja) | 磁気メモリデバイスおよび磁気メモリデバイスの製造方法 | |
| JP2007123512A (ja) | 磁気記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090716 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4400037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091019 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |