JP5224127B2 - 磁気抵抗効果素子、および磁気ランダムアクセスメモリ - Google Patents

磁気抵抗効果素子、および磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP5224127B2
JP5224127B2 JP2008558018A JP2008558018A JP5224127B2 JP 5224127 B2 JP5224127 B2 JP 5224127B2 JP 2008558018 A JP2008558018 A JP 2008558018A JP 2008558018 A JP2008558018 A JP 2008558018A JP 5224127 B2 JP5224127 B2 JP 5224127B2
Authority
JP
Japan
Prior art keywords
layer
magnetization
magnetic
sense
storage layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008558018A
Other languages
English (en)
Other versions
JPWO2008099626A1 (ja
Inventor
俊輔 深見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008558018A priority Critical patent/JP5224127B2/ja
Publication of JPWO2008099626A1 publication Critical patent/JPWO2008099626A1/ja
Application granted granted Critical
Publication of JP5224127B2 publication Critical patent/JP5224127B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Description

本発明は、磁気抵抗効果素子、および磁気ランダムアクセスメモリに関する。この出願は、２００７年２月１３日に出願された日本特許出願２００７−３１７６９号を基礎とする。その日本特許出願の開示はこの参照により、ここに取り込まれる。
近年、磁気ランダムアクセスメモリ（ＭＲＡＭ；Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が提案され、実用化を目指した研究が盛んに行われている。磁気ランダムアクセスメモリは、磁性体を記憶素子として用いることから、不揮発性のランダムアクセスメモリとして動作し、また１０１５回以上の書き換え耐性が保障され、さらに数ナノ秒以下のタイムスケールでのスイッチングが可能である。このようなことから、磁気ランダムアクセスメモリは、特に数１００ＭＨｚ以上の高速不揮発性ランダムアクセスメモリとしての応用が期待されている。
磁気ランダムアクセスメモリは、磁気抵抗効果素子から形成される。磁気抵抗効果素子は、磁化自由層と絶縁層と磁化固定層から形成され、また磁化固定層には一般的には反強磁性層が隣接する。磁化自由層と絶縁層と磁化固定層はこの順に積層し、ここで磁気トンネル接合（ＭＴＪ；Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）が形成される。磁化固定層は比較的ハードな強磁性体から構成され、また隣接して設けられる反強磁性層によりその磁化方向は実質的に一方向に固定される。磁化固定層は読み出しの際のリファレンスとして作用する。一方、磁化自由層は比較的ソフトな強磁性体から構成され、その磁化方向は磁化固定層の磁化と平行か反平行かのいずれかの状態をとるような磁気異方性が付与される。磁化自由層は情報の記憶部位としての役割を果たす。絶縁層は絶縁性の材料から構成される。そして、磁気ランダムアクセスメモリにおいては、磁化自由層の磁化が磁化固定層の磁化に対して平行か反平行かに応じて“０”、“１”の情報が記憶される。
磁気ランダムアクセスメモリにおける情報の読み出しには、磁気抵抗効果が利用される。すなわち、磁化自由層の磁化と磁化固定層の磁化の相対角の違いによって生ずるＭＴＪの抵抗値の違いを、ＭＴＪを貫通する電流を流して検出することにより、情報が読み出される。
一方で磁気ランダムアクセスメモリにおける情報の書き込み方法としては、様々な方法が提案されている。その方法は、磁界書き込み方式とスピン注入書き込み方式に大別される。
スピン注入書き込み方式とは、ＭＴＪを貫通する電流の方向を変えることにより、磁化自由層の磁化を磁化固定層の磁化とのスピントルクのやり取りで反転させる方法である。スピン注入書き込み方式においては、書き込みに要する電流はＭＴＪの面積に比例する。従って、ＭＴＪの面積が小さいほど、書き込みに要する電流値も小さい。つまり、スピン注入書き込み方式はスケーリング特性に優れ、大容量の磁気ランダムアクセスメモリを実現する手段として有望視されている。
しかし、スピン注入書き込み方式においては、書き込みの際に比較的大きな電流がＭＴＪを貫通することから書き換え耐性に劣ることが懸念される。また絶縁層の耐圧の問題も応用上の課題として挙げられる。また、スピン注入磁化反転は磁界による磁化反転に比べて比較的長い時間を要してしまい、高速動作には不利である。つまり、スピン注入書き込み方式を用いた高速、高信頼性のランダムアクセスメモリの実用化には、疑問視される問題が多い。
一方、磁界による磁化反転はナノ秒以下で起こり、また絶縁層を大きな電流が流れることはないため、信頼性も保障される。このようなことから、高速での動作が可能な磁気ランダムアクセスメモリには磁界書き込み方式を用いることが望ましい。
磁気ランダムアクセスメモリにおける磁界書き込み方式は、ＭＴＪの近傍に配置される書き込み配線に電流が流れたときに誘起される磁界を利用して行われることが一般的である。また現在研究・開発が行われている磁界書き込み方式の磁気ランダムアクセスメモリのほとんどは、直交する２つの書き込み配線の交点に磁気抵抗効果素子が配置され、二つの書き込み配線に電流が流れたときの磁化自由層にかかる合成磁界により書き込みが行われる（以下、これを２軸書き込み方式と呼ぶ。）。
このうち最も一般的な２軸書き込み方式はアステロイド方式である。これは２つの直交する書き込み配線に同時に電流が流れ、その合成磁界により磁化自由層の磁化反転を行う。この際、選択されるセルと同じ列、または同じ行にあるセルは、１つの書き込み配線によって誘起される磁界が印加された、いわゆる半選択状態となる。この半選択状態における磁化反転を回避するためには、限られたマージン内で記録を行わなければならない。つまり、アステロイド方式はセルの選択性に問題がある。
このセル選択性の問題を解決する２軸書き込み方式として、文献１（米国特許第６５４５９０６号明細書）では、トグル方式が提案されている。トグル方式では、直交する２つの書き込み配線にシーケンシャルに電流が流れ、磁化反転が起こる。トグル方式ではセルの選択性の問題がほぼ完全に解決されるが、一方で書き込み前に読み出しを行う必要があり、高速動作には不向きである。
一方、文献２（特開２００４−３４８９３４号公報）では１軸磁界書き込み方式が提案されている。これによれば、上記の選択性、および高速性は同時に解決される。この１軸磁界方式は、一つのセルは一つの書き込み配線を有し、上記書き込み配線はＭＯＳトランジスタのソース／ドレインに接続される。このＭＯＳトランジスタのゲートは第１の方向に沿って設けられるワード線に接続され、またこのＭＯＳトランジスタの他方のソース／ドレインは第２の方向に沿って設けられるビット線に接続される。このような構造により、セルの選択性と高速性が同時に解決される。このことから、１軸磁界方式は高速動作が可能な磁気ランダムアクセスメモリを実現する上で有望な方式であると言える。
しかしながら上述の磁界書き込み方式はいずれの場合も書き込みに数［ｍＡ］程度の電流を要してしまう。磁化自由層の書き込みに必要な磁界は、磁化自由層の熱安定性や外乱磁界耐性を考慮すると数十［Ｏｅ］に設計しなければならず、一方電流によって誘起される磁界は１［ｍＡ］あたり数［Ｏｅ］から十数［Ｏｅ］であるからである。この点で磁気ランダムアクセスメモリは他のランダムアクセスメモリ、例えばスタティックランダムアクセスメモリ（ＳＲＡＭ；Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と比べて競争力に劣る。磁気ランダムアクセスメモリを高速のランダムアクセスメモリとして実用化する場合には、書き込みに要する電流を１［ｍＡ］以下、より好適には０．５［ｍＡ］以下に低減することが望まれる。
一般的に、書き込み電流は磁化自由層の異方性磁界の大きさに比例する。従って、磁化自由層の異方性磁界を小さくすれば書き込み電流は低減される。しかし、磁化自由層は、電流が印加されていない状態において情報が安定して保持されなければならない。
記憶情報の熱的な安定性は、磁化自由層の磁化が反転する経路におけるエネルギーバリア（ΔＥ）の大きさが目安となる。記憶情報を安定して１０年間保持するためにはΔＥ／ｋＢＴ（ｋＢ：ボルツマン定数、Ｔ：絶対温度）は６０以上の値を持つことが望ましい。ここで、ΔＥは磁化自由層の異方性磁界と、磁化自由層の飽和磁化と、磁化自由層の体積に比例する。
従って、例えば書き込みに要する電流を低減するために磁化自由層の異方性磁界を小さく設定した場合、ΔＥは小さいため、熱安定性は低い。熱安定性の低下を防ぐために磁化自由層の飽和磁化や磁化自由層の膜厚を大きくすると、ΔＥは大きくなるが、実効的な異方性磁界（特に形状磁気異方性による異方性磁界）が飽和磁化や磁化自由層の膜厚に依存して増大する。このため、書き込みに要する電流が増加してしまう。
一方、磁化自由層の面積を大きくすれば、磁化自由層の体積は増え、熱安定性が増加する上、磁化自由層の異方性磁界も増加しないため、書き込みに必要な磁界は低減される。しかし、磁化自由層の面積が大きくなると、それに書き込むための書き込み配線の幅も大きくならざるをえず、この場合電流の磁界への変換効率が低下する。従って、書き込み電流は十分には低減されない。以上に述べたように、書き込み電流の低減と熱安定性の確保はトレードオフの関係にある。
本発明の目的は、磁界書き込み方式の磁気ランダムアクセスメモリにおいて、熱安定性を低減することなく、書き込み電流の低減を実現することにある。
本発明に係る磁気ランダムアクセスメモリは、アレイ状に配置された複数の磁気メモリセルを備えている。各磁気メモリセルは配線層と磁気抵抗効果素子を備えている。磁気抵抗効果素子は磁化自由層、絶縁層、磁化固定層、及び反強磁性層を備えている。
磁化固定層は強磁性体から構成され、隣接する反強磁性層によってその磁化方向は実質的に一方向に固定されている。
絶縁層は磁化固定層と磁化自由層の間に設けられる。絶縁層は絶縁性の材料により構成される。磁化固定層と絶縁層と磁化自由層によって磁気トンネル接合（ＭＴＪ）が形成される。
磁化自由層はセンス層、第１の結合層、及び第１の結合層に隣接して、センス層とは反対側に設けられるストレージ層を備えている。センス層、ストレージ層は強磁性体から構成される。好適にはセンス層はストレージ層よりもその体積は大きい。より好適にはセンス層とストレージ層の面積は異なり、面内における配置関係は、ストレージ層はセンス層内に収まるように設けられる。更により好適にはセンス層の磁気ボリューム（飽和磁化×体積）はストレージ層の磁気ボリュームよりも大きい。
センス層とストレージ層は第１の結合層を介して磁気的に結合している。その結合様式はフェロ結合的であることが望ましいが、フェリ結合的でも構わない。ストレージ層には、その磁化が磁化固定層の磁化と平行、または反平行をとりうるように磁気異方性が付与されている。なお、ストレージ層の形状は、アスペクト比が１以上５以下となることが望ましい。センス層は単層においてはその磁気異方性は極めて小さくなるように設計されている。好適にはセンス層の形状は、アスペクト比が０．５以上２．０以下となることが望ましい。
配線層は磁化自由層の近傍に設けられ、また導電性の材料から構成される。その両端はコンタクト配線、ＭＯＳトランジスタのソース／ドレインに接続される。このＭＯＳトランジスタの、配線層と接続される側とは反対側のソース／ドレインはビット線に接続される。またＭＯＳトランジスタのゲートはワード線に接続される。
磁気抵抗効果素子の一端は配線層に接続され、他端はグラウンド線に接続される。
［作用］
本発明の実施の形態によれば磁化自由層は二層の強磁性層であるセンス層とストレージ層を備え、これらが第１の結合層により磁気結合している。センス層の磁気異方性は比較的小さく設定されることから、単層の場合には小さな磁界に敏感に応答し、磁化反転を起こす。一方ストレージ層の磁気異方性は比較的大きく設定され、磁界が印加されない場合に十分な熱安定性を保障する。センス層とストレージ層が磁気結合した系に磁界が印加されると、磁気異方性の小さなセンス層は磁界の方向を向こうとし、一方ストレージ層は磁界がある一定値以上の大きさでない限りはそのままの状態を保とうとする。ここでセンス層とストレージ層に磁気ボリュームの差がある場合、系のトータルのエネルギーを下げるために、ストレージ層の磁化はストレージ層単層では反転しない磁界においても磁化反転が起こる。
一方、磁界が印加されない場合、この系はストレージ層によって十分な熱安定性が保証される。
配線層に電流が流れると、磁化自由層の位置において磁界が発生する。上記のような原理により、この磁界は小さくても磁化反転が起こる。よって低電流における情報の書き込みが可能となる。
本発明の実施の形態に係る第１の効果は、磁化自由層を磁気異方性が小さく磁気ボリュームの大きなセンス層と磁気異方性が比較的大きく磁気ボリュームの小さなストレージ層とそれらを磁気的に結合させる第１の結合層からなる多層構造とすることで熱安定性の必要値を確保した上で書き込み電流の低減を実現した磁気ランダムアクセスメモリを提供することができる。
第２の効果は、磁気異方性の小さなセンス層に磁気異方性の比較的大きなストレージ層を磁気結合させることにより、書き込み磁界が低減された磁化自由層において、中間状態を効果的に回避し、“０”、“１”の状態を安定して保持できる磁気ランダムアクセスメモリを提供することができる。
第３の効果は、ストレージ層を最適に設計して熱安定性を高めることにより、センス層の膜厚を厚く設定する必要がなくなり、書き込み磁界のばらつきが低減された磁気ランダムアクセスメモリを提供することができる。
第４の効果は、ストレージ層の磁気異方性が比較的大きくても低電流による書き込みが可能となることから、ストレージ層の材料として分極率の高い材料を用いることができるため、大きな読み出しマージンが得られる磁気ランダムアクセスメモリを提供することができる。
第１の実施の形態に係る磁気メモリセルの斜視図である。 第１の実施の形態に係る磁気メモリセルの平面図である。 第１の実施の形態に係る磁気メモリセルの断面図である。 第１の実施の形態に係る磁気メモリセルの断面図である。 磁気メモリセルの動作原理を説明するためのモデルを示す。 磁化自由層の外部磁界に対する応答を検証したシミュレーション結果を示す。 磁気メモリセルの回路構成を示す。 磁気メモリセルのレイアウトを示す平面図である。 磁気メモリセルのレイアウトを示す断面図である。 第１の実施の形態の第１の変形例における磁気メモリセルの斜視図である。 第１の実施の形態の第１の変形例における磁気メモリセルの断面図である。 第１の実施の形態の第２の変形例における磁気メモリセルの斜視図である。 第１の実施の形態の第２の変形例における磁気メモリセルの断面図である。 第１の実施の形態の第３の変形例における磁気メモリセルの断面図である。 第１の実施の形態の第４の変形例における磁気メモリセルの断面図である。 第１の実施の形態の第５の変形例における磁気メモリセルの断面図である。 第１の実施の形態の第６の変形例における磁気メモリセルの断面図である。 第１の実施の形態の第７の変形例における磁気メモリセルの断面図である。 第１の実施の形態の第８の変形例における磁気メモリセルの斜視図である。 第１の実施の形態の第８の変形例における磁気メモリセルの断面図である。 第１の実施の形態の第８の変形例の別の形態における磁気メモリセルの断面図である。 第１の実施の形態の第８の変形例の別の形態における磁気メモリセルの断面図である。 第１の実施の形態の第９の変形例における磁気メモリセルの斜視図である。 第１の実施の形態の第９の変形例における磁気メモリセルの断面図である。 第１の実施の形態の第１０の変形例における磁気メモリセルの斜視図である。 第１の実施の形態の第１０の変形例における磁気メモリセルの断面図である。 第１の実施の形態の第１０の変形例における磁気メモリセルの断面図である。 第１の実施の形態の第１０の変形例の別の形態における磁気メモリセルの断面図である。 第１の実施の形態の第１０の変形例を検証したシミュレーション結果を示す。 第１の実施の形態の第１０の変形例の外乱磁界耐性についてのシミュレーション結果を示す。 第１の実施の形態の第１１の変形例における磁気メモリセルの断面図である。 第１の実施の形態の第１１の変形例の別の形態における磁気メモリセルの断面図である。 第１の実施の形態の第１１の変形例の別の形態における磁気メモリセルの断面図である。 第１の実施の形態の第１２の変形例における磁気メモリセルの平面図である。 Ｓ磁区とＣ磁区を説明するための図である。 磁区の反転経路を説明するための図である。 磁区の反転経路を説明するための図である。 第１の実施の形態の第１２の変形例におけるセンス層の形状の例を示す。 第１の実施の形態の第１３の変形例における磁気メモリセルの平面図である。 第１の実施の形態の第１４の変形例における磁気メモリセルの平面図である。 第１の実施の形態の第１４の変形例における磁気メモリセルの平面図である。 第１の実施の形態の第１５の変形例における磁気メモリセルの平面図である。 第２の実施の形態における磁気メモリセルの斜視図である。 第２の実施の形態における磁気メモリセルの平面図である。 第２の実施の形態における磁気メモリセルの断面図である。 第２の実施の形態における磁気メモリセルの断面図である。 第２の実施の形態における磁気メモリセルの回路図である。 第２の実施の形態における磁気メモリセルの回路図である。 第２の実施の形態の変形例における磁気メモリセルの斜視図である。 第２の実施の形態の変形例における磁気メモリセルの断面図である。 第２の実施の形態の変形例における磁気メモリセルの断面図である。 第３の実施の形態における磁気メモリセルの断面図である。 第３の実施の形態の第１の変形例における磁気メモリセルの斜視図である。 第３の実施の形態の第１の変形例における磁気メモリセルの平面図である。 第３の実施の形態の第１の変形例における磁気メモリセルの断面図である。 第３の実施の形態の第１の変形例における磁気メモリセルの断面図である。 第４の実施の形態における磁気メモリセルの斜視図である。 第４の実施の形態における磁気メモリセルの平面図である。 第４の実施の形態における磁気メモリセルの断面図である。 第４の実施の形態における磁気メモリセルの断面図である。 第４の実施の形態の第１の変形例における磁気メモリセルの平面図である。 第４の実施の形態の第２の変形例における磁気メモリセルの斜視図である。 第４の実施の形態の第２の変形例における磁気メモリセルの平面図である。 第４の実施の形態の第２の変形例における磁気メモリセルの断面図である。 第４の実施の形態の第２の変形例における磁気メモリセルの動作方法を模式的に示す説明図である。 第４の実施の形態の第２の変形例の他の態様における磁気メモリセルの斜視図である。 第４の実施の形態の第２の変形例の他の態様における磁気メモリセルの断面図である。 第４の実施の形態の第２の変形例の他の態様における磁気メモリセルの斜視図である。 第４の実施の形態の第２の変形例の他の態様における磁気メモリセルの断面図である。 第４の実施の形態の第２の変形例の他の態様における磁気メモリセルの断面図である。
添付図面を参照して、本発明に係る磁気ランダムアクセスメモリを実施するための最良の形態について説明する。本実施の形態に係る磁気ランダムアクセスメモリは、アレイ状に配置された複数の磁気メモリセルを有している。各磁気メモリセルは磁気抵抗効果素子を有している。
［第１の実施の形態］
（磁気メモリセルの構造）
図１は、第１の実施の形態に係る磁気メモリセルの主要な部分の構造を表す斜視図である。図２は平面図、図３は図２におけるＡ−Ａ´断面図、図４は図２におけるＢ−Ｂ´断面図である。本発明の第１の実施の形態に係る磁気メモリセルはｙ軸方向に延伸して設けられる配線層１０と磁気抵抗効果素子３０を備えている。磁気抵抗効果素子３０は磁化自由層２０、絶縁層１４、磁化固定層１５、及び反強磁性層１７を備えている。絶縁層１４は、磁化自由層２０と磁化固定層１５に挟まれており、これら磁化自由層２０、絶縁層１４、磁化固定層１５によって磁気トンネル接合（ＭＴＪ）が形成されている。
磁化固定層１５は強磁性体から構成され、好適には図３，４に示すように第２の結合層１６を含む多層膜から構成される。図３，４では第１の磁化固定層１５ａと、第２の結合層１６と、第２の結合層に隣接し、第１の磁化固定層１５ａとは反対側に設けられる第２の磁化固定層１５ｂから構成される場合について示されている。このとき、互いに最も近い磁化固定層、すなわち図中における第１の磁化固定層１５ａと第２の磁化固定層１５ｂはフェリ磁性的に磁気結合していることが望ましい。また磁化固定層１５、または磁化固定層１５のうちの少なくともひとつの強磁性層には反強磁性層１７が隣接して設けられ、一つの層内においてその磁化は実質的に一方向に固定されている。図３、４における第１の磁化固定層１５ａ、第２の結合層１６、第２の磁化固定層１５ｂ、反強磁性層１７の材料としては、ＣｏＦｅ／Ｒｕ／ＣｏＦｅ／ＰｔＭｎが例示される。
磁化自由層２０はセンス層１１、第１の結合層１２、及び第１の結合層１２に隣接して、センス層１１とは反対側に設けられるストレージ層１３を備えている。センス層１１、ストレージ層１３は強磁性体から構成される。好適にはセンス層１１はストレージ層１３よりもその体積は大きい。より好適にはセンス層１１とストレージ層１３の面積は異なり、ｘ−ｙ面内における配置関係は、図２に示すようにストレージ層１３はセンス層１１内に収まるように設けられる。更により好適には、ｘ−ｙ面内においてストレージ層１３はセンス層１１の中央に設けられる。センス層１１とストレージ層１３は第１の結合層１２を介して磁気的に結合している。その結合様式はフェロ結合的であることが望ましいが、フェリ結合的でも構わない。ストレージ層１３には、その磁化が磁化固定層１５の磁化と平行、または反平行をとりうるように磁気異方性が付与されている。この磁気異方性は形状によって制御されてもよく、材料、組織、結晶構造によって制御されてもよい。
ストレージ層１３の形状は、アスペクト比（（ｘ方向の長さ）／（ｙ方向の長さ））が１以上５以下となることが望ましい。これは、アスペクト比が１以上のときに形状磁気異方性が付与され、またアスペクト比を過大に設定し、過剰に大きな形状磁気異方性を付与するとスイッチング磁界が増大してしまうためである。
センス層１１は単層においてはその磁気異方性は極めて小さくなるように設計されている。好適にはセンス層１１の形状は、アスペクト比（（ｘ方向の長さ）／（ｙ方向の長さ））が０．５以上２．０以下である。特に後に示すシミュレーション計算の結果によれば、アスペクト比が１に近い形状において、好ましく低減されたスイッチング磁界が得られる。なお、ストレージ層１３、およびセンス層１１の平面形状は図２では楕円形状が示されているが、楕円には限定されない。なおこの場合のアスペクト比としても同様に（ｘ方向の長さ）／（ｙ方向の長さ）で定義されるものとする。具体的な形状は第１２、１３の変形例において例示される。
センス層１１、ストレージ層１３はＦｅ，Ｃｏ，及びＮｉから選択される少なくとも一種類の元素を含んでいる。またセンス層１１、ストレージ層１３はＡｇ，Ｃｕ，Ａｕ，Ｂ，Ｃ，Ｎ，Ｏ，Ｍｇ，Ａｌ，Ｓｉ，Ｐ，Ｔｉ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗ，Ｐｄ，及びＰｔから選択される少なくとも一種類の元素を含んでいてもよい。これらの非磁性元素を添加することによって所望の磁気特性が得られるように調整することができる。
配線層１０は導電性であり、図中のｙ軸に沿って設けられる。その両端は例えばコンタクト配線を介してＭＯＳトランジスタのソース／ドレインに接続される。配線層１０の材料としては例えばＡｌ、Ｃｕである。
絶縁層１４はＡｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮに例示される絶縁性の材料から構成されることが望ましい。また、絶縁層１４はＣｕ、Ｚｎ、Ａｌ、Ａｕ、Ａｇに例示される導電性の非磁性材料により置き換えることもできる。
第１の結合層１２による磁気結合は交換結合であることが望ましい。例えば第１の結合層１２の材料としてＲｕを用いることにより、センス層１１とストレージ層１３をＲＫＫＹ相互作用により磁気結合させることができる。この他、約１ｎｍ以下の極薄の金属層を用いることにより、センス層１１とストレージ層１３を直接的に交換結合させることもできる。
第１の結合層１２を省略することにより、センス層１１とストレージ層１３を強く結合することもできる。マイクロマグネティックシミュレーション計算によれば、その結合強度を適当な範囲に調整することにより、反転に要する磁界を低減することができる。結合強度は結合層１２の膜厚や結晶性によって調整できる。
（動作原理）
本発明の実施の形態に係る磁気ランダムアクセスメモリによれば、書き込み電流の低減が実現される。以下にその原理を解析的に示す。
はじめに磁化自由層２０を図５のようにモデル化して考える。当該モデルによれば、磁化自由層２０はセンス層１１、第１の結合層１２、及びストレージ層１３を備えている。なお、センス層１１、ストレージ層１３は自発磁化を有する強磁性体から構成され、また簡単のために単磁区構造をとるものとする。ここで、センス層１１の異方性磁界、飽和磁化、体積をＨｋ１、Ｍ１、Ｖ１とし、ストレージ層１３の異方性磁界、飽和磁化、体積をＨｋ２、Ｍ２、Ｖ２とする。また、簡単のためにセンス層１１とストレージ層１３の面内形状は等しく、第１の結合層１２によってセンス層１１とストレージ層１３はその一面全域において互いにフェロ磁性的に結合しているものとする。
いま、この系に外部磁界Ｈｅｘｔが印加された場合について考える。ここでＨｅｘｔの方向はＨｋ１、及びＨｋ２と同方向とする。また、センス層の磁化Ｍ１と外部磁界Ｈｅｘｔがなす角をθ１、ストレージ層の磁化と外部磁界Ｈｅｘｔがなす角をθ２とする。
このとき系全体のエネルギーＥは、下記（１）式
Ｅ＝（１／２）Ｈｋ１Ｍ１Ｖ１ｓｉｎ２θ１−ＨｅｘｔＭ１Ｖ１ｃｏｓθ１＋（１／２）Ｈｋ２Ｍ２Ｖ２ｓｉｎ２θ２−ＨｅｘｔＭ２Ｖ２ｃｏｓθ２−Ｊｃｏｓ（θ１−θ２） …（１）
で表される。ここで、Ｊは第１の結合層１２による結合の強さを表す定数である。第１項と第３項はそれぞれセンス層１１とストレージ層１３の磁気異方性エネルギーを、第２項、第４項はそれぞれセンス層１１とストレージ層１３の外部磁界によるゼーマンエネルギーを、そして第５項は第１の結合層１２によるセンス層１１とストレージ層１３の間の交換エネルギーを表す。
一般的には、（１）式で表されるエネルギーが最小となるようなθ１、θ２によって規定される系の状態が実現される。また、磁化反転が起こる磁界である閾値磁界Ｈｓｗは、センス層１１、ストレージ層１３の磁化が、ある容易軸方向を向いた状態において安定状態から不安定状態に遷移するときの磁界として計算される。従って、閾値磁界は（１）式のエネルギーの磁化角度θ１、θ２に関する二階微分のヘッセ行列の行列式を磁界について解くことにより求められる。
以下において、見通しの良い閾値磁界の表式を得るために近似法が用いられる。本発明の実施の形態に係る磁気ランダムアクセスメモリを構成する磁気メモリセルは磁気抵抗効果素子３０を備え、磁気抵抗効果素子３０はセンス層１１とストレージ層１３からなる磁化自由層２０を備える。この磁化自由層２０は、センス層１１の磁気異方性が極めて小さく設定され、ストレージ層１３の磁気異方性が比較的大きく設定されたことを特徴とする。また当該磁気抵抗効果素子３０への書き込みは、センス層１１の異方性磁界よりもわずかに大きく、ストレージ層１３の異方性磁界よりも十分に小さい磁界により行われる。このことから、（１）式におけるストレージ層１３の磁気異方性エネルギーである第３項は、ストレージ層１３のゼーマンエネルギーである第４項に比べて十分に大きく、第４項は無視して考えることができる。言い換えると、ストレージ層１３の磁気異方性は十分に大きいことから、ストレージ層１３にかかる外部磁界Ｈｅｘｔはゼロに近似することとする。
上述の近似を用いることによって、上記ヘッセ行列の行列式は外部磁界Ｈｅｘｔに関する一次式となり、その反転磁界Ｈｓｗとして、下記（２）式
Ｈｓｗ＝｛Ｈｋ１Ｈｋ２Ｍ１Ｍ２Ｖ１Ｖ２＋（Ｈｋ１Ｍ１Ｖ１＋Ｈｋ２Ｍ２Ｖ２）Ｊ｝／（Ｍ１Ｍ２Ｖ１Ｖ２Ｈｋ２＋Ｍ１Ｖ１Ｊ） …（２）
が得られる。また、第１の結合層１２による結合強度が十分に大きく、センス層１１とストレージ層１３の磁化が同方向を向く場合（θ１＝θ２）には、反転磁界Ｈｓｗは、下記（３）式
Ｈｓｗ＝Ｈｋ１＋（Ｍ２Ｖ２／Ｍ１Ｖ１）Ｈｋ２ …（３）
で表される。
（３）式は粗い近似式ではあるが本発明の実施の一形態の本質を表している。すなわち、磁化自由層２０全体の反転磁界Ｈｓｗは、「センス層１１の異方性磁界Ｈｋ１」と「ストレージ層１３の異方性磁界Ｈｋ２」×「ストレージ層１３とセンス層１１の磁気ボリュームの比（Ｍ２Ｖ２／Ｍ１Ｖ１）」の和となる。（３）式の第１項であるセンス層１１の異方性磁界Ｈｋ１は極めて小さく設定される。また第２項のうちストレージ層１３の異方性磁界Ｈｋ２は比較的大きく設定されるが、その係数である（Ｍ２Ｖ２／Ｍ１Ｖ１）はセンス層１１の体積Ｖ１をストレージ層１３の体積Ｖ２よりも大きく設定することにより１以下とすることができる。このようにして（３）式における第２項も比較的小さく設定することができる。かくして磁化自由層２０の反転磁界Ｈｓｗの低減が実現される。
一方、図５で表される磁化自由層２０の熱安定性指標であるエネルギーバリア（ΔＥ）は、（１）式において磁化が容易軸方向を向いた状態と困難軸方向を向いた状態の間のエネルギー差として得られ、下記（４）式
ΔＥ＝（１／２）Ｈｋ１Ｍ１Ｖ１＋（１／２）Ｈｋ２Ｍ２Ｖ２ …（４）
で与えられる。（４）式において第１項はセンス層１１の単層でのエネルギーバリアを表す。この項はセンス層１１の異方性磁界Ｈｋ１が極めて小さく設定されるために、小さくなる。一方（４）式の第２項はストレージ層１３の単層でのエネルギーバリアを表す。この項はストレージ層１３に十分な磁気異方性を付与することにより、比較的大きくすることができる。
以上のように、磁化自由層２０を構成するセンス層１１とストレージ層１３のうち、センス層１１は小さな外部磁界に対して敏感に応答する特徴を有し、ストレージ層１３は磁場が印加されていない時に十分な熱安定性を保証するという特徴を有するというように、それぞれ別々の役割を有することが、本実施の形態によって熱安定性を維持したまま書き込みに要する電流が低減されることの本質的な原理である。
言い換えれば、磁化自由層２０に外部磁界が印加された時、センス層１１がそれに応答しようとし、ストレージ層１３による負荷（（３）式における第２項）があるものの、磁気ボリュームの比を適切に設定することによってこの負荷を低減し、小さな磁界による反転が可能となる。よって、本実施の形態においては、本質的には、磁化自由層２０が、磁気異方性の小さいセンス層１１と磁気異方性の比較的大きいストレージ層１３が第１の結合層１２により磁気的に結合した構造を有し、センス層１１の磁気ボリューム（Ｍ１Ｖ１）とストレージ層１３の磁気ボリューム（Ｍ２Ｖ２）の比（Ｍ２Ｖ２／Ｍ１Ｖ１）が小さく設定されることが望ましい。なお、実際にはセンス層１１の異方性磁界もある有限の値を有する。従ってセンス層１１も熱安定性の確保に寄与することができる。
またこのようなセンス層１１、およびストレージ層１３に課せられる要件は各層の平面形状や膜厚、さらには構成する材料によって調整ができる。例えば磁性金属、合金の種類だけでなく、これらに非磁性元素を添加することにより、磁気異方性や飽和磁化を調整できる。
なお本発明の第１の実施の形態に係る磁気メモリセルにおいては、好適にはセンス層１１とストレージ層１３はその面積が異なり、ストレージ層１３のｘ−ｙ面内での形状はセンス層１１のｘ−ｙ面内での形状内に収まるように形成される。このとき、センス層１１においては、ストレージ層１３とは磁気結合していない領域ができる。この領域は、磁界が印加されたときにストレージ層による上記の負荷を受けることなく磁化反転できる。従って、センス層１１とストレージ層１３の面内形状の違いを考慮した場合、上記の解析から導かれるよりも実際に反転に必要な磁界は小さくなる。別の側面から考えると、ストレージ層１３の全域がセンス層１１と磁気結合している一方で、センス層１１のうちストレージ層１３と磁気結合していない領域が多いことが望ましい。つまり、センス層１１とストレージ層１３の面積差は大きいことが望ましい。
本発明の第１の実施の形態による磁気メモリセルにおける磁気抵抗効果素子３０への情報の書き込みは、ｙ軸に沿って設けられた配線層１０にｙ軸に沿って正負いずれかの方向に電流を流し、それにより発生する磁界（エールステッドフィールド）を磁化自由層２０に印加することにより行うことができる。
一方、本発明の第１の実施の形態による磁気メモリセルにおける情報の読み出しは磁気抵抗効果を利用して行う。すなわち、磁化固定層１５、絶縁層１４、磁化自由層２０を貫通するように電流を流し、磁化自由層２０の磁化の磁化固定層１５の磁化に対する相対角に応じて変化する抵抗値の差を検出することにより行う。
（シミュレーション計算結果）
図６には本発明の実施の形態に係る磁気ランダムアクセスメモリの情報記憶部位に相当する磁化自由層の外部磁界に対する応答の様式を検証したマイクロマグネティックシミュレーションの計算結果を示す。図６では上段にストレージ層のローカルな磁気モーメントの振る舞いが、下段にセンス層のローカルな磁気モーメントの振る舞いが示されている。
シミュレーションを行う際は、ストレージ層は０．２４×０．４２［μｍ２］のｘ方向に長軸を持つ楕円、（飽和磁化：Ｍｓ）×（膜厚：ｔ）＝１．２［Ｔ・ｎｍ］、センス層は０．７２×０．６４［μｍ２］のｙ方向に長軸を持つ楕円、（飽和磁化：Ｍｓ）×（膜厚：ｔ）＝２．０［Ｔ・ｎｍ］とし、第１の結合層による結合強度は１００［Ｏｅ］とした。なお、本系の熱安定性指標（α＝ΔＥ／ｋＢＴ；ｋＢはボルツマン定数、Ｔは絶対温度）は約８０である。これは１０年間の熱安定性を保証する上で十分な値と言える。またシミュレーションにおいては、初めセンス層とストレージ層の磁化は図中右方向を向いているものとし、ここに図中左方向の磁界を印加し、その大きさを徐々に増していき、各層の磁気モーメントの振る舞いを検証した。
図６によれば０［Ｏｅ］において右方向に向いていた磁気モーメントは５［Ｏｅ］において反転しかかり、６［Ｏｅ］においてはほぼ完全に左方向に反転している。つまり、十分な熱安定性を有する系において、極めて小さな磁界である６［Ｏｅ］での磁化反転が実現していることがわかる。反転に要した６［Ｏｅ］という磁界は、一般的には１［ｍＡ］以下の電流によって発生させることができる。
実際に配線に電流を流し、それによって誘起される磁界を用いたシミュレーションを行ったところ、各層のパラメータを調整することにより本実施の形態において０．５［ｍＡ］での書き込みが可能であることが実証された。
（磁化自由層の構成例）
上述の解析計算、およびマイクロマグネティックシミュレーションによれば、磁化自由層２０の構成は具体的には以下のような範囲にあるときに本発明の実施の形態に係る効果が得られる。まず既述のようにセンス層１１の磁気異方性はストレージ層１３よりも小さく、またセンス層１１の飽和磁化と体積の積はストレージ層１３の飽和磁化と体積の積よりも大きいことが望ましい。
ここで一般的に磁気ランダムアクセスメモリの磁化自由層にはＮｉ−ＦｅやＣｏ−Ｆｅ、およびこれらを主成分とする合金などが用いられ、これらの結晶磁気異方性定数は１×１０５［Ｊ／ｍ３］以下におさまる。このような場合、磁性素子の磁気異方性は主に形状磁気異方性に担われる。このとき、ストレージ層１３の長軸方向をＡ方向とし、その短軸方向をＢ方向としたとき、Ａ方向の長さのＢ方向の長さに対する比が１以上５以下であり、一方センス層１１は、Ａ方向の長さのＢ方向の長さに対する比が０．５以上２．０以下であるとき、本実施の形態のセンス層１１とストレージ層１３の磁気異方性の大小関係に関する要件を満たすように調整することができる。
また上述のような材料の飽和磁化は一般的には０．４〜２．０［Ｔ］の範囲にある。このような場合、ストレージ層１３の長軸方向をＡ方向とし、その短軸方向をＢ方向としたとき、Ａ方向の長さのＢ方向の長さに対する比が１以上５以下であり、かつストレージ層１３の短軸方向の長さは０．１μｍ以上０．４μｍ以下、その膜厚が０．５ｎｍ以上５．０ｎｍ以下であり、一方センス層１１は、Ａ方向の長さのＢ方向の長さに対する比は０．５以上、２．０以下にあり、かつセンス層１１の短軸方向の長さは０．４μｍ以上１．２μｍ以下、その膜厚が０．５ｎｍ以上（膜厚の上限は特に限定されないが通常は２０．０ｎｍ以下であり、典型的には８．０ｎｍ以下）にあるとき、本発明の実施の形態に係る効果が得られるように調整することができる。
なお、この場合の長軸、短軸は楕円のみに限定されず、平面形状の中心（重心）を通り、周上の２点を結ぶ任意の線分のうち最短のものが短軸、最長のものが長軸を指す。
（回路構成、レイアウト）
次に、本実施の形態に係る磁気メモリセルの回路構成と実際のレイアウト方法の例について説明する。
図７は、本実施の形態に係る磁気メモリセル一つ分の回路構成の一例を示している。図７において、一つの磁気メモリセルは配線層１０と磁気抵抗効果素子３０から構成され、また二つのＭＯＳトランジスタ１００ａ、１００ｂが設けられている。つまり、図７は２Ｔ１Ｒ型である。第１のＭＯＳトランジスタ１００ａのソース／ドレインの一方は配線層１０に接続され、他方は第１のビット線１０２ａに接続される。第２のＭＯＳトランジスタ１００ｂのソース／ドレインの一方は配線層１０に接続され、他方は第２のビット線１０２ｂに接続される。二つのＭＯＳトランジスタ１００ａ、１００ｂのゲートはワード線１０３に接続される。磁気抵抗効果素子３０の一端は配線層１０に接続され、他端はグラウンド線１０１に接続される。
次に図７に示した回路構成における情報の書き込み、読み出し方法について説明する。本実施の形態によれば、磁気抵抗効果素子３０への情報の書き込みは、配線層１０に流す電流の方向を変えることにより行われる。書き込みは一軸磁界書き込み方式であり、配線層１０のみで行われる。
配線層１０に図中右向きに電流を流す場合には、ワード線１０３の電位は“Ｈｉｇｈ”に、第１のビット線１０２ａの電位は“Ｈｉｇｈ”に、そして第２のビット線１０２ｂの電位は“Ｌｏｗ”に設定される。これにより、二つのＭＯＳトランジスタ１００ａ、１００ｂは“ＯＮ”になり、配線層１０に右向きに電流が流れる。一方配線層１０に図中左向きに電流を流す場合には、ワード線１０３の電位は“Ｈｉｇｈ”に、第１のビット線１０２ａの電位は“Ｌｏｗ”に、そして第２のビット線１０２ｂの電位は“Ｈｉｇｈ”に設定される。これにより、二つのＭＯＳトランジスタ１００ａ、１００ｂは“ＯＮ”になり、配線層１０に左向きに電流が流れる。
磁気抵抗効果素子３０からの情報の読み出しは、ワード線１０３の電位を“Ｈｉｇｈ”にし、二つのビット線１０２ａ、１０２ｂのうちの一方の電位を“Ｈｉｇｈ”に、他方を“ＯＰＥＮ”に設定することにより、磁気抵抗効果素子３０を貫通する電流を流すことができ、磁気抵抗効果を利用した読み出しができる。上記のような書き込み、および読み出しにおける回路設定によって、一つのセルのみが完全に選択され、また半選択となるセルは存在しない。つまり本回路構成によってセルの選択性が保障される。
図８は図７に示す磁気メモリセルのレイアウト方法の一例に関し、磁気メモリセルを製造する基板の上方から見た平面図を示している。図９は図８のＣ−Ｃ´断面における断面図を示している。図８、図９によれば、磁気抵抗効果素子３０の一端はコンタクト配線１０４を介して上方においてグラウンド線１０１に接続され、他端は配線層１０に接している。配線層１０の両端はコンタクト配線１０４を介してＭＯＳトランジスタ１００ａ、１００ｂの拡散層１０５に接続される。拡散層１０５はＭＯＳトランジスタにおけるソース／ドレインである。２つのＭＯＳトランジスタ１００ａ、１００ｂの拡散層１０５のうち、配線層１０と接続されない方の拡散層は、コンタクト配線１０４を介してビット線１０２に接続される。ワード線１０３は配線層１０と同方向に延伸して設けられ、その一部が突出している。この突出部分はＭＯＳトランジスタ１００ａ、１００ｂのゲートに接続される。ここに示した図８、図９のようなレイアウトによって、図７に示した回路構成が実現される。
ただし、ここで示した回路構成、及びレイアウト方法は本発明の実施の形態に係る磁気抵抗効果素子を用いて磁気ランダムアクセスメモリを製造する方法の一例であり、他の回路構成、及びレイアウト方法を用いてもよい。すなわち、製造する磁気ランダムアクセスメモリの仕様に応じて、当業者により適宜回路構成、及びレイアウト方法を選択することができる。
（効果）
以上に説明されたように、本発明の実施の形態によれば新たな磁気ランダムアクセスメモリが提供される。本発明の実施の形態に係る磁気ランダムアクセスメモリは、アレイ状に配置された複数の磁気メモリセルを有しており、各磁気メモリセルは配線層１０と磁気抵抗効果素子３０を備える。磁気抵抗効果素子３０は磁化固定層１５、絶縁層１４、及び磁化自由層２０を備え、磁化自由層２０はセンス層１１、第１の結合層１２、及びストレージ層１３から構成される。こうした磁気ランダムアクセスメモリにより、以下の効果が得られる。
まず第１に、書き込みに要する電流が低減された磁気ランダムアクセスメモリを提供することができる。一般的に磁化自由層は磁界が印加されていない状態において十分な熱安定性を有している必要がある。熱安定性を確保するためには磁化自由層を構成する磁性層の異方性磁界をある程度大きく設定する必要がある。しかし一方で、磁化自由層を構成する磁性層の異方性磁界が大きい場合、磁化反転に必要な反転磁界が大きく、書き込みに要する電流値は増大する。つまり熱安定性の確保と書き込み電流の低減はトレードオフの関係にあり、書き込み電流の低減は困難である。
ところが本実施の形態によれば、磁化自由層２０はセンス層１１とストレージ層１３から構成される。センス層１１は異方性磁界が小さくなるように設計され、結果として低電流での書き込みの実現に寄与し、一方でストレージ層１３は異方性磁界が比較的大きくなるように設計され、主に熱安定性の確保に寄与する。このように熱安定性と書き込み電流値の低減を異なる層により実現することによって、それらの両立が可能となる。かくして、本発明の実施の形態により十分な熱安定性が保証された磁気メモリセルにおいて１［ｍＡ］以下の書き込み電流が実現される。
また、本実施の形態によって“０”、“１”に対応した２値状態を安定して実現することができる。磁化自由層の熱安定性は、上述のように異方性磁界を大きく設定するほかに、磁化自由層の異方性磁界は小さく設定し、一方でその磁気ボリューム（飽和磁化×体積）を大きく設定することにより確保することもできる。ただしこのような方法は以下に述べるような理由から現実的ではない。一般的に形状による異方性磁界Ｈｋ＿ｓｈａｐｅは飽和磁化と膜厚の積に比例する。よって熱安定性を保証するために磁気ボリュームを大きく設定し、なおかつ異方性磁界Ｈｋ＿ｓｈａｐｅを小さく設定するためには、磁化自由層のアスペクト比を１に近い値に設定する必要がある。ところが磁化自由層のアスペクト比を１に近い値に設定した場合、反磁界によるエネルギーを低減するために多磁区構造や渦構造をとりやすくなる。この場合、磁化自由層の磁化は磁化固定層に対して平行、反平行の２値以外の中間状態も実現されやすくなる。
しかし本実施の形態では、異方性磁界の小さく設定されるセンス層においては、アスペクト比は１に近い値に設定されるものの、その中央部においてストレージ層と磁気結合している。このストレージ層は比較的大きな異方性磁界を有し、その磁化方向は磁化固定層に対して平行、反平行の二方向以外はとりにくいように設計される。よって、センス層もストレージ層との磁気結合によって２値状態を安定して実現することができる。
さらに素子形状のばらつが反転磁界のばらつきに及ぼす影響を比較的小さく抑えることができる。上述のように磁化自由層のアスペクト比を小さく設定し、磁気ボリュームを大きく設定する方法では、磁化自由層のアスペクト比によって磁化自由層の異方性磁界は大きく変化する。これは形状による異方性磁界はその（飽和磁化）×（膜厚）に比例するためである。このことから磁化自由層の形状がばらついた場合、磁化自由層の反転磁界はそれに対応して大きくばらつくことが考えられる。
しかし、本実施の形態によれば、センス層のアスペクト比は１に近い値に設定されるものの、その磁気ボリュームは熱安定性を確保するために大きく設定される必要はない。従って、センス層の形状のばらつきが及ぼす反転磁界のばらつきへの影響は比較的抑制することができる。
実際にマイクロマグネティックシミュレーションによりアスペクト比の変化に対する反転磁界の変化を計算したところ、アスペクト比を小さく設定し、磁気ボリュームを大きく設定することにより熱安定性の確保と低書き込み電流の両立をはかった単層の磁化自由層に比べて、本実施の形態による磁化自由層では、その変化は１／３程度となることが確認された。つまり、本実施の形態においては、センス層の形状のばらつきが反転電流のばらつきに及ぼす影響は、アスペクト比を小さく設定し、磁気ボリュームを大きく設定することにより熱安定性の確保と低書き込み電流の両立をはかった単層の磁化自由層の１／３程度となる。
また、本実施の形態によれば、絶縁層１４と接する磁化自由層２０の材料に対する任意性が高まり、読み出し信号の強度を表す磁気抵抗効果比（ＭＲ比）を高めやすくなる。
本実施の形態においては磁化自由層２０を構成するセンス層とストレージ層は別の材料により構成されても良い。通常、低電流での書き込みを実現するためには、磁化自由層の異方性磁界を小さく設定する必要があるため、用いる材料は結晶磁気異方性の小さい材料であることが求められる。そして、一般的には結晶磁気異方性の小さい材料はその分極率が小さいことが多いため、大きなＭＲ比は期待できない。しかし本実施の形態においては、ストレージ層には比較的大きな異方性磁界があることも許されるため、材料の結晶磁気異方性に関する制限は弱くなる。これによって、例えばストレージ層にＣｏ−Ｆｅを主成分とする合金のように分極率の高い材料を用いることができる。
また絶縁層１４に用いる材料によってもＭＲ比は変化し、特にＭｇＯなどはＭＲ比を高める材料として知られている。ＭｇＯを用いて高いＭＲ比を実現するためには、ＭｇＯを（１００）配向で成長させる必要がある。どのような配向で成長するかはＭｇＯの成長面となるストレージ層の材料により決まるが、本実施の形態によるストレージ層に課せられる比較的弱い制限によってＭｇＯの（１００）配向による成長を促進するような材料をストレージ層の材料として選択することもできる。アモルファスのＣｏ−Ｆｅ−Ｂなどは好適な材料の一例である。
本実施の形態によれば、上述の効果が同時に得られる。高速動作、低消費電力の磁気ランダムアクセスメモリを実現するために、本実施の形態に係る技術は極めて有用である。
（第１の変形例）
図１０は本発明の第１の実施の形態に係る磁気メモリセルの第１の変形例の構造を表す斜視図である。図１１はその磁気メモリセルのｘ−ｚ断面図を示している。本変形例は、センス層１１に関する変形例であり、センス層１１は第１のセンス層１１ａと第２のセンス層１１ｂと、それらの間に設けられる第３の結合層５０により形成される。
第１のセンス層１１aと第２のセンス層１１ｂは第３の結合層５０を介してフェロ磁性的に結合していることが好ましい。また第１のセンス層１１aと第２のセンス層１１ｂの材料や形状は異なっても良い。さらに、図１０、１１はセンス層１１が、第３の結合層５０を介して磁気結合した２層の強磁性層から構成される例を示しているが、センス層１１はこれ以上の結合層を介して３層以上の強磁性層の積層構造としても良い。
図１０、１１のようにセンス層１１を多層化した場合、磁気異方性エネルギーの大きなストレージ層との磁気結合は第２のセンス層１１ｂに直接的に働く。言い換えれば、ストレージ層による第１のセンス層１１ａへの磁気結合は間接的にしか働かない。従って第１のセンス層１１ａは比較的自由に磁化回転することができる。よって、第１の結合層１２、および第３の結合層５０による磁気結合の強度を適当に調整することにより、磁界が印加された時に第１のセンス層１１ａ、第２のセンス層１１ｂ、およびストレージ層１３は互いに磁化の角度に差のある状態で回転することができる。これによって、小さな磁界での磁化反転が可能となる。
（第２の変形例）
図１２は本発明の第１の実施の形態に係る磁気メモリセルの第２の変形例の構造を表す斜視図を、また図１３はそのｘ−ｚ断面図を示している。本変形例は、ストレージ層１３に関する変形例であり、ストレージ層１３は第１のストレージ層１３ａと第２のストレージ層１３ｂと、それらの間に設けられる第４の結合層５１により形成される。
本変形例においても、第１の変形例と同じように、第１のストレージ層１３ａと第２のストレージ層１３ｂは第４の結合層５１を介してフェロ磁性的に結合していることが好ましい。また第１のストレージ層１３ａと第２のストレージ層１３ｂの材料や形状は異なっても良い。さらに、図１２、図１３は、ストレージ層１３が、第４の結合層５１を介して磁気結合した２層の強磁性層から構成される例を示しているが、ストレージ層１３はこれ以上の結合層を介して３層以上の強磁性層の積層構造としても良い。
この場合も同じく、第１の結合層１２と第４の結合層５１における磁気結合の強度を適当に調整することにより、磁化反転に必要な磁界を低減することができる。また、第２の変形例は第１の変形例と組み合わせることもできる。
（第３の変形例）
図１４は本発明の第１の実施の形態に係る磁気メモリセルの第３の変形例の構造を表すｘ−ｚ断面図を示している。本変形例は、センス層１１とストレージ層１３の積層の順序に関する変形例であり、絶縁層１４に隣接してセンス層１１が設けられ、一方ストレージ層１３はセンス層１１、および第１の結合層１２よりも配線層１０側に設けられる。
本変形例によれば、ストレージ層１３がより配線層１０に近い位置に位置する。よって、配線層１０に電流を流したとき、より大きな磁界をストレージ層１３に印加することができる。
（第４の変形例）
図１５は本発明の第１の実施の形態に係る磁気メモリセルの第４の変形例の構造を表すｘ−ｚ断面図を示している。本変形例はストレージ層１３と、磁化固定層１５および反強磁性層１７の形状に関する変形例であり、それらの平面形状は異なるように設計される。
本変形例の好適な例として、磁化固定層１５側の平面形状はストレージ層１３の平面内に収まるように形成されることが挙げられる。このような構造に加工する場合、磁化固定層１５側のパターニングとストレージ層１３のパターニングを２段階に分けて行うことになる。この場合、工程数の増加によりコストは増加するが、絶縁層１４の側壁へのリデポジションによるショート素子の低減や、ストレージ層１３のエッチングの終点の高精度化などが期待できる。また、ＭＴＪは平面的にはストレージ層１３の中央付近に位置するため、ストレージ層の端部の磁化が容易軸方向からずれた状態が安定となる場合には、本変形例によってＭＲ比の向上も期待される。
（第５の変形例）
図１６は本発明の第１の実施の形態に係る磁気メモリセルの第５の変形例の構造を表すｘ−ｚ断面図を示している。本変形例においては、配線層１０とセンス層１１の間に導電層１８が設けられる。ここで導電層１８は導電性の材料により構成される。また導電層１８の平面形状は図ではセンス層１１やストレージ層１３よりも小さく描かれているが、どのような形状であっても構わない。さらに、その位置も、図ではセンス層１１、および配線層１０の中央に来るように描かれているが、センス層１１や配線層１０と接していればどのような位置に配置されても構わない。
本変形例によればセンス層１１と配線層１０は空間的に隔離される。配線層１０は金属が主成分であるが、一般的に金属の表面においては表面粗さが大きくなる。ＭＴＪの成膜面の表面粗さが大きいと、トンネルバリアの抵抗ばらつきの増大やトンネルバリアにおけるショート素子の発生頻度の増加、磁化自由層と磁化固定層の間のネール結合の増大や磁化固定層の磁気特性の劣化などが起こる。そのため、ＭＴＪの成膜面における表面粗さは極力低減する必要がある。
本変形例ではＭＴＪの成膜面が配線層１０の表面ではなく、導電層１８の表面となることから、導電層１８の表面が平坦になるような材料を用いるか、もしくは導電層１８の表面が平坦になるような加工を施すことによって、ＭＴＪの成膜面の表面粗さを低減することができる。加えて、導電層１８として適切な材料を選ぶことにより、その上に成膜される各層の結晶構造をコントロールする、いわゆる下地層、シード層の役割を持たせることができる。また配線層１０とセンス層１１の間の拡散バリアとしての効果を持たせることもできる。
（第６の変形例）
図１７は本発明の第１の実施の形態に係る磁気メモリセルの第６の変形例の構造を表すｘ−ｚ断面図を示している。本変形例はＭＴＪの積層順序に関し、基板側からｚ軸の正の方向に向かって磁化固定層１５、絶縁層１４、磁化自由層２０の順に積層した構造を有する。すなわち本変形例はボトムピン構成となる。また本変形例においては、配線層１０はセンス層１１に隣接して、基板から一番遠い側に設けられる。
ボトムピン構成はトップピン構成に比べて、一般的に絶縁層１４の成膜面の表面粗さの低減が容易であり、また良好な磁化固定層１５の磁気特性が得られる。つまり、本変形例によって、より改善された素子の特性を得ることができる。
（第７の変形例）
図１８は本発明の第１の実施の形態に係る磁気メモリセルの第７の変形例の構造を表すｘ−ｚ断面図を示している。本変形例は第６の変形例と同じく、ＭＴＪの積層順序に関し、基板側からｚ軸の正の方向に向かって磁化固定層１５、絶縁層１４、磁化自由層２０の順に積層した構造を有する。すなわち本変形例もボトムピン構成となる。ただし、本変形例においては、配線層１０は磁気抵抗効果素子３０よりも基板側に設けられる。なお、図１８では配線層１０と反強磁性層１７が隣接しているが、この間に導電層が設けられても良い。
（第８の変形例）
図１９は本発明の第１の実施の形態に係る磁気メモリセルの第８の変形例の構造を表す斜視図を示しており、図２０はそのｘ−ｚ断面図を示している。本変形例では配線層１０に対して磁気抵抗効果素子３０とは反対側にヨーク層６０が設けられている。ヨーク層６０は強磁性体から構成され、配線層１０に電流が流れていないときはｙ軸に沿って正か負のいずれかの方向に磁化されている。好適にはヨーク層６０はｙ軸方向に大きな磁気異方性を有する。ヨーク層６０は配線層１０に電流が流れたときは、その磁化はｘ−ｙ面内で回転し、ｘ方向に磁界を発生させる。これによって発生する磁界は、磁化自由層２０の位置においては配線層１０による電流によって誘起される磁界と同方向となる。なお、ヨーク層６０は配線層１０と平面形状において同一でも良いし、異なっていても良い。
本変形例によれば、配線層１０を書き込み電流が流れたときのヨーク層６０による漏れ磁界によって、より一層小さな電流での書き込みが可能となる。また、ヨーク層６０の形状を配線層１０の形状と同じにすれば特別な工程は不必要であるため、製造コストの増大をもたらさない。一方、ヨーク層６０を配線層１０と異なる形状に設計した場合、工程数は増えるが、ヨーク層６０の磁気異方性が小さくなるように設計することにより、より大きな電流の磁界への変換効率（磁界／電流）を得ることができる。
また本変形例の別の形態として、図２１、図２２のような構造も考えられる。図２１、２２では、ヨーク層６０は、第１のヨーク層６０ａと第２のヨーク層６０ｂと、第１のヨーク層６０ａと第２のヨーク層６０ｂの間に配置され、第１のヨーク層６０ａと第２のヨーク層６０ｂを磁気的に結合させる第５の結合層５２から構成される。ここで第５の結合層５２による第１のヨーク層６０ａと第２のヨーク層６０ｂの結合様式はフェリ磁性的であることが好ましい。このとき第１のヨーク層６０ａと第２のヨーク層６０ｂの磁化は、配線層１０に電流が流れていないときはｙ軸に沿って互いに反平行に固定されている。つまり、積層フェリ型のヨーク層となる。
図２１、２２のような積層フェリ型のヨーク層においては、第１のヨーク層６０ａと第２のヨーク層６０ｂの膜厚を、単層のヨーク層に比べて薄く設計できるため、ヨーク層の形状磁気異方性の増加を防ぐことができる。従って、配線層１０に電流が流れたときの電流の磁界への変換効率を高めることができる。なお、ヨーク層６０は図に示されるように第１の配線層１０に対して磁気抵抗効果素子３０とは反対側の一面に設けられてもよく、また、磁気抵抗効果素子３０の側を除く３面に設けられてもよい。
（第９の変形例）
図２３は本発明の第１の実施の形態に係る磁気メモリセルの第９の変形例の構造を表す斜視図を示しており、図２４はそのｘ−ｚ断面図を示している。本変形例ではセンス層１１は配線層１０のうちの基板側の一面を除く３面を被覆した構造を有する。この場合もセンス層１１の磁気異方性は、ｙ方向の長さを適当に設定することなどにより、小さく設計される。なお、本変形例はセンス層１１がストレージ層１３とは反対側の１面を除く３面のうちの少なくとも一部を被覆していればよい。
本変形例によれば、センス層１１は配線層１０によって誘起される磁界の影響をより効率的に受けることができる。つまり、電流の磁界への変換効率が高まり、より低電流での書き込みが可能となる。
（第１０の変形例）
図２５は本発明の第１の実施の形態に係る磁気メモリセルの第１０の変形例の構造を表す斜視図を、図２６はそのｘ−ｚ断面図を、及び図２７はそのｙ−ｚ断面図を示している。
本変形例においては第１の実施の形態におけるセンス層１１が、第３のセンス層１１ｃと第４のセンス層１１ｄにより構成される。第３のセンス層１１ｃと第４のセンス層１１ｄは配線層１０を挟んで互いに反対側に形成される。第３のセンス層１１ｃは第１の結合層１２に隣接してストレージ層１３とは反対側に設けられる。第３のセンス層１１ｃと第４のセンス層１１ｄは同じ材料から構成されても良く、異なる材料から構成されても良い。また第３のセンス層１１ｃと第４のセンス層１１ｄは同じ平面形状を有していても良く、異なる平面形状を有していても良い。ただし、第３のセンス層１１ｃ、および第４のセンス層１１ｄは、その磁気異方性は小さくなるように設計される。また第３のセンス層１１ｃと第４のセンス層１１ｄは同じ膜厚で設計されても良く、異なる膜厚で設計されても良い。なお、好適には第３のセンス層１１ｃの磁気ボリューム（飽和磁化×体積）とストレージ層１３の磁気ボリュームの和が第４のセンス層１１ｄの磁気ボリュームとほぼ等しくなるように設計される。
本変形例によれば、第３のセンス層１１ｃと第４のセンス層１１ｄは互いにその漏れ磁界により静磁結合をしている。つまり、第３のセンス層１１ｃと第４のセンス層１１ｄは互いにほぼ反平行に磁化した状態が安定となる。また、本変形例においても、センス層の磁気異方性は小さく設計され、低電流におけるスイッチングに寄与し、熱安定性は主にストレージ層１３によって担われる。
本変形例によれば、配線層１０の両側に磁化反転が可能な強磁性層が配置される。特開２００４−１５３０７０によれば、配線層の両側に強磁性層が配置された構造では、単層の強磁性層に比べてより小さな電流での磁化反転が可能である上、外乱磁界耐性に優れることが、解析的に示されている。つまり、本変形例によって、センス層の配線層１０による磁界への感度がより一層高まり、より一層の低電流書き込みが可能となる上、外乱磁界がかかる状況においても安定したメモリ状態を保持することができる。
また図２８には、本変形例の別の構造を表すｙ−ｚ断面図が示されている。第４のセンス層１１ｄは図２７に示すようにｙ−ｚ断面において配線層１０の外側に配置されても良く、図２８のように配線層１０内に食い込むように配置されても良い。
図２９には本変形例のマイクロマグネティックシミュレーションによる検証の結果が示されている。図において上段には各配線層に電流が流れている状態でのストレージ層１３のローカルな磁気モーメントの分布が、中段には第３のセンス層１１ｃのローカルな磁気モーメントの分布が、そして下段には第４のセンス層１１ｄのローカルな磁気モーメントの分布が示されている。また左列は電流０［ｍＡ］、中列は電流０．６［ｍＡ］、そして右列は電流０．８［ｍＡ］における各層のローカルな磁気モーメントの分布が示されている。
ここで、ストレージ層１３は、ｘ軸方向に長軸を持つ０．２４×０．４２［μｍ２］の楕円体であり、その磁気ボリューム（飽和磁化×膜厚）は１．２［Ｔ・ｎｍ］とし、第３のセンス層１１ｃと第４のセンス層１１ｄはいずれも、ｙ方向に長軸を持つ０．６４×０．７２［μｍ２］の楕円体であり、その磁気ボリューム（飽和磁化×膜厚）は１．０［Ｔ・ｎｍ］とした。また、配線層１０の膜厚は２０［ｎｍ］とし、そのｘ方向の幅は０．６４［μｍ］、ｙ軸方向への長さは０．７２［μｍ］とした。
なお、この系における熱安定性指標（α＝ΔＥ／ｋＢＴ；ｋＢはボルツマン定数、Ｔは絶対温度）は約７５である。これは１０年間の熱安定性を保証する上で十分な値と言える。またシミュレーションにおいては、初めストレージ層１３と第３のセンス層１１ｃの磁化は図中右方向を向き、第４のセンス層１１ｄの磁化は図中の左方向を向くように設定し、この状態から配線層に−ｙ方向に電流を印加し、各層の磁気モーメントの振る舞いを検証した。
その結果、図２９によれば、０［ｍＡ］においてストレージ層１３、第３のセンス層１１ｃは右向きに磁化し、第４のセンス層１１ｄは左向きに磁化していたのが、０．８［ｍＡ］では磁化反転が完了している。またその直前の０．６［ｍＡ］においては、第３のセンス層１１ｃと第４のセンス層１１ｄの磁化が、静磁結合によって互いに反平行状態を保ちながら反転している様子がわかる。なお、本シミュレーションでは簡単のために配線層１０のｙ軸方向への長さをセンス層のｙ軸方向の長さと同じ０．７２［μｍ］としたが、実際にはこれより長い配線長とすることにより、磁性層にかかる磁界は大きくなるため、０．８［ｍＡ］以下の電流での磁化反転も可能となる。
また、本変形例によれば、外乱磁界への耐性の向上が実現される。これは、二層のセンス層が静磁結合により互いに反平行状態を取ることが安定であるため、一方向を向いた磁界による反転は起こりにくいことによっている。
図３０には、本変形例の外乱磁界耐性についてのマイクロマグネティックシミュレーションによる計算結果が示されている。図において上段には一様な印加磁界におけるストレージ層１３のローカルな磁気モーメントの分布が、中段には第３のセンス層１１ｃのローカルな磁気モーメントの分布が、そして下段には第４のセンス層１１ｄのローカルな磁気モーメントの分布が示されている。また左列は初期状態である磁界が印加されていない状態、中列はｘ軸の負の方向に２５［Ｏｅ］を印加した状態、そして右列は磁界をゼロに戻した状態における各層のローカルな磁気モーメントの分布が示されている。なお、各層のパラメータは図２９で用いたものと同じである。
図３０によれば、２５［Ｏｅ］の磁界が印加されたとき、各層の磁化は磁界が印加されていない状態から回転が起こっているが、磁界を切ると、再び初期状態に戻っている。つまり、本系においては２５［Ｏｅ］以上の外乱磁界に対する耐性があるものと判断される。外乱磁界の方向としては他の方向についても検証したが、いずれも２５［Ｏｅ］の外乱磁界への耐性があることが確認された。
なお、本検証により確認された２５［Ｏｅ］という値は、実用上問題のない範囲と言える。なお、このような外乱磁界耐性は特に第３のセンス層１１ｃの磁気ボリューム（飽和磁化×体積）とストレージ層１３の磁気ボリュームの和が第４のセンス層１１ｄの磁気ボリュームと等しくなるときに高められる。また製造されたチップの周りに磁界シールドを設けることにより、外乱磁界耐性への要請はより弱くなる。
本変形例は、書き込み電流の低減を実現し、なおかつ十分な外乱磁界耐性が保障されることから、本発明を実施するうえで最も好適な形態の一つであると言うことができる。
（第１１の変形例）
図３１は本発明の第１の実施の形態に係る磁気メモリセルの第１１の変形例の構造を表すｙ−ｚ断面図を示している。本変形例においては、配線層１０の少なくとも一部分に発熱層８０が設けられることを特徴とする。好適には発熱層８０はｘ−ｙ平面において少なくとも一部分がセンス層１１にオーバーラップするように設けられる。発熱層８０は導電性の材料から構成され、かつ配線層１０に比べて抵抗率が大きい。具体的には、Ｔａ、Ｗ、Ｔｉなどが例示される。これによって配線層１０に書き込み電流が流れたとき、発熱層８０において電流によるジュール熱が発生し、その熱は磁化自由層２０に伝わる。
本変形例によれば、書き込み電流が流れたときに、磁化自由層２０が加熱される。このとき磁化自由層２０を構成するセンス層１１、およびストレージ層１３の実効的な異方性磁界が下がる。これによって（３）式から分かるように、スイッチングに必要な磁界は低減し、より小さな電流での書き込みが可能となる。また、発熱層８０はセンス層１１の結晶成長をコントロールする下地層としての役割も兼ねることができ、また配線層１０との間の拡散バリアの役割を兼ねることもできる。
図３２、３３には本変形例の別の形態が示されている。図３２は配線層１０の断面の一部分が発熱層８０に置き換わった構造である。また図３３は第１０の変形例との組み合わせである。この他、配線層１０の断面積を磁化自由層２０の付近のみ小さくすることにより、局所的に抵抗を大きくし、発熱の効果を持たせることもできる。
（第１２の変形例）
図３４は本発明の第１の実施の形態に係る磁気メモリセルの第１２の変形例の構造を表すｘ−ｙ平面図を示している。本変形例はセンス層１１の平面形状、および配線層１０との平面形状の関係に関する。図３４に示されるように、センス層１１の平面形状は、（ａ）のように円形であるほかに、（ｂ）、（ｃ）のようにｘ軸、およびｙ軸の方向に長軸を持つ楕円により構成されてもよい。またセンス層１１と配線層１０のｘ−ｙ面内における平面形状の関係は、（ｄ）のように配線層１０に比べてその幅が小さくてもよい。逆に（ｅ）のように大きくても良い。（ｂ）、（ｃ）のように楕円の形状を変化させることによって、磁化自由層２０全体の磁気特性、特に異方性磁界を調整することができる。
ところで、本発明の実施の形態においてはセンス層１１のアスペクト比は好適には１に近い値に設定される。ここで一般的にアスペクト比が１に近い形状の磁性体においては、トータルのエネルギーを低下させるために図３５に示されるようなＳ磁区やＣ磁区をとることが知られている。このうち、本発明の実施の形態では、センス層１１はＳ磁区をとることが望ましい。これは、本発明の実施の形態においては、ゼロ磁界においてＳ磁区をとった状態の方が、より低電流での書き込みが可能となるためである。実際に図６、２９、３０に示されたマイクロマグネティックシミュレーション結果はセンス層がゼロ磁界においてＳ磁区となるような初期条件の下での計算結果である。
また、Ｓ磁区となるような磁性体における反転経路としては、図３６と図３７の二通りがあり、どちらの経路をとっても構わない。図３６は“０”から“１”への反転と“１”から“０”への反転で、磁化の回転方向が逆方向である例であり、図３７は“０”から“１”への反転と“１”から“０”への反転で、磁化の回転方向が同方向の例である。
図３８は本変形例の他の形態を示している。図３８のようにセンス層１１の形状として楕円形以外の形状を用いることにより、ゼロ磁界における磁化状態がＳ磁区になるようにコントロールすることができ、またその反転経路を図３６、または図３７のいずれかが優先的に選択されるようにコントロールすることができる。特に図の（ａ）、（ｂ）、（ｃ）、（ｄ）のようにセンス層１１のｘ軸方向の端部がｙ軸に沿った直線となるようにパターニングすることにより、端部の磁気モーメントの方向をコントロールできる。また（ｅ）、（ｆ）のように端部をｙ軸方向から傾斜させることにより、その端部の磁化状態をコントロールできることに加えて、反転経路を限定することもできる。
（第１３の変形例）
図３９は本発明の第１の実施の形態に係る磁気メモリセルの第１３の変形例の構造を表すｘ−ｙ平面図を示している。本変形例はストレージ層１３の平面形状に関する。図のようにストレージ層３９の平面形状を適切に設計することによって、ストレージ層１３の安定な磁化状態、磁気異方性の大きさ、および磁化自由層２０全体の磁気特性を調整することができる。またセンス層１１の安定な磁化状態をコントロールしたり、反転経路を限定したりすることもできる。
（第１４の変形例）
図４０、図４１は本発明の第１の実施の形態に係る磁気メモリセルの第１４の変形例の構造を表すｘ−ｙ平面図を示している。本変形例は、センス層１１、およびストレージ層１３の磁化容易軸の方向に関する。図４０には、センス層１１の磁化容易軸方向１１１がｘ軸、およびｙ軸に対して傾斜して設計される変形例が示されており、図４１には、ストレージ層１３の磁化容易軸方向１１２がｘ軸、およびｙ軸に対して傾斜して設計される変形例が示されている。それぞれの磁化容易軸の方向はｘ−ｙ平面内においてどのような方向を向いていてもよい。また、図示はされていないが、センス層１１の磁化容易軸方向１１１、およびストレージ層１１２の磁化容易軸方向１１２のいずれもがｘ軸、およびｙ軸に対して同じ、もしくは異なる角度で傾斜していてもよい。
また、本変形例は第１３の変形例と組み合わせることもできる。すなわち、各層の平面形状は任意である。なお、この場合の各層のアスペクト比は以下のように定義されるものとする。まずストレージ層１３のアスペクト比は、ストレージ層１３のｘ−ｙ平面における周上の任意の２点を結ぶ線分のうち、最も長い線分の長さをＬＳＴＯＲＡＧＥとし、それに直交する方向での周上の２点間を結ぶ線分をＷＳＴＯＲＡＧＥとしたとき、ＬＳＴＯＲＡＧＥ／ＷＳＴＯＲＡＧＥで表されるものとする。一方センス層１１のアスペクト比は、前記の最も長い線分ＬＳＴＯＲＡＧＥの方向についてのセンス層１１の周上の２点を結ぶ線分をＬＳＥＮＳＥとし、それに直交する方向での周上の２点間を結ぶ線分をＷＳＥＮＳＥとしたときＬＳＥＮＳＥ／ＷＳＥＮＳＥで表されるものとする。
本変形例によれば、書き込み電流の低減、および反転経路の限定による動作の安定化がもたらされる。磁性体を磁化反転させる場合、その磁化容易軸方向に平行に磁界を印加するよりも、磁化容易軸方向から傾斜して磁界を印加した方が、磁化反転に必要な合計の磁界の大きさは小さくなることが知られている。よって、本変形例によって、スイッチングに必要な電流を低減することができる。
また、図４０のような構造において、例えばストレージ層１３がｘ軸の正の方向に磁化している状態を考える。ここで配線層１０にｙ軸の負の方向に電流を流し、磁化自由層２０にｘ軸の負の方向に磁界を印加した場合、センス層１１の磁化容易軸１１１が傾斜しているため、反時計回りの経路で磁化反転が起こり、ストレージ層１３の磁化のｘ軸の負の方向へのスイッチングが完了する。次に配線層１０にｙ軸の正の方向に電流を流し、磁化自由層２０にｘ軸の正の方向に磁界を印加した場合、センス層１１の磁化容易軸１１１が傾斜しているため、再び反時計回りの経路で磁化反転が起こり、ストレージ層１３の磁化のｘ軸の正の方向へのスイッチングが完了する。つまりこの場合、図３７に示されたような反転経路が選択的に実現されることになる。これによって反転動作が安定化される。
なお、図４０、図４１では磁気異方性の方向は形状磁気異方性によって制御される場合について図示されているが、この磁気異方性の方向は結晶磁気異方性によって付与されても構わない。
（第１５の変形例）
図４２は本発明の第１の実施の形態に係る磁気メモリセルの第１５の変形例の構造を表すｘ−ｙ平面図を示している。本変形例は、センス層１１のナノメートルレンジでの組織に関する。センス層１１は図４２の（ａ）に示されるように強磁性相９１のナノメートルレンジの粒子が非磁性相９０のマトリックス中に分散していたり、（ｂ）に示されるように強磁性相９１と非磁性相９０がナノメートルレンジで互いにネットワークを組むように相分離していたり、あるいは（ｃ）のように非磁性相９０のナノメートルレンジの粒子が強磁性相９１のマトリックス中に分散していたりしてもよい。なお、ここでいうナノメートルレンジの粒子のサイズとしては０．５−１００［ｎｍ］程度が好適である。これは、このようなサイズにおいてはバルクとは異なる物性が発現されるためである。
図４２に示したような組織はナノコンポジットと言われるが、近年ナノコンポジット磁性材料において、バルクでは見られない様々な興味深い現象が報告されている。つまり、本変形例のようにセンス層１１の材料の組織をナノコンポジット化することによって、センス層１１の実効的な磁気異方性の大きさ、実効的な交換スティフネス定数を適切な値にコントロールすることができる。
また、図４２（ａ）のような組織において、強磁性相９１の粒子のサイズが数１０ナノメートル以下になると、センス層１１の磁気特性は強磁性から超常磁性へと転移することが知られている。この場合、材料に起因した異方性磁界は劇的に低減される。これによって、更なる書き込み電流の低減が実現される。
［第２の実施の形態］
次に、第２の実施の形態に係る磁気メモリセルについて説明する。図４３は、磁気メモリセルの主要な部分の構造を表す斜視図である。図４４は平面図、図４５は図４４におけるＡ−Ａ´断面図、図４６は図４４におけるＢ−Ｂ´断面図である。本発明の第２の実施の形態に係る磁気メモリセルの本発明の第１の実施の形態に係る磁気メモリセルに対する違いは、第２の配線層２００が磁化自由層２０の近傍に設けられることにある。第２の配線層２００は配線層１０に対してｘ−ｙ平面においてほぼ直交する。第２の配線層２００は導電性の材料から構成される。具体的にはＡｌ、Ｃｕなどが例示される。
本実施の形態によれば、磁化自由層２０には配線層１０によるｘ軸方向への磁界の他に、第２の配線層２００によってｙ軸方向への磁界が印加される。これによって更なる書き込み電流の低減が実現される。また、図３６、３７で示されるような反転経路の限定もできる。
図４７は本実施の形態を実現する１セル分の回路図の例を示している。書き込み動作時には、第１の実施の形態で述べたような回路設定に加えて、第２の配線層２００に電流が流れ、これによって磁気抵抗効果素子３０に磁界が印加される。本実施の形態においては二つの直交する書き込み配線を用いることから、２軸磁界書き込み方式となる。ただし、書き込みの大部分は配線層１０からの容易軸方向への磁界に負うことになり、この配線層１０にはセル選択用の二つのＭＯＳトランジスタ１００ａ、１００ｂが接続される。従って、一般的な２軸書き込み方式に比べると格段に選択性が向上していることが分かる。
図４８は本実施の形態を実現する別の１セル分の回路図の例を示している。図４８のようにグラウンド線１０１を用いずに磁気抵抗効果素子３０の一端を第２の配線層に接続することもできる。
また、第２の配線層２００は図４３〜４６のように磁気抵抗効果素子３０を挟んで配線層１０とは反対側に設けられてもよく、あるいは図４９〜５１に示されるように配線層１０を挟んで磁気抵抗効果素子３０とは反対側に設けられてもよい。またこの他に、第２の配線層２００の方向の第１の配線層１０の方向に対する面内での関係は、図示されるように直交していてもよく、またほぼ平行方向に設けられてもよい。平行方向に設けられる場合には単純に容易軸方向への磁界が増加することになる。
［第３の実施の形態］
（基本構成と動作原理及び効果）
次に、第３の実施の形態に係る磁気メモリセルの構造を表すｘ−ｚ断面図を図５２に示す。第３の実施の形態によれば、磁化自由層２０の磁化反転のために、配線層１０によって誘起される磁界の他にＭＴＪを貫通するスピン偏極電流によるスピントルクトランスファーの効果を用いる。後者の効果はいわゆるスピン注入である。
スピン注入では、ＭＴＪを貫通し、磁化固定層１５から絶縁層１４を介して磁化自由層２０に電子が流れ込む場合、磁化自由層２０には磁化固定層１５と平行方向に磁化を向けるようなトルクが働き、一方磁化自由層２０から絶縁層１４を介して磁化固定層１５に電流が流れ込む場合、磁化自由層２０には磁化固定層１５とは反平行方向に磁化を向けるようなトルクが働く。よって書き込みの際は、配線層１０に所望の磁界が発生するような電流を流すと同時に、ＭＴＪを貫通するような電流を図５２のように流すことにより、磁化自由層２０には磁界とスピントルクが同時に働き、低電流での磁化反転が実現される。
なお、図において“０”状態は絶縁層１４に隣接する磁化固定層１５とストレージ層１３が平行状態の場合に相当し、“１”状態は絶縁層１４に隣接する磁化固定層１５とストレージ層１３が反平行状態の場合に相当し、図中の矢印は電子の流れの向きを表し、電流の流れはこれとは逆である。なお、ここでは、ストレージ層１３、および磁化固定層１５の磁化容易軸は配線層１０の長手方向、すなわちｙ軸方向からほぼ垂直方向、すなわちｘ軸方向を向いているものとする。ただし、各層の磁化容易軸の方向を調整することにより、書き込みに必要な電流を低減することができる。
また、本実施の形態によれば、書き込みの際にＭＴＪを貫通する電流が流れることから、ＭＴＪの温度が上昇する。これによって磁化自由層２０のスイッチングに必要な磁界が低減されるため、より一層の低電流による書き込みが実現される。
また、スピン注入方式では、書き込みの際に絶縁層１４に比較的大きな電流を流す必要があるため、絶縁層１４の電圧による破壊や書き換えによる特性の劣化が懸念される。しかし本実施の形態によってスピン注入に必要な電流値が低減されるため、このような問題も解消される。
（第１の変形例）
図５３は本発明の第３の実施の形態に係る磁気メモリセルの第１の変形例の構造を表す斜視図を、図５４はそのｘ−ｙ平面図を、図５５はそのｘ−ｚ断面図を、そして図５６はそのｙ−ｚ断面図を示している。本変形例はストレージ層１３、および磁化固定層１５の磁化容易軸方向に関し、それらの磁化容易軸方向は配線層１０の長手方向とほぼ平行に設計される。
本変形例では上述のスピン注入方式で磁化自由層２０への書き込みが行われ、その際配線層１０によって誘起される磁界はストレージ層１３の困難軸方向に印加される。スピン注入方式では、困難軸方向に磁界が印加される場合に高速、低電流でのスイッチングが可能となるため、本実施の形態によれば単純なスピン注入方式と比較して、高速、低電流での書き込みが可能となる。
［第４の実施の形態］
（基本構成と動作原理及び効果）
また、近年上述のスピン注入方式と同様なスピントルクトランスファーの効果を用いた現象として、電流駆動磁壁移動現象が報告されている。これは、磁壁を含む磁性細線中に細線の長手方向に電流を流すと、スピン偏極した伝導電子が磁壁内の磁気モーメントに影響（圧力）を及ぼし、磁壁が伝導電子の流れの方向と同方向に移動するという現象である。
本発明の第４の実施の形態においては、上述の電流駆動磁壁移動現象が利用される。本発明の第４の実施の形態に係る磁気メモリセルの構造を表す斜視図を図５７に、そのｘ−ｙ平面図を図５８に、図５８におけるＡ−Ａ′断面図（ｘ−ｚ断面図）を図５９に、そして図５８におけるＢ−Ｂ′断面図（ｙ−ｚ断面図）を図６０に示す。本発明の第４の実施の形態に係る磁気メモリセルは配線層１０と磁気抵抗効果素子３０を備えている。磁気抵抗効果素子３０は磁化自由層２０、絶縁層１４、磁化固定層１５、及び反強磁性層１７を備えている。
磁化自由層２０はセンス層１１と広義のストレージ層１３ｆと、センス層１１と広義のストレージ層１３ｆの間に配置される第１の結合層１２を備えている。また、配線層１０の長手方向をｙ軸、ｙ軸と面内において垂直な方向をｘ軸としたとき、広義のストレージ層１３ｆはｘ軸にほぼ平行に長手方向を持つように設けられる。さらに、ｘ軸にほぼ平行に設けられた広義のストレージ層１３ｆは、磁壁移動領域（狭義のストレージ層）１３ｃと、第１の磁化固定領域１３ｄと、第２の磁化固定領域１３ｅの各領域を有する。磁壁移動領域（狭義のストレージ層）１３ｃのうち少なくとも一部分はｘ−ｙ平面においてセンス層１１とオーバーラップする。
磁化固定層１５、および磁壁移動領域（狭義のストレージ層）１３ｃの磁気異方性はｘ軸方向の成分を持つように設計される。磁化固定層１５の磁化は実質的に一方向に固定されており、一方、磁壁移動領域（狭義のストレージ層）１３ｃの磁化は磁界が印加されていないときに磁化固定層１５の磁化と平行か反平行のいずれかの方向に磁化が向くような磁気異方性が付与されている。さらに、第１の磁化固定領域１３ｄと第２の磁化固定領域１３ｅの磁化はそれぞれ磁壁移動領域１３ｃ（狭義のストレージ層）に対して向かう方向に固定されている。あるいは第１の磁化固定領域１３ｄと第２の磁化固定領域１３ｅの磁化はそれぞれ磁壁移動領域（狭義のストレージ層）１３ｃに対して離れる方向に固定されている。
また、第１の実施の形態におけるストレージ層１３は、本実施の形態では磁壁移動領域（狭義のストレージ層）１３ｃに相当する。従って、上述の解析計算から示されたように、磁壁移動領域（狭義のストレージ層）１３ｃの磁気ボリュームはセンス層の磁気ボリュームよりも小さく設計されることが好適である。これ以降は、これまでとの対応を良くするために、磁壁移動領域（狭義のストレージ層）１３ｃを単にストレージ層１３ｃ´と呼ぶことにする。
上述のような広義のストレージ層１３ｆの構造、および磁化状態によって、広義のストレージ層１３ｆにおいては、第１の磁化固定領域１３ｄと第２の磁化固定領域１３ｅの間のいずれかの場所に磁壁が導入される。
第４の実施の形態に係る磁気メモリセルによれば、前記磁壁を広義のストレージ層１３ｆ内を流れる電流と、配線層１０によって誘起される磁界と、センス層１１から第１の結合層１２を介して伝えられる磁気結合によって、ストレージ層１３ｃ´の磁壁を移動することにより書き込みが行われる。好適にはストレージ層１３ｃ´と第１の磁化固定領域１３ｄの境界、およびストレージ層１３ｃ´と第２の磁化固定領域１３ｅの境界は磁壁の安定点となるように平面形状がパターニングされる。例えば、ノッチ（Ｎｏｔｃｈ）を設けたり、カーブを設けたりするなどの方法により、このような動作を可能とするパターニングが実現ができる。このようにして、磁壁移動領域において安定して２値状態を実現することができる。
また第１の磁化固定領域１３ｄ、および第２の磁化固定領域１３ｅはストレージ層１３ｃ´と同一平面状に設けられてもよく、異なる平面状に設けられてもよい。例えば、第１の磁化固定領域１３ｄ、および第２の磁化固定領域１３ｅに垂直磁気異方性を有する材料を用いることにより、第１の磁化固定領域１３ｄ、および第２の磁化固定領域１３ｅをストレージ層１３ｃ´に対して膜面垂直方向に設けることができる。
次に第４の実施の形態に係る磁気メモリセルへの情報の書き込み方法について図５９を用いて説明する。いま、絶縁層１４と隣接する磁化固定層１５の磁化方向はｘ軸の正の方向に固定されているものとし、ストレージ層１３ｃ´の磁化の方向がｘ軸の正の方向を向いた状態を“０”状態、ストレージ層１３ｃ´の磁化の方向がｘ軸の負の方向を向いた状態を“１”状態と呼ぶことにする。第１の磁化固定領域１３ｄはストレージ層１３ｃ´よりもｘ軸の負の方向に接続しており、第２の磁化固定領域１３ｅはストレージ層１３ｃ´よりもｘ軸の正の方向に接続しているものとする。第１の磁化固定領域１３ｄと第２の磁化固定領域１３ｅの磁化はストレージ層１３ｃ´に向かう方向に固定されているものとする。
いま、ストレージ層１３ｃ´の磁化がｘ軸の正の方向に向いた“０”状態にあるものとする。このとき、ストレージ層１３ｃ´と第２の磁壁移動領域１３ｅの間に磁壁（Ｈｅａｄ−ｔｏ−Ｈｅａｄ磁壁）が形成される。ここで配線層１０にｙ軸の負の方向に電流を流し、同時に広義のストレージ層１３ｆにはｘ軸の正の方向に電流を流す。このとき配線層１０を流れる電流はセンス層１１、およびストレージ層１３ｃ´の位置においてｘ軸の負の方向に向かう磁界を誘起する。これによってセンス層１１とストレージ層１３ｃ´の磁化はｘ軸の負の方向に反転しようとする。一方、広義のストレージ層１３ｆをｘ軸の正の方向に流れる電流によって、第２の磁化固定領域１３ｅから前記磁壁を通ってストレージ層１３ｃ´にスピン偏極した伝導電子が流れ込む。この流れによって前記磁壁はｘ軸の負の方向へ移動し、ストレージ層１３ｃ´の磁化はｘ軸の負の方向を向こうとする。このようにして電流によって誘起される磁界と広義のストレージ層１３ｆ内を流れるスピン偏極電流の両方によって“１”状態へのスイッチングが実現される。
一方、“１”状態から“０”状態への反転は、配線層１０にｙ軸の正の方向に電流を流し、広義のストレージ層１３ｆにはｘ軸の負の方向に電流を流すことにより実現される。このように磁界とスピントルクトランスファーの両方を効果的に併用することで、書き込みに必要な電流の低減が実現される。
また、本実施の形態によれば、書き込みの際に広義のストレージ層１３ｆを電流が流れることから、ストレージ層１３ｃ´、およびそれを含む磁化自由層２０の温度が上昇する。これによって磁化自由層２０のスイッチングに必要な磁界が低減されるため、より一層の低電流による書き込みが実現される。
本実施の形態においては、センス層１１、広義のストレージ層１３ｆ、および磁化固定層１５などの各層の形状は任意に設定される。
また、本実施の形態はストレージ層１３ｃ´におけるスイッチングに磁壁移動現象を利用することが特徴であり、その方法としてスピン偏極した電流を用いる。ただし、本実施の形態に係る磁気抵抗効果素子の構成において、広義のストレージ層１３ｆに電流を流さずに第１の配線層１０によって誘起される磁界のみで広義のストレージ層１３ｆ内に形成される磁壁を駆動してもよい。
（第１の変形例）
図６１は本発明の第４の実施の形態に係る磁気メモリセルの第１の変形例の構造を表すｘ−ｙ平面図を示している。本実施の形態においては広義のストレージ層１３ｆと配線層１０は電気的に接続される。
本変形例によって、書き込みの際に配線層１０を流れる電流は広義のストレージ層１３ｆをも同時に流れる。従って、一つの電流経路により、上述の磁界による書き込みとスピントルクトランスファーを利用した磁壁移動による書き込みの両方を実現することができる。これにより周辺回路が単純化される。
（第２の変形例）
図６２は本発明の第４の実施の形態に係る磁気メモリセルの第２の変形例の構造を表す斜視図を、図６３はそのｘ−ｙ平面図を、図６４は図６３におけるＢ−Ｂ′断面図（ｙ−ｚ断面図）を示している。本変形例は第３の実施の形態に係る磁気メモリセルの第１の変形例に類似する。本変形例においては、広義のストレージ層１３ｆの長手方向は配線層１０と同じくｙ軸方向にほぼ平行に設けられる。また、磁化固定層１５、ストレージ層１３ｃ´の磁気異方性はｙ軸方向にほぼ平行に設けられる。
本変形例における書き込み方法は、広義のストレージ層１３ｆ内に電流を導入し、上述のようなスピントルクトランスファーを利用した磁壁移動を用いるとともに、配線層１０に電流を流し、センス層１１、およびストレージ層１３ｃ´に磁界を印加する。ただし、この場合に印加される磁界は、ストレージ層１３ｃ´の困難軸方向になる。
その具体的な流れが図６５に示されている。図６５において白抜きの矢印は広義のストレージ層１３ｆの磁気モーメントを模式的に表しており、ハッチングが描き込まれた矢印はセンス層１１の磁気モーメントを模式的に表している。非書き込み動作時は、センス層１１、ストレージ層１３ｃ´の磁化はいずれもｙ軸方向を向いており、ストレージ層１３ｃ´と第１の磁化固定領域１３ｄ、もしくはストレージ層１３ｃ´と第２の磁化固定領域１３ｅのいずれかに磁壁３００が形成される。この状態で、広義のストレージ層１３ｆ、配線層１０の両方に電流が流れると、センス層１１の磁化は電流によって誘起される磁界によってｘ軸方向を向きやすくなり、ストレージ層１３ｃ´はセンス層１１の影響を受けてｘ軸方向の磁化成分を持つようになる。このとき広義のストレージ層１３ｆ内を流れるスピン偏極電流による磁壁の移動が起こりやすくなる。
なお、配線層１０を流れる電流の方向は“０”を書き込むときと“１”を書き込むときで同じ方向であってもよく、反対方向であってもよい。図６５では同じ方向の場合についての磁気モーメントの振る舞いについて描かれている。
ストレージ層１３ｃ´の困難軸方向に磁界が印加されることによって、より低電流での磁壁移動が可能となる。また本変形例では、図６３から分かるように、広義のストレージ層１３ｆと配線層１０の長手方向が等しくなるため、セル面積を小さく抑えることができる。
また本変形例においても、第１の変形例のように広義のストレージ層１３ｆと配線層１０を電気的に接続してもよい。
また本変形例は図６６、図６７に示されるようにして実施することもできる。図６６はその斜視図を、図６７はｙ−ｚ断面図を示している。またさらに、本変形例は図６８、図６９に示されるようにして実施することもできる。図６８はその斜視図を、図６９はｙ−ｚ断面図を示している。これに加え、本変形例は図７０のようにして実施することもできる。図７０はｙ−ｚ断面図を示している。
図６６、図６７によれば、広義のストレージ層１３ｆは配線層１０に隣接して設けられる。この場合も上述と同様な書き込み方法が可能である。また図６８、図６９は図６６、図６７において配線層１０が省略されたものである。この場合、書き込みの際には広義のストレージ層１３ｆをスピン偏極電流が流れることにより磁壁移動が起こるのと同時に、ストレージ層１３を流れる電流はセンス層１１に磁界を印加し、この磁界はセンス層１１の磁化をｘ方向に回転させる。この磁化のｘ方向成分は第１の結合層１２を介してストレージ層１３ｃ´に伝えられる。これによって、電流駆動磁壁移動は困難軸方向への実効的な磁界によりアシストされる。さらに図７０は図６８、図６９に対して、センス層１１と広義のストレージ層１３ｆの積層順序に関して異なり、広義のストレージ層１３ｆが絶縁層１４に隣接して設けられる。
図６６−７０に示されるような形態は図６２−６４に示される変形例に比べて単純化された構造を有する。
本発明の活用例として、携帯電話、モバイルパソコンやPDAに使用される不揮発性の半導体メモリ装置や、自動車などに使用される不揮発性メモリ内蔵のマイコンが挙げられる。
以上で本発明の実施の形態について説明した。しかしながら、上記の実施の形態は、当業者にとって明らかであるように単に本発明を説明するために与えられたものであり、添付された請求の範囲の解釈を限定するために用いられてはならない。

Claims (26)

  1. 反転可能な磁化を有する磁化自由層と、
    前記磁化自由層に隣接する絶縁層と、
    前記絶縁層の前記磁化自由層と反対側に隣接し、磁化がほぼ一方向に固定された磁化固定層を具備し、
    前記磁化自由層は、
    センス層と、
    前記センス層に隣接する第１の結合層と、
    前記第１の結合層の前記センス層と反対側に隣接するストレージ層を具備し、
    前記センス層と前記ストレージ層は前記第１の結合層を介して少なくとも一部分が磁気的に結合しており、
    前記ストレージ層の磁気異方性は前記センス層の磁気異方性よりも大きく、
    前記センス層の飽和磁化と体積の積は、前記ストレージ層の飽和磁化と体積の積よりも大きく、
    前記センス層の面積は前記ストレージ層の面積よりも大きい
    磁気抵抗効果素子。
  2. 前記ストレージ層は、その長軸方向をＡ方向とし、その短軸方向をＢ方向としたとき、Ａ方向の長さのＢ方向の長さに対する比が５以下であり、
    前記センス層は、Ａ方向の長さのＢ方向の長さに対する比が０．５以上２．０以下であり、
    前記センス層の飽和磁化と体積の積は、前記ストレージ層の飽和磁化と体積の積よりも大きい
    請求項１に記載の磁気抵抗効果素子。
  3. 前記ストレージ層は、
    その長軸方向をＡ方向とし、その短軸方向をＢ方向としたとき、
    Ａ方向の長さのＢ方向の長さに対する比が５以下であり、
    Ｂ方向の長さは０．１μｍ以上０．４μｍ以下であり、
    膜厚は０．５ｎｍ以上５．０ｎｍ以下であり、
    前記センス層は、
    Ａ方向の長さのＢ方向の長さに対する比が０．５以上２．０以下であり、
    短軸方向への長さは０．４μｍ以上１．２μｍ以下であり、
    膜厚は０．５ｎｍ以上である
    請求項１に記載の磁気抵抗効果素子。
  4. 前記センス層、または前記ストレージ層のうちの少なくとも一つが楕円以外の平面形状を有し、
    磁界が印加されていない時に前記センス層がＳ磁区となる
    請求項１乃至３のいずれかに記載の磁気抵抗効果素子。
  5. 前記磁化固定層、前記センス層、または前記ストレージ層のうちの少なくとも一つが、複数の強磁性層から構成され、
    前記複数の強磁性層のうち隣り合う層は結合層を介して磁気的に結合している
    請求項１乃至４のいずれかに記載の磁気抵抗効果素子。
  6. 前記ストレージ層が前記絶縁層に隣接して設けられる
    請求項１乃至５のいずれかに記載の磁気抵抗効果素子。
  7. 前記センス層が、ナノコンポジット材料から構成される
    請求項１乃至６のいずれかに記載の磁気抵抗効果素子。
  8. 請求項１乃至７のいずれかに記載の磁気抵抗効果素子と、
    前記磁気抵抗素子の一端に電気的に接続された第１の配線層を具備し、
    前記第１の配線層の長手方向をＹ方向とし、前記磁気抵抗効果素子の積層方向に垂直な面内においてＹ方向に直交する方向をＸ方向としたとき、前記ストレージ層の磁気異方性は前記Ｘ方向成分を有し、
    当該磁気抵抗効果素子への情報の書き込みは、前記第１の配線層に電流を流すことにより誘起される磁界を前記磁化自由層に印加し、前記ストレージ層の磁化をスイッチングすることにより行う
    磁気ランダムアクセスメモリ。
  9. 前記磁気抵抗効果素子と前記第１の配線層の間に導電層を具備する
    請求項８記載の磁気ランダムアクセスメモリ。
  10. 請求項１乃至７のいずれかに記載の磁気抵抗効果素子と、
    前記磁気抵抗効果素子の一端に電気的に接続された第１の配線層と、
    前記磁気抵抗効果素子の近傍に配置された第２の配線層を具備し、
    当該磁気抵抗効果素子への情報の書き込みは、前記第１の配線層と前記第２の配線層に電流を流すことにより誘起される磁界を前記磁化自由層に印加し、前記ストレージ層の磁化をスイッチングすることにより行う
    磁気ランダムアクセスメモリ。
  11. 前記磁気抵抗効果素子への情報の書き込みは、
    前記第１の配線層に電流を流すことにより前記磁化自由層に誘起される磁界と、前記磁化自由層と前記絶縁層と前記磁化固定層の間を貫通するスピン偏極した電流によって前記磁化自由層の磁気モーメントに及ぼされるトルクとによって、前記ストレージ層の磁化をスイッチングすることにより行う
    請求項８または９に記載の磁気ランダムアクセスメモリ。
  12. 請求項１乃至７のいずれかに記載の磁気抵抗効果素子と、
    前記磁気抵抗効果素子の一端に電気的に接続された第１の配線層を具備し、
    前記第１の配線層の長手方向をＹ方向とし、前記磁気抵抗効果素子の積層方向に垂直な面内においてＹ方向に直交する方向をＸ方向としたとき、前記ストレージ層の磁気異方性は前記Ｘ方向成分を有するように設けられ、
    当該磁気抵抗効果素子への情報の書き込みは、前記第１の配線層に電流を流すことにより前記磁化自由層に誘起される磁界と、前記磁化自由層と前記絶縁層と前記磁化固定層の間を貫通するスピン偏極した電流によって前記磁化自由層の磁気モーメントに及ぼされるトルクとによって、前記ストレージ層の磁化をスイッチングすることにより行う
    磁気ランダムアクセスメモリ。
  13. 請求項１乃至７のいずれかに記載の磁気抵抗効果素子の一端に電気的に接続された第１の配線層を具備し、
    前記第１の配線層の長手方向をＹ方向としたとき、
    前記ストレージ層の磁気異方性は前記Ｙ方向に対して略平行に設けられ、
    当該磁気抵抗効果素子への情報の書き込みは、前記第１の配線層に電流を流すことにより前記磁化自由層に誘起される磁界と、前記磁化自由層と前記絶縁層と前記磁化固定層の間を貫通するスピン偏極した電流によって前記磁化自由層に及ぼされるトルクとによって、前記ストレージ層の磁化をスイッチングすることにより行う
    磁気ランダムアクセスメモリ。
  14. 前記ストレージ層は、一方の端部に、一方向に固定された磁化を有する第１の磁化固定領域を有し、他方の端部に、一方向に固定された磁化を有する第２の磁化固定領域を有し、
    前記第１の磁化固定領域と前記第２の磁化固定領域の磁化は、いずれも前記ストレージ層に向かう方向、またはいずれも前記ストレージ層から離れる方向に固定されている
    請求項８または９に記載の磁気ランダムアクセスメモリ。
  15. 前記磁気抵抗効果素子への情報の書き込みは、前記第１の配線層に電流を流すことにより前記磁化自由層に誘起される磁界と、前記ストレージ層内を流れるスピン偏極した電流によって前記ストレージ層に形成される磁壁に働く圧力とによって、前記ストレージ層の磁化をスイッチングすることにより行う
    請求項１４に記載の磁気ランダムアクセスメモリ。
  16. 前記第１の配線層の長手方向をＹ方向としたとき、前記ストレージ層の磁気異方性は前記Ｙ方向に対して垂直成分を有するように設けられ、
    当該磁気抵抗効果素子への情報の書き込みは、前記第１の配線層に電流を流すことにより前記磁化自由層に誘起される磁界と、前記ストレージ層内を流れるスピン偏極した電流によって前記ストレージ層に形成される磁壁に働く圧力とによって、前記ストレージ層の磁化をスイッチングすることにより行う
    請求項１４に記載の磁気ランダムアクセスメモリ。
  17. 前記第１の配線層の長手方向をＹ方向としたとき、前記ストレージ層の磁気異方性は前記Ｙ方向に対して略平行に設けられ、
    当該磁気抵抗効果素子への情報の書き込みは、前記第１の配線層に電流を流すことにより前記磁化自由層に誘起される磁界と、前記ストレージ層内を流れるスピン偏極した電流によって前記ストレージ層に形成される磁壁に働く圧力とによって、前記ストレージ層の磁化をスイッチングすることにより行う
    請求項１４に記載の磁気ランダムアクセスメモリ。
  18. 前記第１の配線層の長手方向をＹ方向とし、Ｙ方向に直交する方向をＸ方向としたとき、前記センス層、または前記ストレージ層のうちの少なくとも一つにおける磁化容易軸方向が、Ｘ方向成分、Ｙ方向成分の両方を有する
    請求項８乃至１７のいずれかに記載の磁気ランダムアクセスメモリ。
  19. 前記第１の配線層に対して、前記磁気抵抗効果素子の側を除く面に、少なくとも一層の強磁性層を含むヨーク層を具備する
    請求項８乃至１８のいずれかに記載の磁気ランダムアクセスメモリ。
  20. 前記センス層が、前記第１の配線層の少なくとも３面において設けられる
    請求項８乃至１９のいずれかに記載の磁気ランダムアクセスメモリ。
  21. 前記センス層は、
    前記第１の配線層に対して前記磁化固定層が配置される側に配置された第３のセンス層と、
    前記磁化固定層が配置される側と反対側に配置された第４のセンス層とを含む
    請求項８乃至１８のいずれかに記載の磁気ランダムアクセスメモリ。
  22. 前記第３のセンス層の飽和磁化と体積の積と前記ストレージ層の飽和磁化と体積の積との和が前記第４のセンス層の飽和磁化と体積の積の０．５倍から１．５倍である
    請求項２１に記載の磁気ランダムアクセスメモリ。
  23. 前記第１の配線層の少なくとも一部分が、前記第１の配線層のそれ以外の部分に比べて抵抗が高く設計される
    請求項８乃至２２のいずれかに記載の磁気ランダムアクセスメモリ。
  24. 請求項１乃至７のいずれかに記載の磁気抵抗効果素子を具備し、
    前記ストレージ層は、一方の端部に、一方向に固定された磁化を有する第１の磁化固定領域を有し、他方の端部に、一方向に固定された磁化を有する第２の磁化固定領域を有し、
    前記第１の磁化固定領域と前記第２の磁化固定領域の磁化は、いずれも前記ストレージ層に向かう方向、またはいずれも前記ストレージ層から離れる方向に固定され、
    前記磁気抵抗効果素子への情報の書き込みは、前記ストレージ層に電流を流すことにより前記センス層に磁界が印加されることによって前記センス層の磁化が回転した結果、前記第１の結合層を介してもたらされる前記ストレージ層への磁気的な影響と、前記ストレージ層内を流れるスピン偏極した電流によって前記ストレージ層に形成される磁壁に働く圧力とによって、前記ストレージ層の磁化をスイッチングすることにより行われる
    磁気ランダムアクセスメモリ。
  25. 前記センス層のアスペクト比が前記ストレージ層のアスペクト比よりも小さいことを特徴とする
    請求項１乃至７のいずれかに記載の磁気抵抗効果素子。
  26. 前記ストレージ層は基板平行平面内において前記センス層内に収まることを特徴とする
    請求項３記載の磁気抵抗効果素子。
JP2008558018A 2007-02-13 2008-01-10 磁気抵抗効果素子、および磁気ランダムアクセスメモリ Active JP5224127B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008558018A JP5224127B2 (ja) 2007-02-13 2008-01-10 磁気抵抗効果素子、および磁気ランダムアクセスメモリ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007031769 2007-02-13
JP2007031769 2007-02-13
JP2008558018A JP5224127B2 (ja) 2007-02-13 2008-01-10 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
PCT/JP2008/050196 WO2008099626A1 (ja) 2007-02-13 2008-01-10 磁気抵抗効果素子、および磁気ランダムアクセスメモリ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013055694A Division JP5696909B2 (ja) 2007-02-13 2013-03-18 磁気抵抗効果素子、および磁気ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
JPWO2008099626A1 JPWO2008099626A1 (ja) 2010-05-27
JP5224127B2 true JP5224127B2 (ja) 2013-07-03

Family

ID=39689872

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008558018A Active JP5224127B2 (ja) 2007-02-13 2008-01-10 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP2013055694A Active JP5696909B2 (ja) 2007-02-13 2013-03-18 磁気抵抗効果素子、および磁気ランダムアクセスメモリ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013055694A Active JP5696909B2 (ja) 2007-02-13 2013-03-18 磁気抵抗効果素子、および磁気ランダムアクセスメモリ

Country Status (3)

Country Link
US (1) US8023315B2 (ja)
JP (2) JP5224127B2 (ja)
WO (1) WO2008099626A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5099368B2 (ja) * 2006-04-11 2012-12-19 日本電気株式会社 磁気ランダムアクセスメモリ
US8300456B2 (en) * 2006-12-06 2012-10-30 Nec Corporation Magnetic random access memory and method of manufacturing the same
JP5201538B2 (ja) * 2007-03-07 2013-06-05 日本電気株式会社 磁気ランダムアクセスメモリ
WO2008108109A1 (ja) * 2007-03-08 2008-09-12 Nec Corporation 磁気メモリセル及び磁気ランダムアクセスメモリ
JP5201539B2 (ja) 2007-03-29 2013-06-05 日本電気株式会社 磁気ランダムアクセスメモリ
JP5062597B2 (ja) * 2008-08-29 2012-10-31 独立行政法人産業技術総合研究所 トンネル磁気抵抗素子
WO2010047328A1 (ja) * 2008-10-23 2010-04-29 日本電気株式会社 半導体記憶装置
WO2010095589A1 (ja) * 2009-02-17 2010-08-26 日本電気株式会社 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
US8289765B2 (en) * 2009-02-19 2012-10-16 Crocus Technology Sa Active strap magnetic random access memory cells configured to perform thermally-assisted writing
JP5448242B2 (ja) * 2009-04-09 2014-03-19 日本電気株式会社 磁気抵抗記憶装置及びその製造方法
JP5374589B2 (ja) * 2009-09-04 2013-12-25 株式会社日立製作所 磁気メモリ
US8908423B2 (en) * 2009-11-27 2014-12-09 Nec Corporation Magnetoresistive effect element, and magnetic random access memory
US8558331B2 (en) 2009-12-08 2013-10-15 Qualcomm Incorporated Magnetic tunnel junction device
KR101684915B1 (ko) * 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
FR2966636B1 (fr) * 2010-10-26 2012-12-14 Centre Nat Rech Scient Element magnetique inscriptible
US8482967B2 (en) 2010-11-03 2013-07-09 Seagate Technology Llc Magnetic memory element with multi-domain storage layer
US8796794B2 (en) * 2010-12-17 2014-08-05 Intel Corporation Write current reduction in spin transfer torque memory devices
EP2546836A1 (en) * 2011-07-12 2013-01-16 Crocus Technology S.A. Magnetic random access memory cell with improved dispersion of the switching field
US9337424B2 (en) * 2012-11-13 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive tunnel junction
KR102114285B1 (ko) * 2013-04-09 2020-05-22 에스케이하이닉스 주식회사 반도체 장치 및 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9344345B2 (en) * 2014-03-19 2016-05-17 Micron Technology, Inc. Memory cells having a self-aligning polarizer
US9165610B1 (en) * 2014-06-30 2015-10-20 Globalfoundries Singapore Pte. Ltd. Non-volatile memory cell arrays and methods of fabricating semiconductor devices
JPWO2017090728A1 (ja) 2015-11-27 2018-09-13 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子、および磁気メモリ
US10109331B2 (en) * 2016-03-01 2018-10-23 Toshiba Memory Corporation Magnetic storage device with a wiring having a ferromagnetic layer
WO2018004648A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Apparatuses, systems, and methods associated with a magnetoelectric cell including a magnetoelectric nanocomposite
KR101963482B1 (ko) * 2016-10-20 2019-03-28 고려대학교 산학협력단 자기 터널 접합 소자 및 자기 메모리 소자
US10741318B2 (en) 2017-09-05 2020-08-11 Tdk Corporation Spin current magnetization rotational element, spin-orbit-torque magnetoresistance effect element, magnetic memory, and high-frequency magnetic element
JP2019047030A (ja) * 2017-09-05 2019-03-22 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子、磁気メモリ及び高周波磁気素子
US10600461B2 (en) * 2018-01-12 2020-03-24 Tdk Corporation Magnetic domain wall displacement type magnetic recording element and magnetic recording array
JP7124788B2 (ja) * 2018-05-22 2022-08-24 Tdk株式会社 スピン流磁化回転型磁気抵抗効果素子、及び磁気メモリ
US10923649B2 (en) * 2018-05-22 2021-02-16 Tdk Corporation Spin current magnetization rotation magnetoresistance effect element, and magnetic memory
US11276730B2 (en) * 2019-01-11 2022-03-15 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US10891999B1 (en) * 2019-06-19 2021-01-12 Western Digital Technologies, Inc. Perpendicular SOT MRAM
JP2021132110A (ja) * 2020-02-19 2021-09-09 Tdk株式会社 磁壁移動素子および磁気記録アレイ

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153070A (ja) * 2002-10-31 2004-05-27 Nec Corp 磁気ランダムアクセスメモリ，及びその製造方法
JP2004172614A (ja) * 2002-11-15 2004-06-17 Internatl Business Mach Corp <Ibm> 酸化物層と電流誘導加熱を使用した熱アシスト磁気書込み
JP2004179183A (ja) * 2002-11-22 2004-06-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2005109470A (ja) * 2003-09-29 2005-04-21 Samsung Electronics Co Ltd 熱発生層を有するｍｒａｍ装置およびメモリ装置のプログラム方法
JP2005174969A (ja) * 2003-12-05 2005-06-30 Japan Science & Technology Agency 静磁気結合を利用した磁性ランダムアクセスメモリセル
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法
JP2005223086A (ja) * 2004-02-04 2005-08-18 Sony Corp 磁気記憶素子及びその駆動方法、磁気メモリ
JP2005277147A (ja) * 2004-03-25 2005-10-06 Tohoku Univ 磁気記録素子の記録方法及び磁気記録素子アレイ
JP2005294340A (ja) * 2004-03-31 2005-10-20 Toyota Motor Corp 磁気異方性材料及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6888742B1 (en) * 2002-08-28 2005-05-03 Grandis, Inc. Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US7064974B2 (en) * 2002-09-12 2006-06-20 Nec Corporation Magnetic random access memory and method for manufacturing the same
JP3888463B2 (ja) 2002-11-27 2007-03-07 日本電気株式会社 メモリセル及び磁気ランダムアクセスメモリ
US7184301B2 (en) * 2002-11-27 2007-02-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
JP4487705B2 (ja) * 2004-09-22 2010-06-23 ソニー株式会社 メモリの記録方法
JP4575181B2 (ja) * 2005-01-28 2010-11-04 株式会社東芝 スピン注入磁気ランダムアクセスメモリ
JP2007027197A (ja) * 2005-07-12 2007-02-01 Sony Corp 記憶素子
JP4936701B2 (ja) * 2005-09-29 2012-05-23 株式会社東芝 磁気メモリ
JP4738395B2 (ja) * 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153070A (ja) * 2002-10-31 2004-05-27 Nec Corp 磁気ランダムアクセスメモリ，及びその製造方法
JP2004172614A (ja) * 2002-11-15 2004-06-17 Internatl Business Mach Corp <Ibm> 酸化物層と電流誘導加熱を使用した熱アシスト磁気書込み
JP2004179183A (ja) * 2002-11-22 2004-06-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2005109470A (ja) * 2003-09-29 2005-04-21 Samsung Electronics Co Ltd 熱発生層を有するｍｒａｍ装置およびメモリ装置のプログラム方法
JP2005174969A (ja) * 2003-12-05 2005-06-30 Japan Science & Technology Agency 静磁気結合を利用した磁性ランダムアクセスメモリセル
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法
JP2005223086A (ja) * 2004-02-04 2005-08-18 Sony Corp 磁気記憶素子及びその駆動方法、磁気メモリ
JP2005277147A (ja) * 2004-03-25 2005-10-06 Tohoku Univ 磁気記録素子の記録方法及び磁気記録素子アレイ
JP2005294340A (ja) * 2004-03-31 2005-10-20 Toyota Motor Corp 磁気異方性材料及びその製造方法

Also Published As

Publication number Publication date
WO2008099626A1 (ja) 2008-08-21
JPWO2008099626A1 (ja) 2010-05-27
US20100091555A1 (en) 2010-04-15
JP2013118417A (ja) 2013-06-13
JP5696909B2 (ja) 2015-04-08
US8023315B2 (en) 2011-09-20

Similar Documents

Publication Publication Date Title
JP5696909B2 (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP6304697B2 (ja) 磁気メモリ素子および磁気メモリ
JP5598697B2 (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP5360599B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP5505312B2 (ja) 磁気メモリ素子及び磁気ランダムアクセスメモリ
JP5201539B2 (ja) 磁気ランダムアクセスメモリ
CN106887247B (zh) 信息存储元件和存储装置
WO2010095589A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP6194752B2 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP5664556B2 (ja) 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2012002156A1 (ja) 磁気メモリ素子、磁気メモリ
JP5483025B2 (ja) 磁気メモリ素子、磁気メモリ
JP5445970B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2013115319A (ja) 記憶素子、記憶装置
WO2011052475A1 (ja) 磁気メモリ素子、磁気メモリ、及びその初期化方法
JP5397384B2 (ja) 磁性記憶素子の初期化方法
JP2013115412A (ja) 記憶素子、記憶装置
JP5754531B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法
WO2013080437A1 (ja) 記憶素子、記憶装置
US20130075847A1 (en) Magnetic memory

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130227

R150 Certificate of patent or registration of utility model

Ref document number: 5224127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3