JP2013541219A - 書込み可能な磁気エレメント - Google Patents

書込み可能な磁気エレメント Download PDF

Info

Publication number
JP2013541219A
JP2013541219A JP2013535538A JP2013535538A JP2013541219A JP 2013541219 A JP2013541219 A JP 2013541219A JP 2013535538 A JP2013535538 A JP 2013535538A JP 2013535538 A JP2013535538 A JP 2013535538A JP 2013541219 A JP2013541219 A JP 2013541219A
Authority
JP
Japan
Prior art keywords
layer
magnetic
outer layer
magnetic element
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013535538A
Other languages
English (en)
Inventor
ジル ルイ ゴダン
ヨアン ミハイ ミロン
ピエトロ ガンバルデッラ
アラン シュール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of JP2013541219A publication Critical patent/JP2013541219A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/325Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being noble metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Magnetic Record Carriers (AREA)

Abstract

本発明は、書込み磁気層を呈する層の積層体を備える書込み可能な磁気エレメントに関し、本磁気エレメントは、積層体が、中心層(13、53、100)の平面に対して平行である磁化方向を有する磁化を呈する少なくとも1つの磁性体で製造される中心層(13、53、100)を有し、この層は、何れも非磁性体製である第1の外層(12、52、101)と第2の外層(14、54、102)との間に挟まれ、第1の外層(12、52、101)は第1の非磁性体を備え、かつ第2の外層(14、54、102)は、第1の非磁性体とは異なる第2の非磁性体を備え、少なくとも第2の非磁性体は導電性であることと、前記エレメントは、中心層(13、53、100)内に有効磁場を発生する目的で、書込み電流に、第2の外層(14、54、102)および中心層(13、53、100)を中心層(13、53、100)の平面に対して平行な電流の流れ方向へ前記磁化方向に対して90゜±60゜の、具体的には90゜±30゜、かつより具体的には90゜±15゜の角度αで流すためのデバイスを備え、この電流は、磁化方向を第1の磁化方向または第1の磁化方向とは反対である第2の磁化方向へ方向づけるために、第1の方向または第1の方向とは反対である第2の方向の何れかへ印加されることを特徴とする。
【選択図】図1d

Description

本発明は、電流誘起反転型の書込み可能な磁気エレメントを提供する。
ある層または小型磁気エレメントの磁化は、通常、印加される磁場によって反転される。磁場の方向は、磁化を一方の方向へ曲げることが望まれるか、もう一方の方向へ曲げることが望まれるかに依存して変更される。磁気トラックまたはコンピュータ・ハードディスクへの書込みは、磁場を三次元的に位置決めするように、反転するためのエレメントは磁場発生器の近傍へ機械的に配置される、という原理を基礎とする。定義上は三次元的に位置決めされない、磁場のまさしくこの構造こそが、磁場をデバイスに集積する際に多くの困難を生じさせる。したがって、例えば、磁気ランダム・アクセス・メモリ(MRAM)として知られる固体磁気メモリ、または論理デバイスの場合のように、機械的作用が不可能である、または望ましくない場合には、磁場を、それが近傍に当たることなく標的セルにのみ作用するように十分に集束させることが必要である。この問題は、様々なメモリまたは論理セルがその密度を高めるために互いに極めて近接して位置決めされる場合に、ますます過酷となる。
この問題に対しては、1996年に初めて理論的に実証された、スピン偏極電流による磁化操作の可能性が最初のソリューションを提供している。磁化をメモリポイントにおいて操作する目的で、スピン注入トルク(STT)と称されるこの物理的原理は、非磁性金属によって(スピンバルブ型構造の場合)、または絶縁体によって(磁気トンネル接合型構造の場合)分離される少なくとも2つの磁気層の存在を必要とし、これらの2層は共線的でない磁化を有する。詳細な物理的説明は、スピンバルブ型構造が関わっているか、磁気トンネル接合構造が関わっているかに依存して異なるが、概略的には、電流は、第1の磁気層を通過する時点でスピン偏極状態となり、次に、電流偏極の非共線的成分によって第2の層の磁化へトルクをかける。電流密度が十分に高い場合、第2の磁気層の磁化は、スピンバルブおよび磁気トンネル接合部の双方で反転される場合がある。
例えば、2006年3月7日に公開された米国特許第7009877号明細書において、および2009年5月21日に公開された米国特許出願公開第2009/129143号明細書において記述されているように、電流は、必然的に接合部を、これらの層の平面に対して垂直に通過する。
マイクロメートル以下のサイズの磁気エレメントの磁化を電流によって局所的に操作するこの能力は、諸アプリケーションに対する可能性を即座に開く。現時点で、業界関係者らは、MRAMセルおよび論理コンポーネントの新規アーキテクチャにこの原理を組み込もうと模索している。
現時点で、このような組込みは、相互に関連するように思われる様々な困難に遭遇している。
STTによる反転は、メモリポイントにおける、非磁性スペーサにより分離される少なくとも2つの磁気層の存在を必要とする。先に述べたように、書込みは、積層体全体を介して高密度電流を磁気層の平面に対して垂直に注入することにより実行されるのに対して、読取りは、積層体の磁気抵抗、即ちスピンバルブの場合の巨大磁気抵抗(GMR)および磁気トンネル接合の場合のトンネル磁気抵抗(TMR)によって実行される。現時点で、全ての、または略全てのアプリケーションが、磁気トンネル接合の使用を基礎としている。したがって、GMR信号は数パーセントでしかないが、MgOベースの接合からのTMR信号は、通常、100%を超える。しかしながら、トンネル接合には、抵抗と面積との積(RA)の値が大きくなるという欠点がある。したがって、STT反転に必要とされるような1平方センチメートル当たり10アンペア(A/cm)という典型的な電流密度の場合、接合の縁における電圧は、100オーム・平方マイクロメートル(Ω・μm)のRAで10ボルト(V)であり、10Ω・μmのRAで1V、1Ω・μmのRAで0.1Vとなる。よって、最小値を除けば、接合部において消散される電力は大きく、エネルギー消費の面、および前記接合部の損傷の面の双方で有害である。さらに、読取りには有益である高値のTMRは、高値のRAを呈する積層体によって達成される場合が多い。現時点の研究が、高値のTMRおよび小値のRAを呈するトンネル接合の達成を模索している理由はこの点にある。さらに、接合の縁における電圧が比較的小値であっても、実際の作動では、電圧サイクルに起因して加速される接合部の経時変化現象が観察されている。現時点では、例えば、この点に関する多くの研究が、既存の構造における材料を最適化すること、および3つの端子を有する構造を用いて、書込みおよび読取り問題を可能な限り分断できるようにする新たな構造を画定すること、の双方に向けられている。
要するに、困難さは、既知のSTTデバイスでは読取りおよび書込みの2つの現象が元来結びついていることに起因して、これらを独立して最適化することが不可能であることに存する。
この結びつきに固有のさらに別の困難さは、積層体の複雑さがますます増大していることに起因する。したがって、磁化を格納するために反転されるべき層においてのみSTT効果が感じられることが望まれるとしても、例えば、他の層を、例えば反強磁性体との交換結合によって安定させる必要があり、即ち、STT注入の振幅を増大することが望まれる場合でも、偏極する層を最適化する必要があり、感応層へ放射される磁場を減らすことが望まれる場合でも、例えば、人工的な反強磁性二重層を用いる必要がある、等となる。
その結果、MRAMセルまたは論理コンポーネントの典型的な磁気積層体は、様々な材料による10または15を超える異なる層を有する場合がある。よって、これは、構造化ステップの間、および具体的には、このような磁気積層体を統合するための主たるブロッキングポイントの1つであるエッチングステップの間に困難を発生させる。
別の研究ラインは、磁化を局所電界によって操作するというものである。これは、物質の異方性を外部電界によって修正することにより部分的に達成される場合があり、磁化は、印加される磁場によって反転される。このような技法の1つは、「Large voltage−induced magnetic anisotropy charge in a few atomic layers of iron」と題するT.マルヤマ、他の論文(Nature Nanotechnology、第4巻、2009年3月、マクミラン・パブリッシャーズ社)に記述されている。
現時点では、この技法は、物質の磁気異方性を減じることを可能にするだけである。したがって、書込みおよび読取りプロセスは、先に述べたものと同じであり、よって同じ欠点を有する。
本発明は、磁化を反転するために、磁気層(その平面に対して平行な磁化を有する)の存在を必要としない、かつ書込み電流を層の平面に対して垂直に通す積層体なしに動作する、書込み可能な磁気エレメントを提供する。
したがって、本発明は、書込み磁気層を呈する層の積層体を備える書込み可能な磁気エレメントを提供し、前記エレメントは、積層体が、中心層の平面に対して平行である磁化方向を有する磁化を呈する少なくとも1つの磁性体による中心層を有し、この層は非磁性体による第1および第2の外層の間に挟まれ、第1の外層は第1の非磁性体を備え、かつ第2の外層は、第1の非磁性体とは異なる第2の非磁性体を備え、少なくとも第2の非磁性体は導電性であることを特徴とし、かつ前記エレメントは、中心層内に有効磁場(または、スピン−軌道場)を発生する目的で、書込み電流に、第2の外層および中心層を中心層の平面に対して平行な電流の流れ方向へ前記磁化方向に対して90゜±60゜の範囲内の、具体的には90゜±30゜、かつより具体的には90゜±15゜の範囲内の角度αで通過させるためのデバイスを含み、前記電流は、磁化方向を第1の磁化方向または第1の磁化方向とは反対である第2の磁化方向へ方向づけるために、第1の方向または第1の方向とは反対である第2の方向の何れかへ印加されることを特徴とする。
本発明は、外部磁場が印加されることなく書込み動作を実行できるようにする、という重要な追加的優位点を提供する。
有効磁場(または、スピン−軌道磁場)は、本明細書本文において後述するように、ラシュバ(Rashba)場に起因し、かつ局所磁化に作用するs−d交換相互作用に起因する。
本発明が基礎とする考案は、スピン−軌道磁場を用いて磁気層の磁化を操作することである。本発明によれば、これは、印加される磁場を必要とすることなく、磁気層の磁化を好ましくはスピン−軌道磁場の方向と共線的に配向することによって達成され、前記方向は、積層体、界面および電流が流れる方向の構造によって決定される。書込み電流が流れる方向は、好ましくは、前記磁化方向に対して垂直である。
書込み電流は、磁気層に対して平行に流れ、かつ積層体を層の平面に対して垂直方向へは通過せず、よって、メモリの書込みまたは消去を、前記電流が流れる方向に作用することによって、かつより具体的には、電流パルスを印加することによって、外部磁場の印加を必要とすることなく行うことが可能である。
効果的には、中心層は、0.1ナノメートル(nm)から5nmまでの範囲内の、好ましくは3nm以下の厚さを有する。
効果的には、中心層は、積層内に平面磁気異方性を呈する、具体的にはCo、Ni、Fe、CoFe、NiFe、CoNi、他、...である金属または金属合金を含み、この中心層の磁化は、中心層の平面において抑制される。
効果的には、少なくとも一方の外層は導電性であって、Pt、W、Ir、Ru、Pd、Cu、Au、Ag、Bi等の非磁性金属製、またはこれらの金属の合金製であり、または事実上、Si、GeまたはGaAs等の高ドープ半導体材料(++ドーピング)製である。例として、前記導電外層の厚さは、0.5nmから100nmまでの範囲内、より具体的には1nmから10nmまでの範囲内であり、好ましくは5nm以下である。双方の外層は導電性であってもよく、かつ前記非磁性合金または非磁性体のうちの異なる2つの材料で製造される。導電外層の厚さは、中心層の厚さとは無関係である。
第1の外層が非導電性である場合、これは、効果的には、好ましくはSiO、AlO、MgO、TiO、TaO、ZnO、HfOである誘電酸化物、またはSiN、Bn等の誘電窒化物、または事実上、その抵抗率が0.1Ω・cm(即ち、典型的にはSiまたはGeの1立方センチメートル当たり1016ドーピング原子(/cm)未満であるドーピングレベル)より大きく、かつ好ましくは1Ω・cmより大きいように真性または極く軽くドープされている半導体(例えば、Si、GeまたはGaAs)で製造される。例として、この外層の厚さは0.5nmから200nmまでの範囲内であり、具体的には0.5nmから100nmまでの範囲内である。より具体的には、これは、0.5nmから5nmまでの範囲内であり、かつ好ましくは、具体的にはメモリエレメントがトンネル磁気抵抗信号によって読み取られる場合には3nm未満である。何れにしても、この層の厚さは、中心層の厚さとは無関係である。
例として、書込み電流は、10A/cmから10A/cmまでの範囲内、好ましくは10A/cmから10A/cmまでの範囲内の電流密度を呈する。
第1の外層は、磁性体製の読取り層によって、かつ読取り電極によって覆われてもよい。
デバイスは、このようにして形成されるような積層体に読取り電流を通過させるために、かつ積層体の端子を介する抵抗を測定するために、読取り電極へ結合されてもよい。
第1の外層が非磁性金属製である場合、これは、中心層、読取り層および読取り電極と共働してスピンバルブを形成する。よって、第1の外層の厚さは、0.5nmから10nmまでの範囲内であり、好ましくは5nm未満である。
第1の外層が誘電体である場合、これは、中心層、読取り層および読取り電極と共働して磁気トンネル接合部を形成する。このような状況下では、第1の外層の厚さは0.5nmから5nmまでの範囲内であり、好ましくは3nm未満である。
第1の外層および中心層は、効果的にはスタッドを形成する。第2の外層は、スタッドの一部を形成する余分な厚さの領域を含んでもよい。トラックは、効果的には、第2の外層、または第2の外層の境を成す導電トラックの何れかによって形成される。
本発明は、先に画定したような複数のスタッドを備える、かつ第2の外層がこれらのスタッドに共通する前記トラックを含む、書込み可能な磁気デバイスも提供する。
最後に、本発明は、第1の外層と、中心層と、第2の外層を構成する余分な厚さの領域とがスタッドを形成することと、書込み可能な磁気デバイスが、前記電流を前記スタッドの各々の前記第2の外層および中心層を介して注入するために、複数の前記スタッドを、前記スタッドの第2の外層の境を成す導電トラックと共に含むことを特徴とする書込み可能な磁気デバイスも提供し、第2の外層は、導電トラックの材料とは異なる導電材料で製造される。
図1aは、本発明の一実装を示す。 図1bは、本発明の一実装を示す。 図1cは、本発明の一実装を示す。 図1dは、本発明の一実装を示す。 図1eは、本発明の一実装を示す。 図1fは、本発明の一実装を示す。 図1gは、本発明の一実装を示す。 図2aは、MRAM型磁気メモリセルに集積された実施形態を示す。 図2bは、MRAM型磁気メモリセルに集積された実施形態を示す。 図3aは、メモリのアーキテクチャを例示するために複数のメモリエレメントが示されている実施形態を示す。 図3bは、メモリのアーキテクチャを例示するために複数のメモリエレメントが示されている実施形態を示す。 図4は、一次元または二次元アレイを形成するためのメモリセルを構成する、本発明による磁気エレメントの集積化の一例を示す。
本発明のコンテキストにおいて実装される積層体、即ち、磁性体ではない、かつ少なくとも一方は導電性である2つの外層の間に磁気中心層が挟まれ、2つの外層は異なる材料である積層体、は、磁気中心層内に非補償電界を発生する反転非対称性を生み出す効果を有する。この電界内を伝搬する電子は、その固有の基準系において、ラシュバ場
Figure 2013541219
として知られる磁場に曝される。ラシュバ場
Figure 2013541219
は、導電層内を流れる電流および電界の双方に対して垂直である。したがって、この磁場は、伝導電子へ印加される。
発明者達は、ラシュバ場および遍歴的かつ局所化された電子のスピンを結合するs−d交換相互作用から結果的に生じる有効磁場(スピン−軌道磁場とも称される)が局所磁化へ印加されることを示している。
「Current−driven spin torque induced by the Rashba effect in a ferromagnetic metal layer」と題する、ネイチャーマテリアルズ/オンライン先行版、第9巻、230−234ページ、2010年3月(マクミランパブリッシャーズ社)、において刊行されているIoan Mihai Miron、他の論文は、厚さ3nmのPt層と、その平面に対して垂直な、延てはz軸に対して平行な磁化を有する厚さ0.6nmのCo層と、x軸に対して平行に流れる電流を運ぶ厚さ2nmのAlO層とを有する積層体を示している。この積層は、基準系の第3の軸、即ちy軸に沿って有効磁場Heff(または、スピン−軌道磁場)を提供する。したがって、この構造は、磁場が磁気層の磁化に対して垂直であることに起因して、メモリの作成には不適切である。
意外にも、発明者達は、この理論上の障害が、上述の論文に記述されているものとは異なる構造において、磁気層の磁化が、好ましくは電流により発生される有効磁場の方向と共線的である方向性を有することを可能にすることにより克服され得ることを示している。書込み電流が中心層へと、但し本構造では磁気中心層の平面内に存在する磁化方向に対して垂直に注入されると、磁化方向と共線的なスピン−軌道場が発生され、かつ磁化方向の反転が、本発明に従って、外部磁場を印加することなく、注入される書込み電流が流れる方向の関数として取得されてもよい。本発明において、この磁化反転は、中心層の平面における電流が流れる方向が磁化方向に対して垂直でない場合は達成され続けるが、磁化方向に対して90゜±60゜の範囲内、具体的には90゜±30゜の範囲内、より具体的には90゜±15゜の範囲内の角度αを形成する。有効磁場は、中心層の磁化方向と共線的な成分を保持する。
図1aから図1gまでにおいて、参照符号15は、構造体の短絡を回避するように電気絶縁体である基板を指す。これは、具体的には、誘電酸化物(SiO、AlO、MgO、TiO、TaO、ZnO、HfO)によって、または、例えばSiNである窒化物によって構成されてもよい。これは、その基板自体の上であっても、例えばシリコンである別の基板上へ堆積されてもよい。
参照符号13は、その平面に対して平行である磁化の平面磁気層を指す。参照符号16は、磁気層13の平面内に抑制される磁化の方向性を示す。
参照符号14および12は、非磁性の外層を指す。
参照符号11は、層13の平面に対して平行である、但し本例では、磁化に対して垂直である書込み電流の方向を指す。先に述べたように、電流の方向は、磁化の方向16に対して、90゜±60゜の範囲内の角度α(図1d)(30゜<α<150゜)、90゜±30゜の範囲内の角度α(60゜<α<120゜)、より具体的には90゜±15゜の範囲内の角度α(75゜<α<105゜)を形成してもよい。
図1aおよび図1bは、積層体の層12、層13および層14がトラックを形成している、構造化されていない積層体を示している。
磁化方向16は、本例では、電流が注入される導電層14を構成するトラックの長手方向に対して垂直である。
図1cから図1gまでは、層14(第2の外層と称される)が導電性であって、磁気層13および非磁気層12(第1の外層と称される)のみが構造化されてスタッド18a(図1cおよび図1d)を形成する構造化された積層体、またはその他、導電層14の任意選択である余分な厚さ14’を組み入れるスタッド18bまたは18c(図1eから図1gまで)を構成するように層12、層13および層14の3層全てが構造化され、よってスタッド(18bまたは18c)が層14の非磁性体の厚さの一部を含む積層体を示している。
よって、第2の外層の厚さとして考慮されるべきものは、層14固有の厚さに余分な厚さ14’を加えたものである。
余分な厚さの領域14’は、必ずしも層14と同じ導電材料で製造されず、この場合、非磁性である第2の外層として作用するのは余分な厚さ14’自体であり、かつ反転非対称性を達成すべく積層体内で機能するのはその材質であることは観察されるべきである。したがって、層14の金属材料は任意であってもよい。
スタッド18a、18bまたは18cの形成は、磁化をスタッド内でのみ反転させる働きをし、そうでなければ、磁化はトラックの長さ全体に渡って(図1aおよび図1b)反転される。
スタッド18aから18cにおける磁化の方向16は、好ましくは、電流が流れる方向11に対して平行である導電トラック14の長手軸に対して垂直である。スピン−軌道場の方向と共線的であるこのような磁化方向を達成するためには、例えば、18cのように楕円形であって、その長手軸が導電トラック14(余分の厚さ14’は任意選択)の長手軸に対して垂直であるスタッドを製造して、所望される方向に異方性の形状を達成することが可能である。
磁気層13は、その平面内に位置づけられる磁化方向を呈し、その厚さは、界面に起因して電界が無視できないものとなる程度に薄い。この厚さは、典型的には3nmを超えず、かつ最長でも5nmである。磁性体としては、平面磁化を呈する任意のもの(Co、Fe、Ni、CoFe、NiFe、CoNi、他)が使用されてもよい。また、例えば、GaMnAs(MnドープGaAs)、InMnAs、MnGe1−x、ドープZnOまたは実際にはTiOのような磁気半導体等の非金属磁性体を利用することも可能である。
2つの非磁気層12および14は、構造体全体に反転非対称性を生成するために、異なるものである必要がある。これらの個々の層のための2つの異なる材料は、例えば、一方については誘電材料が、もう一方については金属が選択されるが、各々に金属を選択することも可能である。層12および層14の双方が非導電性であるという状況は、スタッドが構造化されていない場合、即ちトラックが存在する場合に限って可能である。よって電流は、トラックを構成する中心層13内を流れる。
したがって、2つの非磁気層12および14は各々、層12、13、14による積層体が反転非対称性を呈するために両層が異なるものであることを条件として、次の材料、即ち、誘電酸化物(SiO、AlO、MgO、TiO、TaO、ZnO、HfO、...)、誘電窒化物(SiN、Bn、...)、非磁性金属(Pt、Pd、Cu、Au、Bi、Ir、Ru、W、...)、これらの金属の非磁性合金、有機または非有機半導体化合物(例えば、任意選択でドープされたGaAs、Si、Ge)、または必要であれば成長バッファへ結合される、例えば金属(Ir、Ru、Ni等)であるグラフェン、またはSiC等の半導体化合物から構成されてもよい。
例として、導電性でない層は、その抵抗率が0.1Ω・cm(SiまたはGeの場合、典型的には、1016/cm未満であるドーピングレベルに相当する)より大きくなるように、かつ好ましくは1Ω・cmより大きくなるように真性または軽くドープされている半導体材料(例えば、Si、Ge、GaAs)で製造される。
半導体材料製の導電層の場合、例えば、1018/cm以上の担体密度を有するSiまたはGeである高ドープ半導体(++ドーピング)を提供することが適切である。
非磁気層の一方またはもう一方が導電性である場合は、2つの外層が同じ組成を有していてはならない。
層12および層14の厚さは、広範な値に渡って、典型的には厚さ0.5nmから200nmまでの範囲、より具体的には0.5nmから100nmまでの範囲に渡って選択されてもよい。しかしながら、金属の層12および/または層14を用いる場合、平行な導電チャネルに起因して磁気層を通過する有効電流が過剰に減ることを回避するために、微細な、典型的には5nm未満、一般的には10nm未満、の厚さを有する層を用いることが好ましい。絶縁層の場合、積層体が磁気トンネル接合部(TMR)によって読み取られるメモリに集積され、その厚さが典型的には3nm未満でなければならない事例でない限り、これらの層は厚くてもよく、例えば約200nmまでの厚さであってもよい。
これらの様々な層は、蒸着、スパッタリング、電気化学堆積、化学成長、...等の任意の既知の技法によって堆積されてもよい。
所定の構造では、層14が省略されてもよい。よって、磁気層13は、絶縁基板15(非磁気層として作用する)上へ直に堆積され、かつ非磁気層12は、基板15を構成するものとは異なる、積層体が反転非対称性を呈するように選択される物質で製造される。しかしながら、スタッドが構造化される場合、層14は存在していなければならず、かつ構造化されたスタッド(本例では18aおよび18b)へ電流を注入できるように、導電材料によって構成されなければならないことは観察されるべきである。
反転するためのエレメントは、それが図示されているトラック(図1aまたは図1b)であれ、トラック内に構造化される、またはトラック上へ取り付けられるスタッド(図1cから図1gまで)であれ、書込み電流を方向11へ注入するように、従来の導電電極によって接続される。電流密度は、10A/cmから10A/cmまでの範囲内、より具体的には、10A/cmから10A/cmまでの範囲内であってもよい。書込み電流は、積層体の層(12、13、14)を垂直には通過せず、かつ、これらの層を垂直に通るのは大きさが遙かに小さい読取り電流のみである。
したがって、中心層の平面に対して平行な電流方向に流れる書込み電流は、第2の外層および中心層のみを介して流れ、かつおそらくは第1の外層を、これが導電性である場合に限り通って流れる。
電流を矢印11の方向(または、反対方向)へトラック14内に注入することにより、層13の磁化を、スピン−軌道相互作用および交換結合により磁化に際して生成される有効磁場によって切換えることができる。磁化は、磁気中心層13の平面において配向され、本例において、これは、電流注入方向に対して垂直に配向される。有効磁場は、磁化に対して平行であり、よってメモリポイントを、電流が注入される方向の関数として磁化を反転することにより書き込むことができる。
中心層の磁化方向が電流注入方向に対して垂直でなければ、これらの方向が共線的でない限り、有効磁場が層の磁化方向と共線的な成分を保持することから、引き続き書き込みは可能である。角度αは、電流注入方向と磁化方向との間で、90゜±60゜の範囲内、具体的には90゜±30゜、より具体的には90゜±15゜の範囲内で選択される。
αが90゜でないとき、スピン−軌道磁場は、書込み電流の印加の間に磁化を自らにアラインする。磁化は、その以前の軸へ戻るが、方向は、書込み電流パルスが停止するときの反対である。書込み電流の方向を変えることにより、磁化の軸は保たれるが、その方向は反転される。
図2aおよび図2bは、MRAMメモリセルにおける使用に適する積層体の一例を示している。
参照符号53は、電気絶縁基板55上へ先に述べたような積層体を形成するために、2つの異なる非磁性体52と(任意選択の)余分な厚さ54’を有する54との間に挟まれる磁気中心層を指す。
参照符号51は、トラック54において電流が流れる方向を指し、参照符号56は、層53における磁化の方向を指し、本例において、これは、電流注入方向に対して垂直である。
読取りを目的として、積層体の上には、磁性体である層58、および1つまたは複数の導電層(磁性であってもなくてもよい)を含み得る上部電極59が置かれている。
層58の機能は、構造体53、52および58が、層53の磁化方向56に依存して異なる電気抵抗値を呈することを有効化することにある(磁気抵抗信号)。これは、読取りのみに関わる機能であり、層53の磁化の操作に対して影響するものではない。
言い替えれば、書込みと読取りは独立して画定され、かつ別個に最適化されてもよい。
電極59は、一層を備える場合もあれば、従来式に、異なる機能層の積層体を備える場合もある。例えば、これは、以下を含んでもよい。
・ 操作されるべき層53上へ放射される場を限定するように合成反強磁性を画定する積層体、例えば、非磁性金属材料の極く薄い層、典型的には0.3nmのルテニウム(Ru)、により強磁性層58から分離される強磁性層を備える積層体であって、2つの強磁性層の磁化の値は、ルテニウム層の存在に起因する両者間の反強磁性結合によって結果的にこれらの3層が層53上へ放射する合計場がゼロまたは実質上ゼロになるように、可能な限り互いに近い。
・ あるいは、この所謂「基準」層58を安定させるために、交換により層58と結合される反強磁性磁性体。
・ あるいは、電気接触するための非磁性導電材料。
・ または、事実上、これらの様々な可能性の組み合わせであって、例えば、その磁化を2材料間の結合により安定させるような、強磁性体に隣接する反強磁性体。強磁性体は、これらの2つの強磁性層間の磁気結合が反強磁性であるように、金属薄層、典型的には0.3nmのRu、によって層58から分離されている。最後に、第1の磁性体は、1つまたは複数の非磁性導電層で覆われ、例えば、5nmのTaが7nmのRuで覆われる。このような組み合わせの例は、例えば、B.Dieny、他によりInt.J.Nanotechnology、第7巻、591号(2010年)において記述されているような、STT反転に使用される磁気積層体に見出すことができる。
主たる2つの構造は、非磁気層52の性質に依存して区別されてもよい。即ち、層52が非磁性金属であれば、構造体53、52および58はスピンバルブ型であるのに対して、層52が誘電体であれば、構造体53、52および58は磁気トンネル接合型である。これらの構造体では、磁気抵抗信号が遙かに強力であることから、これらは好ましい構造体である。同様に、磁気抵抗信号を最適化するために、双方の構造において、層58の磁化は共線的であること、即ち、層53の磁化に対して平行または反平行であることが好ましい。層52が導電性である、例えば、非磁性金属製である場合、その厚さは、効果的には10nm未満、かつ好ましくは5nm未満であるのに対して、層52が誘電体である場合、その厚さは、効果的には5nm未満、かつ好ましくは3nm未満である。
図2aおよび図2bにおいて、A、BおよびCは、3つの電気接続端子を指す。書込み段の間、電流は、端子Aと端子Bとの間へ注入される(または、同様にして、電流が流れるようにするためにこれらの端子間へ電圧が印加される)。電流は、磁気層53を通過し、この層内で、ラシュバ場および局所磁化に作用するs−d交換相互作用に起因して有効磁場を生成する(Ioan Mihai Miron、外による前述の論文を参照されたい)。この有効場Heffは、同様にして、スピン−軌道磁場または有効場Heffと称される。印加される書込み電流によって生成されるこのスピン−軌道場は、本発明によれば、磁化を操作することを可能にする。層52が誘電体で構成される場合、横方向へ注入される書込み電流は前記層を通過せず、よってこれを損傷しない。書込み電流が中断されると、磁化方向は保たれる。
格納された情報、典型的には、中心層53における磁化の方向性は、トンネル接合型構造およびスピンバルブ型構造の双方で、何れの場合も端子間の抵抗を測定すべく、端子Cおよび端子B間(または、同様にして端子Cおよび端子A間)へ低値(例えば、トンネル接合の場合、約数マイクロアンペア(μA)から数十μAまで)の読取り電流を注入し、かつこれらの端子間の電圧を測定することによって、あるいは、端子Bおよび端子C間(または、同様にして端子Aおよび端子C間)へ定電圧を印加し、かつこれらの端子間を流れる電流を測定することによって読み取られる。抵抗は、層53の磁化が基準層58の磁化に対して平行であるか、反平行であるかに依存して、2つの異なる値を呈する。読取り電流は、トンネルバリア(層52が誘電性である場合)が損傷されないように、低値を有する。
以下、図3aおよび図3bを参照して、メモリアーキテクチャの例について説明する。
磁気層100は、層100の平面内に含まれる磁化方向107(図1cから図1g、図2aおよび図2bにおける層13および層53に相当する)を有して、2つの非磁気層101および102(図1aおよび図1fの層12および層14、および図2aおよび図2bの層52および層54に相当する)間に挟まれていることが分かる。スタッドは、余分な厚さの領域102’(図1cから図1g、図2aおよび図2bにおける領域14’および領域54’に相当する)を呈してもよい。この領域102’は導電性であり、よって、これがトラックと同じ材料から製造される場合は、導電トラック102の一部を形成するが、他に、異なる材料で製造される場合は、第2の非磁気層を構成する。
ここでは、単純化のために、層101は、前記層12または前記層52の双方を含み、また、磁気層および非磁気層もトンネル接合型積層体が画定されることを有効化し(スピンバルブとしても知られる)、よって、層100(図2aおよび図2bにおける層52、層58および層59も同様)の磁化状態を読み取ることが可能にされる。
層100の磁化は、下部電極102および磁気中心層100を通過する電流によって反転される。
これを行うために、サンドイッチを構成する第2の非磁気層102は、電流供給トラック形式に構造化される。このトラックは、さらに、例えば、層102の下に位置づけられる別の物質の別の層によって構成されてもよい。
電流注入は、1つまたは複数のトランジスタ(スタッド毎)によって制御される。
例として考えられる状況は、2つである。即ち、スイッチとして動作する2つのトランジスタ103aおよび103bの何れもが使用され、トラック(不図示)により、接地電位または所望される電流を流させるように選択される電圧の何れかへ接続される(図3a)、あるいは、トランジスタ103aのみが存在し、トラック102の他端105(ポイントB)は定電位へ取り込まれるトラックへ接続される(図3b)。
所定のメモリポイントに対して、書込み電流は、2つの異なる態様で注入されてもよい。
第1の態様では、スイッチとして動作する2つのトランジスタ103aおよび103bが使用され、両者の自由端子は、一方の端子については接地へ接続され、かつもう一方に関しては電圧Vddへ接続され、電圧Vddは、選択される値の電流を、トランジスタ103aおよび103bのどちらが電圧Vddへ接続されるかに依存して一方向へ、またはもう一方の方向へ流すように選択される。
第2の態様では、一方のトランジスタ103aのみが使用され、トラック102の他端は、105において、定電圧へ接続される。したがって、この場合、次の2つの動作モードが可能である。
対称動作:
トランジスタ103aへ接続されるトラックは、電位Vddへ(または、接地へ)接続され、一方で、105においてトラック102の端へ接続される他のトラックは、接地へ(またはVddへ)接続される。この構造は、次の構造よりも大きい電流が発生されることを有効化する。
非対称動作:
105においてトラック102の端へ接続される導電トラックは、中間電位へ、例えばVdd/2へ接続され、一方で、トランジスタ103aへ接続されるトラックは、所望される電流方向に依存して各々電位Vddへ、または接地へ取り込まれる。この構造は、より少ない電流が発生されることを有効化する。本発明によるこの構造では、書込み電流は、従来技術で使用される面積より遙かに小さい面積へ送出されてもよく、かつ前記電流は、デバイスを動作させるに足るものである。この実施形態では、動作が消費する電力は低減する。
何れの態様においても、動作が対称性であるか、非対称性であるかに関わらず、書込み電流方向の反転は、メモリポイントが書き込まれることを有効化する。
図4は、二次元メモリセルアレイを、例えばトンネル接合によって形成するためのメモリエレメントの例示的な集積配電図である。
一方向には、トランジスタ113、113、113、113’、113’、113’、113”、113”、他...のドレインへ接続されるビットラインまたはディジットライン111、111、111、...、他、および共役ビットライン112、112、112、...が存在し、二次元アレイを形成している。
垂直方向には、トランジスタ113、113、113、113’、113’、113’、113”、113”、他...のゲートの制御トラック110、110’、110”、...が存在し、ワードラインを形成している。
ベンチマーク114、114、114、114’、114’、114’、他,...は、トンネル接合(または、スピンバルブ)を備える、本発明による積層体を略示している。トンネル接合またはスピンバルブは、書込み段階の間、その層の平面に対して垂直な電流によって交差されず、これがその層の平面に対して垂直な電流によって交差されるのは、読取り段階に限られる。
特性ポイントA、BおよびCが報告されている。これらは、図2a、図2b、図3c、図3d、図5a、図5b、図6cおよび図6dに示されているものに相当する(単一のトランジスタによるマウンティング)。
ポイントAは、トランジスタ113、113、113、113’、113’、他、...のソースへ接続される。
ポイントBは、共役ビットライン112、112、112、...他へ接続され、ポイントCは、バイアスライン115、115’、他、...へ接続される。トランジスタ113、113、113、113’、113’、他、...のドレインDは、ビットライン111、111、111、...、他へ接続される。
したがって、積層体114、114、...、他のボトムは、その磁化が書込み電流によって変更される層である。
何れの場合も、トランジスタのソースおよびドレインはスワップされることが可能であり、よって、ソースはビットライン111、111、他...へ、かつドレインはポイントAへ接続されることが可能である。
例えば114であるメモリポイントの書込み段階では、先に述べたバランスされた動作の場合、このメモリポイントに関連づけられるビットライン111および共役ビットライン112は、所望される磁化方向に従って電圧Vddへ(または、接地へ)、かつ接地へ(または、電位Vddへ)至らされる。他のメモリポイントに関連づけられる他のビットライン111、他...、および共役ビットライン112、...、他は、不活性である。関連のワードライン110は、トランジスタ113を介する書込み電流の流れを許容するために、トランジスタ113(前述の諸図面のトランジスタ73aまたは83aに等しい)の閉止の制御に必要な電位にされる。
したがって、書込み電流は、ポイントAおよびBを、所望される磁化方向に依存して一方向へ、または他の方向へ通過する。このセルのみへ書き込むために、他のワードライン110’、110”、他...は、トランジスタを開放する電位にされる。トンネル接合またはスピンバルブ型の積層体を、層の平面に対して垂直に横断する電流はなく、横断すれば、積層体を損傷させる危険性がある。この目的に沿って、この書込み段階では、積層体のポイントCへ接続されるバイアスライン115、115’、他...は不活性である(または、開放されている)。
例えばメモリロケーション114の読取り段階では、このメモリに関連づけられる「共役ビットライン」112は開放され、よって、他の共役ビットライン112、他...も全て、これらを介して電流が巡らないように開放される。このメモリセルに関連づけられるバイアスライン115は、(弱い)読取り電流がトンネル接合またはスピンバルブを通ることを許容する電位にされ、一方で、他の偏極ライン115’、他...は、全て切断される。関連する「ワードライン」110は、トランジスタ113を閉止するための電位にされ、よって、電流は、ポイントCおよびA間のトンネル接合またはスピンバルブを通過することができる。このトンネル接合またはこのスピンバルブのみを読み取るために、他のワードライン110’、他...は、トランジスタを開放する電位にされる。よって、トンネル接合の場合、読取りは、例えば先行技術に従って、増幅器により、接合部を介して流れる電流を基準電流と比較することによって実行されることが可能である。積層体の平面に対して垂直に流れる、この低電流密度の読取り電流は、この読取り段階の間の接合部の書込みを許容しない。スピンバルブの場合も、手順は同じである。

Claims (18)

  1. 書込み磁気層を呈する層の積層体を備える書込み可能な磁気エレメントであって、
    前記エレメントは、前記積層体が、中心層(13、53、100)の平面に対して平行である磁化方向を有する磁化を呈する少なくとも1つの磁性体による中心層(13、53、100)を有し、前記層は非磁性体による第1および第2の外層(12、52、101;14、54、102)の間に挟まれ、前記第1の外層(12、52、101)は第1の非磁性体を備え、かつ前記第2の外層(14、54、102)は、前記第1の非磁性体とは異なる第2の非磁性体を備え、少なくとも前記第2の非磁性体は導電性であることと、前記エレメントは、前記中心層(13、53、100)内に有効磁場を発生する目的で、書込み電流に、前記第2の外層(14、54、102)および前記中心層(13、53、100)を前記中心層(13、53、100)の前記平面に対して平行な電流の流れ方向へ前記磁化方向に対して90゜±60゜の範囲内の、具体的には90゜±30゜、かつより具体的には90゜±15゜の範囲内の角度αで通過させるためのデバイスを含み、前記電流は、前記磁化方向を第1の磁化方向または前記第1の磁化方向とは反対である第2の磁化方向へ方向づけるために、第1の方向または前記第1の方向とは反対である第2の方向の何れかへ印加されることを特徴とする書込み可能な磁気エレメント。
  2. 前記書込み電流方向は、前記磁化方向に対して垂直であることを特徴とする、請求項1に記載の磁気エレメント。
  3. 前記中心層(13、53、100)は、0.1nmから5nmまでの範囲内、好ましくは3nm以下の厚さを有することを特徴とする、請求項1から請求項2までの何れかに記載の磁気エレメント。
  4. 前記中心層(13、53、100)は、前記積層体内に平面磁気異方性を呈する、具体的にはCo、Ni、Fe、CoFe、NiFe、CoNiである金属または金属合金を含むことを特徴とする、請求項1から請求項3までの任意の請求項に記載の磁気エレメント。
  5. 少なくとも一方の外層は導電性であって、Pt、W、Ir、Ru、Pd、Cu、Au、Ag、Bi等の非磁性金属製、または前記金属の合金製であり、または事実上、高ドープ半導体材料製であることを特徴とする、請求項1から請求項4までの任意の請求項に記載の磁気エレメント。
  6. 前記導電外層の厚さは、0.5nmから100nmまでの範囲内、より具体的には1nmから10nmまでの範囲内であり、好ましくは5nm以下であることを特徴とする、請求項5に記載の磁気エレメント。
  7. 双方の外層は導電性であり、かつ前記非磁性合金または非磁性体のうちの異なる2つの材料で製造されることを特徴とする請求項5または請求項6に記載の磁気エレメント。
  8. 前記第1の外層は非導電性であり、かつ具体的には、SiO、AlO、MgO、TiO、TaO、ZnO、HfO等の誘電酸化物、またはSiN、Bn等の誘電窒化物で製造されることを特徴とする、請求項1から請求項6までの任意の請求項に記載の磁気エレメント。
  9. 前記第1の外層は、真性または軽くドープされている、0.1Ω・cmより大きい、かつ好ましくは1Ω・cmより大きい抵抗率を呈する、Si、GeまたはGaAs等の半導体であることを特徴とする、請求項1から請求項6までの任意の請求項に記載の磁気エレメント。
  10. 前記誘電的に非導電性である第1の外層の厚さは、0.5nmから200nmまでの範囲内、より具体的には0.5nmから100nmまでの範囲内であり、好ましくは3nm未満であることを特徴とする、請求項8または請求項9に記載の磁気エレメント。
  11. 前記書込み電流は、10A/cmから10A/cmまでの範囲内、好ましくは10A/cmから10A/cmまでの範囲内の電流密度を呈することを特徴とする、請求項1から請求項10までの任意の請求項に記載の磁気エレメント。
  12. 前記第1の外層(52)は、磁性体製の読取り層(58)によって、かつ読取り電極(59)によって覆われることを特徴とする、請求項1から請求項11までの任意の請求項に記載の磁気エレメント。
  13. 前記第1の外層(52)は非磁性金属で製造されることと、前記第1の外層(52)は、前記中心層(53)、前記読取り層(58)および前記電極(59)と共働してスピンバルブを形成することと、前記第1の外層(52)の厚さは、0.5nmから10nmまでの範囲内、かつ好ましくは0.5nmから5nmまでの範囲内であることを特徴とする、請求項12に記載の磁気エレメント。
  14. 前記第1の外層(52)は非導電性であることと、前記第1の外層(52)は、前記中心層(53)、前記読取り層(58)および前記読取り電極(59)と共働して磁気トンネル接合部を形成することと、前記第1の外層(12、52、101)の厚さは、0.5nmから5nmまでの範囲内、かつ好ましくは3nm未満であることを特徴とする、請求項12に記載の磁気エレメント。
  15. 少なくとも前記第1の外層(54、102)および前記中心層(53、100)はスタッドを形成することを特徴とする、請求項1から請求項14までの任意の請求項に記載の磁気エレメント。
  16. 前記第2の外層(54、102)は、前記スタッドの一部を形成する余分な厚さの領域(54’、102’)を含むことを特徴とする、請求項15に記載の磁気エレメント。
  17. 請求項15または請求項16に記載の複数のスタッドを備えることと、前記第2の外層は、前記複数のスタッドに共通するトラック(54、102)を含むことを特徴とする書込み可能な磁気デバイス。
  18. 前記第1の外層(52、101)と、前記中心層(53、100)と、前記第2の外層を構成する余分な厚さの領域(54’、102’)とが請求項16に記載のスタッドを形成することと、前記書込み可能な磁気デバイスは、前記電流を前記スタッドの各々の前記第2の外層(54’、102’)および前記中心層(53、100)を介して注入するために、複数の前記スタッドを、前記スタッドの第2の外層(54’、102’)の境を成す導電トラック(54、102)と共に含み、前記第2の外層は、前記導電トラック(54、102)の材料とは異なる導電材料で製造されることを特徴とする書込み可能な磁気デバイス。
JP2013535538A 2010-10-26 2011-10-11 書込み可能な磁気エレメント Pending JP2013541219A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1004198 2010-10-26
FR1004198A FR2966636B1 (fr) 2010-10-26 2010-10-26 Element magnetique inscriptible
PCT/IB2011/054480 WO2012056348A1 (fr) 2010-10-26 2011-10-11 Element magnetique inscriptible.

Publications (1)

Publication Number Publication Date
JP2013541219A true JP2013541219A (ja) 2013-11-07

Family

ID=44048552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013535538A Pending JP2013541219A (ja) 2010-10-26 2011-10-11 書込み可能な磁気エレメント

Country Status (8)

Country Link
US (1) US8384171B2 (ja)
EP (1) EP2633525B1 (ja)
JP (1) JP2013541219A (ja)
KR (1) KR101985695B1 (ja)
CN (1) CN103380462B (ja)
FR (1) FR2966636B1 (ja)
RU (1) RU2595588C2 (ja)
WO (1) WO2012056348A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5486731B2 (ja) * 2011-03-22 2014-05-07 ルネサスエレクトロニクス株式会社 磁気メモリ
KR20170040334A (ko) 2014-08-08 2017-04-12 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 자기 저항 효과 소자 및 자기 메모리 장치
JPWO2019159885A1 (ja) * 2018-02-19 2020-02-27 Tdk株式会社 スピン素子及び磁気メモリ
US10622550B2 (en) 2015-03-31 2020-04-14 Tohoku University Magnetoresistance effect element including a recording layer with perpendicular anisotropy and a bias layer comprised of an antiferromagnetic material, magnetic memory device, manufacturing method, operation method, and integrated circuit
KR20200099583A (ko) 2018-01-10 2020-08-24 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 자기 저항 효과 소자 및 자기 메모리
US11557719B2 (en) 2018-02-06 2023-01-17 Tohoku University Magnetoresistance effect element, circuit device, and circuit unit
US11563169B2 (en) 2015-11-18 2023-01-24 Tohoku University Magnetic tunnel junction element and magnetic memory
US11631804B2 (en) 2018-02-13 2023-04-18 Tohoku University Magnetoresistive effect element and magnetic memory

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2966636B1 (fr) * 2010-10-26 2012-12-14 Centre Nat Rech Scient Element magnetique inscriptible
FR2970592B1 (fr) 2011-01-19 2013-02-15 Centre Nat Rech Scient Cellule mémoire volatile/non volatile programmable
FR2970589B1 (fr) 2011-01-19 2013-02-15 Centre Nat Rech Scient Cellule mémoire volatile/non volatile
FR2970593B1 (fr) 2011-01-19 2013-08-02 Centre Nat Rech Scient Cellule mémoire volatile/non volatile compacte
FR2976711B1 (fr) 2011-06-15 2014-01-31 Centre Nat Rech Scient Cellule memoire avec memorisation volatile et non volatile
FR2976712B1 (fr) 2011-06-15 2014-01-31 Centre Nat Rech Scient Element de memoire non-volatile
CN104704564B (zh) 2012-08-06 2017-05-31 康奈尔大学 磁性纳米结构中基于自旋霍尔扭矩效应的电栅控式三端子电路及装置
US9076537B2 (en) * 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
US9429633B2 (en) 2013-02-11 2016-08-30 HGST Netherlands B.V. Magnetic sensor utilizing rashba effect in a two-dimensional conductor
US9076541B2 (en) * 2013-03-14 2015-07-07 Samsung Electronics Co., Ltd. Architecture for magnetic memories including magnetic tunneling junctions using spin-orbit interaction based switching
FR3004576B1 (fr) 2013-04-15 2019-11-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cellule memoire avec memorisation de donnees non volatile
FR3004577A1 (ja) 2013-04-15 2014-10-17 Commissariat Energie Atomique
CN103323796B (zh) * 2013-06-21 2015-07-29 中国人民解放军国防科学技术大学 一种以石墨烯作为势垒层的mtj磁场传感器
FR3008219B1 (fr) 2013-07-05 2016-12-09 Commissariat Energie Atomique Dispositif a memoire non volatile
FR3009421B1 (fr) * 2013-07-30 2017-02-24 Commissariat Energie Atomique Cellule memoire non volatile
US9076954B2 (en) * 2013-08-08 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing magnetic memories switchable using spin accumulation and selectable using magnetoelectric devices
US10008248B2 (en) 2014-07-17 2018-06-26 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque
FR3031622B1 (fr) * 2015-01-14 2018-02-16 Centre National De La Recherche Scientifique Point memoire magnetique
US9589619B2 (en) 2015-02-09 2017-03-07 Qualcomm Incorporated Spin-orbit-torque magnetoresistive random access memory with voltage-controlled anisotropy
RU2585404C1 (ru) * 2015-04-09 2016-05-27 Федеральное государственное бюджетное образовательное учреждение высшего образования "Санкт-Петербургский государственный университет" (СПбГУ) Графеновый спиновый фильтр
US10573363B2 (en) 2015-12-02 2020-02-25 Samsung Electronics Co., Ltd. Method and apparatus for performing self-referenced read in a magnetoresistive random access memory
JP6270934B2 (ja) * 2015-12-14 2018-01-31 株式会社東芝 磁気メモリ
US10833249B2 (en) 2017-09-18 2020-11-10 Centre National De La Recherche Scientifique Magnetic memory cell of current programming type
RU2677564C1 (ru) * 2017-11-01 2019-01-17 Федеральное государственное бюджетное образовательное учреждение высшего образования "Санкт-Петербургский государственный университет" (СПбГУ) Устройство записи информации для магниторезистивной оперативной памяти
RU179295U1 (ru) * 2017-11-02 2018-05-07 Федеральное государственное бюджетное образовательное учреждение высшего образования "Санкт-Петербургский государственный университет" (СПбГУ) Быстродействующее графеновое записывающее устройство магниторезистивной памяти
JP6553224B1 (ja) 2018-03-07 2019-07-31 株式会社東芝 磁気記憶装置
US11917925B2 (en) * 2020-01-23 2024-02-27 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor
EP3945609A1 (en) 2020-07-31 2022-02-02 Antaios Magneto resistive memory device
EP4016530A1 (en) 2020-12-16 2022-06-22 Antaios Magneto resistive memory device with thermally assisted operations

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163545A (ja) * 1996-11-29 1998-06-19 Sanyo Electric Co Ltd 磁気抵抗効果素子及びその製造方法
WO2004040651A1 (ja) * 2002-10-31 2004-05-13 Nec Corporation 磁気ランダムアクセスメモリ、及びその製造方法
WO2008099626A1 (ja) * 2007-02-13 2008-08-21 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2675951B1 (fr) * 1991-04-23 1997-08-29 Thomson Csf Structure de jonction josephson.
FR2685489B1 (fr) * 1991-12-23 1994-08-05 Thomson Csf Capteur de champ magnetique faible a effet magnetoresistif.
FR2750769B1 (fr) * 1996-07-05 1998-11-13 Thomson Csf Capteur de champ magnetique en couche mince
FR2771511B1 (fr) * 1997-11-25 2000-02-04 Thomson Csf Capteur de champ magnetique et procede de fabrication de ce capteur
FR2787197B1 (fr) * 1998-12-11 2001-02-23 Thomson Csf Capteur de champ magnetique a magnetoresistance geante
RU2279147C2 (ru) * 1999-06-10 2006-06-27 Интернэшнл Бизнес Машинз Корпорейшн Способ сверхбыстрого перемагничивания
US6317359B1 (en) * 1999-07-07 2001-11-13 Iowa State University Research Foundation, Inc. Non-volatile magnetic circuit
US6269018B1 (en) * 2000-04-13 2001-07-31 International Business Machines Corporation Magnetic random access memory using current through MTJ write mechanism
TWI222630B (en) * 2001-04-24 2004-10-21 Matsushita Electric Ind Co Ltd Magnetoresistive element and magnetoresistive memory device using the same
US6576969B2 (en) * 2001-09-25 2003-06-10 Hewlett-Packard Development Company, L.P. Magneto-resistive device having soft reference layer
JP4477305B2 (ja) * 2002-07-25 2010-06-09 独立行政法人科学技術振興機構 スピントランジスタ及びそれを用いた不揮発性メモリ
CN101202302B (zh) * 2002-07-25 2012-08-15 科学技术振兴机构 基于自旋滤波器效应的自旋晶体管和利用自旋晶体管的非易失存储器
FR2852400B1 (fr) * 2003-03-14 2005-06-24 Capteur magnetoresistif comprenant un element sensible ferromagnetique/antiferromagnetique
FR2852399B1 (fr) * 2003-03-14 2005-07-15 Roulements Soc Nouvelle Capteur magnetoriesistif comprenant un element sensible ferromagnetique/antiferromagnetique
EP1610386A4 (en) * 2003-03-31 2009-04-01 Japan Science & Tech Agency TUNNEL TRANSISTOR WITH SPIN-DEPENDENT TRANSFER CHARACTERISTICS AND NON-VOLATILE MEMORY THEREOF
US7009877B1 (en) * 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
JP2007531178A (ja) * 2004-04-02 2007-11-01 Tdk株式会社 磁気抵抗ヘッド用安定化器及び製造方法
JP2007531177A (ja) * 2004-04-02 2007-11-01 Tdk株式会社 磁気抵抗ヘッドを安定化させる合成フリー層
JP2007531182A (ja) * 2004-04-02 2007-11-01 Tdk株式会社 膜面垂直通電モード磁気抵抗ヘッド用安定化器とその製造方法
FR2870978B1 (fr) * 2004-05-28 2007-02-02 Commissariat Energie Atomique Dispositif d'enregistrement a barriere thermique poreuse
JP2007110011A (ja) * 2005-10-17 2007-04-26 Tdk Corp 磁気抵抗効果素子、薄膜磁気ヘッド、薄膜磁気ヘッドのウエハ、ヘッドジンバルアセンブリ、ハードディスク装置、磁気メモリ素子、および磁気センサアセンブリ
JP2007329157A (ja) * 2006-06-06 2007-12-20 Tdk Corp 磁気抵抗効果素子、薄膜磁気ヘッド、基体、ウェハ、ヘッドジンバルアセンブリ、ハードディスク装置、および磁気抵抗効果素子の製造方法
JP4384137B2 (ja) * 2006-06-14 2009-12-16 Tdk株式会社 Cpp−gmrヘッド用の磁界検出素子の製造方法、cpp−gmrヘッド用の磁界検出素子、積層体、ウエハ、ヘッドジンバルアセンブリ、およびハードディスク装置
US8036070B2 (en) * 2007-11-14 2011-10-11 Centre National De La Recherche Scientifique Magnetic recording device, especially for a hard disk and its manufacturing process
US20090128965A1 (en) * 2007-11-15 2009-05-21 Tomohito Mizuno Cpp magneto-resistive element provided with a pair of magnetic layers and nicr buffer layer
US8310792B2 (en) * 2007-11-15 2012-11-13 Tdk Corporation Magneto-resistive element for a magneto-resistive device and method of manufacturing thereof
US7577021B2 (en) * 2007-11-21 2009-08-18 Magic Technologies, Inc. Spin transfer MRAM device with separated CPP assisted writing
US20090213502A1 (en) * 2008-02-25 2009-08-27 Daisuke Miyauchi Magneto-resistance effect element having stack with dual free layer and a plurality of bias magnetic layers
US7826258B2 (en) * 2008-03-24 2010-11-02 Carnegie Mellon University Crossbar diode-switched magnetoresistive random access memory system
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US7940600B2 (en) * 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
US8310791B2 (en) * 2009-03-13 2012-11-13 Tdk Corporation Magnetoresistive effect element and magnetic disk device
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US8182705B2 (en) * 2009-10-30 2012-05-22 Tdk Corporation Method for producing thin film magnetic head having magnetoresistive effect element
FR2963153B1 (fr) * 2010-07-26 2013-04-26 Centre Nat Rech Scient Element magnetique inscriptible
FR2963152B1 (fr) * 2010-07-26 2013-03-29 Centre Nat Rech Scient Element de memoire magnetique
FR2966636B1 (fr) * 2010-10-26 2012-12-14 Centre Nat Rech Scient Element magnetique inscriptible

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163545A (ja) * 1996-11-29 1998-06-19 Sanyo Electric Co Ltd 磁気抵抗効果素子及びその製造方法
WO2004040651A1 (ja) * 2002-10-31 2004-05-13 Nec Corporation 磁気ランダムアクセスメモリ、及びその製造方法
JP2004153070A (ja) * 2002-10-31 2004-05-27 Nec Corp 磁気ランダムアクセスメモリ,及びその製造方法
US20050002229A1 (en) * 2002-10-31 2005-01-06 Hisao Matsutera Magnetic random access memory, and production method therefor
WO2008099626A1 (ja) * 2007-02-13 2008-08-21 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
US20100091555A1 (en) * 2007-02-13 2010-04-15 Shunsuke Fukami Magnetoresistive effect element and magnetic random access memory

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5486731B2 (ja) * 2011-03-22 2014-05-07 ルネサスエレクトロニクス株式会社 磁気メモリ
US9082497B2 (en) 2011-03-22 2015-07-14 Renesas Electronics Corporation Magnetic memory using spin orbit interaction
US9508923B2 (en) 2011-03-22 2016-11-29 Renesas Electronics Corporation Magnetic memory using spin orbit interaction
KR20170040334A (ko) 2014-08-08 2017-04-12 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 자기 저항 효과 소자 및 자기 메모리 장치
US9941468B2 (en) 2014-08-08 2018-04-10 Tohoku University Magnetoresistance effect element and magnetic memory device
US10622550B2 (en) 2015-03-31 2020-04-14 Tohoku University Magnetoresistance effect element including a recording layer with perpendicular anisotropy and a bias layer comprised of an antiferromagnetic material, magnetic memory device, manufacturing method, operation method, and integrated circuit
US11563169B2 (en) 2015-11-18 2023-01-24 Tohoku University Magnetic tunnel junction element and magnetic memory
KR20200099583A (ko) 2018-01-10 2020-08-24 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 자기 저항 효과 소자 및 자기 메모리
US11690299B2 (en) 2018-01-10 2023-06-27 Tohoku University Magnetoresistance effect element and magnetic memory
US11557719B2 (en) 2018-02-06 2023-01-17 Tohoku University Magnetoresistance effect element, circuit device, and circuit unit
US11631804B2 (en) 2018-02-13 2023-04-18 Tohoku University Magnetoresistive effect element and magnetic memory
JPWO2019159885A1 (ja) * 2018-02-19 2020-02-27 Tdk株式会社 スピン素子及び磁気メモリ

Also Published As

Publication number Publication date
CN103380462B (zh) 2017-04-12
RU2013124061A (ru) 2014-12-10
US20120098077A1 (en) 2012-04-26
EP2633525B1 (fr) 2015-08-19
FR2966636A1 (fr) 2012-04-27
EP2633525A1 (fr) 2013-09-04
US8384171B2 (en) 2013-02-26
CN103380462A (zh) 2013-10-30
FR2966636B1 (fr) 2012-12-14
KR20140051104A (ko) 2014-04-30
KR101985695B1 (ko) 2019-09-03
WO2012056348A1 (fr) 2012-05-03
RU2595588C2 (ru) 2016-08-27

Similar Documents

Publication Publication Date Title
JP2013541219A (ja) 書込み可能な磁気エレメント
JP6063381B2 (ja) 書込み可能な磁気素子
JP6154745B2 (ja) 磁気記憶素子
JP5797254B2 (ja) 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
JP5085703B2 (ja) 磁気記録素子および不揮発性記憶装置
JP5285104B2 (ja) 磁気記録素子及び不揮発性記憶装置
US7573737B2 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
US7957179B2 (en) Magnetic shielding in magnetic multilayer structures
JP2007273495A (ja) 磁気メモリ装置及びその駆動方法
JP2011527094A (ja) 分離cppアシスト書込を行うスピン注入mramデバイス
JP2008211008A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP3906172B2 (ja) 磁気ランダムアクセスメモリおよびその製造方法
JP2010003850A (ja) 磁気素子及び集積回路並びに磁気ランダムアクセスメモリ
JP2004303801A (ja) 磁気メモリ及びその書き込み方法
JP2012244079A (ja) 磁気メモリ
JP4952985B2 (ja) 磁気抵抗効果素子及び不揮発性ランダムアクセス磁気メモリ
US20230005651A1 (en) Nano spintronic device using spin current of ferromagnetic material and heavy metal channel
KR20230077239A (ko) 자기 메모리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150723

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151020

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160405