KR20230077239A - 자기 메모리 장치 - Google Patents
자기 메모리 장치 Download PDFInfo
- Publication number
- KR20230077239A KR20230077239A KR1020210164289A KR20210164289A KR20230077239A KR 20230077239 A KR20230077239 A KR 20230077239A KR 1020210164289 A KR1020210164289 A KR 1020210164289A KR 20210164289 A KR20210164289 A KR 20210164289A KR 20230077239 A KR20230077239 A KR 20230077239A
- Authority
- KR
- South Korea
- Prior art keywords
- magnetic
- magnetic layer
- layer
- pattern
- lower magnetic
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
- G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
자기 메모리 장치는, 제1 방향으로 연장되는 자성 트랙을 포함한다. 상기 자성 트랙은 하부 자성층, 상기 하부 자성층 상의 상부 자성층, 상기 하부 자성층 상에 그리고 상기 상부 자성층의 일 측에 배치되는 비자성 패턴, 및 상기 하부 자성층과 상기 상부 자성층 사이에 배치되고, 상기 하부 자성층과 상기 비자성 패턴 사이로 연장되는 스페이서층을 포함한다. 상기 하부 자성층 및 상기 상부 자성층은 상기 스페이서층을 통해 반강자성적으로 서로 결합한다. 상기 비자성 패턴은 상기 제1 방향에 수직한 제2 방향으로 서로 대향하는 제1 면 및 제2 면을 가지고, 상기 제1 방향 및 상기 제2 방향은 일 평면에 평행하다. 상기 비자성 패턴과 상기 상부 자성층 사이의 접합면은 상기 비자성 패턴의 상기 제1 면 및 상기 제2 면에 수직한 기준면에 대하여 기울어진다.
Description
본 발명은 자기 메모리 장치에 관한 것으로, 보다 상세하게는 자구벽(magnetic domain wall)의 이동 현상을 이용한 자기 메모리 장치에 관한 것이다.
전자 기기의 고속화, 저전력화에 따라 이에 내장되는 메모리 장치 역시 빠른 읽기/쓰기 동작, 및 낮은 동작 전압이 요구되고 있다. 이러한 요구를 충족하는 메모리 장치로서 자기 메모리 장치(Magnetic memory device)가 연구되고 있다. 자기 메모리 장치는 고속 동작 및/또는 비휘발성의 특성을 가질 수 있어 차세대 메모리로 각광받고 있다. 특히, 최근에는 자성 물질의 자구벽(magnetic domain wall)의 이동 현상을 이용하는 새로운 자기 메모리 장치에 대한 연구 및 개발이 이루어지고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 합성 반강자성 구조를 포함하는 자성 트랙 내부로 자구벽(domain wall)의 주입이 용이한 자기 메모리 장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 합성 반강자성 구조를 포함하는 자성 트랙 내부로 자구벽(domain wall)의 주입을 위한 전류 밀도를 감소시킬 수 있는 자기 메모리 장치를 제공하는데 있다.
본 발명에 따른 자기 메모리 장치는 제1 방향으로 연장되는 자성 트랙을 포함할 수 있다. 상기 자성 트랙은 하부 자성층; 상기 하부 자성층 상의 상부 자성층; 상기 하부 자성층 상에 그리고 상기 상부 자성층의 일 측에 배치되는 비자성 패턴; 및 상기 하부 자성층과 상기 상부 자성층 사이에 배치되고, 상기 하부 자성층과 상기 비자성 패턴 사이로 연장되는 스페이서층을 포함할 수 있다. 상기 하부 자성층 및 상기 상부 자성층은 상기 스페이서층을 통해 반강자성적으로 서로 결합할 수 있다. 상기 비자성 패턴은 상기 제1 방향에 수직한 제2 방향으로 서로 대향하는 제1 면 및 제2 면을 가질 수 있고, 상기 제1 방향 및 상기 제2 방향은 일 평면에 평행할 수 있다. 상기 비자성 패턴과 상기 상부 자성층 사이의 접합면은 상기 비자성 패턴의 상기 제1 면 및 상기 제2 면에 수직한 기준면에 대하여 기울어질 수 있다.
본 발명에 따른 자기 메모리 장치는 제1 방향으로 연장되는 자성 트랙을 포함할 수 있다. 상기 자성 트랙은 하부 자성층; 상기 하부 자성층 상의 상부 자성층; 상기 하부 자성층 상에 그리고 상기 상부 자성층의 일 측에 배치되는 비자성 패턴; 및 상기 하부 자성층과 상기 상부 자성층 사이에 배치되고, 상기 하부 자성층과 상기 비자성 패턴 사이로 연장되는 스페이서층을 포함할 수 있다. 상기 하부 자성층 및 상기 상부 자성층은 상기 스페이서층을 통해 반강자성적으로 서로 결합할 수 있다. 상기 비자성 패턴은 상기 제1 방향에 수직한 제2 방향으로 서로 대향하는 제1 면 및 제2 면을 가질 수 있고, 상기 제1 방향 및 상기 제2 방향은 일 평면에 평행할 수 있다. 상기 비자성 패턴의 상기 제1 방향에 따른 길이는 상기 제1 면에서 상기 제2 면으로 갈수록 증가할 수 있다.
본 발명의 개념에 따르면, 자기 메모리 장치는 도전 라인, 및 상기 도전 라인 상의 자성 트랙을 포함할 수 있고, 상기 도전 라인 및 상기 자성 트랙은 제1 방향으로 연장될 수 있다. 상기 자성 트랙은 강자성 영역과 합성 반강자성 영역이 상기 제1 방향을 따라 접합된, 강자성체-합성 반강자성체 측면 접합 구조를 가질 수 있다. 상기 강자성 영역과 상기 합성 반강자성 영역 사이의 접합면은 상기 제1 방향에 수직한 기준면에 대하여 기울어질 수 있고, 상기 접합면과 상기 기준면 사이의 각도는 30도보다 클 수 있다. 이에 따라, 상기 강자성 영역으로부터 상기 합성 반강자성 영역으로 자구벽을 주입하기 위해, 상기 도전 라인에 인가되는 전류 밀도가 감소할 수 있다. 즉, 상기 합성 반강자성 영역을 포함하는 상기 자성 트랙 내부로 상기 자구벽의 주입을 위한 상기 전류 밀도가 감소할 수 있다. 따라서, 상기 합성 반강자성 영역을 포함하는 상기 자성 트랙 내부로 상기 자구벽의 주입이 용이한 상기 자기 메모리 장치가 제공될 수 있다.
도 1은 본 발명의 실시예들에 따른 자기 메모리 장치의 평면도이다.
도 2는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 단면도이다.
도 3a 내지 도 6a는 본 발명의 실시예들에 따른 자기 메모리 장치의 제조방법을 나타내는 도면들로, 도 1의 A부분에 대응하는 평면도들이다.
도 3b 내지 도 6b는 본 발명의 실시예들에 따른 자기 메모리 장치의 제조방법을 나타내는 도면들로, 도 2의 B부분에 대응하는 단면도들이다.
도 7a 내지 도 7d는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 초기화 방법을 나타내는 도면들로, 도 2의 B부분에 대응하는 단면도들이다.
도 8 및 도 9는 본 발명의 실시예들에 따른 자기 메모리 장치의 자성 트랙 내부로 자구벽을 주입하는데 요구되는 전류 밀도를 나타내는 그래프들이다.
도 10은 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 단면도이다.
도 2는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 단면도이다.
도 3a 내지 도 6a는 본 발명의 실시예들에 따른 자기 메모리 장치의 제조방법을 나타내는 도면들로, 도 1의 A부분에 대응하는 평면도들이다.
도 3b 내지 도 6b는 본 발명의 실시예들에 따른 자기 메모리 장치의 제조방법을 나타내는 도면들로, 도 2의 B부분에 대응하는 단면도들이다.
도 7a 내지 도 7d는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 초기화 방법을 나타내는 도면들로, 도 2의 B부분에 대응하는 단면도들이다.
도 8 및 도 9는 본 발명의 실시예들에 따른 자기 메모리 장치의 자성 트랙 내부로 자구벽을 주입하는데 요구되는 전류 밀도를 나타내는 그래프들이다.
도 10은 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 자기 메모리 장치의 평면도이다. 도 2는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 단면도이다.
도 1 및 도 2를 참조하면, 자기 메모리 장치는 도전 라인(CL), 상기 도전 라인(CL) 상의 자성 트랙(MTR), 및 상기 자성 트랙(MTR) 상의 읽기/쓰기 수단(150)을 포함할 수 있다. 상기 도전 라인(CL) 및 상기 자성 트랙(MTR)의 각각은 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다. 상기 도전 라인(CL) 및 상기 자성 트랙(MTR)의 각각은 상기 제1 방향(D1)에 따른 길이가 상기 제1 방향(D1)에 수직한 제2 방향(D2)에 따른 폭보다 큰 라인 형태를 가질 수 있다. 상기 제1 방향(D1) 및 상기 제2 방향(D2)은 일 평면에 평행할 수 있고, 서로 수직할 수 있다. 상기 자성 트랙(MTR)은 상기 제1 방향(D1) 및 상기 제2 방향(D2) 모두에 수직한 제3 방향(D3)을 따라 상기 도전 라인(CL) 상에 적층될 수 있다. 상기 제3 방향(D3)은 상기 평면에 수직할 수 있다. 상기 읽기/쓰기 수단(150)은 상기 자성 트랙(MTR)의 일부에 인접하게 배치될 수 있다.
상기 도전 라인(CL)은 그 내부에 흐르는 전류에 의해 스핀 궤도 토크를 발생시키도록 구성될 수 있다. 상기 도전 라인(CL)은 상기 도전 라인(CL) 내부에서 상기 제1 방향(D1) 또는 상기 제1 방향(D1)의 반대 방향으로 흐르는 전류에 의해 스핀 홀 현상(spin Hall effect) 또는 라시바 현상(Rashba effect)을 발생시킬 수 있는 물질을 포함할 수 있다. 상기 도전 라인(CL)은 원자번호가 30 이상인 중금속(heavy metal)을 포함할 수 있고, 일 예로, 이리듐(Ir), 루테늄(Ru), 탄탈륨(Ta), 백금(Pt), 팔라듐(Pd), 비스무트(Bi), 티타늄(Ti) 또는 텅스텐(W)을 포함할 수 있다.
상기 자성 트랙(MTR)은 상기 도전 라인(CL) 상에 차례로 적층된 하부 자성층(110), 스페이서층(120) 및 상부 자성층(130)을 포함할 수 있다. 상기 하부 자성층(110), 상기 스페이서층(120) 및 상기 상부 자성층(130)은 상기 제3 방향(D3)을 따라 상기 도전 라인(CL) 상에 차례로 적층될 수 있다. 상기 하부 자성층(110)은 상기 도전 라인(CL)과 상기 스페이서층(120) 사이에 배치될 수 있고, 상기 스페이서층(120)은 상기 하부 자성층(110)과 상기 상부 자성층(130) 사이에 배치될 수 있다. 상기 하부 자성층(110), 상기 스페이서층(120) 및 상기 상부 자성층(130)은 상기 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다. 상기 도전 라인(CL) 및 상기 자성 트랙(MTR)은 상기 제1 방향(D1)으로 연장되는 직선 형태를 가질 수 있으나, 본 발명의 개념은 이에 한정되지 않는다. 상기 도전 라인(CL) 및 상기 자성 트랙(MTR)은 U자형의 라인 형태를 가질 수도 있다.
상기 하부 자성층(110)은 상기 제1 방향(D1)으로 배열되는 하부 자구들(lower magnetic domains, D_L), 및 상기 하부 자구들(D_L) 사이의 하부 자구벽들(lower magnetic domain walls, DW_L)을 포함할 수 있다. 상기 하부 자구들(D_L)은 상기 하부 자성층(110) 내에서 자기 모멘트가 일정 방향으로 정렬된 영역들일 수 있고, 상기 하부 자구벽들(DW_L)은 상기 하부 자구들(D_L) 사이에서 자기 모멘트의 방향이 변화하는 영역들일 수 있다. 상기 하부 자구들(D_L) 및 상기 하부 자구벽들(DW_L)은 상기 제1 방향(D1)을 따라 교대로 배열될 수 있다.
상기 상부 자성층(130)은 상기 제1 방향(D1)을 배열되는 상부 자구들(upper magnetic domains, D_U), 및 상기 상부 자구들(D_U) 사이의 상부 자구벽들(upper magnetic domain walls, DW_U)을 포함할 수 있다. 상기 상부 자구들(D_U)은 상기 상부 자성층(130) 내에서 자기 모멘트가 일정 방향으로 정렬된 영역들일 수 있고, 상기 상부 자구벽들(DW_U)은 상기 상부 자구들(D_U) 사이에서 자기 모멘트의 방향이 변화하는 영역들일 수 있다. 상기 상부 자구들(D_U) 및 상기 상부 자구벽들(DW_U)은 상기 제1 방향(DR1)을 따라 교대로 배열될 수 있다. 상기 상부 자구들(D_U)은 상기 제3 방향(D3)을 따라 상기 하부 자구들(D_L)과 각각 수직적으로 중첩할 수 있다.
상기 하부 자성층(110) 및 상기 상부 자성층(130)은 상기 스페이서층(120)을 통해 반강자성적으로 서로 결합할 수 있다. 상기 하부 자성층(110) 및 상기 상부 자성층(130)의 각각은 자성 원소를 포함할 수 있고, 일 예로, 코발트(Co), 철(Fe) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 상기 스페이서층(120)은 비자성 금속을 포함할 수 있고, 일 예로, 루테늄(Ru), 이리듐(Ir), 텡스텐(W), 탄탈럼(Ta) 또는 이들의 합금을 포함할 수 있다.
일부 실시예들에 따르면, 상기 하부 자성층(110) 내 상기 하부 자구들(D_L) 및 상기 상부 자성층(130) 내 상기 상부 자구들(D_U)은 수직 자기 이방성(Perpendicular Magnetic Anisotropy, PMA)을 가질 수 있다. 상기 하부 자성층(110) 내 상기 하부 자구들(D_L)의 각각은 상기 하부 자성층(110)과 상기 스페이서층(120) 사이의 계면에 수직한 자화 방향(110M)을 가질 수 있고, 서로 바로 이웃하는 하부 자구들(D_L)의 자화 방향들(110M)은 서로 반대일 수 있다. 상기 하부 자구벽들(DW_L)의 각각은 서로 반대되는 자화 방향들(110M)을 갖는 상기 이웃하는 하부 자구들(D_L) 사이의 경계를 정의할 수 있다. 상기 상부 자성층(130) 내 상기 상부 자구들(D_U)의 각각은 상기 상부 자성층(130)과 상기 스페이서층(120) 사이의 계면에 수직한 자화 방향(130M)을 가질 수 있고, 서로 바로 이웃하는 상부 자구들(D_U)의 자화 방향들(130M)은 서로 반대일 수 있다. 상기 상부 자구벽들(DW_U)의 각각은 서로 반대되는 자화 방향들(130M)을 갖는 상기 이웃하는 상부 자구들(D_U) 사이의 경계를 정의할 수 있다.
상기 상부 자구들(D_U)은 상기 제3 방향(D3)을 따라 상기 하부 자구들(D_L)과 각각 수직적으로 중첩할 수 있고, 상기 상부 자구들(D_U) 및 상기 하부 자구들(D_L)은 상기 스페이서층(120)을 통해 반강자성적으로 서로 결합할 수 있다. 상기 상부 자구들(D_U)의 각각의 상기 자화 방향(130M)은 상기 하부 자구들(D_L) 중 대응하는 하부 자구(D_L)의 상기 자화 방향(110M)에 반평행할 수 있다.
상기 자성 트랙(MTR)은 상기 스페이서층(120) 상에, 그리고 상기 상부 자성층(130)의 일 측에 배치되는 비자성 패턴(140)을 더 포함할 수 있다. 상기 비자성 패턴(140)은 상기 제3 방향(D3)을 따라 상기 하부 자성층(110)의 일부와 수직적으로 중첩할 수 있다. 일 예로, 상기 비자성 패턴(140)은 상기 하부 자성층(110) 내 상기 하부 자구들(D_L) 중 대응하는 하부 자구(D_L)와 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다. 상기 대응하는 하부 자구(D_L)는 상기 하부 자성층(110)과 상기 스페이서층(120) 사이의 계면에 수직한 상기 자화 방향(110M)을 가질 수 있다.
상기 스페이서층(120)은 상기 하부 자성층(110)과 상기 상부 자성층(130) 사이에 개재될 수 있고, 상기 비자성 패턴(140)과 상기 하부 자성층(110)의 상기 일부 사이로 연장될 수 있다. 상기 비자성 패턴(140)은 금속 산화물을 포함할 수 있다. 상기 비자성 패턴(140)은 상기 상부 자성층(130)과 동일한 자성 원소를 포함할 수 있고, 산소를 더 포함할 수 있다.
상기 비자성 패턴(140)은 상기 상부 자성층(130)의 일 측면(130S)과 접촉할 수 있다. 상기 상부 자성층(130)의 상기 측면(130S)은 상기 비자성 패턴(140)과 상기 상부 자성층(130) 사이의 접합면(junction surface, 130S)으로 지칭될 수 있다. 상기 비자성 패턴(140)은 상기 제2 방향(D2)으로 서로 대향하는 제1 면(140S1) 및 제2 면(140S2)을 가질 수 있다. 상기 비자성 패턴(140)과 상기 상부 자성층(130) 사이의 상기 접합면(130S)은 상기 비자성 패턴(140)의 상기 제1 면(140S1) 및 상기 제2 면(140S2)에 수직한 기준면(SS)에 대하여 기울어질 수 있다. 상기 기준면(SS)은 상기 제1 방향(D1)에 수직한 면일 수 있다. 상기 접합면(130S)과 상기 기준면(SS) 사이의 각도(θj)는 30도보다 클 수 있다. 일 예로, 상기 접합면(130S)과 상기 기준면(SS) 사이의 상기 각도(θj)는 30도보다 크고 90도보다 작을 수 있다. 상기 비자성 패턴(140)은 상기 제1 방향(D1)에 따른 길이(140L)를 가질 수 있다. 상기 비자성 패턴(140)의 상기 제1 방향(D1)에 따른 길이(140L)는 상기 제1 면(140S1)에서 상기 제2 면(140S2)으로 갈수록 증가할 수 있다. 즉, 상기 비자성 패턴(140)의 상기 제2 면(140S2)의 길이는 상기 비자성 패턴(140)의 상기 제1 면(140S1)의 길이보다 클 수 있다.
상기 자성 트랙(MTR)은 합성 반강자성 영역(SAF) 및 강자성 영역(FM)을 포함할 수 있다. 상기 합성 반강자성 영역(SAF)은 상기 하부 자성층(110) 및 상기 상부 자성층(130)이 상기 스페이서층(120)을 통해 반강자성적으로 서로 결합하는 영역일 수 있다. 상기 강자성 영역(FM)은 상기 비자성 패턴(140), 및 상기 비자성 패턴(140)과 수직적으로 중첩하는 상기 하부 자성층(110)의 상기 일부(즉, 상기 대응하는 하부 자구(D_L))를 포함할 수 있다. 상기 자성 트랙(MTR)은 상기 강자성 영역(FM) 및 상기 합성 반강자성 영역(SAF)이 상기 제1 방향(D1)을 따라 접합된, 강자성체-합성 반강자성체 측면 접합 구조(ferromagnet-synthetic antiferromagnet(FM-SAF) lateral junction structure)를 가질 수 있다. 상기 비자성 패턴(140)과 상기 상부 자성층(130) 사이의 상기 접합면(130S)은 상기 강자성 영역(FM)과 상기 합성 반강자성 영역(SAF)의 접합면(130S)으로 지칭될 수도 있다.
상기 자성 트랙(MTR)의 상기 강자성 영역(FM)은, 상기 자기 메모리 장치의 초기화를 위해, 상기 자성 트랙(MTR)의 상기 합성 반강자성 영역(SAF)으로 자구벽(일 예로, 상기 하부 자구벽들(DW_L))을 주입하기 위한 영역일 수 있다.
전류가 상기 도전 라인(CL) 내부에서 상기 제1 방향(D1)으로 또는 상기 제1 방향(D1)의 반대 방향으로 흐르는 경우, 상기 하부 자성층(110) 내 상기 하부 자구벽들(DW_L)이 상기 제1 방향(D1)으로 이동할 수 있다. 상기 하부 자구벽들(DW_L)의 이동은 상기 도전 라인(CL)과 상기 하부 자성층(110) 사이의 계면에서 발생되는 스핀 궤도 토크 및 쟐로신스키-모리야 상호작용(Dzyaloshinskii-Moriya interaction, DMI)에 기인할 수 있다. 상기 하부 자구벽들(DW_L)의 이동 방향은 상기 하부 자구벽들(DW_L)의 카이랄리티(chirality)에 의존할 수 있다. 상기 하부 자성층(110) 내 상기 하부 자구벽들(DW_L)이 상기 제1 방향(D1)으로 이동함에 따라, 상기 상부 자성층(130) 내 상기 상부 자구벽들(DW_U) 또한 상기 제1 방향(D1)으로 이동할 수 있다. 상기 상부 자구벽들(DW_U)의 이동은 상기 하부 자성층(110) 및 상기 상부 자성층(130) 사이의 반강자성적 결합에 기인할 수 있다.
상기 읽기/쓰기 수단(150)은 상기 자성 트랙(MTR)의 상기 합성 반강자성 영역(SAF) 상에 배치될 수 있다. 상기 읽기/쓰기 수단(150)은 거대자기저항(giant magneto resistance) 효과를 이용한 GMR 센서 또는 터널자기저항(tunnel magneto resistance) 효과를 이용한 TMR 센서를 포함할 수 있다. 일 예로, 상기 읽기/쓰기 수단(150)은 상기 상부 자성층(130) 상의 자성 패턴(154), 상기 상부 자성층(130)과 상기 자성 패턴(154) 사이의 터널 배리어 패턴(152), 및 상기 자성 패턴(154) 상의 전극 패턴(156)을 포함할 수 있다. 상기 자성 패턴(154)은 상기 터널 배리어 패턴(152)과 상기 전극 패턴(156) 사이에 배치될 수 있다. 상기 자성 패턴(154)은 코발트(Co), 철(Fe) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 상기 터널 배리어 패턴(152)은 마그네슘(Mg) 산화물, 티타늄(Ti) 산화물, 알루미늄(Al) 산화물, 마그네슘-아연(Mg-Zn) 산화물, 또는 마그네슘-붕소(Mg-B) 산화물 중에서 적어도 하나를 포함할 수 있다. 상기 전극 패턴(156)은 도전 물질을 포함할 수 있고, 일 예로, 금속(일 예로, 구리, 텅스텐, 또는 알루미늄) 및/또는 금속 질화물(일 예로, 탄탈륨 질화물, 티타늄 질화물, 또는 텅스텐 질화물)을 포함할 수 있다.
상기 읽기/쓰기 수단(150)은 상기 상부 자성층(130) 내 상기 상부 자구들(D_U) 중 대응하는 상부 자구(D_U), 및 상기 하부 자성층(110) 내 상기 하부 자구들(D_L) 중 대응하는 하부 자구(D_L)와 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다.
일부 실시예들에 따르면, 상기 읽기/쓰기 수단(150)의 상기 자성 패턴(154)은 수직 자기 이방성(Perpendicular Magnetic Anisotropy, PMA)을 가질 수 있다. 상기 자성 패턴(154)은 상기 자성 패턴(154)과 상기 터널 배리어 패턴(152) 사이의 계면에 수직한 자화 방향(154M)을 가질 수 있고, 상기 자성 패턴(154)의 상기 자화 방향(154M)은 일 방향으로 고정될 수 있다. 상기 상부 자성층(130) 내 상기 상부 자구들(D_U)의 상기 자화 방향들(130M), 및 상기 하부 자성층(110) 내 상기 하부 자구들(D_L)의 상기 자화 방향들(110M)은 상기 자성 패턴(154)의 상기 자화 방향(154M)에 평행 또는 반평행하게 변경될 수 있다.
상기 자성 패턴(154)은 상기 상부 자구들(D_U) 중 대응하는 상부 자구(D_U), 및 상기 하부 자구들(D_L) 중 대응하는 하부 자구(D_L)와 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다. 서로 수직적으로 중첩하는 상기 자성 패턴(154), 상기 대응하는 상부 자구(D_U) 및 상기 대응하는 하부 자구(D_L)는 자기터널접합(MTJ)을 구성할 수 있다. 상기 자성 패턴(154)은 일 방향으로 고정된 상기 자화 방향(154M)을 갖는 고정층일 수 있고, 상기 대응하는 상부 자구(D_U) 및 상기 대응하는 하부 자구(D_L)는 서로 반강자성적으로 결합하여 합성 반강자성 구조의 자유층을 구성할 수 있다.
읽기 동작시, 읽기 전류(Iread)가 상기 자기터널접합(MTJ)을 통해 흐를 수 있다. 상기 읽기 전류(Iread)에 의해 상기 자기터널접합(MTJ)의 저항 상태가 검출될 수 있다. 상기 자기터널접합(MTJ)이 고저항 상태에 있는지 또는 저저항 상태에 있는지 여부가 상기 읽기 전류(Iread)에 의해 검출될 수 있다. 상기 자기터널접합(MTJ)의 상기 저항 상태로부터 상기 자유층 내에 저장된 데이터(0 또는 1)가 검출될 수 있다. 쓰기 동작시, 쓰기 전류(Isw)가 상기 자기터널접합(MTJ)을 통해 흐를 수 있다. 상기 쓰기 전류(Isw)의 크기(magnitude)는 상기 읽기 전류(Iread)의 크기보다 클 수 있다. 상기 쓰기 전류(Isw)에 의해 발생된 스핀 전달 토크에 의해 상기 대응하는 상부 자구(D_U)의 상기 자화 방향(130M)이 스위칭될 수 있다. 상기 대응하는 상부 자구(D_U)의 상기 자화 방향(130M)은 상기 쓰기 전류(Isw)에 의해 발생된 상기 스핀 전달 토크에 의해 상기 자성 패턴(154)의 상기 자화 방향(154M)에 평행하게 또는 반평행하게 스위칭될 수 있다. 상기 대응하는 하부 자구(D_L)의 상기 자화 방향(110M)은 상기 대응하는 상부 자구(D_U)와 상기 대응하는 하부 자구(D_L) 사이의 반강자성적 결합에 의해 상기 대응하는 상부 자구(D_U)의 상기 자화 방향(130M)에 반평행하게 스위칭될 수 있다.
일부 실시예들에 따르면, 상기 하부 자성층(110), 상기 상부 자성층(130) 및 상기 자성 패턴(154)의 각각은 코발트(Co), 철(Fe) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있고, 보론(B), 아연(Zn), 알루미늄(Al), 티타늄(Ti), 루테늄(Ru), 탄탈륨(Ta), 실리콘(Si), 은(Ag), 금(Au), 구리(Cu), 탄소(C) 및 질소(N)와 같은 비자성 물질들 중 적어도 하나를 더 포함할 수 있다. 일 예로, 상기 하부 자성층(110), 상기 상부 자성층(130) 및 상기 자성 패턴(154)의 각각은 i) 수직 자성 물질(일 예로, CoFeTb, CoFeGd, CoFeDy), ii) L10 구조를 갖는 수직 자성 물질, iii) 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, 및 ⅳ) 수직 자성 구조체 중 적어도 하나를 포함할 수 있다. 상기 L10 구조를 갖는 수직 자성 물질은 L10 구조의 FePt, L10 구조의 FePd, L10 구조의 CoPd, 또는 L10 구조의 CoPt 등에서 적어도 하나를 포함할 수 있다. 상기 수직 자성 구조체는 교대로 그리고 반복적으로 적층된 자성층들 및 비자성층들을 포함할 수 있다. 일 예로, 상기 수직 자성 구조체는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수) 등에서 적어도 하나를 포함할 수 있다. 상기 하부 자성층(110), 상기 상부 자성층(130) 및 상기 자성 패턴(154)의 각각은 CoFeB 또는 Co 기반의 호이슬러 합금을 포함할 수도 있다.
도 3a 내지 도 6a는 본 발명의 실시예들에 따른 자기 메모리 장치의 제조방법을 나타내는 도면들로, 도 1의 A부분에 대응하는 평면도들이다. 도 3b 내지 도 6b는 본 발명의 실시예들에 따른 자기 메모리 장치의 제조방법을 나타내는 도면들로, 도 2의 B부분에 대응하는 단면도들이다. 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 자기 메모리 장치와 중복되는 설명은 생략된다.
도 3a 및 도 3b를 참조하면, 도전막(CLa) 상에 제1 자성막(110a), 비자성막(120a) 및 제2 자성막(130a)이 차례로 적층될 수 있다. 상기 도전막(CLa), 상기 제1 자성막(110a), 상기 비자성막(120a) 및 상기 제2 자성막(130a)은 화학기상증착 및/또는 물리기상증착 방법을 이용하여 형성될 수 있고, 일 예로, 스퍼터링 증착 방법을 이용하여 형성될 수 있다. 제1 마스크 패턴(M1)이 상기 제2 자성막(130a) 상에 형성될 수 있다. 상기 제1 마스크 패턴(M1)은 상기 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있고, 포토 레지스트 패턴 또는 하드 마스크 패턴일 수 있다.
도 4a 및 도 4b를 참조하면, 상기 제1 마스크 패턴(M1)을 식각 마스크로 이용하여 상기 제2 자성막(130a), 상기 비자성막(120a), 상기 제1 자성막(110a), 및 상기 도전막(CLa)이 순차로 식각될 수 있다. 상기 제2 자성막(130a), 상기 비자성막(120a), 상기 제1 자성막(110a), 및 상기 도전막(CLa)은 일 예로, 이온 빔 식각 공정에 의해 순차로 식각될 수 있다. 상기 제2 자성막(130a), 상기 비자성막(120a), 상기 제1 자성막(110a), 및 상기 도전막(CLa)이 식각됨에 따라, 상부 자성층(130), 스페이서층(120), 하부 자성층(110) 및 도전 라인(CL)이 각각 형성될 수 있다. 상기 하부 자성층(110) 및 상기 상부 자성층(130)은 상기 스페이서층(120)을 통해 반강자성적으로 서로 결합할 수 있다.
상기 도전 라인(CL), 상기 하부 자성층(110), 상기 스페이서층(120) 및 상기 상부 자성층(130)이 형성된 후, 상기 제1 마스크 패턴(M1)은 제거될 수 있다. 상기 제1 마스크 패턴(M1)은 일 예로, 에싱 및/또는 스트립 공정에 의해 제거될 수 있다.
도 5a 및 도 5b를 참조하면, 제2 마스크 패턴(M2)이 상기 상부 자성층(130) 상에 형성될 수 있다. 상기 제2 마스크 패턴(M2)은 상기 상부 자성층(130)의 일부를 노출할 수 있고, 상기 상부 자성층(130)의 잔부를 덮을 수 있다. 상기 제2 마스크 패턴(M2)은 상기 제1 방향(D1)으로 연장되는 라인 형태를 가지도록 형성될 수 있으나, 본 발명의 개념은 이에 한정되지 않는다. 상기 제2 마스크 패턴(M2)은 포토 레지스트 패턴 또는 하드 마스크 패턴일 수 있다. 상기 제2 마스크 패턴(M2)은 금속 질화물을 포함할 수 있고, 일 예로, TaN을 포함할 수 있다.
상기 제2 마스크 패턴(M2)의 일 측면(M2_S)은 상기 상부 자성층(130)의 상기 노출된 일부에 인접할 수 있다. 상기 상부 자성층(130)은 상기 제2 방향(D2)으로 서로 대향하는 제1 면(130S1) 및 제2 면(130S2)을 가질 수 있다. 상기 제2 마스크 패턴(M2)의 상기 측면(M2_S)은 상기 상부 자성층(130)의 상기 제1 면(130S1) 및 상기 제2 면(130S2)에 수직한 기준면(SS)에 대하여 기울어질 수 있다. 상기 제2 마스크 패턴(M2)의 상기 측면(M2_S)과 상기 기준면(SS) 사이의 각도(θj)는 30도보다 클 수 있다. 일 예로, 상기 제2 마스크 패턴(M2)의 상기 측면(M2_S)과 상기 기준면(SS) 사이의 상기 각도(θj)는 30도보다 크고 90도보다 작을 수 있다.
산화 공정이 상기 상부 자성층(130) 상에 수행될 수 있다. 상기 제2 마스크 패턴(M2)은 상기 산화 공정의 마스크로 이용될 수 있다. 상기 산화 공정은 일 예로, 산소 플라즈마 처리를 포함할 수 있다.
도 6a 및 도 6b를 참조하면, 상기 상부 자성층(130)의 상기 노출된 일부가 상기 산화 공정에 의해 산화될 수 있고, 이에 따라, 비자성 패턴(140)이 상기 상부 자성층(130)의 일 측에 형성될 수 있다. 상기 비자성 패턴(140)은 금속 산화물을 포함할 수 있다. 상기 비자성 패턴(140)은 상기 상부 자성층(130)과 동일한 자성 원소를 포함할 수 있고, 산소를 더 포함할 수 있다.
상기 비자성 패턴(140)은 상기 상부 자성층(130)의 일 측면(130S)과 접촉할 수 있다. 상기 상부 자성층(130)의 상기 측면(130S)은 상기 비자성 패턴(140)과 상기 상부 자성층(130) 사이의 접합면(junction surface, 130S)으로 지칭될 수 있다. 상기 비자성 패턴(140)은 상기 제2 방향(D2)으로 서로 대향하는 제1 면(140S1) 및 제2 면(140S2)을 가질 수 있다. 상기 비자성 패턴(140)과 상기 상부 자성층(130) 사이의 상기 접합면(130S)은 상기 비자성 패턴(140)의 상기 제1 면(140S1) 및 상기 제2 면(140S2)에 수직한 상기 기준면(SS)에 대하여 기울어질 수 있다. 상기 접합면(130S)과 상기 기준면(SS) 사이의 각도(θj)는 30도보다 클 수 있다. 일 예로, 상기 접합면(130S)과 상기 기준면(SS) 사이의 상기 각도(θj)는 30도보다 크고 90도보다 작을 수 있다. 상기 비자성 패턴(140)은 상기 제1 방향(D1)에 따른 길이(140L)를 가질 수 있다. 상기 비자성 패턴(140)의 상기 제1 방향(D1)에 따른 길이(140L)는 상기 제1 면(140S1)에서 상기 제2 면(140S2)으로 갈수록 증가할 수 있다. 즉, 상기 비자성 패턴(140)의 상기 제2 면(140S2)의 길이는 상기 비자성 패턴(140)의 상기 제1 면(140S1)의 길이보다 클 수 있다.
상기 스페이서층(120)은 상기 산화 공정의 산화 정지막으로 이용될 수 있다. 이에 따라, 상기 비자성 패턴(140)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩하는, 상기 하부 자성층(110)의 일부(110P)는 상기 산화 공정에 의해 산화되지 않을 수 있고, 강자성을 유지할 수 있다.
상기 산화 공정에 의해 상기 비자성 패턴(140)이 형성된 후, 상기 제2 마스크 패턴(M2)은 제거될 수 있다. 상기 제2 마스크 패턴(M2)은 일 예로, 에싱 및/또는 스트립 공정에 의해 제거될 수 있다.
상기 하부 자성층(110), 상기 스페이서층(120), 상기 상부 자성층(130) 및 상기 비자성 패턴(140)은 자성 트랙(MTR)을 구성할 수 있다. 상기 도전 라인(CL) 및 상기 자성 트랙(MTR)은 상기 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다.
상기 자성 트랙(MTR)은 합성 반강자성 영역(SAF) 및 강자성 영역(FM)을 포함할 수 있다. 상기 합성 반강자성 영역(SAF)은 상기 하부 자성층(110) 및 상기 상부 자성층(130)이 상기 스페이서층(120)을 통해 반강자성적으로 서로 결합하는 영역일 수 있다. 상기 강자성 영역(FM)은 상기 비자성 패턴(140), 및 상기 비자성 패턴(140)과 수직적으로 중첩하는 상기 하부 자성층(110)의 상기 일부(110P)를 포함할 수 있다. 상기 자성 트랙(MTR)은 상기 강자성 영역(FM) 및 상기 합성 반강자성 영역(SAF)이 상기 제1 방향(D1)을 따라 접합된, 강자성체-합성 반강자성체 측면 접합 구조(ferromagnet-synthetic antiferromagnet(FM-SAF) lateral junction structure)를 가질 수 있다. 상기 비자성 패턴(140)과 상기 상부 자성층(130) 사이의 상기 접합면(130S)은 상기 강자성 영역(FM)과 상기 합성 반강자성 영역(SAF)의 접합면(130S)으로 지칭될 수도 있다.
도 1 및 도 2를 다시 참조하면, 읽기/쓰기 수단(150)이 상기 자성 트랙(MTR)의 상기 합성 반강자성 영역(SAF) 상에 형성될 수 있다. 상기 읽기/쓰기 수단(150)을 형성하는 것은, 일 예로, 상기 자성 트랙(MTR) 상에 터널 절연막, 자성막 및 전극막을 차례로 형성하는 것, 및 상기 터널 절연막, 상기 자성막 및 상기 전극막을 식각하는 것을 포함할 수 있다. 상기 터널 절연막, 상기 자성막 및 상기 전극막이 식각됨에 따라, 터널 배리어 패턴(152), 자성 패턴(154) 및 전극 패턴(156)이 각각 형성될 수 있다.
도 7a 내지 도 7d는 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 초기화 방법을 나타내는 도면들로, 도 2의 B부분에 대응하는 단면도들이다. 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 자기 메모리 장치와 중복되는 설명은 생략된다.
도 7a를 참조하면, 자기 메모리 장치는 도전 라인(CL), 및 상기 도전 라인(CL) 상의 자성 트랙(MTR)을 포함할 수 있다. 상기 자성 트랙(MTR)은 상기 도전 라인(CL) 상에 차례로 적층된 하부 자성층(110), 스페이서층(120) 및 상부 자성층(130)을 포함할 수 있고, 상기 스페이서층(120) 상에, 그리고 상기 상부 자성층(130)의 일측에 배치되는 비자성 패턴(140)을 더 포함할 수 있다. 상기 비자성 패턴(140)은 상기 제3 방향(D3)을 따라 상기 하부 자성층(110)의 일부(110P)와 수직적으로 중첩할 수 있다. 상기 자성 트랙(MTR)은 상기 하부 자성층(110) 및 상기 상부 자성층(130)이 상기 스페이서층(120)을 통해 반강자성적으로 서로 결합하는 합성 반강자성 영역(SAF), 및 서로 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩하는 상기 비자성 패턴(140) 및 상기 하부 자성층(110)의 상기 일부(110P)를 포함하는 강자성 영역(FM)을 포함할 수 있다. 상기 강자성 영역(FM)과 상기 합성 반강자성 영역(SAF)의 접합면(130S, 즉, 상기 비자성 패턴(140)과 상기 상부 자성층(130) 사이의 접합면)은 도 1 및 도 2를 참조하여 설명한 바와 같이, 상기 비자성 패턴(140)의 상기 제1 면(140S1) 및 상기 제2 면(140S2)에 수직한 상기 기준면(SS)에 대하여 기울어질 수 있다.
일부 실시예들에 따르면, 상기 하부 자성층(110)은 상기 하부 자성층(110)과 상기 스페이서층(120) 사이의 계면에 수직한 자화 방향(110M)을 가질 수 있고, 상기 상부 자성층(130)은 상기 상부 자성층(130)과 상기 스페이서층(120) 사이의 계면에 수직한 자화 방향(130M)을 가질 수 있다. 상기 하부 자성층(110) 및 상기 상부 자성층(130)은 상기 스페이서층(120)을 통해 반강자성적으로 서로 결합할 수 있고, 이에 따라, 상기 상부 자성층(130)의 상기 자화 방향(130M)은 상기 하부 자성층(110)의 상기 자화 방향(110M)에 반평행할 수 있다. 일 예로, 상기 하부 자성층(110)의 상기 자화 방향(110M)은 업 방향(up-direction)으로 정렬될 수 있고, 상기 상부 자성층(130)의 상기 자화 방향(130M)은 다운 방향(down-direction)으로 정렬될 수 있다.
상기 비자성 패턴(140)과 수직적으로 중접하는 상기 하부 자성층(110)의 상기 일부(110P)의 초기 자화 방향(110Mi)은 상기 하부 자성층(110)의 상기 자화 방향(110M)과 동일할 수 있다. 일 예로, 상기 하부 자성층(110)의 상기 일부(110P)의 초기 자화 방향(110Mi)은 업 방향(up-direction)으로 정렬될 수 있다.
도 7b를 참조하면, 상기 자성 트랙(MTR) 상에 외부 자기장(H1)이 인가될 수 있다. 상기 외부 자기장(H1)의 방향은 상기 하부 자성층(110)의 상기 일부(110P)의 상기 초기 자화 방향(110Mi)에 반대 방향일 수 있다. 일 예로, 상기 외부 자기장(H1)의 방향은 다운 방향(down-direction)일 수 있다.
상기 자성 트랙(MTR)의 상기 합성 반강자성 영역(SAF)의 보자력(coercivity, Hc)은 상기 자성 트랙(MTR)의 상기 강자성 영역(FM)의 보자력보다 클 수 있다. 상기 자성 트랙(MTR)의 상기 합성 반강자성 영역(SAF)이 상대적으로 큰 보자력(Hc)을 가짐에 따라, 상기 자성 트랙(MTR)의 상기 합성 반강자성 영역(SAF) 내 상기 하부 자성층(110) 및 상기 상부 자성층(130)의 상기 자화 방향들(110M, 130M)은 상기 외부 자기장(H1)에 의해 반전되지 않을 수 있다. 상기 자성 트랙(MTR)의 상기 강자성 영역(FM)이 상대적으로 작은 보자력(Hc)을 가짐에 따라, 상기 자성 트랙(MTR)의 상기 강자성 영역(FM) 내 상기 하부 자성층(110)의 상기 일부(110P)의 상기 초기 자화 방향(110Mi)은 상기 외부 자기장(H1)에 의해 반전될 수 있다. 이에 따라, 상기 하부 자성층(110)의 상기 일부(110P)는 다운 방향(down-direction)으로 정렬된 제1 자화 방향(110M1)을 가질 수 있다.
상기 하부 자성층(110)의 상기 일부(110P)의 상기 초기 자화 방향(110Mi)이 상기 외부 자기장(H1)에 의해 상기 제1 자화 방향(110M1)으로 반전됨에 따라, 하부 자구벽(DW_L)이 상기 강자성 영역(FM)과 상기 합성 반강자성 영역(SAF)의 접합에 인접한, 상기 하부 자성층(110)의 상기 일부(110P) 내에 형성될 수 있다.
도 7c를 참조하면, 전류(I)가 상기 도전 라인(CL) 내부에서 상기 제1 방향(D1)으로(또는 상기 제1 방향(D1)의 반대 방향으로) 흐르도록 인가될 수 있다. 이에 따라, 상기 강자성 영역(FM) 내 상기 하부 자성층(110)의 상기 일부(110P)에 형성된 상기 하부 자구벽(DW_L)이 상기 합성 반강자성 영역(SAF) 내 상기 하부 자성층(110)으로 주입될 수 있다. 일 예로, 상기 하부 자구벽(DW_L)은 상기 제1 방향(D1)으로 이동할 수 있다.
상기 강자성 영역(FM)으로부터 상기 합성 반강자성 영역(SAF)으로 상기 하부 자구벽(DW_L)을 주입하기 위해, 상기 도전 라인(CL)에 상대적으로 큰 전류 밀도가 요구될 수 있다.
본 발명의 개념에 따르면, 상기 강자성 영역(FM)과 상기 합성 반강자성 영역(SAF) 사이의 상기 접합면(130S, 즉, 상기 비자성 패턴(140)과 상기 상부 자성층(130) 사이의 상기 접합면)은 도 1 및 도 2를 참조하여 설명한 바와 같이, 상기 비자성 패턴(140)의 상기 제1 면(140S1) 및 상기 제2 면(140S2)에 수직한 상기 기준면(SS)에 대하여 기울어질 수 있고, 상기 접합면(130S)과 상기 기준면(SS) 사이의 각도(θj)는 30도보다 클 수 있다. 이에 따라, 상기 강자성 영역(FM)으로부터 상기 합성 반강자성 영역(SAF)으로 상기 하부 자구벽(DW_L)을 주입하기 위해, 상기 도전 라인(CL)에 인가되는 상기 전류 밀도가 감소할 수 있다. 즉, 상기 합성 반강자성 영역(SAF)을 포함하는 상기 자성 트랙(MTR) 내부로 자구벽(일 예로, 상기 하부 자구벽(DW_L))의 주입을 위한 상기 전류 밀도가 감소할 수 있다. 따라서, 상기 합성 반강자성 영역(SAF)을 포함하는 상기 자성 트랙(MTR) 내부로 상기 자구벽(일 예로, 상기 하부 자구벽(DW_L))의 주입이 용이한 자기 메모리 장치가 제공될 수 있다.
도 7d를 참조하면, 상기 도전 라인(CL)에 인가된 상기 전류(I)에 의해, 상기 하부 자구벽(DW_L)이 상기 합성 반강자성 영역(SAF) 내 상기 하부 자성층(110)으로 주입될 수 있고, 상기 합성 반강자성 영역(SAF) 내 상기 하부 자성층(110) 내에서 상기 제1 방향(D1)으로 이동할 수 있다. 상기 하부 자구벽(DW_L)의 이동과 함께, 상기 하부 자성층(110)의 상기 자화 방향(110M)이 다운 방향(down-direction)으로 정렬된 상기 제1 자화 방향(110M1)으로 반전될 수 있다.
상기 상부 자성층(130)과 상기 하부 자성층(110) 사이의 반강자성적 결합에 의해, 상기 상부 자성층(130)의 상기 자화 방향(130M)이 상기 하부 자성층(110)의 상기 제1 자화 방향(110M1)에 반강자성적으로 결합하도록 반전될 수 있다. 상기 상부 자성층(130)의 반전된 자화 방향(130M1)은 상기 하부 자성층(110)의 상기 제1 자화 방향(110M1)에 반강자성적으로 결합할 수 있고, 일 예로, 업 방향(up-direction)으로 정렬될 수 있다. 상기 상부 자성층(130)이 상기 반전된 자화 방향(130M1)을 가짐에 따라, 상부 자구벽(DW_U)이 상기 상부 자성층(130) 내에 형성될 수 있다. 상기 상부 자구벽(DW_U)은 상기 하부 자구벽(DW_L)과 수직적으로(일 예로, 상기 제3 방향(D3)으로) 중첩할 수 있다.
도 8 및 도 9는 본 발명의 실시예들에 따른 자기 메모리 장치의 자성 트랙 내부로 자구벽을 주입하는데 요구되는 전류 밀도를 나타내는 그래프들이다.
도 8은, 상기 자성 트랙(MTR)의 상기 강자성 영역(FM)으로부터 상기 자성 트랙(MTR)의 상기 합성 반강자성 영역(SAF)으로 상기 하부 자구벽(DW_L)을 주입하기 위해, 상기 도전 라인(CL)에 인가되는 상기 전류(I)의 펄스 폭(τp)에 따른 전류 밀도(J)를 나타낸다. 상기 강자성 영역(FM)과 상기 합성 반강자성 영역(SAF) 사이의 상기 접합면(130S)과 상기 기준면(SS) 사이의 상기 각도(θj)가 30도보다 큰 경우(일 예로, θj=45˚ 또는 θj=60˚인 경우), 상기 전류(I)의 상기 펄스 폭(τp)이 동일한 조건에서, 상기 전류 밀도(J)가 감소함을 확인할 수 있다.
도 9는 상기 강자성 영역(FM)과 상기 합성 반강자성 영역(SAF) 사이의 상기 접합면(130S)과 상기 기준면(SS) 사이의 상기 각도(θj)에 따라, 상기 강자성 영역(FM)으로부터 상기 합성 반강자성 영역(SAF)으로 상기 하부 자구벽(DW_L)을 주입하기 위해 상기 도전 라인(CL)에 인가되는 전류 밀도(J)를 나타낸다. 상기 강자성 영역(FM)과 상기 합성 반강자성 영역(SAF) 사이의 상기 접합면(130S)과 상기 기준면(SS) 사이의 상기 각도(θj)가 30도보다 큰 경우(일 예로, θj=45˚ 또는 θj=60˚인 경우), 상기 도전 라인(CL)에 인가되는 상기 전류 밀도(J)가 감소함을 확인할 수 있다.
도 10은 본 발명의 일부 실시예들에 따른 자기 메모리 장치의 단면도이다. 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 자기 메모리 장치와 차이점을 주로 설명한다.
도 1 및 도 10을 참조하면, 상기 하부 자성층(110) 내 상기 하부 자구들(D_L) 및 상기 상부 자성층(130) 내 상기 상부 자구들(D_U)은 수평 자기 이방성(In-plane Magnetic Anisotropy, IMA)을 가질 수 있다. 상기 하부 자성층(110) 내 상기 하부 자구들(D_L)의 각각은 상기 하부 자성층(110)과 상기 스페이서층(120) 사이의 계면에 평행한 자화 방향(110M)을 가질 수 있고, 서로 바로 이웃하는 하부 자구들(D_L)의 자화 방향들(110M)은 서로 반대일 수 있다. 상기 하부 자구벽들(DW_L)의 각각은 서로 반대되는 자화 방향들(110M)을 갖는 상기 이웃하는 하부 자구들(D_L) 사이의 경계를 정의할 수 있다. 상기 상부 자성층(130) 내 상기 상부 자구들(D_U)의 각각은 상기 상부 자성층(130)과 상기 스페이서층(120) 사이의 계면에 평행한 자화 방향(130M)을 가질 수 있고, 서로 바로 이웃하는 상부 자구들(D_U)의 자화 방향들(130M)은 서로 반대일 수 있다. 상기 상부 자구벽들(DW_U)의 각각은 서로 반대되는 자화 방향들(130M)을 갖는 상기 이웃하는 상부 자구들(D_U) 사이의 경계를 정의할 수 있다.
상기 읽기/쓰기 수단(150)의 상기 자성 패턴(154)은 수평 자기 이방성(In-plane Magnetic Anisotropy, IMA)을 가질 수 있다. 상기 자성 패턴(154)은 상기 자성 패턴(154)과 상기 터널 배리어 패턴(152) 사이의 계면에 평행한 자화 방향(154M)을 가질 수 있고, 상기 자성 패턴(154)의 상기 자화 방향(154M)은 일 방향으로 고정될 수 있다. 상기 상부 자성층(130) 내 상기 상부 자구들(D_U)의 상기 자화 방향들(130M), 및 상기 하부 자성층(110) 내 상기 하부 자구들(D_L)의 상기 자화 방향들(110M)은 상기 자성 패턴(154)의 상기 자화 방향(154M)에 평행 또는 반평행하게 변경될 수 있다.
일부 실시예들에 따르면, 상기 하부 자성층(110), 상기 상부 자성층(130) 및 상기 자성 패턴(154)의 각각은 강자성 물질을 포함할 수 있고, 상기 자성 패턴(154)은 상기 강자성 물질의 자화방향을 고정시키기 위한 반강자성 물질을 더 포함할 수 있다.
본 실시예들에 따른 자기 메모리 장치는 상술한 차이점을 제외하고, 도 1 및 도 2를 참조하여 설명한 자기 메모리 장치와 실질적으로 동일하다. 더하여, 본 실시예들에 따르면 자기 메모리 장치는 도 3a 내지 도 6a, 및 도 3b 내지 도 6b를 참조하여 설명한 방법과 실질적으로 동일한 방법에 의해 형성될 수 있고, 도 7a 내지 도 7d를 참조하여 설명한 방법과 실질적으로 동일한 방법에 의해 초기화될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
CL: 도전 라인
MTR: 자성 트랙
FM: 강자성 영역 SAF: 합성 반강자성 영역
110: 하부 자성층 120: 스페이서층
130: 상부 자성층 140: 비자성 패턴
150: 읽기/쓰기 수단
FM: 강자성 영역 SAF: 합성 반강자성 영역
110: 하부 자성층 120: 스페이서층
130: 상부 자성층 140: 비자성 패턴
150: 읽기/쓰기 수단
Claims (10)
- 제1 방향으로 연장되는 자성 트랙을 포함하되,
상기 자성 트랙은:
하부 자성층;
상기 하부 자성층 상의 상부 자성층;
상기 하부 자성층 상에 그리고 상기 상부 자성층의 일 측에 배치되는 비자성 패턴; 및
상기 하부 자성층과 상기 상부 자성층 사이에 배치되고, 상기 하부 자성층과 상기 비자성 패턴 사이로 연장되는 스페이서층을 포함하고,
상기 하부 자성층 및 상기 상부 자성층은 상기 스페이서층을 통해 반강자성적으로 서로 결합하고,
상기 비자성 패턴은 상기 제1 방향에 수직한 제2 방향으로 서로 대향하는 제1 면 및 제2 면을 가지되, 상기 제1 방향 및 상기 제2 방향은 일 평면에 평행하고,
상기 비자성 패턴과 상기 상부 자성층 사이의 접합면은 상기 비자성 패턴의 상기 제1 면 및 상기 제2 면에 수직한 기준면에 대하여 기울어진 자기 메모리 장치. - 청구항 1에 있어서,
상기 비자성 패턴과 상기 상부 자성층 사이의 상기 접합면과 상기 기준면 사이의 각도는 30도보다 큰 자기 메모리 장치. - 청구항 1에 있어서,
상기 하부 자성층은 상기 제1 방향을 따라 교대로 배열되는 하부 자구들 및 하부 자구벽들을 포함하고,
상기 상부 자성층은 상기 제1 방향을 따라 교대로 배열되는 상부 자구들 및 상부 자구벽들을 포함하고,
상기 상부 자구들은 상기 제1 방향 및 상기 제2 방향에 수직한 제3 방향을 따라 상기 하부 자구들과 각각 수직적으로 중첩하는 자기 메모리 장치. - 청구항 3에 있어서,
상기 비자성 패턴은 상기 제3 방향을 따라 상기 하부 자구들 중 대응하는 하부 자구와 수직적으로 중첩하는 자기 메모리 장치. - 청구항 1에 있어서,
상기 비자성 패턴은 금속 산화물을 포함하는 자기 메모리 장치. - 청구항 1에 있어서,
상기 비자성 패턴은 상기 상부 자성층과 동일한 자성 원소를 포함하고, 산소를 더 포함하는 자기 메모리 장치. - 청구항 1에 있어서,
상기 자성 트랙 아래에 배치되고 상기 제1 방향으로 연장되는 도전 라인을 더 포함하되,
상기 하부 자성층은 상기 도전 라인과 상기 스페이서층 사이에 배치되는 자기 메모리 장치. - 제1 방향으로 연장되는 자성 트랙을 포함하되,
상기 자성 트랙은:
하부 자성층;
상기 하부 자성층 상의 상부 자성층;
상기 하부 자성층 상에 그리고 상기 상부 자성층의 일 측에 배치되는 비자성 패턴; 및
상기 하부 자성층과 상기 상부 자성층 사이에 배치되고, 상기 하부 자성층과 상기 비자성 패턴 사이로 연장되는 스페이서층을 포함하고,
상기 하부 자성층 및 상기 상부 자성층은 상기 스페이서층을 통해 반강자성적으로 서로 결합하고,
상기 비자성 패턴은 상기 제1 방향에 수직한 제2 방향으로 서로 대향하는 제1 면 및 제2 면을 가지되, 상기 제1 방향 및 상기 제2 방향은 일 평면에 평행하고,
상기 비자성 패턴의 상기 제1 방향에 따른 길이는 상기 제1 면에서 상기 제2 면으로 갈수록 증가하는 자기 메모리 장치. - 청구항 8에 있어서,
상기 비자성 패턴은 상기 상부 자성층의 일 측면과 접촉하는 자기 메모리 장치. - 청구항 9에 있어서,
상기 비자성 패턴과 상기 상부 자성층 사이의 접합면은 상기 비자성 패턴의 상기 제1 면 및 상기 제2 면에 수직한 기준면에 대하여 기울어진 자기 메모리 장치.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210164289A KR20230077239A (ko) | 2021-11-25 | 2021-11-25 | 자기 메모리 장치 |
DE102022122549.6A DE102022122549A1 (de) | 2021-11-25 | 2022-09-06 | Magnetspeichervorrichtung |
US18/050,600 US20230165164A1 (en) | 2021-11-25 | 2022-10-28 | Magnetic memory device |
CN202211471280.5A CN116168740A (zh) | 2021-11-25 | 2022-11-23 | 磁存储器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210164289A KR20230077239A (ko) | 2021-11-25 | 2021-11-25 | 자기 메모리 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230077239A true KR20230077239A (ko) | 2023-06-01 |
Family
ID=86383650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210164289A KR20230077239A (ko) | 2021-11-25 | 2021-11-25 | 자기 메모리 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230165164A1 (ko) |
KR (1) | KR20230077239A (ko) |
CN (1) | CN116168740A (ko) |
DE (1) | DE102022122549A1 (ko) |
-
2021
- 2021-11-25 KR KR1020210164289A patent/KR20230077239A/ko unknown
-
2022
- 2022-09-06 DE DE102022122549.6A patent/DE102022122549A1/de active Pending
- 2022-10-28 US US18/050,600 patent/US20230165164A1/en active Pending
- 2022-11-23 CN CN202211471280.5A patent/CN116168740A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102022122549A1 (de) | 2023-06-29 |
CN116168740A (zh) | 2023-05-26 |
US20230165164A1 (en) | 2023-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8350347B2 (en) | Writable magnetic element | |
EP2342714B1 (en) | Reducing spin pumping induced damping of a free layer of a memory device | |
EP2220651B1 (en) | High speed low power magnetic devices based on current induced spin-momentum transfer | |
KR101623882B1 (ko) | 자기 메모리 소자 | |
US7307876B2 (en) | High speed low power annular magnetic devices based on current induced spin-momentum transfer | |
US7965543B2 (en) | Method for reducing current density in a magnetoelectronic device | |
US6724652B2 (en) | Low remanence flux concentrator for MRAM devices | |
KR102399342B1 (ko) | 메모리 장치 및 그 제조 방법 | |
JP5146836B2 (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
KR100624762B1 (ko) | 고밀도 mram 어플리케이션을 위한 합성-페리자성체센스-층 | |
US8625327B2 (en) | Magnetic random access memory and initializing method for the same | |
CN111834521A (zh) | 磁性隧道结器件 | |
KR20130107376A (ko) | 자기 메모리 장치용 자성층 제작 방법 | |
JP2009521807A (ja) | スピントランスファー方式により電流書き込みを行ない、かつスピントランスファートルクによる書き込み電流密度を小さくした磁性素子 | |
KR20120046085A (ko) | 수직 이방성 및 향상층을 갖는 자기 터널 접합 셀들 | |
US20100214835A1 (en) | Magnetic shielding in magnetic multilayer structures | |
JP2019057626A (ja) | スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ | |
US20190189912A1 (en) | Structures Enabling Voltage Control of Oxidation Within Magnetic Heterostructures | |
JP2004006844A (ja) | 磁界シンク層を有する磁気抵抗記憶素子 | |
JP7056316B2 (ja) | 磁壁移動型磁気記録素子、磁壁移動型磁気抵抗効果素子及び磁気メモリ | |
KR20230077239A (ko) | 자기 메모리 장치 | |
KR20230077227A (ko) | 자기 메모리 장치 및 이의 초기화 방법 | |
US20230165161A1 (en) | Magnetic memory devices | |
US20220123201A1 (en) | Magnetic memory device | |
KR20230133706A (ko) | 자기 메모리 장치 및 이의 동작 방법 |