JP5856490B2 - 磁気抵抗効果素子及び磁気メモリ - Google Patents

磁気抵抗効果素子及び磁気メモリ Download PDF

Info

Publication number
JP5856490B2
JP5856490B2 JP2012010359A JP2012010359A JP5856490B2 JP 5856490 B2 JP5856490 B2 JP 5856490B2 JP 2012010359 A JP2012010359 A JP 2012010359A JP 2012010359 A JP2012010359 A JP 2012010359A JP 5856490 B2 JP5856490 B2 JP 5856490B2
Authority
JP
Japan
Prior art keywords
film
magnetization
cofeb
perpendicular magnetization
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012010359A
Other languages
English (en)
Other versions
JP2013149857A (ja
Inventor
苅屋田 英嗣
英嗣 苅屋田
末光 克巳
克巳 末光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012010359A priority Critical patent/JP5856490B2/ja
Priority to US13/744,269 priority patent/US9653677B2/en
Priority to CN2013100269916A priority patent/CN103296198A/zh
Publication of JP2013149857A publication Critical patent/JP2013149857A/ja
Application granted granted Critical
Publication of JP5856490B2 publication Critical patent/JP5856490B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Description

本発明は、磁気抵抗効果素子及び磁気メモリに関する。特に、本発明は、垂直磁化膜を用いた磁気抵抗効果素子及び磁気メモリに関する。
磁気ランダムアクセスメモリ(MRAM;Magnetic Random Access Memory)等の磁気メモリでは、磁気抵抗効果素子がメモリセルとして用いられる。典型的な磁気抵抗効果素子は、トンネルバリア層が2層の強磁性体層で挟まれた磁気トンネル接合(MTJ;Magnetic Tunnel Junction)を備える。
MTJの抵抗値は、上記2層の強磁性体層の磁化状態に依存して変化する。具体的には、2層の強磁性体層の磁化方向が“反平行”である場合のMTJの抵抗値(R+ΔR)は、それらが“平行”である場合の抵抗値(R)よりも大きくなる。従って、一方の強磁性体層の磁化方向を固定し、他方の強磁性体層の磁化方向を反転させることによって、MTJの抵抗値を変化させることができる。
このような抵抗値の大小が、データ“1”、“0”に対応付けられる。すなわち、磁気抵抗効果素子は、MTJの抵抗値の変化を利用することによってデータを不揮発的に記憶する。上記2層の強磁性体層のうち磁化方向が固定された一方は、以下、「データ参照層」と参照される。記憶データに応じて磁化状態が変化する他方の強磁性体層は、以下、「データ記憶層」と参照される。
データ書き込みは、データ記憶層の磁化状態を変化させることにより行われる。そのデータ書き込みの方式としては、外部磁界印加方式、スピン注入方式、磁壁移動方式等が挙げられる。特許文献1には、スピン注入方式及び磁壁移動方式のMRAMが開示されている。また、特許文献2には、垂直磁化膜を用いた磁壁移動型のMRAMが開示されている。この特許文献2によれば、データ記憶層を垂直磁化膜で形成することによって、書き込み電流を十分に小さく低減することができる。
データ読み出しは、トンネルバリア層を通してデータ記憶層とデータ参照層との間に読み出し電流を流し、MTJの抵抗値の大小を検出することにより行われる。このとき、データを正確に且つ素早く判別するためには、MR比(ΔR/R)がなるべく高いことが望ましい。すなわち、良好な読み出し特性を実現するためには、高いMR比が必要不可欠である。
特許文献3及び非特許文献1には、高いMR比が得られる膜構成が開示されている。特許文献3によれば、トンネルバリア層は単結晶構造のMgO膜であり、トンネルバリア層に接触する強磁性体層の部分はアモルファス状態である。非特許文献1によれば、トンネルバリア層はMgO膜であり、そのMgO膜の上下にCoFeB膜がインターフェースとして形成されている。つまり、MgO膜がCoFeB膜で挟まれた「CoFeB/MgO/CoFeB」という構造が形成されている。この「CoFeB/MgO/CoFeB」構造がMR比の向上に寄与することが報告されている。
特開2009−200123号公報 国際公開WO2009/001706号公報 特開2006−80116号公報
Djayaprawira et al., "230%room-temperature magnetoresistance in CoFeB/MgO/CoFeB magnetic tunnel junctions", Applied Physics Letters, 86, 092502, 2005.
本願発明者は、垂直磁化膜を用いた磁気抵抗効果素子に関して、次のような課題を見出した。それは、後工程における高温熱処理によって、データ記憶層やデータ参照層の垂直磁気異方性が劣化する場合があるということである。データ記憶層やデータ参照層の垂直磁気異方性の劣化は、MR比の低下につながる。高温熱処理によるMR比の低下を抑制すること、すなわち、「耐熱性」を向上させることが望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるだろう。
一実施の形態において、磁気抵抗効果素子は、データ記憶層、データ参照層、及びデータ記憶層とデータ参照層との間に挟まれたMgO膜を備える。データ記憶層は、MgO膜と接触するCoFeB膜と、垂直磁化膜と、CoFeB膜と垂直磁化膜との間に挟まれたTa膜と、を備える。CoFeB膜と垂直磁化膜とは、Ta膜を介して磁気的に結合している。
他の実施の形態において、磁気抵抗効果素子は、データ記憶層、データ参照層、及びデータ記憶層とデータ参照層との間に挟まれたMgO膜を備える。データ参照層は、MgO膜と接触するCoFeB膜と、垂直磁化膜と、CoFeB膜と垂直磁化膜との間に挟まれたTa膜と、を備える。CoFeB膜と垂直磁化膜とは、Ta膜を介して磁気的に結合している。
更に他の実施の形態において、磁気抵抗効果素子は、データ記憶層、データ参照層、及びデータ記憶層とデータ参照層との間に挟まれたMgO膜を備える。データ記憶層は、MgO膜と接触するCoFeB膜と、CoFeB膜と磁気的に結合する垂直磁化膜と、を備える。垂直磁化膜は、Co/Pt/Co積層構造を含んでいる。
一実施の形態によれば、垂直磁化膜を用いた磁気抵抗効果素子において、高温熱処理によるMR比の低下を抑制することが可能となる。
図1は、一実施の形態に係る磁気抵抗効果素子の構成を概略的に示している。 図2は、図1で示された磁気抵抗効果素子が取り得る2つの磁気状態を示している。 図3は、図1で示された磁気抵抗効果素子へのデータ書き込みを説明するための概念図である。 図4は、図1で示された磁気抵抗効果素子からのデータ読み出しを説明するための概念図である。 図5は、一実施の形態に係る磁気抵抗効果素子の膜構成を示している。 図6は、比較例に係る磁気抵抗効果素子の膜構成を示している。 図7は、本実施の形態と比較例との間のMR比の比較結果を示すグラフである。 図8は、本実施の形態と比較例とで「密着性」を比較した試験の結果を示している。 図9は、Co/Pt/Co構造の評価に用いられたサンプルの構成を示している。 図10は、Co/Pt/Co構造の効果を示すグラフである。 図11は、MR比のTa膜厚(X1)依存性を示すグラフである。 図12は、MR比のCoFeB膜厚(X2)依存性を示すグラフである。 図13は、MR比のCoFeB膜厚(X3)依存性を示すグラフである。 図14は、MR比のTa膜厚(X4)依存性を示すグラフである。 図15は、変形例に係る磁気抵抗効果素子の膜構成を示している。 図16は、他の変形例に係る磁気抵抗効果素子の膜構成を示している。 図17は、更に他の変形例に係る磁気抵抗効果素子の膜構成を示している。 図18は、更に他の変形例に係る磁気抵抗効果素子の膜構成を示している。 図19は、本実施の形態に係る磁気抵抗効果素子を用いたメモリセルの構成例を示している。 図20は、図19で示されたメモリセルを用いた磁気メモリの構成例を示すブロック図である。
添付図面を参照して、実施の形態に係る磁気抵抗効果素子及び磁気メモリを説明する。
1.磁気抵抗効果素子の基本構成
図1は、一実施の形態に係る磁気抵抗効果素子1の構成を概略的に示している。磁気抵抗効果素子1は、下地層10、データ記憶層20、トンネルバリア層30、データ参照層40、第1ピニング層50−1、第2ピニング層50−2、第1端子T1、第2端子T2、及び第3端子T3を備えている。尚、以下の説明において、積層方向はZ方向であり、Z方向に直交する平面がXY面であるとする。垂直磁化膜の磁化の向きは、概ね、当該膜が形成される面に直交する、すなわち、+Z方向あるいは−Z方向である。
データ記憶層20は、下地層10上に形成されている。また、データ記憶層20は、垂直磁気異方性を有する垂直磁化膜を含んでいる。但し、後述されるように、データ記憶層20は、非磁性体膜を含んでいてもよい。
本実施の形態では、一例として、磁壁移動型の磁気抵抗効果素子1を説明する。磁壁移動型の場合、図1に示されるように、データ記憶層20は、第1磁化固定領域20−1、第2磁化固定領域20−2、及び磁化自由領域20−3を有している。
第1磁化固定領域20−1は、第1ピニング層50−1と磁気的に結合した領域である。第1ピニング層50−1は、磁化方向が固定された垂直磁化膜であり、その第1ピニング層50−1との磁気的結合によって、第1磁化固定領域20−1の磁化方向も一方向に固定される。図1の例では、下地層10を挟むように第1ピニング層50−1と第1磁化固定領域20−1が形成されている。
第2磁化固定領域20−2は、第2ピニング層50−2と磁気的に結合した領域である。第2ピニング層50−2は、磁化方向が固定された垂直磁化膜であり、その第2ピニング層50−2との磁気的結合によって、第2磁化固定領域20−2の磁化方向も一方向に固定される。図1の例では、下地層10を挟むように第2ピニング層50−2と第2磁化固定領域20−2が形成されている。
また、第1磁化固定領域20−1と第2磁化固定領域20−2の磁化方向は、互いに逆向きに固定されている。図1の例では、第1磁化固定領域20−1の磁化方向は+Z方向に固定され、第2磁化固定領域20−2の磁化方向は−Z方向に固定されている。
一方、磁化自由領域20−3の磁化方向は、反転可能であり、+Z方向あるいは−Z方向となることが許される。この磁化自由領域20−3は、面内方向において、上記の第1磁化固定領域20−1と第2磁化固定領域20−2との間に挟まれている。第1磁化固定領域20−1と磁化自由領域20−3との境界は第1境界B1であり、第2磁化固定領域20−2と磁化自由領域20−3との境界は第2境界B2である。
データ参照層40は、データ記憶層20の磁化自由領域20−3上に、トンネルバリア層30を介して形成されている。データ参照層40は、垂直磁気異方性を有する垂直磁化膜を含んでおり、その磁化方向は一方向に固定されている。例えば図1において、データ参照層40の磁化方向は、+Z方向に固定されている。但し、後述されるように、データ参照層40は、非磁性体膜を含んでいてもよい。
トンネルバリア層30は、非磁性層であり、典型的には薄い絶縁膜である。このトンネルバリア層30は、データ記憶層20の磁化自由領域20−3とデータ参照層40との間に挟まれており、これらデータ記憶層20(磁化自由領域20−3)、トンネルバリア層30及びデータ参照層40によって磁気トンネル接合(MTJ)が形成されている。
第1端子T1と第2端子T2は、データ記憶層20に電流を流すことができるように設けられている。図1の例では、第1端子T1は、第1ピニング層50−1に電気的に接続されており、第2端子T2は、第2ピニング層50−2に電気的に接続されている。また、第3端子T3は、データ参照層40に電気的に接続されている。
図2は、図1で示された磁気抵抗効果素子1が取り得る2つの磁気状態を示している。一つ目の状態では、データ記憶層20の磁化自由領域20−3の磁化方向が+Z方向である。この場合、第1磁化固定領域20−1と磁化自由領域20−3が1つの磁区を形成し、第2磁化固定領域20−2が別の磁区を形成する。従って、第2磁化固定領域20−2と磁化自由領域20−3との間の第2境界B2に、磁壁DWが形成される。また、磁化自由領域20−3の磁化方向とデータ参照層40の磁化方向が平行であるため、MTJの抵抗値(R)は比較的低くなる。この低抵抗状態は、例えば、データ「0」に対応付けられる。
二つ目の状態では、データ記憶層20の磁化自由領域20−3の磁化方向が−Z方向である。この場合、第2磁化固定領域20−2と磁化自由領域20−3が1つの磁区を形成し、第1磁化固定領域20−1が別の磁区を形成する。従って、第1磁化固定領域20−1と磁化自由領域20−3との間の第1境界B1に、磁壁DWが形成される。また、磁化自由領域20−3の磁化方向とデータ参照層40の磁化方向が反平行であるため、MTJの抵抗値は比較的高くなる。この高抵抗状態は、例えば、データ「1」に対応付けられる。
以上に説明された通り、データ記憶層20の磁化自由領域20−3の磁化方向に応じて、MTJの抵抗値が変わる。その抵抗値の変化を利用することにより、データ「0」、「1」を不揮発的に記憶することが可能である。その一方で、磁化自由領域20−3の磁化方向に応じて、第1境界B1あるいは第2境界B2に磁壁DWが形成される。つまり、データ記憶層20の磁壁DWの位置が、記憶データを反映しているとも言える。
データ書き込みは、磁壁DWを第1境界B1と第2境界B2の間で移動させることにより行われる。その磁壁移動を実現するためには、磁壁DWを貫通するようにデータ記憶層20の面内に書き込み電流IWを流せばよい。より詳細には、図3に示されるように、書き込み電流IWがデータ記憶層20を通して第1端子T1と第2端子T2との間で流れるように、第1端子T1と第2端子T2との間に所定の電位差が印加される。
データ「0」からデータ「1」への書き換え時、書き込み電流IWは、第1端子T1からデータ記憶層20を通って第2端子T2に流れ込む。この場合、データ記憶層20において、電子は、第2磁化固定領域20−2から第2境界B2を通して磁化自由領域20−3に流れ込む。すなわち、磁化自由領域20−3には、第2磁化固定領域20−2から−Z方向のスピン電子が注入される。スピン電子によるスピントランスファーの結果、磁化自由領域20−3の磁化は、第2境界B2近傍から徐々に−Z方向に反転し始める。このことは、磁壁DWが、第2境界B2から第1境界B1へ向けて移動することを意味する。書き込み電流IWが流れ続けると、磁壁DWは、磁化自由領域20−3を通り抜け、第1境界B1に到達する。磁壁DWは、ピンポテンシャルによって第1境界B1で停止する。
一方、データ「1」からデータ「0」への書き換え時、書き込み電流IWは、第2端子T2からデータ記憶層20を通って第1端子T1に流れ込む。この場合、データ記憶層20において、電子は、第1磁化固定領域20−1から第1境界B1を通して磁化自由領域20−3に流れ込む。すなわち、磁化自由領域20−3には、第1磁化固定領域20−1から+Z方向のスピン電子が注入される。スピン電子によるスピントランスファーの結果、磁化自由領域20−3の磁化は、第1境界B1近傍から徐々に+Z方向に反転し始める。このことは、磁壁DWが、第1境界B1から第2境界B2へ向けて移動することを意味する。書き込み電流IWが流れ続けると、磁壁DWは、磁化自由領域20−3を通り抜け、第2境界B2に到達する。磁壁DWは、ピンポテンシャルによって第2境界B2で停止する。
このように、磁化が逆向きに固定された第1磁化固定領域20−1及び第2磁化固定領域20−2は、異なるスピンを有する電子の供給源の役割を果たしている。そして、第1磁化固定領域20−1と第2磁化固定領域20−2との間を流れる書き込み電流IWにより、データ記憶層20中の磁壁DWが、第1境界B1と第2境界B2との間を移動する。その結果、磁化自由領域20−3の磁化の方向がスイッチする。すなわち、電流駆動磁壁移動を利用したデータ書き換えが実現される。書き込み電流IWがトンネルバリア層30を貫通しないため、トンネルバリア層30の劣化が抑制される。
データ読み出し動作は、次の通りである。データ読み出し時、読み出し電流IRは、トンネルバリア層30を通してデータ参照層40と磁化自由領域20−3との間を流れるように供給される。そのために、例えば図4に示されるように、読み出し電流IRが第1端子T1と第3端子T3との間で流れるように、第1端子T1と第3端子T3との間に所定の電位差が印加される。その読み出し電流IR、あるいは、読み出し電流IRに応じた読み出し電位を所定のリファレンスレベルと比較することにより、MTJの抵抗値の大小(RあるいはR+ΔR)が検出される。すなわち、磁化自由領域20−3の磁化方向(+Z方向あるいは−Z方向)がセンスされ、記憶データ(「0」または「1」)がセンスされる。
データ読み出し時、記憶データを正確に且つ素早く判別するためには、MR比(ΔR/R)がなるべく高いことが望ましい。すなわち、良好な読み出し特性を実現するためには、高いMR比が必要不可欠である。本実施の形態では、このMR比を向上させることができる膜構成が提案される。以下、本実施の形態に係る膜構成を詳細に説明する。
2.膜構成
図5は、本実施の形態に係る磁気抵抗効果素子1の膜構成を示している。尚、図5中の括弧内の数字は、膜厚の例を表している。
まず、本実施の形態では、トンネルバリア層30としてMgO膜が用いられる。
データ記憶層20は、垂直磁化膜21、Ta膜22、及びCoFeB膜23を備えている。図5の例では、垂直磁化膜21、Ta膜22、及びCoFeB膜23が、この順番で下地層10上に積層されている。つまり、垂直磁化膜21が下地層10上に形成されており、Ta膜22が垂直磁化膜21上に形成されており、CoFeB膜23がTa膜22上に形成されている。また、CoFeB膜23は、上記のMgO膜30と接触している。
Ta膜22は、垂直磁化膜21とCoFeB膜23との間に挟まれている。この非磁性のTa膜22を介して、垂直磁化膜21とCoFeB膜23とは互いに磁気的に結合している。この磁気的結合により、CoFeB膜23も垂直磁化を有するようになる。そのようなCoFeB膜23がMgO膜30と接触するように形成されているため、高いMR比が期待される(非特許文献1参照)。
データ記憶層20の垂直磁化膜21は、Co/Ni積層膜を含んでいる。図5に示される例では、垂直磁化膜21は、[Co/Ni]4.5=Co/Ni/Co/Ni/Co/Ni/Co/Ni/Coを含んでいる。このようなCo/Ni積層膜が、垂直磁気異方性を発現する。更に、本実施の形態によれば、垂直磁化膜21の最上層のCo膜上に、Pt膜とCo膜がこの順番で積層されている。すなわち、垂直磁化膜21は、Pt膜が2つのCo膜の間に挟まれた「Co/Pt/Co」という積層構造を有している。この「Co/Pt/Co」構造のうち上方のCo膜が、上記のTa膜22と接触している。
データ参照層40は、CoFeB膜41、Ta膜42、垂直磁化膜43、及びキャップ膜44を備えている。図5の例では、CoFeB膜41、Ta膜42、垂直磁化膜43、及びキャップ膜44が、この順番でMgO膜30上に積層されている。つまり、CoFeB膜41が、MgO膜30と接触するように、MgO膜30上に形成されている。更に、Ta膜42がCoFeB膜41上に形成されており、垂直磁化膜43がTa膜42上に形成されており、キャップ膜44が垂直磁化膜43上に形成されている。
Ta膜42は、垂直磁化膜43とCoFeB膜41との間に挟まれている。この非磁性のTa膜42を介して、垂直磁化膜43とCoFeB膜41とは互いに磁気的に結合している。この磁気的結合により、CoFeB膜41も垂直磁化を有するようになる。そのようなCoFeB膜41がMgO膜30と接触するように形成されているため、高いMR比が期待される(非特許文献1参照)。
データ参照層40の垂直磁化膜43は、2つのCo/Pt積層膜とそれらの間に挟まれたRu膜を含んでいる。2つのCo/Pt積層膜は、非磁性のRu膜を介して互いに磁気的に結合している。このような構造(積層フェリ構造と呼ばれる)により、データ参照層40の垂直磁化方向は強固に固定される。キャップ膜44は、Pt膜とRu膜を含んでいる。
3.効果
上述の通り、トンネルバリア層であるMgO膜30に接触するようにCoFeB膜(23,41)が形成されているので、高いMR比が期待される(非特許文献1参照)。但し、本実施の形態によれば、ただ単にCoFeB膜がMgO膜30と接触しているだけでは得られない効果が得られる。その本実施の形態に特有な効果を説明するために、図6に示されるような比較例を考える。
図6に示される比較例では、本実施の形態と同様に、トンネルバリア層であるMgO膜の上下にCoFeB膜が形成されている。しかしながら、データ記憶層において、CoFeB膜と垂直磁化膜(Co/Ni積層膜)との間には、Ta膜ではなくRu膜が介在している。また、データ参照層において、CoFeB膜と垂直磁化膜(Co/Pt積層フェリ膜)との間には、Ta膜ではなくRu膜が介在している。更に、データ記憶層の垂直磁化膜は、本実施の形態のような「Co/Pt/Co」構造を含んでいない。
比較実験において、本実施の形態(図5)と比較例(図6)のそれぞれの積層膜構造が作成された。そして、高温熱処理が実施された後、それぞれのMR比が測定された。図7は、本実施の形態と比較例との間のMR比の比較結果を示している。縦軸は、測定されたMR比を表し、横軸は、熱処理温度を表している。
図7から明らかなように、Ruが用いられている比較例の場合よりも、Taが用いられている本実施の形態の場合の方が、高いMR比が実現されている。特に、比較例の場合、熱処理温度が上昇するにつれて、MR比が著しく劣化していることが分かる。一方、本実施の形態の場合、熱処理温度が上昇しても、高いMR比が維持されている。すなわち、本実施の形態によれば、高温熱処理を経た後であってもMR比の劣化が抑制されており、優れた耐熱性が実現されている。この比較実験から明らかなように、本実施の形態による効果は、ただ単にCoFeB膜がMgO膜30と接触しているから得られるものではない。以下、本実施の形態の膜構成について様々な考察を加える。
4.考察
4−1.Taの意義について
まず、本実施の形態の1つの特徴として、データ記憶層20及びデータ参照層40において、CoFeB膜(23,41)と垂直磁化膜(21,43)とがTa膜(22,42)を介して磁気的に結合していることが挙げられる。このTa膜の技術的意義として、少なくとも次の2つが考えられる。
(1)密着性
図8は、本実施の形態と比較例とで「密着性」を比較した試験の結果を示している。具体的には、挿入膜種がTaの場合(本実施の形態)とRuの場合(比較例)のそれぞれについて、100個のサンプルに対してピール試験が行われた。図8には、その100個のサンプルのうち何個で剥離が生じたかが示されている。剥離が生じるということは、密着性が低いということを意味する。
図8から明らかなように、比較例(Ru)の場合、高温熱処理によって剥離が発生している。特に、熱処理温度が高くなると、剥離が多発している。つまり、Ruの密着性は低く、それは熱処理温度が高くなるにつれてより顕著になることが分かる。高温熱処理の結果、Ru膜とCoFeB膜との界面で局所的な剥離が発生すると、そのことがMR比を劣化させる。また、Ru膜とCoFeB膜とが完全に分離すると、そもそもデバイスとしの機能が失われる。更に、密着性が低いということは、Ru膜を介したCoFeB膜と垂直磁化膜との間の磁気的結合が弱いことも意味する。これらの要因により、図7で示されたような、高温熱処理によるMR比の劣化が現れたと考えられる。
一方、本実施の形態(Ta)の場合、熱処理温度にかかわらず剥離は発生していない。つまり、Taの密着性は極めて高いということが分かる。高温熱処理の後であってもTa膜とCoFeB膜との剥離が発生しないため、高いMR比が維持される。また、密着性が高いということは、Ta膜を介したCoFeB膜と垂直磁化膜との間の磁気的結合が強固に維持されることを意味する。このことも高いMR比に寄与する。
(2)結晶制御
熱処理の結果、CoFeB膜の結晶構造は、隣接するMgO膜の影響により、bcc構造(体心立方格子(body-centered
cubic lattice)構造)となることが期待される。CoFeB膜及びMgO膜の結晶構造がbcc構造となることは、高いMR比の実現にとって重要であることが知られている(非特許文献1等、参照)。
ここで、積層構造を単純にするためには、Ta膜(22,42)を介することなく垂直磁化膜(21,43)とCoFeB膜(23,41)を直接積層することも考えられる。しかしながら、本実施の形態の垂直磁化膜(21,43)の結晶構造は、fcc構造(面心立方格子(face-centered cubic lattice)構造)である。そのようなfcc構造の垂直磁化膜にCoFeB膜が直接接していると、CoFeB膜の結晶構造がbcc構造に転移することが妨げられる。そうなると、MgO膜30もbcc構造をとることが困難となる。結果として、本来期待される高いMR比が実現されなくなる。
一方、本実施の形態では、垂直磁化膜(21,43)とCoFeB膜(23,41)との間にTa膜(22,42)が介在している。極薄のTa膜は、アモルファスライクに成長するため、CoFeB膜の結晶配向性に影響を与えない。言い換えれば、Ta膜は、垂直磁化膜のfcc結晶配向がCoFeB膜に伝搬することを阻止する役割を果たす。結果として、高温熱処理を経たCoFeB膜及びMgO膜は、良好なbcc構造をとることができるようになる。従って、本来期待される高いMR比が実現される。
4−2.Co/Pt/Co構造について
本実施の形態の他の特徴として、データ記憶層20の垂直磁化膜21が、Pt膜が2つのCo膜の間に挟まれた「Co/Pt/Co」という積層構造を有していることが挙げられる。本願発明者は、このようなCo/Pt/Co構造が垂直磁化膜21の垂直磁気異方性を強化するということを見出した。垂直磁化膜21自体の垂直磁気異方性が強くなるので、それと磁気的に結合しているCoFeB膜23の垂直磁気異方性も強くなる。このことが、耐熱性とMR比の向上につながる。以下、Co/Pt/Co構造が垂直磁化膜21の垂直磁気異方性を強化することを実証する。
図9は、Co/Pt/Co構造の評価に用いられたサンプルの構成を示している。当該サンプルでは、下地層10(Ta/Pt)上に、Co/Pt/Co構造を含む垂直磁化膜21が形成され、更にその上にキャップ層としてTa膜が形成された。ここで、Pt膜厚が様々な値に設定された複数のサンプルが用意され、それぞれのサンプルに関して垂直磁気異方性が測定された。尚、垂直磁気異方性は、VSMを用いて飽和磁化Hsを調べることによって測定可能である。
図10は、垂直磁気異方性の測定結果を示している。横軸は、Pt膜厚とCo膜厚(=0.3nm)との比γ(=Pt膜厚/Co膜厚)を表している。γ=0は、Pt膜が挿入されていない場合、すなわち、Co/Pt/Co構造が形成されていない単純Co膜の場合を意味する。縦軸は、γ=0の場合の値で規格化された垂直磁気異方性を表している。図10から明らかなように、γ=0の場合よりも、Co/Pt/Co構造が形成されているときの方が、垂直磁気異方性は強くなる。Co/Pt界面で発生する界面磁気異方性が、垂直磁気異方性の強化に寄与していると考えられる。
垂直磁気異方性が最も強くなるのは、γが2近傍のときである。γが大きくなり過ぎると、垂直磁気異方性は必ずしも強化されない。これは、非磁性のPt部分が相対的に増加してしまい、積層構造全体としての垂直磁気異方性が弱まってしまうからだと考えられる。
CoFeB膜23は本来面内磁化膜であるが、垂直磁化膜21との磁気的結合により垂直磁化を有するようになる。しかしながら、垂直磁化膜21に含まれるCo/Ni積層膜の垂直磁気異方性は、高温熱処理によって低下する傾向にある。垂直磁化膜21の垂直磁気異方性が弱まると、それと磁気的に結合しているCoFeB膜23の磁化の垂直成分が弱まり、面内成分が強まってくる。このことは、MR比の低下を招く。図6で示された比較例の場合、垂直磁化膜がCo/Ni積層膜だけで構成されているため、そのようなMR比の低下が顕著に現れると考えられる。一方、本実施の形態によれば、垂直磁化膜21がCo/Pt/Co構造を含んでおり、それにより垂直磁化膜21の垂直磁気異方性が強化される。従って、垂直磁化膜21と磁気的に結合しているCoFeB膜23の垂直磁化も強いまま維持され、結果として、高MR比と高耐熱性が実現される。
4−3.膜厚について
図11は、Ta膜22の膜厚X1に対するMR比の依存性を示すグラフである。ここで、CoFeB膜23の膜厚X2、CoFeB膜41の膜厚X3、及びTa膜42の膜厚X4は、それぞれ次のように設定された:X2=0.85nm、X3=1.4nm、X4=0.45nm。熱処理の条件は、350℃、2時間である。
Ta膜22の膜厚X1が0.5nm近傍のとき、MR比は最大となる。膜厚X1が小さくなるにつれてMR比が低下するのは、垂直磁化膜21のfcc結晶配向がCoFeB膜23に伝搬することをTa膜22が十分に阻止できなくなるからだと考えられる。一方、膜厚X1が大きくなるにつれてMR比が低下するのは、Ta膜22を介した垂直磁化膜21とCoFeB膜23との間の磁気的結合が弱くなるからだと考えられる。25%以上のMR比が得られる膜厚X1の好適な範囲は、0.3nm〜0.7nmである。
図12は、CoFeB膜23の膜厚X2に対するMR比の依存性を示すグラフである。ここで、Ta膜21の膜厚X1、CoFeB膜41の膜厚X3、及びTa膜42の膜厚X4は、それぞれ次のように設定された:X1=0.6nm、X3=1.4nm、X4=0.45nm。熱処理の条件は、350℃、2時間である。
CoFeB膜23の膜厚X2が0.9nm近傍のとき、MR比は最大となる。膜厚X2が小さくなるにつれてMR比が低下するのは、高温熱処理後のCoFeB膜23が好ましいbcc結晶配向となりにくいからだと考えられる。一方、膜厚X2が大きくなるにつれてMR比が低下するのは、本来は面内磁化膜であるCoFeB膜23全体に対して垂直磁化膜21の影響が及びにくくなり、CoFeB膜23において本来の面内磁化成分が現れてくるからだと考えられる。25%以上のMR比が得られる膜厚X2の好適な範囲は、0.75nm〜1.0nmである。
図13は、CoFeB膜41の膜厚X3に対するMR比の依存性を示すグラフである。ここで、Ta膜21の膜厚X1、CoFeB膜23の膜厚X2、及びTa膜42の膜厚X4は、それぞれ次のように設定された:X1=0.6nm、X2=0.85nm、X4=0.45nm。熱処理の条件は、350℃、2時間である。
CoFeB膜41の膜厚X3が1.2nm近傍のとき、MR比は最大となる。膜厚X3が小さくなるにつれてMR比が低下するのは、高温熱処理後のCoFeB膜41が好ましいbcc結晶配向となりにくいからだと考えられる。一方、膜厚X3が大きくなるにつれてMR比が低下するのは、本来は面内磁化膜であるCoFeB膜41全体に対して垂直磁化膜43の影響が及びにくくなり、CoFeB膜41において本来の面内磁化成分が現れてくるからだと考えられる。25%以上のMR比が得られる膜厚X3の好適な範囲は、1.0nm〜1.4nmである。
図14は、Ta膜42の膜厚X4に対するMR比の依存性を示すグラフである。ここで、Ta膜22の膜厚X1、CoFeB膜23の膜厚X2、及びCoFeB膜41の膜厚X3は、それぞれ次のように設定された:X1=0.6nm、X2=0.85nm、X3=1.4nm。熱処理の条件は、350℃、2時間である。
Ta膜42の膜厚X4が0.4nm近傍のとき、MR比は最大となる。膜厚X4が小さくなるにつれてMR比が低下するのは、垂直磁化膜43のfcc結晶配向がCoFeB膜41に伝搬することをTa膜42が十分に阻止できなくなるからだと考えられる。一方、膜厚X4が大きくなるにつれてMR比が低下するのは、Ta膜42を介した垂直磁化膜43とCoFeB膜41との間の磁気的結合が弱くなるからだと考えられる。25%以上のMR比が得られる膜厚X4の好適な範囲は、0.3nm〜0.6nmである。
5.変形例
図15は、変形例を示している。図15に示される変形例によれば、データ記憶層20において、上述の垂直磁化膜21の代わりに、Co/Pt/Co構造を含まない垂直磁化膜21’が用いられている。その垂直磁化膜21’とCoFeB膜23との間にTa膜22が介在しており、垂直磁化膜21’とCoFeB膜23はTa膜22を介して磁気的に結合している。また、データ参照層40において、CoFeB膜41と垂直磁化膜43との間には、上述のTa膜42の代わりにRu膜45が介在している。少なくともデータ記憶層20においてTa膜22が用いられている以上、本変形例によってもある程度の効果は得られる。
図16は、他の変形例を示している。図16に示される変形例によれば、データ記憶層20において、上述の垂直磁化膜21の代わりに、Co/Pt/Co構造を含まない垂直磁化膜21’が用いられている。また、その垂直磁化膜21’とCoFeB膜23との間には、上述のTa膜22の代わりにRu膜24が介在している。データ参照層40は、上述の実施の形態と同じである。少なくともデータ参照層40においてTa膜42が用いられている以上、本変形例によってもある程度の効果は得られる。
図17は、更に他の変形例を示している。図17に示される変形例によれば、データ記憶層20において、垂直磁化膜21とCoFeB膜23との間には、上述のTa膜22の代わりにRu膜24が介在している。また、データ参照層40において、CoFeB膜41と垂直磁化膜43との間には、上述のTa膜42の代わりにRu膜45が介在している。データ記憶層20の垂直磁化膜21は、上述の実施の形態と同じである。少なくともデータ記憶層20においてCo/Pt/Co構造が用いられている以上、本変形例によってもある程度の効果は得られる。
図18は、更に他の変形例を示している。図5で示された構成と比較して、データ記憶層20とデータ参照層40の上下関係が入れ替わっている。本変形例によれば、上述の実施の形態と同じ効果が得られる。
また、本実施の形態に係る膜構成は、磁壁移動方式だけでなく、スピン注入方式や外部磁界印加方式に適用することも可能である。いずれの場合であっても、高いMR比を発現する磁気抵抗効果素子1が実現される。
また、矛盾しない限りにおいて、上記の変形例同士の組み合わせも可能である。
6.磁気メモリへの適用
図19は、本実施の形態に係る磁気抵抗効果素子1を用いたメモリセルMCの構成例を示している。第1端子T1は、第1選択トランジスタTRaを介して、第1ビット線BLaに接続されている。第2端子T2は、第2選択トランジスタTRbを介して、第2ビット線BLbに接続されている。選択トランジスタTRa、TRbのゲートは共に、ワード線WLに接続されている。第3端子T3は、グランド線GLに接続されている。
当該メモリセルMCへのデータ書き込み時、ワード線WLがHighレベルに設定され、選択トランジスタTRa、TRbがONする。一方、グランド線GLはフローティング状態に設定される。第1ビット線BLaと第2ビット線BLbとの間に書き込みデータに応じた電位差を印加することにより、書き込みデータに応じた方向の書き込み電流IWをデータ記憶層20に供給することができる。
また、当該メモリセルMCからのデータ読み出し時、ワード線WLがHighレベルに設定され、選択トランジスタTRa、TRbがONする。グランド線GLにはグランド電位が印加され、第1ビット線BLaには所定の読み出し電位が印加され、第2ビット線BLbはフローティング状態に設定される。これにより、第1ビット線BLaからグランド線GLへMTJを貫通するように読み出し電流IRが流れる。
図20は、図19で示されたメモリセルMCを用いた磁気メモリ100の構成例を示すブロック図である。磁気メモリ100は、メモリセルアレイ101、ワード線ドライバ102、ビット線ドライバ103、及び制御回路104を備えている。
メモリセルアレイ101は、アレイ状に配置された複数のメモリセルMC、複数のワード線WL、複数のビット線ペアBLa、BLb、及び複数のグランド線GLを備えている。1つのメモリセルMCは、図19で示されたように、いずれか1本のワード線WL、いずれか1つのビット線ペアBLa、BLb、及びいずれか1本のグランド線GLに接続されている。
ワード線ドライバ102は、複数のワード線WLに接続されている。ビット線ドライバ103は、複数のビット線ペアBLa、BLbに接続されている。制御回路104は、ワード線ドライバ102及びビット線ドライバ103の動作を制御する。ワード線ドライバ102は、制御回路104からの制御信号に従って、複数のワード線WLのうち選択ワード線WLを駆動する。ビット線ドライバ103は、制御回路104からの制御信号に従って、複数のビット線ペアBLa、BLbのうち選択ビット線ペアBLa、BLbの電位を制御する。これにより、選択メモリセルMCに対するデータ書き込み及びデータ読み出しが可能となる。
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
1 磁気抵抗効果素子
10 下地層
20 データ記憶層
20−1 第1磁化固定領域
20−2 第2磁化固定領域
20−3 磁化自由領域
21、21’ 垂直磁化膜
22 Ta膜
23 CoFeB膜
24 Ru膜
30 トンネルバリア層、MgO膜
40 データ参照層
41 CoFeB膜
42 Ta膜
43 垂直磁化膜
44 キャップ膜
45 Ru膜
50−1 第1ピニング層
50−2 第2ピニング層
100 磁気メモリ
101 メモリセルアレイ
102 ワード線ドライバ
103 ビット線ドライバ
104 制御回路
B1 第1境界
B2 第2境界
T1 第1端子
T2 第2端子
T3 第3端子
DW 磁壁
IW 書き込み電流
IR 読み出し電流
MC メモリセル
WL ワード線
GL グランド線
BLa 第1ビット線
BLb 第2ビット線
TRa 第1選択トランジスタ
TRb 第2選択トランジスタ

Claims (5)

  1. 磁化方向が反転可能な領域を有するデータ記憶層と、
    磁化方向が固定されたデータ参照層と、
    前記データ記憶層と前記データ参照層との間に挟まれたMgO膜と
    を備え、
    前記データ記憶層は、
    前記MgO膜と接触する第1CoFeB膜と、
    第1垂直磁化膜と、
    前記第1CoFeB膜と前記第1垂直磁化膜との間に挟まれた第1Ta膜と
    を備え、
    前記第1垂直磁化膜は、
    前記第1Ta膜と接触する第1Co膜と、
    第2Co膜とNi膜とが交互にn(≧2)周期積層された積層膜[Co/Ni] と、
    前記積層膜[Co/Ni] と前記第1Co膜との間にあるPt膜と
    を備え、
    前記第1CoFeB膜と前記第1垂直磁化膜とは、前記第1Ta膜を介して磁気的に結合している
    磁気抵抗効果素子。
  2. 請求項1に記載の磁気抵抗効果素子であって、
    前記データ参照層は、
    前記MgO膜と接触する第2CoFeB膜
    を備える
    磁気抵抗効果素子。
  3. 請求項2に記載の磁気抵抗効果素子であって、
    前記データ参照層は、更に、
    第2垂直磁化膜と、
    前記第2CoFeB膜と前記第2垂直磁化膜との間に挟まれた第2Ta膜と
    を備え、
    前記第2CoFeB膜と前記第2垂直磁化膜とは、前記第2Ta膜を介して磁気的に結合している
    磁気抵抗効果素子。
  4. 磁化方向が反転可能な領域を有するデータ記憶層と、
    磁化方向が固定されたデータ参照層と、
    前記データ記憶層と前記データ参照層との間に挟まれたMgO膜と
    を備え、
    前記データ記憶層は、
    前記MgO膜と接触するCoFeB膜と、
    前記CoFeB膜と接触するRu膜と、
    前記CoFeB膜と磁気的に結合する垂直磁化膜と
    を備え、
    前記垂直磁化膜は、
    前記Ru膜に接触する第1Co膜と、
    第2Co膜とNi膜とが交互にn(≧2)周期積層された積層膜[Co/Ni] と、
    前記積層膜[Co/Ni] と前記第1Co膜との間にあるPt膜と
    を備える
    磁気抵抗効果素子。
  5. 請求項1乃至のいずれか一項に記載の磁気抵抗効果素子をメモリセルとして備える
    磁気メモリ。
JP2012010359A 2012-01-20 2012-01-20 磁気抵抗効果素子及び磁気メモリ Expired - Fee Related JP5856490B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012010359A JP5856490B2 (ja) 2012-01-20 2012-01-20 磁気抵抗効果素子及び磁気メモリ
US13/744,269 US9653677B2 (en) 2012-01-20 2013-01-17 Magnetoresistive effect element and magnetic memory
CN2013100269916A CN103296198A (zh) 2012-01-20 2013-01-21 磁阻效应元件和磁存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012010359A JP5856490B2 (ja) 2012-01-20 2012-01-20 磁気抵抗効果素子及び磁気メモリ

Publications (2)

Publication Number Publication Date
JP2013149857A JP2013149857A (ja) 2013-08-01
JP5856490B2 true JP5856490B2 (ja) 2016-02-09

Family

ID=48796551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012010359A Expired - Fee Related JP5856490B2 (ja) 2012-01-20 2012-01-20 磁気抵抗効果素子及び磁気メモリ

Country Status (3)

Country Link
US (1) US9653677B2 (ja)
JP (1) JP5856490B2 (ja)
CN (1) CN103296198A (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647202B2 (en) * 2011-02-16 2017-05-09 Avalanche Technology, Inc. Magnetic random access memory with perpendicular enhancement layer
US9337417B2 (en) * 2010-12-10 2016-05-10 Avalanche Technology, Inc. Magnetic random access memory with perpendicular interfacial anisotropy
JP5444414B2 (ja) * 2012-06-04 2014-03-19 株式会社東芝 磁気ランダムアクセスメモリ
EP2741295B1 (en) * 2012-12-04 2016-03-02 Imec Spin transfer torque magnetic memory device
US9184374B2 (en) * 2013-03-22 2015-11-10 Kazuya Sawada Magnetoresistive element
US20140284733A1 (en) 2013-03-22 2014-09-25 Daisuke Watanabe Magnetoresistive element
KR102126975B1 (ko) 2013-12-09 2020-06-25 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US9324939B2 (en) 2014-07-01 2016-04-26 Qualcomm Incorporated Synthetic antiferromagnet (SAF) coupled free layer for perpendicular magnetic tunnel junction (p-MTJ)
JP6345037B2 (ja) * 2014-08-26 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20170279040A1 (en) * 2014-09-25 2017-09-28 Agency For Science, Technology And Research Magnetic element and method of fabrication thereof
US9923137B2 (en) * 2015-03-05 2018-03-20 Globalfoundries Singapore Pte. Ltd. Magnetic memory with tunneling magnetoresistance enhanced spacer layer
US10128309B2 (en) 2015-03-27 2018-11-13 Globalfoundries Singapore Pte. Ltd. Storage layer for magnetic memory with high thermal stability
US9502642B2 (en) * 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9842988B2 (en) 2015-07-20 2017-12-12 Headway Technologies, Inc. Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
US10157656B2 (en) * 2015-08-25 2018-12-18 Western Digital Technologies, Inc. Implementing enhanced magnetic memory cell
US9780143B2 (en) * 2015-08-25 2017-10-03 Western Digital Technologies, Inc. Implementing magnetic memory integration with CMOS driving circuits
US9608199B1 (en) 2015-09-09 2017-03-28 Kabushiki Kaisha Toshiba Magnetic memory device
US10297745B2 (en) 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
US9741926B1 (en) * 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
KR102515479B1 (ko) 2016-05-12 2023-03-31 에스케이하이닉스 주식회사 전자 장치
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
CN107785481B (zh) * 2016-08-25 2021-10-29 中电海康集团有限公司 一种三端式磁性随机存储器及其读写方法
US10255935B2 (en) * 2017-07-21 2019-04-09 Applied Materials, Inc. Magnetic tunnel junctions suitable for high temperature thermal processing
US20190305213A1 (en) * 2018-03-30 2019-10-03 Everspin Technologies, Inc. Magnetoresistive stacks and methods therefor
US10944050B2 (en) * 2018-05-08 2021-03-09 Applied Materials, Inc. Magnetic tunnel junction structures and methods of manufacture thereof
JP6970654B2 (ja) 2018-11-28 2021-11-24 株式会社東芝 磁気記憶装置
EP3813066A1 (en) * 2019-10-25 2021-04-28 Imec VZW A spintronic device
CN111108617B (zh) * 2019-12-24 2021-02-02 长江存储科技有限责任公司 磁阻随机存取存储器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4292128B2 (ja) 2004-09-07 2009-07-08 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
WO2009001706A1 (ja) 2007-06-25 2008-12-31 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP4738395B2 (ja) * 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US8379429B2 (en) * 2008-02-13 2013-02-19 Nec Corporation Domain wall motion element and magnetic random access memory
JP2009200123A (ja) 2008-02-19 2009-09-03 Nec Corp 磁気ランダムアクセスメモリ
WO2010095589A1 (ja) * 2009-02-17 2010-08-26 日本電気株式会社 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
US7834410B2 (en) 2009-04-13 2010-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Spin torque transfer magnetic tunnel junction structure
JP4903277B2 (ja) * 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US9082497B2 (en) * 2011-03-22 2015-07-14 Renesas Electronics Corporation Magnetic memory using spin orbit interaction

Also Published As

Publication number Publication date
JP2013149857A (ja) 2013-08-01
CN103296198A (zh) 2013-09-11
US20130187248A1 (en) 2013-07-25
US9653677B2 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
JP5856490B2 (ja) 磁気抵抗効果素子及び磁気メモリ
US9608039B1 (en) Magnetic junctions programmable using spin-orbit interaction torque in the absence of an external magnetic field
JP6304697B2 (ja) 磁気メモリ素子および磁気メモリ
US8559215B2 (en) Perpendicular magnetic random access memory (MRAM) device with a stable reference cell
JP6290487B1 (ja) 磁気メモリ
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
US8988934B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
US9818932B2 (en) Storage element, storage device, and magnetic head
TWI701852B (zh) 磁性接面、磁性記憶體以及將該磁性接面程式化的方法
WO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP6674167B2 (ja) 磁気メモリ及び磁気メモリ素子へのデータ書き込み方法
JP5477419B2 (ja) 磁気ランダムアクセスメモリ及びその動作方法
US20140301135A1 (en) Mram having novelself-referenced read method
JP2008153527A (ja) 記憶素子及びメモリ
US20100091564A1 (en) Magnetic stack having reduced switching current
JP6237162B2 (ja) 磁気抵抗メモリ素子および磁気抵抗メモリ
JP5754531B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法
JPWO2007111318A1 (ja) 磁気ランダムアクセスメモリ及びその動作方法
JP2014036146A (ja) 半導体装置及びその製造方法
US9142755B2 (en) Perpendicular magnetic random access memory (MRAM) device with a stable reference cell

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151211

R150 Certificate of patent or registration of utility model

Ref document number: 5856490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees