CN111108617B - 磁阻随机存取存储器 - Google Patents

磁阻随机存取存储器 Download PDF

Info

Publication number
CN111108617B
CN111108617B CN201980003774.0A CN201980003774A CN111108617B CN 111108617 B CN111108617 B CN 111108617B CN 201980003774 A CN201980003774 A CN 201980003774A CN 111108617 B CN111108617 B CN 111108617B
Authority
CN
China
Prior art keywords
layer
electrode
memory device
free layer
magnetic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980003774.0A
Other languages
English (en)
Other versions
CN111108617A (zh
Inventor
潘绪文
袁刚
彭楠
蔡武尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110040287.0A priority Critical patent/CN112820820B/zh
Publication of CN111108617A publication Critical patent/CN111108617A/zh
Application granted granted Critical
Publication of CN111108617B publication Critical patent/CN111108617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices

Abstract

一种磁存储器件包括：芯元件；包围芯元件的自由层；包围自由层的阻挡层；以及包围阻挡层的参考层。芯元件的两端分别电耦合至第一电极和第二电极。自由层的磁化方向可以在沿着芯元件流动的电流的影响下在第一方向和第二方向之间切换。阻挡层包括电绝缘材料。参考层电耦合到第三电极。参考层的磁化方向保持沿第一方向或第二方向。

Description

磁阻随机存取存储器
技术领域
本申请涉及磁阻随机存取存储器(MRAM)的领域，并且更具体地，涉及自旋霍尔效应MRAM(SHE-MRAM)及其使用方法。。
背景技术
基于自旋霍尔效应(SHE)的磁阻随机存取存储器(MRAM)是一种非易失性存储器，其具有低写入电流、快速读取速度和零泄漏。SHE-MRAM包括邻近重金属设置的磁隧道结(MTJ)。MTJ包括参考层、隧道阻挡层和自由层，其中隧道阻挡层夹在参考层和自由层之间。隧道阻挡层包括薄绝缘层。参考层和自由层是铁磁性的。在SHE-MRAM器件的操作中，参考层的磁化方向是固定的，而自由层的磁化方向是可切换的。自由层的磁化方向用于存储信息。
发明内容
在本公开的一个方面中，磁存储器件包括芯元件、自由层、阻挡层和参考层。自由层包围芯元件。阻挡层包围自由层。参考层包围阻挡层。芯元件包括金属材料，并且芯元件的两端分别电耦合至第一电极和第二电极。自由层的磁化方向可以在沿着芯元件流动的电流的影响下在第一方向和第二方向之间切换。阻挡层包括电绝缘材料。参考层电耦合到第三电极。参考层的磁化方向保持沿第一方向或第二方向。
在本公开的另一方面中，一种存储器件，包括第一电极、第二电极和第三电极。一种用于操作存储器件的方法包括：经由第三电极向存储器件施加读取输入电流；分别经由第一电极和第二电极读取第一输出电流和第二输出电流；以及对第一输出电流和第二输出电流之间的差与阈值进行比较，以确定存储在存储器件中的数据是否可信。
在本公开的另一方面中，另一磁存储器件包括多个存储单元。多个存储单元围绕公共中心轴设置。多个存储单元中的每一个包括金属层、与金属层相邻的自由层、与自由层相邻的阻挡层、以及与阻挡层相邻的参考层。自由层设置在金属层和阻挡层之间。阻挡层设置在自由层和参考层之间。金属层包括金属材料。金属层的两端分别电耦合至第一电极和第二电极。自由层的磁化方向可以在沿着金属层流动的电流的影响下在第一方向和第二方向之间切换。阻挡层包括电绝缘材料。参考层电耦合到第三电极。参考层的磁化方向保持沿第一方向或第二方向。
本领域技术人员可以根据本公开的说明书、权利要求书和附图来理解本公开的其他方面。
附图说明
图1A和图1B示出了自旋霍尔效应磁阻随机存取存储器(SHE-MRAM)器件的示意性结构图；
图2A、图2B、图2C和图2D示出了根据本公开的实施例的另一种SHE-MRAM器件的示意性结构图；
图3示出了根据本公开的另一实施例的另一种SHE-MRAM器件的示意性结构图；
图4A和图4B示出了根据本公开的另一实施例的两个SHE-MRAM器件的示意性结构图；以及
图5A、图5B和图5C示出了根据本公开的另一实施例的多个SHE-MRAM器件的示意性结构图。
具体实施方式
下面结合附图描述本公开的实施例的技术方案。在所有附图中，将尽可能使用相同的附图标记指代相同或相似的部件。显然，所描述的实施例仅仅是本公开的一些实施例，而非全部。本领域技术人员基于本公开的实施例在没有做出创造性劳动的情况下所获得的其他实施例都落在本公开的保护范围内。
图1A和图1B示意性地示出了示例性自旋霍尔效应磁阻随机存取存储器(SHE-MRAM)器件100的结构。图1A和图1B是器件100的截面图，其包括参考层101、阻挡层102、自由层103和金属层104。如图1A和图1B所示，金属层104的两端分别电耦合到端子1和2，并且参考层101耦合到端子3。参考层101可以包括铁磁材料。在器件100的操作期间，参考层101的磁化方向可以是稳定的并且固定的。自由层103还可以包括铁磁材料。自由层103的磁化方向也可以是稳定的，但是可以在诸如在金属层104中流动的电流的某些外部影响下进行切换。阻挡层102可以包括可以是非磁性或弱磁性的电绝缘材料。可以设计阻挡层102，例如，可以选择阻挡层102的厚度和/或材料，使得由于量子隧穿，电流可以流过层102。
参考层101、阻挡层102和自由层103形成磁隧道结(MTJ)。MTJ的电阻可以取决于参考层101和自由层103的磁化。当参考层101和自由层103的磁化状态平行时(即，当两层的磁化方向相同时，如图1A所示)，MTJ的电阻相对较低。另一方面，当参考层101和自由层103的磁化状态反平行时(即，当两层的磁化方向彼此相反时，如图1B所示)，电阻相对较高。这样，自由层103的磁化方向相对于参考层101的相对取向、以及因此MTJ的电阻可以用于存储信息。例如，MTJ的低电阻状态可以指示数据“1”，而MTJ的高电阻状态可以指示数据“0”。
由于参考层101的磁化方向是固定的，因此可以利用自由层103的磁化方向的改变来改变存储在器件100中的信息。可以使用施加到金属层104的电流来切换自由层103的磁化状态。金属层104中的电流可以用作器件100的写入电流。
参考图1A，当电流通过金属层104从端子1流到端子2时，即沿着金属层104的纵向方向流动时，可以产生横向方向上的相应自旋电流，从而导致自旋累积在金属层104的边界处。由于自由层103与金属层104相邻，因此由于自旋轨道相互作用，自由层103的磁化状态可能受到金属层104和自由层103之间的界面处的净自旋方向的影响，净自旋方向又取决于金属层104中的电流的方向。像这样，利用图1A所示的电流方向，自由层103的磁化是在指向页面外的方向上。在该情况下，参考层101和自由层103的磁化是平行的，并且经由端子1和3或2和3测量的MTJ的电阻相对较低。
当电流改变方向时，例如如图1B所示的从端子2流向端子1，则自旋电流改变方向，并且在金属层104的边界处累积的自旋的方向也改变为相反的方向。因此，如图1B所示，自由层103的磁化被切换到指向页面内的方向。结果，参考层101和自由层103的磁化变为反平行，并且经由端子1和3或2和3所测量的MTJ的电阻变得相对较高。
因此，可以通过沿着金属层104施加电流来执行SHE-MRAM器件100的写入过程，并且可以通过测量MTJ的电阻来执行读取过程。
图2A、图2B、图2C和图2D示意性地示出了与本公开的实施例一致的另一示例性SHE-MRAM器件200的结构。图2A-2C是器件200的透视图，并且图2D是器件200的截面图。器件200包括参考层201、阻挡层202、自由层203以及金属芯元件或金属芯204。参考层201可以包括铁磁材料，例如Co2Fe6B2。自由层203还可以包括铁磁材料，例如Co2Fe6B2。阻挡层202可以包括诸如MgO的电绝缘材料。金属芯204可以由诸如钨(W)、钽(Ta)、铂(Pt)或ha(Hf)的重金属制成。
如图2A-2D所示，金属芯204可以具有圆柱形状。参考层201、阻挡层202和自由层203关于公共中心轴可以是同心的圆柱结构，例如同心的圆柱壳，该中心轴可以是金属芯204的中心轴。金属芯204被自由层203包围。自由层203被阻挡层202包围。阻挡层202被参考层201包围。此外，金属芯204的两端可以电耦合到端子1和2，并且参考层201可以耦合到端子3。
在图2A-2D所示的实施例中，参考层201、阻挡层202和自由层203形成MTJ。MTJ的电阻可以取决于参考层201和自由层203的磁化。当参考层201和自由层203的磁化平行时(即，当两层的磁化方向相同时，如图2B和2D所示)，MTJ的电阻相对较低。另一方面，当参考层201和自由层203的磁化反平行时(即，当两层的磁化方向彼此相反时，如图2C所示)，MTJ的电阻相对较高。这样，自由层203的磁化方向相对于参考层201的磁化方向的相对取向、以及因此MTJ的电阻可以用于存储信息。例如，MTJ的低电阻状态可以指示数据“1”，而MTJ的高电阻状态可以指示数据“0”。
由于参考层201的磁化方向是固定的，因此可以利用自由层203的磁化方向的改变来改变存储在器件200中的信息。可以使用施加到金属芯204的电流来切换自由层203的磁化状态。金属芯204中的电流可以用作器件200的写入电流。
参考图2B所示，当电流通过金属芯204从端子1流到端子2时，即沿着金属芯204的轴方向流动时，可以产生横向上的相应的自旋电流，导致自旋累积在金属芯204的边界处。例如，当电流流过金属芯204时，自旋可以绕金属芯204的横向边界缠绕。由于自由层203与金属芯204相邻，因此由于自旋轨道相互作用，自由层203的磁化状态可能受到金属芯204和自由层203之间的界面处的净自旋方向的影响，净自旋方向又取决于金属芯204中的电流的方向。因此，利用图2B所示的电流方向，当从图中的上方看时，自由层203的磁化沿逆时针方向。即，参考层201和自由层203的磁化是平行的，并且因此经由端子1和3或2和3测量的MTJ的电阻相对较低。
当电流改变方向时，例如如图2C所示的从端子2流向端子1，自旋电流改变方向，并且在金属芯204的边界处累积的自旋的方向也改变为相反的方向。因此，如图1B中所示，当从图中的上方看时，自由层203的磁化被切换到顺时针方向。结果，参考层201和自由层203的磁化变得反平行，并且经由端子1和3或2和3测量的MTJ的电阻变得相对较高。
因此，可以通过沿着金属芯204施加电流来执行SHE-MRAM器件200的写入过程，并且可以通过测量MTJ的电阻来执行读取过程。
图3以截面图示意性地示出了与本公开的实施例一致的另一示例性SHE-MRAM器件300的结构。器件300具有与图2A-2D所示的器件200相似的结构并且包括相似的材料。如图3所示，器件300包括参考层301、阻挡层302、自由层303和金属芯304。金属芯304可以具有圆柱形状。参考层301、阻挡层302和自由层303关于公共中心轴可以是同心圆柱结构，例如同心圆柱壳，该中心轴可以是金属芯304的中心轴。金属芯304被自由层303包围。自由层303被阻挡层302包围。阻挡层302被参考层301包围。端子1、2和3分别电耦合到金属芯304和参考层301的两端。
参考层301可以包括铁磁材料。参考层301的磁化方向在器件300的操作期间是固定的。自由层303也可以包括铁磁材料。自由层303的磁化方向可以在某些外部影响下在两个方向之间切换。金属芯304可以包括重金属。参考层301、阻挡层302和自由层303形成MTJ，并且MTJ的电阻可以用于存储信息。
当参考层301和自由层303的磁化平行时，MTJ的电阻相对较低。当参考层301和自由层303的磁化反平行时，MTJ的电阻相对较高。自由层303的磁化方向的改变可以用来改变存储在器件300中的信息。可以使用经由端子1和2施加到金属芯304的电流来切换自由层303的磁化。电流可以用作器件300的写入电流。
可以在几种操作模式之一下执行器件300的读取过程。在器件300的第一操作模式中，可以通过经由端子2和3测量MTJ的电阻来执行读取过程。在第二操作模式中，可以通过经由端子1和端子3测量MTJ的电阻来执行读取过程。在第一和第二操作模式中，相对高的电阻电平指示参考层301和自由层303的磁化是反平行的，并且相对低的电阻电平指示参考层301和自由层303的磁化是平行的。
在第三操作模式中，使用端子1、2和3执行读取过程。如图3所示，端子1和2分别电耦合到存储系统的位线1和2，其中器件300可以构成存储系统的存储单元。在读取输入电流施加到端子3之后，产生两个读取输出电流。一个读取输出电流流向端子1，并且另一个读取输出电流流向端子2。当器件300正常操作时，两个读取输出电流可以从位线1和2得出相同或相似的读数(例如，电流读数)。在某些情况下，例如，当器件300退化并且因此存储在其中的数据变得不可信时，来自位线1和2的两个读数之间的差可能大于阈值。当发生该情况时，可以对位线1或位线2中的至少一个进行调整以校正错误，例如以减小两个读数之间的差。例如，可以调节位线1或位线2中的至少一个的容量以减小两个读数之间的差。
在一些实施例中，可以在写入过程之后执行验证过程，以验证数据是否被正确地写入器件300。在验证过程中，读取输入电流被施加到端子3。读取输出电流的两个读数分别通过位线1和2获得。可以将两个读数之间的差与阈值进行比较，以确定存储在MTJ或器件300上的数据是否可信。如果差小于阈值，则可以确定所存储的数据是可信的，并且验证过程完成。如果差大于阈值，则可以调整位线1和2之一或两者以减小差。调整之后，可以再执行一次写入过程。然后，可以执行验证过程以再次检查来自位线1和2的两个读数之间的差。可以重复执行上述过程，直到来自位线1和2的两个读数之间的差小于阈值为止。该方法可以减少写入错误。
图4A和图4B分别以透视图和截面图示意性地示出了与本公开的实施例一致的示例性SHE-MRAM器件410和420的结构。器件410和420可以具有相似的结构并且包括相同或相似的材料。可以基于图2A-2D所示的器件200来制造器件410和420。在一个实施例中，在制造图2A-2D所示的包括多个同心层的圆柱状结构之后，可以执行分离过程以通过例如沿着圆柱结构的中心公共轴去除圆柱结构的中间部分来形成沟槽或间隙。例如，可以通过干法蚀刻来实施分离过程。沟槽或间隙可以保持打开或用诸如二氧化硅或氮化硅的电绝缘材料填充。在该实施例中，在将圆柱结构分成两部分之后，形成SHE-MRAM器件410和420的基本结构。在一些实施例中，器件410和420可以彼此对称。
如图4A和图4B所示，器件410包括参考层401、阻挡层402、自由层403和金属芯404，并且器件420包括参考层405、阻挡层406、自由层407和金属芯408。器件410和420可以围绕公共中心轴布置。器件410和420的参考层、阻挡层和自由层可以是部分圆柱结构，例如关于公共中心轴同心的部分圆柱壳。金属芯404和408各自具有部分半圆柱的形状，并且分别与自由层403和407相邻。自由层403和407分别与阻挡层402和406相邻，并且阻挡层402和406分别与参考层401和405相邻。器件410和420中的每个的自由层设置在相应的金属芯和相应的阻挡层之间。器件410和420中的每一个的阻挡层设置在相应的自由层和相应的参考层之间。端子1A、2A和3A分别电耦合到金属芯404和参考层401的两端。端子1B、2B和3B分别电耦合到金属芯408和参考层405的两端。
由于器件410和420在结构和材料方面相似，因此以下讨论集中于器件410，可以容易地将所述讨论应用于器件420。在器件410中，参考层401、阻挡层402和自由层403形成MTJ。
参考层401可以包括铁磁材料。参考层401的磁化方向在器件410的操作期间是固定的。自由层403也可以包括铁磁材料。自由层403的磁化方向可以在两个方向之间切换。金属芯404可以包括重金属。由参考层401、阻挡层402和自由层403形成的MTJ的电阻可以用于存储信息。
当参考层401和自由层403的磁化平行时，MTJ的电阻相对较低。当参考层401和自由层403的磁化反平行时，MTJ的电阻相对较高。自由层403的磁化方向的改变可以用于改变存储在器件410中的信息。可以使用经由端子1A和2A施加到金属芯404的电流来切换自由层403的磁化。电流可以用作器件410的写入电流。
例如，当电流通过金属芯404从端子1A流到端子2A时，即沿着金属芯404的轴方向流动时，可以产生横向上的相应自旋电流，导致自旋累积在金属芯404的边界处。由于自由层403与金属芯404相邻，所以自由层403的磁化状态可能受到金属芯404与自由层403之间的界面处的净自旋方向的影响，净自旋方向又取决于金属芯404中的电流的方向。因此，当电流从端子1A流向端子2A时，当从图中的上方看时，自由层403的磁化沿逆时针方向。当电流从端子2A流向端子1A时，当从图中的上方看时，自由层403的磁化沿顺时针方向。因此，可以通过沿着金属芯404施加电流来执行SHE-MRAM器件410的写入过程，并且可以通过经由端子1A和3A或2A和3A测量器件410中的MTJ的电阻来执行读取过程。
类似地，可以通过经由端子1B和2B沿着金属芯408施加电流来执行器件420的写入过程。并且可以通过经由端子1B和3B或2B和3B测量器件420中的MTJ的电阻来执行读取过程。
图5A以截面图示意性地示出了与本公开的实施例一致的另一示例性SHE-MRAM器件500的结构。器件500具有与图2A-2D所示的SHE-MRAM器件200类似的结构，只是器件500包括金属层504和绝缘芯505而不是器件200的金属芯204。如图5A所示，器件500具有圆柱结构，并且包括参考层501、阻挡层502、自由层503、金属层504和绝缘芯505。绝缘芯505可以具有带有中心轴的圆柱形状。器件500的参考层、阻挡层、自由层和金属层相对于公共中心轴可以是同心的圆柱结构，例如同心的圆柱壳，该中心轴可以是绝缘芯505的中心轴。绝缘芯505被金属层504包围。金属层504被自由层503包围。自由层503被阻挡层502包围。阻挡层502被参考层501包围。
如图5A所示，参考层501、阻挡层502和自由层503形成MTJ。参考层501可以包括铁磁材料。参考层501的磁化方向在器件500的操作期间是固定的。自由层503也可以包括铁磁材料。自由层503的磁化方向可以在两个方向之间切换。阻挡层502可以包括电绝缘材料。金属层504可以包括重金属。绝缘芯505可以包括电绝缘材料，例如二氧化硅或氮化硅。同样，MTJ的电阻可以用于存储信息。例如，可以利用自由层503的磁化方向的改变来改变存储在器件500中的信息。类似于前述实施例，可以使用施加到金属层504的电流来切换自由层403的磁化。电流可以用作器件500的写入电流。
例如，当电流在指向页面外的方向上流过金属层504时，可以产生横向上的相应的自旋电流，从而导致自旋累积在金属层504的边界上。由于自由层503与金属层504相邻，自由层503的磁化状态可能受到金属层504和自由层503之间的界面处的净自旋方向的影响，净自旋方向又取决于金属层504中的电流的方向。因此，当电流沿指向页面外的方向流动时，自由层503的磁化沿图中的逆时针方向。当电流沿指向页面内的方向流动时，自由层503的磁化沿图中的顺时针方向。这样，可以通过沿着金属层504施加电流来执行SHE-MRAM器件500的写入过程，并且可以通过测量器件500中的MTJ的电阻来执行读取过程。
图5B分别以截面图示意性地示出了与本公开的实施例一致的示例性SHE-MRAM器件510和520的结构。器件510和520基于图5A所示的器件500。在如图5B所示的一个实施例中，可以通过从器件500去除第一部分和第二部分来制造器件510和520。例如可以通过以与器件500的公共中心轴平行的蚀刻方向进行干法蚀刻来执行去除过程。第一部分和第二部分在器件500的公共中心轴的相对侧上，该中心轴也是器件510和520的公共中心轴。第一部分和第二部分可以是对称的，并且每个部分包括参考层501、阻挡层502、自由层503、金属层504和绝缘芯505的部分。可以在从器件500去除第一部分和第二部分之后形成器件510和520的基本结构。器件510和520彼此电隔离，并由一个或多个电绝缘区域(例如绝缘芯505的其余部分)隔开。器件510和520可以围绕公共中心轴布置，并且均具有参考层(参考层501的一部分)、阻挡层(阻挡层502的一部分)、自由层(自由层503的一部分)和金属层(金属层504的一部分)。器件510和520的参考层、阻挡层、自由层和金属层相对于公共中心轴可以是部分同心圆柱结构，例如部分同心圆柱壳。绝缘芯505的其余部分具有柱形状，其中心轴仍然为公共中心轴。
在一些实施例中，器件510和520均具有以下结构特征：金属层与自由层相邻，自由层与阻挡层相邻，并且阻挡层与参考层相邻。每个自由层设置在相应的金属层和相应的阻挡层之间。每个阻挡层设置在相应的自由层和相应的参考层之间。
如图5B所示，端子1和2分别电耦合到器件510和520的参考层。由于器件510和520基于器件500，所以器件510和520可以包括相同的材料。器件510和520也以相同或相似的方式起作用。例如，器件510和520均包括由参考层、阻挡层和自由层形成的MTJ。MTJ的电阻可以用来分别读取存储在器件510和520中的信息。
由于器件510和520具有相同或相似的结构并且包括相同的材料，因此下面的讨论集中在器件510，所述讨论可以容易地应用于器件520。
在器件510中，参考层和自由层可以包括铁磁材料。参考层的磁化方向在器件510的操作期间是固定的。自由层的磁化方向可以在两个方向之间切换。与以上讨论的实施例类似，器件510中的MTJ的电阻可以用于将信息存储在器件510中。自由层的磁化方向的改变可以用于改变存储在器件510中的信息。可以使用施加到金属层的电流来切换自由层的磁化。电流可以用作器件510的写入电流。
例如，自由层的磁化状态可以取决于在器件510中的金属层中流动的电流的方向。当电流沿指向页面外的方向流动时，自由层的磁化沿图中的逆时针方向。当电流沿指向页面内的方向流动时，自由层的磁化沿图中的顺时针方向。因此，可以通过沿着金属层施加电流来执行SHE-MRAM器件510的写入过程，并且可以通过测量器件510中的MTJ的电阻来执行读取过程。
类似地，可以通过沿器件520的金属层施加电流来执行器件520的写入过程。并且可以通过测量器件520中的MTJ的电阻来执行读取过程。
图5C分别以截面图示意性地示出了与本公开的实施例一致的示例性SHE-MRAM器件530、540、550和560的结构。类似于器件510和520，器件530-560也基于图5A所示的器件500。器件530-560可以围绕公共中心轴配置，该公共中心轴可以是器件500的公共中心轴。在一些实施例中，如图5C所示，可以通过从器件500去除四个部分来制造器件530-560。可以例如通过以平行于公共中心轴的蚀刻方向进行干法蚀刻来执行去除过程。四个部分在垂直于公共中心轴线的平面中可以具有相同或相似的横截面。四个部分均可以包括器件500的参考层501、阻挡层502、自由层503、金属层504和绝缘芯505的部分。器件530-560可以具有相同或相似的形状和尺寸。器件530-560彼此电隔离，并且可以由诸如绝缘芯505的其余部分的电绝缘区域隔开。器件530-560均具有参考层(参考层501的一部分)、阻挡层(阻挡层502的一部分)、自由层(自由层503的一部分)、金属层(金属层504的一部分)。在一些实施例中，器件530-560的参考层、阻挡层、自由层和金属层可以形成相对于公共中心轴的部分同心圆柱结构，例如部分同心圆柱壳。因此，器件530-560的参考层、阻挡层、自由层和金属层中的任何两个或更多个层可以在公共中心轴上是同心的。绝缘芯505的其余部分具有柱形状，其中心轴仍然为公共中心轴。
在一些实施例中，器件530-560均具有以下结构特征：金属层与自由层相邻。自由层与阻挡层相邻。阻挡层与参考层相邻。每个自由层设置在相应的金属层和相应的阻挡层之间。每个阻挡层设置在相应的自由层和相应的参考层之间。
如图5C所示，端子3、4、5和6分别电耦合到器件530-560的参考层。由于器件500是公共构建块，所以器件530-560可以包括相同的材料。器件530-560均包括由参考层、阻挡层和自由层形成的MTJ。MTJ的电阻可以分别用于读取存储在器件530-560中的信息。
由于器件530-560可以具有带有相同材料和/或相同功能的相同或相似结构，因此下面的讨论集中在器件530上，所述讨论可以容易地应用于器件540、550和560。
在器件530中，参考层和自由层可以包括铁磁材料。参考层的磁化方向在器件530的操作期间是固定的。自由层的磁化方向可以在两个方向之间切换。与以上讨论的实施例相似，器件530中的MTJ的电阻可以用于将信息存储在器件530中。自由层的磁化方向的改变可以用于改变存储在器件530中的信息。可以使用施加到金属层的电流来切换自由层的磁化。电流可以用作器件530的写入电流。
例如，自由层的磁化状态可以取决于在器件530中的金属层中流动的电流的方向。当电流沿指向页面外的方向流动时，当从图中的上方看时，自由层的磁化沿逆时针方向。当电流沿指向页面内的方向流动时，当从图中的上方看时，自由层的磁化沿顺时针方向。因此，可以通过沿金属层施加电流来执行SHE-MRAM器件530的写入过程，并且可以通过测量器件530中的MTJ的电阻来执行读取过程。
类似地，可以通过分别沿着相应的金属层施加电流来执行器件540-560的写入过程。并且可以通过分别测量相应的MTJ的电阻来执行器件540-560的读取过程。
在图5A、图5B和图5C所示的示例中，最外层是参考层，并且这些层在向内方向上遵循以下顺序：参考层、阻挡层、自由层和金属层。在一些其他实施例中，层顺序可以颠倒。例如，对于MTJ，从最外层到最内层的替代的层顺序可以如下：金属层、自由层、阻挡层和参考层。这样，金属层成为最外层，并且参考层成为内层或最内层。具有替代的层顺序的SHE-MRAM器件可以具有与图5A-5C中的器件500、510、520和530-560的功能相同或相似的功能。
类似地，在一些其他实施例中，在图2A-2D、图3、图4A和图4B所示的SHE-MRAM器件200、300、410和420中，这些层可以颠倒。例如，可以将金属层添加到图2A-2D、图3、图4A和图4B所示的器件的最外层并且成为新的最外层。例如，对于MTJ，从最外层到最内层的替代的层顺序可以如下：金属层、自由层、阻挡层和参考层。这样，参考层成为MTJ的内层或最内层。具有替代的层顺序的SHE-MRAM器件可以具有与图2A-2D、图3、图4A和图4B所示的器件200、300、410和420的功能相同或相似的功能。
图4A、图4B、图5B和图5C中所示的示例性布置均包括两个或更多个SHE-MRAM器件。每种布置的器件，例如器件410和420、器件510和520或器件530-560，在垂直于相应的公共中心轴的平面上可以具有相同或不同的尺寸。图4A、图4B、图5B和图5C中所示的每种布置的器件可以围绕公共中心轴均匀或不均匀地分布。如图4A、图4B、图5B和图5C所示的每种布置的器件可以关于公共中心轴是对称或不对称的。
可选地，针对图3所示的SHE-MRAM器件300讨论的方法可以应用于本公开中的其他SHE-MRAM器件，例如器件410、420、500、510、520和530-560。例如，可以通过耦合到器件的两条位线为每个器件或选定的器件获得读取输出电流的两个读数。如果两个读数之间的差大于阈值，则可以调整至少一条位线以校正错误。
如图2A-2D、图3、图4A、图4B和图5A-5C所示，每个前述的示例性实施例包括一个或多个SHE-MRAM器件。当实施例包括一个SHE-MRAM器件时，每个实施例可以表示SHE-MRAM单元的设计。另外，当实施例包括一个以上的SHE-MRAM器件时，每个实施例可以表示SHE-MRAM子阵列的设计。例如，图5C中的实施例包括四个SHE-MRAM器件，并且可以表示包括四个SHE-MRAM单元的SHE-MRAM子阵列。这样的SHE-MRAM单个单元和/或子阵列可以用于充当构建单元，以创建用于二维(2D)或三维(3D)存储器件的2D或3D阵列。
尽管通过使用说明书中的具体实施例描述了本公开的原理和实施方式，但是实施方式的前述描述仅旨在帮助理解本公开的方法和方法的核心思想。同时，本领域普通技术人员可以根据本公开的思想对具体的实施方式和应用范围进行修改。总之，说明书的内容不应被解释为对本公开的限制。

Claims (22)

1.一种磁存储器件，包括：
包括金属材料的芯元件，所述芯元件的两端被配置为分别电耦合至第一电极和第二电极，其中，所述第一电极和所述第二电极分别电耦合到存储系统的两条单独的位线；
包围所述芯元件的自由层，所述自由层的磁化方向能够在沿所述芯元件流动的电流的影响下在第一方向和第二方向之间切换；
包围所述自由层的阻挡层，所述阻挡层包括电绝缘材料；
参考层，其包围所述阻挡层并被配置为电耦合至第三电极，所述参考层的磁化方向保持沿所述第一方向或所述第二方向；以及
调整机构，其被配置为当来自所述两条单独的位线的输出电流的读数之间的差大于阈值时，调整所述两条单独的位线中的至少一条。
2.根据权利要求1所述的磁存储器件，其中，所述芯元件包括圆柱元件。
3.根据权利要求1所述的磁存储器件，其中，所述自由层、所述阻挡层和所述参考层形成三个同心圆柱结构。
4.根据权利要求1所述的磁存储器件，其中，所述阻挡层是非磁性的。
5.根据权利要求1所述的磁存储器件，其中，所述第一电极或所述第二电极中的至少一个电耦合至存储系统的位线。
6.根据权利要求1所述的磁存储器件，其中，所述调整机构被配置为调整所述两条单独的位线中的所述至少一条的容量。
7.根据权利要求1所述的磁存储器件，其中，所述自由层包括第一铁磁层，并且所述参考层包括第二铁磁层。
8.根据权利要求1所述的磁存储器件，其中，所述自由层包括Co2Fe6B2。
9.根据权利要求1所述的磁存储器件，其中，所述阻挡层包括MgO。
10.根据权利要求1所述的磁存储器件，其中，所述参考层包括Co2Fe6B2。
11.根据权利要求1所述的磁存储器件，其中，所述芯元件包括钨。
12.一种用于操作包括第一电极、第二电极和第三电极的存储器件的方法，包括：
经由所述第三电极向所述存储器件施加读取输入电流；
分别经由所述第一电极和所述第二电极读取第一输出电流和第二输出电流；以及
对所述第一输出电流和所述第二输出电流之间的差与阈值进行比较，以确定存储在所述存储器件中的数据是否可信，
其中，所述第一电极和所述第二电极分别耦合至两条单独的位线；
所述方法还包括：
响应于所述差大于所述阈值，调整所述两条单独的位线中的至少一条以减小所述差。
13.根据权利要求12所述的方法，其中，调整所述两条单独的位线中的所述至少一条包括：调节所述两条单独的位线中的所述至少一条的容量。
14.根据权利要求12所述的方法，
其中，所述存储器件是磁存储器件，所述磁存储器件包括：
包括金属材料的芯元件，所述芯元件的两端被配置为分别电耦合至所述第一电极和所述第二电极；
包围所述芯元件的自由层，所述自由层的磁化方向能够在沿所述芯元件流动的电流的影响下在第一方向和第二方向之间切换；
包围所述自由层的阻挡层，所述阻挡层包括电绝缘材料；以及
参考层，其包围所述阻挡层并电耦合至所述第三电极，所述参考层的磁化方向保持沿所述第一方向或所述第二方向；
该方法还包括：
经由所述第一电极和所述第二电极沿着所述芯元件施加写入电流，以使所述自由层的所述磁化方向沿着所述第一方向或所述第二方向对准，以将所述数据写入所述磁存储器件。
15.一种磁存储器件，包括：
多个存储单元，所述多个存储单元围绕公共中心轴设置，其中，所述多个存储单元中的一个的第一电极和第二电极分别电耦合到存储系统的两条单独的位线，所述多个存储单元中的每一个包括：
金属层，所述金属层的两端分别电耦合至所述第一电极和所述第二电极；
与所述金属层相邻的自由层，所述自由层的磁化方向能够在沿所述金属层流动的电流的影响下在第一方向和第二方向之间切换；
与所述自由层相邻并包括电绝缘材料的阻挡层，所述自由层设置在所述金属层和所述阻挡层之间；以及
与所述阻挡层相邻并电耦合到第三电极的参考层，所述参考层的磁化方向保持沿所述第一方向或所述第二方向，所述阻挡层设置在所述自由层和所述参考层之间；以及
调整机构，其被配置为当来自所述两条单独的位线的输出电流的读数之间的差大于阈值时，调整所述两条单独的位线中的至少一条。
16.根据权利要求15所述的磁存储器件，其中，所述多个存储单元中的一个的所述金属层、所述自由层、所述阻挡层和所述参考层形成多个部分圆柱结构。
17.根据权利要求15所述的磁存储器件，其中，所述多个存储单元中的一个的所述金属层具有部分半圆柱体的形状。
18.根据权利要求15所述的磁存储器件，其中，所述多个存储单元中的一个的所述阻挡层是非磁性的。
19.根据权利要求15所述的磁存储器件，其中，所述多个存储单元中的一个的所述自由层包括第一铁磁层，并且所述多个存储单元中的所述一个的所述参考层包括第二铁磁层。
20.根据权利要求15所述的磁存储器件，还包括：
绝缘芯，所述绝缘芯是电绝缘的并且沿着所述公共中心轴设置。
21.根据权利要求20所述的磁存储器件，其中，所述绝缘芯包括圆柱元件。
22.根据权利要求15所述的磁存储器件，其中，所述多个存储单元的所述金属层、所述自由层、所述阻挡层或所述参考层中的两个或更多个关于所述公共中心轴是同心的。
CN201980003774.0A 2019-12-24 2019-12-24 磁阻随机存取存储器 Active CN111108617B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110040287.0A CN112820820B (zh) 2019-12-24 2019-12-24 磁阻随机存取存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/127828 WO2021127970A1 (en) 2019-12-24 2019-12-24 Megnetoresistive random access memory

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110040287.0A Division CN112820820B (zh) 2019-12-24 2019-12-24 磁阻随机存取存储器

Publications (2)

Publication Number Publication Date
CN111108617A CN111108617A (zh) 2020-05-05
CN111108617B true CN111108617B (zh) 2021-02-02

Family

ID=70427484

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110040287.0A Active CN112820820B (zh) 2019-12-24 2019-12-24 磁阻随机存取存储器
CN201980003774.0A Active CN111108617B (zh) 2019-12-24 2019-12-24 磁阻随机存取存储器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110040287.0A Active CN112820820B (zh) 2019-12-24 2019-12-24 磁阻随机存取存储器

Country Status (4)

Country Link
US (1) US11222675B2 (zh)
CN (2) CN112820820B (zh)
TW (1) TWI734388B (zh)
WO (1) WO2021127970A1 (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000010178A1 (de) * 1998-08-12 2000-02-24 Infineon Technologies Ag Magnetoresistives element und dessen verwendung als speicherelement in einer speicherzellenanordnung
JP3661652B2 (ja) * 2002-02-15 2005-06-15 ソニー株式会社 磁気抵抗効果素子および磁気メモリ装置
JP3884312B2 (ja) * 2002-03-28 2007-02-21 株式会社東芝 磁気記憶装置
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6865105B1 (en) * 2003-09-22 2005-03-08 Hewlett-Packard Development Company, L.P. Thermal-assisted switching array configuration for MRAM
US7319262B2 (en) * 2004-08-13 2008-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM over sloped pillar
KR100707170B1 (ko) * 2004-08-23 2007-04-13 삼성전자주식회사 균일한 스위칭 특성을 가지며 저 전류 스위칭이 가능한자기 메모리 소자 및 그 동작방법
KR100990143B1 (ko) * 2008-07-03 2010-10-29 주식회사 하이닉스반도체 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법
JP2012038884A (ja) * 2010-08-06 2012-02-23 Sony Corp 磁気メモリ素子、磁気メモリ素子の製造方法
JP5856490B2 (ja) * 2012-01-20 2016-02-09 ルネサスエレクトロニクス株式会社 磁気抵抗効果素子及び磁気メモリ
CN103887425B (zh) * 2012-12-21 2019-01-29 三星电子株式会社 磁性结和磁存储器以及用于提供磁性结的方法
US9490421B2 (en) * 2012-12-21 2016-11-08 Samsung Electronics Co., Ltd. Method and system for providing vertical spin transfer switched magnetic junctions and memories using such junctions
US9853205B1 (en) * 2016-10-01 2017-12-26 International Business Machines Corporation Spin transfer torque magnetic tunnel junction with off-centered current flow
US10541268B2 (en) * 2017-12-28 2020-01-21 Spin Memory, Inc. Three-dimensional magnetic memory devices
US10797233B2 (en) * 2017-12-29 2020-10-06 Spin Memory, Inc. Methods of fabricating three-dimensional magnetic memory devices
US10326073B1 (en) * 2017-12-29 2019-06-18 Spin Memory, Inc. Spin hall effect (SHE) assisted three-dimensional spin transfer torque magnetic random access memory (STT-MRAM)
US10468339B2 (en) * 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
US10411184B1 (en) * 2018-03-02 2019-09-10 Samsung Electronics Co., Ltd. Vertical spin orbit torque devices
US10790002B2 (en) * 2018-06-21 2020-09-29 Samsung Electronics Co., Ltd. Giant spin hall-based compact neuromorphic cell optimized for differential read inference
CN110349609B (zh) * 2019-07-04 2021-09-07 西安交通大学 一种三维磁性器件及磁存储器

Also Published As

Publication number Publication date
US20210193205A1 (en) 2021-06-24
WO2021127970A1 (en) 2021-07-01
US11222675B2 (en) 2022-01-11
CN112820820B (zh) 2023-05-19
TW202125512A (zh) 2021-07-01
TWI734388B (zh) 2021-07-21
CN112820820A (zh) 2021-05-18
CN111108617A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
KR100604913B1 (ko) 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램
US6845036B2 (en) Magnetic non-volatile memory coil layout architecture and process integration scheme
US8767446B2 (en) Multi-bit spin-momentum-transfer magnetoresistence random access memory with single magnetic-tunnel-junction stack
KR20020002291A (ko) 비휘발성 반도체 메모리 장치 및 정보 기록 방법
US8139397B2 (en) Spatial correlation of reference cells in resistive memory array
US6873542B2 (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
JP4338926B2 (ja) 多値の磁気抵抗読取り／書込みメモリー、ならびに、このメモリーからの読取り方法およびこのメモリーへの書込み方法
TW200907963A (en) Magnetic random access memory and operation method
JP4477829B2 (ja) 磁気記憶デバイスを動作させる方法
US6885576B2 (en) Closed flux magnetic memory
JP4900647B2 (ja) 磁気ランダムアクセスメモリ
CN111108617B (zh) 磁阻随机存取存储器
US7352613B2 (en) Magnetic memory device and methods for making a magnetic memory device
US20080054385A1 (en) Magnetoresistive random access memory device with alternating liner magnetization orientation
TWI438871B (zh) 可程式化磁性唯讀記憶體（ｍｒｏｍ）
US7474569B2 (en) Two-element magnetic memory cell
TWI813056B (zh) 儲存裝置
JP4293828B2 (ja) 高密度ｍｒａｍ
KR20020060834A (ko) 자성체 메모리 소자 및 그 동작 방법
JP2005122885A (ja) メモリセルを読み取るための方法
KR20100015039A (ko) 이중 자기저항 메모리 셀

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant