TWI438871B - 可程式化磁性唯讀記憶體（ｍｒｏｍ） - Google Patents
可程式化磁性唯讀記憶體（ｍｒｏｍ） Download PDFInfo
- Publication number
- TWI438871B TWI438871B TW097117044A TW97117044A TWI438871B TW I438871 B TWI438871 B TW I438871B TW 097117044 A TW097117044 A TW 097117044A TW 97117044 A TW97117044 A TW 97117044A TW I438871 B TWI438871 B TW I438871B
- Authority
- TW
- Taiwan
- Prior art keywords
- mtj
- mrme
- memory device
- magnetic memory
- magnetic
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims description 52
- 230000005291 magnetic effect Effects 0.000 title claims description 50
- 238000000034 method Methods 0.000 claims description 32
- 239000012212 insulator Substances 0.000 claims description 14
- 238000003860 storage Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 5
- 230000008901 benefit Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/02—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using magnetic or inductive elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
本發明之多個實施例與固態記憶體相關。
本申請案主張先前於2007年5月8日提出申請之美國臨時專利申請案第60/916,772號之權利，該案之說明書以引用的方式併入本文中。本申請案亦主張先前於2007年5月15日提出申請之美國臨時專利申請案第60/938,014號之權利，該案之說明書以引用的方式併入本文中。
磁記憶體裝置使用磁儲存元件來儲存資料，而非與電子記憶體裝置一樣使用電荷或電流儲存資料。
磁電阻是材料在外部磁場的影響下改變其電阻的性質。巨磁電阻(GMR)是在存在一施加磁場情況下表現為電阻之明顯變化的一種磁電阻類型。GMR發生於由交替的鐵磁及非磁金屬層所組成之薄膜結構內。當二個鐵磁體藉由一薄的(約1 nm)絕緣體分離時，會發生隧道磁電阻效應(TMR)，在此情況下穿隧電流的電阻隨著此二個磁層的相對方位而改變。在反平行情況下電阻通常較高。
磁記憶體裝置可製造成其中之一個磁(下文也稱為"磁電阻")元件用於儲存資料，該磁元件藉由包含選擇為具有磁電阻(GMR或TMR之任一者)之鐵磁材料的一薄膜結構而定義。
一個此種磁元件被稱為磁隧道接面(MTJ)。根本上而言，MTJ係一種具有一磁層的結構，其磁化可加以運作以
儲存資料。MTJ可實現為包含一具有固定磁性之釘紮層、一隧道氧化物層以及一自由層的一個堆疊。一般而言，一個記憶體裝置將在柵格中配置數百萬個MTJ。為說明之目的，圖式中圖1以例示性3x3柵格/陣列100之形式顯示此種柵格。在陣列100中，MTJ藉由電阻器102示意性代表。為了寫入，藉由字線(WL)和位元線(BL)所載的兩個正交電流操縱自由層中的磁場。柵格100中的字線指示為WL0至WL2，而位元線指示為BL0至BL2。當自由層的磁方位與釘紮層的一致時，MTJ的隧道電阻變低。當方向相反時，電阻變高。因此，記憶體高或低狀態可定義為MTJ的高或低電阻。
為了讀取之目的，柵格100中每一MTJ 102連接至一電晶體104，該電晶體又連接至一數位線(DL)。在圖1中，數位線指示為DL0至DL2。
在一個實施例中，提供了一種用於程式化一具有磁電阻記憶體元件作為儲存元件之記憶體裝置的方法。該方法在記憶體裝置的製造期間執行，且可用於實現磁性唯讀記憶體(MROM)裝置。根據該方法，在包含複數個磁電阻記憶體元件(MRME)諸如MTJ之記憶體裝置的製造期間，記憶體裝置係藉由選擇性地控制裝置中在字線(WL)與位元線(BL)的每一相交點之磁電阻元件的存在與否而程式化。
在一WL和一BL之相交點的MRME之存在用於連接該相交點的該WL和該BL。因為MRME具有一特定的固定電
阻，在柵格或陣列中，存在MRME的相交點儲存"0"或低邏輯值，而不存在MRME的相交點只是在WL和BL之間具有絕緣氧化物，因此儲存"1"或高邏輯值。
在另一實施例中，提供了一種用於程式化一具有磁電阻記憶體元件作為儲存元件之記憶體裝置的方法。該方法可用於實現磁性唯讀記憶體(MROM)裝置，且在記憶體裝置的製造之後執行。因此，本文中此方法被稱為"現場程式化方法"。根據現場程式化方法，資料藉由改變被選MRME之電阻而寫入到包含複數個MRME的一記憶體陣列，其中每一MRME位於該記憶體中之一WL和一BL的一相交點。其優點在於，電阻被改變的MRME可感測為"高"，對應值為"1"的一個位元，而電阻未被改變的MRME可感測為"低"，對應值為"0"的一個位元。
為改變被選MRME的電阻，在一個實施例中，將一個高於預定義臨限電壓的電壓施加於跨越該等被選MRME。該電壓足夠高以使每一被選MRME降級，從而改變其電阻為一新的值。
其優點在於，在程式化錯誤的情況下或由於其他原因，現場程式化方法可重複執行以重新程式化該記憶體裝置。
在另一實施例中，提供了一種記憶體裝置，其包含至少一個層結構，該層結構係藉由安置在第一方向的複數個字線(WL)、從該等WL隔開且安置在第二方向的複數個(BL)和用於橋接WL及BL相交點之間隙的一橋接結構而定義，其中根據儲存於層結構中的資料，該橋接結構選擇性地包
含MRME與絕緣體中之一者；以及一感測配置，用於將在WL與BL之相交點的MRME之存在感測為邏輯"0"及將在WL與BL之相交點的絕緣體之存在感測為邏輯"1"。
其優點在於，記憶體裝置可包含有堆疊關係的數個層結構。
在又一實施例中，提供了一種記憶體裝置，其包含至少一個層結構，該層結構係藉由安置在第一方向的複數個字線(WL)、從該等WL隔開且安置在第二方向的複數個(BL)和用於橋接WL及BL相交點之間隙的一橋接結構而定義，其中該橋接結構選擇性地包含具有一第一電阻的一MRME或具有一第二電阻的一MRME；以及一感測配置，用於將具有第一電阻的MRME感測為邏輯"0"及將具有第二電阻的MRME感測為邏輯"1"。
在以下描述中基於說明的目的，闡述了許多特定細節以提供本發明的詳盡理解。然而，熟習此項技藝者應明白在沒有此等特定細節之情況下可實踐本發明。在其他實例中，結構及裝置以方塊圖形式顯示僅是為了避免混淆本發明。
在此說明書中，"一個實施例"或"一實施例"的參考意味著配合該實施例所描述的一特定特徵、結構或特性被包括於本發明的至少一個實施例中。在本說明書中不同地方出現的短語"在一個實施例中"不必然全指同一實施例，也不必然是其他實施例互斥的不同或替代實施例。此外，描述
了各種不同的特徵，其等藉由一些實施例可展現而藉由其他實施例則不可。同樣的，描述了各種不同的必要條件，其等可能是一些實施例的必要條件而非其他實施例的必要條件。
儘管以下描述為了說明之目的而含有許多特定細節，但任一熟習此項技藝者都應了解，對該等細節的許多變動及/或更改均在本發明之範疇內。類似，儘管本發明的許多特徵係根據彼此或結合彼此而描述，但熟習此項技藝者應了解此等特徵中的許多可獨立於其他特徵提供。因此，本發明之此描述係在沒有任何損失本發明之一般性且沒有強加限制於本發明的情況下闡述的。
參照圖式中之圖2，該圖根據本發明之一實施例顯示了一記憶體裝置200的架構。該裝置200是包含層範圍從1至N的一個多層裝置。層1至N之每一層包含一可程式化記憶體陣列。每一記憶體陣列包含藉由一磁電阻記憶體元件(MRME)所定義之複數個磁儲存元件。在一個實施例中，該每一MRME包含一磁隧道接面(MTJ)。如所見的，該記憶體裝置可包含傳統互補金屬氧化物(CMOS)電路以用於讀及寫至每一記憶體陣列。
其優點在於，因為該記憶體裝置是一具有多層記憶體陣列的堆疊裝置，該記憶體裝置的總記憶容量非常高。
記憶體裝置200可能是現場可程式化或工廠可程式化。
在一個實施例中，記憶體裝置200在製造期間可按如下被程式化：
(a)在裝置200的製造期間，讀取裝置中所要程式化之資料；(b)在每一層內之記憶體陣列的製造期間，藉由在該記憶體陣列內字線(WL)與位元線(BL)之相交點選擇性地形成一磁電阻記憶體元件(MRME)或一絕緣體中之任一者而將資料程式化到裝置中。
每一記憶體陣列可使用CMOS後端處理技術以用導電、絕緣及磁材料定義諸如MTJ之結構而製成。
上述技術之結果是，在記憶體陣列中WL與BL之每一相交點所形成的間隙藉由一絕緣體或一MRME諸如MTJ之任一者而橋接。為說明之目的，圖式中圖3顯示了由上述技術所製得之一例示性3x3記憶體陣列300。圖3中，BL0至BL2表示位元線，而WL0至WL2表示字線。如所見的，被選的相交WL與BL之間的間隙藉由MRME諸如MTJ橋接。此等MRME在圖3中指示為302，且將藉由裝置200的一感測配置被感測為邏輯"0"。此外，被選的WL與BL之間的間隙藉由圖3中指示為304的絕緣體橋接。該等絕緣體304藉由該感測配置被感測為邏輯"1"。
在一個實施例中，每一MRME可包含一MTJ且每一絕緣體可包含一絕緣材料。首先該等MTJ使用CMOS製造技術來建造。接著在被選的WL與BL之間該等MTJ可選擇性地留下或藉由一遮罩及蝕刻程序移除。另一選擇為，一絕緣層/結構可被沉積並接著蝕刻於最終記憶體陣列中需要MTJ之處所對應的位置上。接著可使用CMOS製造技術在每一
蝕刻位置建造MTJ。
根據一個實施例，現將參考圖式中之圖4及5來描述現場程式化方法。現場程式化方法最初在一磁記憶體裝置上執行，該磁記憶體裝置包括至少一個層，該層包含一記憶體陣列，其中一MRME位於WL與BL的每一相交點。開始磁記憶體陣列內的磁儲存元件全部是完全相同的，且每個具有相同的電阻。這在圖式中之圖5a說明。參照圖5，一2x2記憶體陣列500包括MRME 502至508。每一MRME(可能是MTJ)橋接WL與BL之相交點的一間隙。該等MRME中之每一個的電阻等於初始值R1。舉例而言，R1可能為70 KΩ。將使被感測為具有電阻R1的MTJ保持邏輯值"1"。現場程式化方法開始於方塊400(見圖4)，於此，待程式化的磁儲存元件諸如MTJ基於待寫之記憶體位置被選擇。為說明之目的，假定MTJ 502與508將程式化為具有邏輯值"0"。在此情況下，MTJ 502與508將使用定址電路(未顯示)來選擇以定址陣列500中之該等磁儲存元件。每次可同時程式化8、16或32個或者任何其他數目的記憶體位置。
在方塊402，程式化電壓VP
施加於跨越被選的MTJ。參照圖式中之圖5b，此藉由將BL保留在VP
及開啟分別控制至MTJ 502及506之WL的電晶體來達成。結果是程式化電壓被施加於跨越MTJ 502及506。在正常操作期間，一MTJ受到一數百毫伏的操作電壓Vop
。選擇電壓Vp
以使Vp
>>Vop
。舉例而言，在一個實施例中，Vp
可在1至3 V之範圍內。當程式化電壓Vp
短時間(諸如數納秒)施加於跨越
一MTJ時，該MTJ之隧道氧化物層的性質改變。特定，隧道氧化物層部分降級或崩潰。這在圖式中之圖5b說明，其中MTJ 502及506的結構在程式化之後可視為是不同的。此崩潰表現為該MTJ之電阻的減小。因此，藉由為Vp
選擇一個適當的值，受到程式化電壓Vp
之MTJ的電阻可從R1減小至R2，其中R2充分小於R1因此在正常操作期間將被感測為邏輯"0"。在一個實施例中，R2可為60 kΩ。參照圖式中之圖4，在方塊404，一旦該等被選MTJ已被程式化，則讀取該等被選MTJ以便驗證程式化的準確性。
如為讀取，每一磁記憶體元件可經由一感測放大器而連接至一讀取電路。
在一個實施例中，上文所述的現場可程式化方法可被執行一次以上。這在圖式中之圖6說明。參照圖6，最初所有的MRME保持一個值"1"且具有等於諸如80 kΩ的電阻R1。在方塊600，指定為保持值"1"的被選MRME藉由使用上述的現場程式化技術使其等受到程式化電壓VP
(第一程式化電壓)而被程式化。這將該等被選MRME的電阻降低至一較低值R2，諸如70 kΩ，其可被感測為"1"。由於諸如一程式化錯誤或因為一些其他原因，可能需要重程式化該記憶體裝置。因此，在方塊602，程式化的MRME被讀取以檢測任何程式化錯誤。若檢測到程式化錯誤，則執行方塊604。方塊604包括方塊606及608。在方塊606，MRME的電阻被標準化為等於電阻R2的一R1。此係藉由選擇具有電阻R1的MRME且使其等受到一等於程式化電壓VP
之抹除
電壓而完成。在方塊608，將保持值"1"的MRME按如下程式化。該等MRME被選擇且接著受到一第二程式化電壓以減小其等的電阻至一可感測為"1"的新R2。舉例而言，R2可為60 kΩ。在執行方塊604之後，在方塊602檢查程式化MRME的錯誤。若在方塊602檢測無錯誤，則該現場程式化方法終止。該處理方塊可重複數次。每一次MRME被標準化為電阻R1且接著被選MRME藉由使其等受到使其等具有電阻R2的程式化電壓而被程式化。
圖式中圖7顯示了由上述現場程式化技術所得的一例示性3x3記憶體陣列700。在圖7中，BL0至BL2表示位元線，而WL0至WL2表示字線。如所見的，所有相交WL及BL之間的間隙藉由MRME諸如MTJ橋接。如指示的，被選MRME可具有藉由一感測配置被感測為邏輯"1"的電阻R1，而被選MRME將具有藉由該感測配置被感測為邏輯"0"的電阻R2。如上指出，在一個實施例中，該感測配置可包含連接至每一BL的一感測放大器。該感測放大器又可連接至讀取電路。
儘管本發明已參考多個特定的例示性實施例進行描述，但顯然在不脫離本發明之寬廣範疇下，可對此等實施例作出各種不同的修飾和變化。因此，本說明書和圖式應視為說明性意義而非限制性意義。
100‧‧‧柵格/陣列
102‧‧‧電阻器/MTJ(磁隧道接面)
200‧‧‧記憶體裝置
300‧‧‧記憶體陣列
302‧‧‧MRME(磁電阻記憶體元件)
304‧‧‧絕緣體
500‧‧‧記憶體陣列
502‧‧‧MRME(磁電阻記憶體元件)/MTJ(磁隧道接面）
504‧‧‧MRME(磁電阻記憶體元件)/MTJ(磁隧道接面）
506‧‧‧MRME(磁電阻記憶體元件)/MTJ(磁隧道接面）
508‧‧‧MRME(磁電阻記憶體元件)/MTJ(磁隧道接面）
700‧‧‧記憶體陣列
BL0-BL2‧‧‧位元線
DL0-DL2‧‧‧數位線
WL0-WL3‧‧‧字線
R1、R2‧‧‧電阻
圖1顯示了一其中基本儲存元件為MRME之形式之3x3記憶體陣列/裝置的示意圖。
圖2根據本發明之一實施例，顯示了一多層記憶體架構的示意圖。
圖3根據本發明之一實施例，顯示了一記憶體陣列/裝置的示意圖，其中選自MRME或絕緣體中之一個的一橋接結構選擇性地橋接在WL及BL之相交點的一WL與BL之間的間隙。
圖4根據本發明之一實施例，顯示了一種用於程式化記憶體裝置之方法的流程圖。
圖5(包括圖5a及圖5b)根據一實施例，說明了本發明的現場程式化方法。
圖6說明本發明的現場程式化方法如何可執行一次以上。
圖7根據本發明之一實施例，顯示了一記憶體陣列/裝置的示意圖，該記憶體陣列/裝置包含複數個MRME，每一MRME用於儲存資料，其中該記憶體裝置藉由選擇性地將MRME的電阻改變為一第一電阻及一第二電阻中之一者而將資料程式化。
300‧‧‧記憶體陣列
302‧‧‧MRME(磁電阻記憶體元件)
304‧‧‧絕緣體
BL0-BL2‧‧‧位元線
WL0-WL3‧‧‧字線
Claims (16)
- 一種製造一包含磁電阻記憶體元件作為儲存元件之磁記憶體裝置的方法，該方法包含：將所要程式化之資料讀入該磁記憶體裝置中；及藉由在一字線(WL)與一位元線(BL)之相交點選擇性地形成一磁電阻記憶體元件(MRME)及一絕緣體中之一者而將該資料程式化到該磁記憶體裝置中。
- 如請求項1之方法，其中該MRME包含一磁隧道接面(MTJ)。
- 一種程式化一包含磁電阻記憶體元件作為儲存元件之磁記憶體裝置的方法，該方法包含：將所要程式化之資料讀入該磁記憶體裝置中；及藉由改變多個被選擇之磁電阻記憶體元件(MRME)的電阻而將該資料寫入該磁記憶體裝置中。
- 如請求項3之方法，其中該等MRME各自包含一磁隧道接面(MTJ)。
- 如請求項4之方法，其中改變該等被選擇之MTJ的電阻包含跨越該等被選擇之MTJ而施加一預定義第一程式化電壓。
- 如請求項5之方法，其中該預定義第一程式化電壓之選擇係為使每一被選擇之MTJ的至少一部分崩潰，相對於未被施加該預定義第一程式化電壓的一MTJ，該部分崩潰足以被感測為該MTJ的一較低電阻。
- 如請求項5之方法，進一步包含(a)藉由跨越磁記憶體裝 置中的被選擇之多個MTJ而施加抹除電壓來抹除該裝置，該抹除電壓使跨越每一MTJ之電阻予以標準化為一共同值；及(b)基於所要程式化到該記憶體裝置中的資料，跨越被選擇之MTJ而施加一預定義第二程式化電壓，以使每一被選MTJ的至少一部分崩潰，相對於未施加該預定義第二程式化電壓的MTJ，該部分崩潰足以被感測為該MTJ的一較低電阻。
- 如請求項7之方法，進一步包含將步驟(a)及(b)重複一次以上。
- 一種磁記憶體裝置，包含：至少一個層結構，其包含配置在一第一方向的複數個字線(WL)；從該等WL隔開且配置在一第二方向的複數個位元線(BL)；及用於橋接一WL及一BL相交點之一間隙的一橋接結構，其中該橋接結構根據儲存於該層結構中的資料而選擇性地包含一磁電阻記憶體元件(MRME)及一絕緣體中之一者；及用於將在一WL及一BL之相交點存在著一MRME之情形感測為邏輯"0"的一感測配置。
- 如請求項9之磁記憶體裝置，進一步包含複數個該等層結構。
- 如請求項9之磁記憶體裝置，其中每一MRME包含一磁隧道接面(MTJ)。
- 如請求項9之磁記憶體裝置，其中該感測配置將在一WL及一BL之相交點存在著絕緣體之情形感測為邏輯"1"。
- 一種磁記憶體裝置，包含：至少一個層結構，其包含配置在一第一方向的複數個字線(WL)；從該等WL隔開且配置在一第二方向的複數個位元線(BL)；及用於橋接一WL及一BL相交點之一間隙的一橋接結構，其中該橋接結構選擇性地包含一第一電阻的一磁電阻記憶體元件(MRME)及一第二電阻的一MRME中之一者；及用於將在一WL及一BL之相交點存在著該第一電阻的MRME之情形感測為邏輯"0"的一感測配置。
- 如請求項13之磁記憶體裝置，其進一步包含複數個該等層結構。
- 如請求項13之磁記憶體裝置，其中每一MRME包含一磁隧道接面(MTJ)。
- 如請求項13之磁記憶體裝置，其中該感測配置將在一WL及一BL之相交點存在著該第二電阻的MRME之情形感測為邏輯"1"。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US91677207P | 2007-05-08 | 2007-05-08 | |
| US93801407P | 2007-05-15 | 2007-05-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200913170A TW200913170A (en) | 2009-03-16 |
| TWI438871B true TWI438871B (zh) | 2014-05-21 |
Family
ID=39944040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097117044A TWI438871B (zh) | 2007-05-08 | 2008-05-08 | 可程式化磁性唯讀記憶體（ｍｒｏｍ） |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7796421B2 (zh) |
| TW (1) | TWI438871B (zh) |
| WO (1) | WO2008137999A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8767435B1 (en) * | 2010-12-03 | 2014-07-01 | Iii Holdings 1, Llc | Field programming method for magnetic memory devices |
| US9269432B2 (en) | 2014-01-09 | 2016-02-23 | Micron Technology, Inc. | Memory systems and memory programming methods |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3684225B2 (ja) * | 2002-09-30 | 2005-08-17 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
| US6909631B2 (en) * | 2003-10-02 | 2005-06-21 | Freescale Semiconductor, Inc. | MRAM and methods for reading the MRAM |
| JP4932471B2 (ja) * | 2003-01-31 | 2012-05-16 | エヌエックスピー ビー ヴィ | 低消費電力且つ高選択度のためのｍｒａｍアーキテクチャ |
| US7067866B2 (en) * | 2003-03-31 | 2006-06-27 | Applied Spintronics Technology, Inc. | MRAM architecture and a method and system for fabricating MRAM memories utilizing the architecture |
-
2008
- 2008-05-08 WO PCT/US2008/063091 patent/WO2008137999A1/en active Application Filing
- 2008-05-08 US US12/117,561 patent/US7796421B2/en not_active Expired - Fee Related
- 2008-05-08 TW TW097117044A patent/TWI438871B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008137999A1 (en) | 2008-11-13 |
| TW200913170A (en) | 2009-03-16 |
| US20080278996A1 (en) | 2008-11-13 |
| US7796421B2 (en) | 2010-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102067230B (zh) | 自旋转移矩存储器非破坏性自引用读取方法 | |
| CN102272846B (zh) | 具有未固定基准层和单向写电流的自旋扭矩位单元 | |
| US20060067097A1 (en) | Binary and ternary non-volatile CAM | |
| US20110069537A1 (en) | Magnetic Storage Element Responsive to Spin Polarized Current | |
| CN106575520A (zh) | 磁阻存储器中的冗余磁性隧道结 | |
| US8526215B2 (en) | Spatial correlation of reference cells in resistive memory array | |
| KR20100138782A (ko) | 메모리 및 기입 제어 방법 | |
| KR20050004162A (ko) | 매트릭스와 그 작동 방법 및 ｍｒａｍ 메모리와 그 형성방법 | |
| JP2005531876A (ja) | トグルメモリに書き込む回路および方法 | |
| US7577018B2 (en) | Readout circuit of magnetic memory | |
| JP2004327996A (ja) | 二重接合磁気メモリデバイスおよび読出し方法 | |
| TWI438871B (zh) | 可程式化磁性唯讀記憶體（ｍｒｏｍ） | |
| US10867649B2 (en) | Magnetic memory device | |
| KR100521527B1 (ko) | Ｍｒａｍ 반도체 메모리 장치를 동작시키는 방법 | |
| US7554836B2 (en) | Data write in control circuit for toggle magnetic random access memory | |
| TWI734388B (zh) | 磁阻式隨機存取記憶體 | |
| US20060098479A1 (en) | CMI-001U solid state magnetic memory system and method | |
| TWI813056B (zh) | 儲存裝置 | |
| JP2007514256A (ja) | 磁気メモリ用のデータ保持インジケータ | |
| JP2007026477A (ja) | 不揮発性記憶装置 | |
| CN117062448A (zh) | 磁性存储器件和包括其的电子设备 | |
| JP4839894B2 (ja) | 磁気メモリの読み出し回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |