TWI813056B - 儲存裝置 - Google Patents

儲存裝置 Download PDF

Info

Publication number
TWI813056B
TWI813056B TW110141524A TW110141524A TWI813056B TW I813056 B TWI813056 B TW I813056B TW 110141524 A TW110141524 A TW 110141524A TW 110141524 A TW110141524 A TW 110141524A TW I813056 B TWI813056 B TW I813056B
Authority
TW
Taiwan
Prior art keywords
memory
memory cell
resistance
storage device
detection circuit
Prior art date
Application number
TW110141524A
Other languages
English (en)
Other versions
TW202238595A (zh
Inventor
中山昌彦
須之內一正
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021042453A external-priority patent/JP2022142319A/ja
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202238595A publication Critical patent/TW202238595A/zh
Application granted granted Critical
Publication of TWI813056B publication Critical patent/TWI813056B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Abstract

實施例提供一種能夠執行一高效讀取操作之儲存裝置。 根據一個實施例，一種儲存裝置包含：一記憶體單元陣列，其中將分別包含一可變電阻記憶體元件之複數個記憶體單元分成複數個記憶體區塊，該複數個記憶體單元包含位於相同記憶體區塊中之一第一記憶體單元及一第二記憶體單元；及一偵測電路。在其中該第一記憶體單元係一讀取目標之一讀取操作期間，該偵測電路比較作為該第一記憶體單元中該可變電阻記憶體元件之一電阻值之一第一電阻值與作為該第二記憶體單元中該可變電阻記憶體元件之一電阻值之一第二電阻值，且基於該第一電阻值是高於還是低於該第二電阻值來判定儲存於該第一記憶體單元中之資料之一值。

Description

儲存裝置
本文中所描述之實施例大體上係關於一種儲存裝置。
在一些非揮發性儲存裝置中，將諸如一磁阻效應元件或其類似者之可變電阻記憶體元件整合於其內。
實施例提供一種能夠執行一高效讀取操作之儲存裝置。
一般而言，根據一個實施例，一種儲存裝置包含：一記憶體單元陣列，其中將分別包含一可變電阻記憶體元件之複數個記憶體單元分成複數個記憶體區塊，該複數個記憶體單元包含位於相同記憶體區塊中之一第一記憶體單元及一第二記憶體單元；及一偵測電路。在其中該第一記憶體單元係一讀取目標之一讀取操作期間，該偵測電路比較作為該第一記憶體單元中該可變電阻記憶體元件之一電阻值之一第一電阻值與作為該第二記憶體單元中該可變電阻記憶體元件之一電阻值之一第二電阻值，且基於該第一電阻值是高於還是低於該第二電阻值來判定儲存於該第一記憶體單元中之資料之一值。
在下文中，將參考圖式描述實施例。 (第一實施例)
圖1係繪示根據一第一實施例之一非揮發性儲存裝置之一整體示意組態的一方塊圖。在以下描述中，一磁性儲存裝置將描述為儲存裝置之一實例。
本實施例之磁性儲存裝置包含一記憶體單元陣列部分100、一字線控制電路200及一位元線控制電路300。一個記憶體單元包含圖1中所繪示之記憶體單元陣列部分100、字線控制電路200及位元線控制電路300，且磁性儲存裝置包含複數個此等記憶體單元。
圖2係示意性繪示記憶體單元陣列部分100之一組態的一透視圖。
記憶體單元陣列部分100提供於包含一半導體基板(圖中未繪示)之一下區域(圖中未繪示)上，且包含複數個字線110、在複數個字線110上方交叉之複數個位元線120及連接於複數個字線110與複數個位元線120之間的複數個記憶體單元130。
圖式中所繪示之X、Y及Z方向係彼此相交之方向。更明確而言，X、Y及Z方向彼此正交。
字線110及位元線120在執行關於記憶體單元130之寫入或讀取時將一預定信號供應至記憶體單元130。在圖2中，儘管字線110位於一下層側上且位元線120位於一上層側上，但字線110可位於上層側上且位元線120可位於下層側上。
記憶體單元130包含一磁阻效應元件140 (其係一非揮發性可變電阻記憶體元件)及串聯連接至磁阻效應元件140之一選擇器(亦指稱一切換元件) 150。
在圖2中，儘管磁阻效應元件140位於一下層側上且選擇器150位於一上層側上，但磁阻效應元件140可位於上層側上且選擇器150可位於下層側上。
圖3係示意性繪示磁阻效應元件140之一組態的一橫截面圖。
本實施例之磁阻效應元件140係一磁穿隧接面(MTJ)元件，且包含一儲存層(亦指稱一第一磁性層) 141、一參考層(亦指稱一第二磁性層) 142及一穿隧障壁層(亦指稱一非磁性層) 143。
儲存層141係具有一可變磁化方向之一鐵磁層。可變磁化方向指示一磁化方向相對於一預定寫入電流改變。儲存層141由(例如)含有鈷(Co)、鐵(Fe)及硼(B)之一CoFeB層形成。
參考層142係具有一固定磁化方向之一鐵磁層。固定磁化方向指示磁化方向不相對於預定寫入電流改變。例如，參考層142由一CoFeB層(其含有鈷(Co)、鐵(Fe)及硼(B))、鈷(Co)及一預定元素(其選自鉑(Pt)、鎳(Ni)及鈀(Pd))之一超晶格層形成。
穿隧障壁層143係提供於儲存層141與參考層142之間的一絕緣層。穿隧障壁層143由(例如)含有鎂(Mg)及氧(O)之一MgO層形成。
當儲存層141之磁化方向平行於參考層142之磁化方向時，磁阻效應元件140處於其中電阻相對較低之一低電阻狀態中。當儲存層141之磁化方向反平行於參考層142之磁化方向時，磁阻效應元件140處於其中電阻相對較高之一高電阻狀態中。因此，磁阻效應元件140可根據電阻狀態(低電阻狀態及高電阻狀態)來儲存二進位資料。磁阻效應元件140可根據寫入電流之一方向設定為低電阻狀態或高電阻狀態。
本實施例之磁阻效應元件140係一自旋轉移力矩(STT)型磁阻效應元件且具有垂直磁化。即，儲存層141之磁化方向垂直於參考層141之一膜表面，且參考層142之磁化方向垂直於參考層142之一膜表面。
儘管圖3中所繪示之磁阻效應元件140具有其中儲存層141位於下層側上且參考層142位於上層側上之一底部自由型結構，但本實施例可使用具有其中儲存層141位於上層側上且參考層142位於下層側上之一頂部自由型結構之一磁阻效應元件。
圖4係示意性繪示選擇器150之一組態的一橫截面圖。
選擇器150包含一下電極151、一上電極152及位於下電極151與上電極152之間的一選擇器材料層(亦指稱一切換材料層) 153。選擇器150係一兩端子型切換元件且具有一非線性電流-電壓特性。當施加於選擇器150之兩個端子之間的一電壓小於一臨限電壓時，選擇器150處於一高電阻狀態中(例如，處於一非導電狀態中)。另一方面，當施加於其兩個端子之間的電壓等於或高於臨限電壓時，選擇器50處於一低電阻狀態中(例如，處於一導電狀態中)。
圖5係示意性繪示選擇器150之電流-電壓特性之一實例的一圖式。當選擇器150之兩個端子之間的電壓上升且達到一臨限電壓Vth時，流動於其兩個端子之間的一電流顯著增大。當其兩個端子之間的電壓減小且達到一保持電壓Vhold時，流動於其兩個端子之間的電流自一保持電流Iholdh移位至一保持電流Iholdl。
藉由在字線110與位元線120之間施加等於或高於一預定電壓之一電壓來接通選擇器150 (處於導電狀態中)，藉此可執行關於串聯連接至選擇器150之磁阻效應元件140之寫入或讀取。
圖6係繪示根據本實施例之磁性儲存裝置之一特定組態及一操作的一圖式，且係示意性繪示記憶體單元陣列部分100之一組態的一圖式。
記憶體單元陣列部分100具有其中複數個記憶體單元MC (例如MC1至MC9)(各對應於記憶體單元130)安置成一陣列形狀之一組態，且包含複數個記憶體單元區塊BLK (BLK1至BLK6)。記憶體單元區塊BLK1至BLK6之各者包含複數個記憶體單元MC1至MC9。在圖6中，繪示6個記憶體單元區塊BLK1至BLK6來簡化其描述。然而，提供於一個記憶體單元陣列部分100中之記憶體單元區塊BLK之數目不限於6。另外，記憶體單元陣列部分100在圖6中(及圖8、圖10及圖12中)描繪為沿圖2中所展示之Z方向觀看且因此記憶體單元MC之各者之位置位於字線110 (圖6中未展示)之一者與位元線120 (圖6中未展示)之一者之一相交點處。
記憶體單元區塊BLK1至BLK6藉由將記憶體單元陣列分成一網格形狀來界定，且在記憶體單元區塊BLK1至BLK6之各者中，記憶體單元MC1至MC9提供於彼此靠近之位置處。在圖6中所繪示之實例中，儘管1個記憶體單元區塊BLK包含9個記憶體單元MC，但提供於1個記憶體單元區塊BLK中之記憶體單元MC之數目不限於9。
在記憶體單元區塊BLK1至BLK6之各者中，記憶體單元MC1至MC9包含一參考記憶體單元。參考記憶體單元設定於記憶體單元區塊BLK1至BLK6之各者之中心。在本實施例中，記憶體單元MC5充當參考記憶體單元。參考記憶體單元儲存在讀取儲存於一偵測目標記憶體單元(MC1、MC2、MC3、MC4、MC6、MC7、MC8及MC9之任一者)中之資料時使用之參考資料，偵測目標記憶體單元提供於包含參考記憶體單元(屬於記憶體單元區塊BLK)之記憶體單元區塊BLK中。明確而言，參考記憶體單元儲存基於提供於參考記憶體單元中之一參考磁阻效應元件之一電阻狀態之資料作為參考資料。更明確而言，作為參考磁阻效應元件之參考電阻狀態，在參考磁阻效應元件中設定一低電阻狀態或一高電阻狀態。
圖7係繪示在讀取儲存於偵測目標記憶體單元中之資料時使用之一偵測電路之一組態的一圖式。
一偵測電路310包含電晶體311a及311b、電容器312a及312b及組態有一感測放大器或其類似者之一比較電路。
偵測電路310提供於圖1中所繪示之位元線控制電路300中，且偵測設定於提供於一偵測目標記憶體單元中之一偵測目標磁阻效應元件中之一電阻狀態。明確而言，偵測電路310比較基於提供於偵測目標記憶體單元DMC中之一偵測目標磁阻效應元件之一電阻值之一偵測目標值與基於提供於參考記憶體單元RMC (其提供於偵測目標記憶體單元DMC所屬之記憶體單元區塊BLK中)中之一參考磁阻效應元件之一電阻值之一參考值，藉此偵測設定於偵測目標磁阻效應元件中之電阻狀態。
本實施例之一讀取操作實施如下。
自一時間點t1至一時間點t2，電晶體311a處於一接通狀態中，且對應於提供於參考記憶體單元RMC中之參考磁阻效應元件之電阻值之一參考電壓經儲存於電容器312a中作為參考值。
自一時間點t3至一時間點t4，電晶體311b處於一接通狀態中，且對應於提供於偵測目標記憶體單元DMC中之偵測目標磁阻效應元件之電阻值之一偵測目標電壓經儲存於電容器312b中作為偵測目標值。
比較電路313比較如上文所描述般獲得之偵測目標電壓與參考電壓，且在一時間點t5獲得一比較結果。基於比較結果，判定設定於偵測目標磁阻效應元件中之電阻狀態。即，當偵測目標電壓與參考電壓之間的一差小於一預定值時，判定設定於偵測目標磁阻效應元件中之電阻狀態處於相同於設定於參考磁阻效應元件中之電阻狀態之電阻狀態中。當偵測目標電壓與參考電壓之間的差大於預定值時，判定設定於偵測目標磁阻效應元件中之電阻狀態處於不同於設定於參考磁阻效應元件中之電阻狀態之一電阻狀態中。
藉由上述組態及讀取方法，可在本實施例中執行一高效讀取操作。在下文中，將添加描述。
自參考讀取稱為一相關技術讀取方法。在自參考讀取中，首先在一第一步驟中，讀取儲存於偵測目標記憶體單元中之偵測目標資料。接著在一第二步驟中，將預定參考資料寫入至偵測目標記憶體單元。此後，在一第三步驟中，讀取在第二步驟中寫入之參考資料，且比較在第一步驟中讀取之偵測目標資料與在第三步驟中讀取之參考資料。基於依此方式獲得之一比較結果，判定偵測目標資料。
上述自參考讀取需要總共3個步驟，使其難以執行一快速讀取操作。
在本實施例中，由於可在包含參考資料讀取步驟及偵測目標資料讀取步驟之兩個步驟中執行讀取操作，所以可執行快速讀取使得可執行一高效讀取操作。
在本實施例中，設定各記憶體單元區塊BLK之參考記憶體單元RMC，且藉由使用提供於偵測目標記憶體單元DMC所屬之記憶體單元區塊BLK中之參考記憶體單元RMC來偵測設定於偵測目標記憶體單元DMC中之資料。因此，如下文將描述，可依高準確度偵測資料。
在各記憶體單元區塊BLK中，包含參考記憶體單元RMC之記憶體單元MC1至MC9提供於彼此靠近之位置處，使得可認為提供於相同記憶體單元區塊BLK中之偵測目標記憶體單元DMC及參考記憶體單元RMC具有實質上相同特性。因此，可依高準確度比較基於偵測目標電阻狀態之偵測目標值與基於參考電阻狀態之參考值，藉此可依高準確度偵測資料。
本實施例之一修改讀取操作實施如下。
首先，自一時間點t1至一時間點t2，讀取及儲存設定於參考記憶體單元RMC (例如圖6之記憶體單元區塊BLK1中之記憶體單元MC5)中之參考資料作為參考電壓。
自一時間點t3至一時間點t4，讀取及儲存儲存於偵測目標記憶體單元DMC (例如圖6之記憶體單元區塊BLK1中之記憶體單元MC1)中之偵測目標資料作為偵測目標電壓。
比較電路313比較如上文所描述般獲得之偵測目標電壓與參考電壓，在一時間點t5獲得一比較結果，且判定設定於偵測目標磁阻效應元件(例如圖6之記憶體單元區塊BLK1中之記憶體單元MC1中之磁阻效應元件)中之電阻狀態。
自一時間點t5至一時間點t6，讀取及儲存儲存於提供於上述偵測目標記憶體單元DMC (例如圖6之記憶體單元區塊BLK1中之記憶體單元MC1)所屬之記憶體單元區塊BLK1中之其他偵測目標記憶體單元DMC (例如圖6之記憶體單元區塊BLK1中之記憶體單元MC2)中之偵測目標資料作為偵測目標電壓。
比較電路313比較如上文所描述般獲得之偵測目標電壓與參考電壓，在一時間點t7獲得一比較結果，且判定設定於偵測目標磁阻效應元件(例如圖6之記憶體單元區塊BLK1中之記憶體單元MC2中之一磁阻效應元件)中之電阻狀態。
此後，對記憶體單元區塊BLK1中之記憶體單元MC3、MC4、MC6、MC7、MC8及MC9重複執行上述相同操作，藉此可獲取設定於記憶體單元MC3、MC4、MC6、MC7、MC8及MC9中之偵測目標資料。
如上文所描述，在本修改中，依序讀取儲存於記憶體單元區塊BLK中之複數個記憶體單元MC中之資料，使得設定於參考記憶體單元RMC中之參考資料可用作共同參考資料。因此，可僅藉由自參考記憶體單元RMC讀取參考資料一次來判定儲存於複數個記憶體單元MC中之資料。因此，可執行一更高效讀取操作。
在本實施例中，可在相同記憶體單元區塊BLK中改變參考記憶體單元RMC。例如，當相同記憶體單元陣列部分或相同記憶體單元區塊中之讀取次數達到一預定次數時，可改變參考記憶體單元RMC (例如，參考記憶體單元RMC自MC5變成MC6)。可藉由依此方式改變參考記憶體單元RMC來平均化提供於相同記憶體單元區塊BLK中之記憶體單元MC1至MC9之讀取次數(存取次數)，使得可延長所有記憶體單元MC之壽命。
在本實施例中，可改變設定於參考記憶體單元RMC中之電阻狀態(自低電阻狀態變成高電阻狀態或自高電阻狀態變成低電阻狀態)。例如，當相同記憶體單元陣列部分或相同記憶體單元區塊中之讀取次數達到預定數目時，可改變設定於參考記憶體單元RMC中之電阻狀態。 (第二實施例)
接著，將描述一第二實施例。基本描述相同於上述第一實施例之基本描述，且此處將不再重複第一實施例中所描述之事項之描述。
圖8係繪示根據本實施例之一磁性儲存裝置之一特定組態及一操作的一圖式。
本實施例之磁性儲存裝置包含一參考記憶體單元陣列部分(亦指稱一第一記憶體單元陣列部分) 100a及一偵測目標記憶體單元陣列部分(亦指稱一第二記憶體單元陣列部分) 100b。
參考記憶體單元陣列部分100a及偵測目標記憶體單元陣列部分100b之基本組態相同於第一實施例中所描述之記憶體單元陣列部分100之組態。參考記憶體單元陣列部分100a及偵測目標記憶體單元陣列部分100b具有彼此等效組態。
參考記憶體單元陣列部分100a包含複數個記憶體單元區塊BLKa (BLKa1至BLKa4)。複數個記憶體單元區塊BLKa之各者包含複數個記憶體單元Mca (MCa1至MCa9)，其等包含一參考記憶體單元。
偵測目標記憶體單元陣列部分100b包含複數個記憶體單元區塊BLKb (BLKb1至BLKb4)。複數個記憶體單元區塊BLKb之各者包含複數個記憶體單元MCb (MCb1至MCb9)。
提供於一個記憶體單元陣列部分中之記憶體單元區塊之數目及提供於一個記憶體單元區塊中之記憶體單元之數目不限於本文中所描述之數目。
圖9係繪示本實施例之一偵測電路之一組態的一圖式。
偵測電路310包含電晶體311a及311b、電容器312a及312b及經組態有感測放大器或其類似者之比較電路313。
偵測電路310提供於位於參考記憶體單元陣列部分100a與偵測目標記憶體單元陣列部分100b之間的位元線控制電路300中。偵測電路310之基本組態相同於第一實施例之圖7中所繪示之偵測電路310之組態。偵測電路310偵測設定於提供於偵測目標記憶體單元DMC中之偵測目標磁阻效應元件中之電阻狀態。明確而言，偵測電路310比較基於提供於偵測目標記憶體單元DMC中之偵測目標磁阻效應元件之電阻值之偵測目標值與基於提供於參考記憶體單元RMC中之參考磁阻效應元件之電阻值之參考值，藉此偵測設定於偵測目標磁阻效應元件中之電阻狀態。
圖8中所繪示之位元線控制電路300在其中位元線控制電路300中介於參考記憶體單元陣列部分100a與偵測目標記憶體單元陣列部分100b之間的一狀態中由彼此相鄰之參考記憶體單元陣列部分100a及偵測目標記憶體單元陣列部分100b共同使用。例如，當讀取提供於圖8之左側上之偵測目標記憶體單元陣列部分100b中之記憶體單元MCb之資料時，提供於共同位元線控制電路300中之偵測電路310比較記憶體單元MCb之資料與提供於圖8之參考記憶體單元陣列部分100a中之記憶體單元MCa之參考資料。
參考記憶體單元陣列部分100a中包含參考記憶體單元RMC (屬於參考記憶體單元區塊BLKa)之參考記憶體單元區塊BLKa之一位置及偵測目標記憶體單元陣列部分100b中包含偵測目標記憶體單元DMC (屬於記憶體單元區塊BLKb)之記憶體單元區塊BLKb之一位置彼此對應。例如，當偵測目標記憶體單元DMC提供於一記憶體單元區塊BLKbn (n=1、2、3或4)中時，參考記憶體單元RMC提供於一參考記憶體單元區塊BLKan (n=1、2、3或4)中。
因此，例如，當讀取提供於圖9之左側上之偵測目標記憶體單元陣列部分100b之記憶體單元區塊BLKb1中之記憶體單元MCb (DMC)之資料時，提供於參考記憶體單元陣列部分100a之記憶體單元區塊BLKa1中之記憶體單元MCa用作參考記憶體單元RMC。即，上述參考記憶體單元RMC所屬之記憶體單元區塊BLKa1及偵測目標記憶體單元DMC所屬之記憶體單元區塊BLKb1在其中位元線控制電路300中介於其等之間的一狀態中設定於彼此等效之位置處，換言之，設定於關於位元線控制電路300鏡像之位置處。
參考記憶體單元RMC可預先設定於參考記憶體單元RMC所屬之記憶體單元區塊BLKa中。在此情況中，例如，參考記憶體單元設定於記憶體單元區塊BLKa1至BLKa4之各者之中心。在本實施例中，記憶體單元MCa5充當一參考記憶體單元。因此，例如，當讀取提供於偵測目標記憶體單元陣列部分100b之記憶體單元區塊BLKb中之記憶體單元MCb之資料時，提供於參考記憶體單元陣列部分100a之記憶體單元區塊BLKa中之記憶體單元MCa5用作參考記憶體單元RMC，即使MCb1至MCb9之任一者被選擇為偵測目標記憶體單元DMC。
替代地，參考記憶體單元RMC可不預先設定於參考記憶體單元RMC所屬之記憶體單元區塊BLKa中。明確而言，可引起在其中位元線控制電路300中介於偵測目標記憶體單元DMC與參考記憶體單元RMC之間的狀態中存在於彼此等效之位置(關於位元線控制電路300鏡像之位置)處之偵測目標記憶體單元DMC及參考記憶體單元RMC彼此一一對應。例如，當提供於記憶體單元區塊BLKb1中之記憶體單元MCb1係偵測目標記憶體單元DMC時，提供於記憶體單元區塊BLKa1中之記憶體單元MCa1經設定為參考記憶體單元RMC。
第二實施例之一讀取操作實施如下。
自一時間點t1至一時間點t2，電晶體311a及電晶體311b兩者處於一接通狀態中。因此，對應於提供於參考記憶體單元RMC中之參考磁阻效應元件之電阻值之一參考電壓經儲存於電容器312a中作為參考值，且對應於提供於偵測目標記憶體單元DMC中之偵測目標磁阻效應元件之電阻值之一偵測目標電壓經儲存於電容器312b中作為偵測目標值。即，在本實施例中，並行偵測參考值及偵測目標值。
比較電路313比較偵測目標電壓與如上文所描述般獲得之參考電壓，且在一時間點t3獲得一比較結果。依相同於第一實施例之方式之方式，基於所獲得之比較結果判定設定於偵測目標磁阻效應元件中之電阻狀態。
如上文所描述，在本實施例中，由於參考記憶體單元RMC及偵測目標記憶體單元提供於不同記憶體單元陣列部分中，所以可並行執行讀取參考資料之操作及讀取偵測目標資料之操作，使得可執行快速讀取。
在本實施例中，參考記憶體單元陣列部分100a及偵測目標記憶體單元陣列部分100b具有彼此等效組態，且參考記憶體單元陣列部分100a中包含參考記憶體單元RMC (屬於參考記憶體單元區塊BLKa)之參考記憶體單元區塊BLKa之位置及偵測目標記憶體單元陣列部分100b中包含偵測目標記憶體單元DMC (屬於記憶體單元區塊BLKb)之記憶體單元區塊BLKb之位置彼此對應。
因此，在本實施例中，參考記憶體單元RMC與偵測電路310之間的一讀取路徑長度及偵測目標記憶體單元DMC與偵測電路310之間的一讀取路徑長度可幾乎相同，且兩個讀取路徑中之寄生電阻及寄生電容可幾乎相同。因此，在本實施例中，來自參考記憶體單元RMC之一讀取特性及來自偵測目標記憶體單元DMC之一讀取特性可幾乎相同，藉此可依高準確度偵測資料。 (第三實施例)
接著，將描述一第三實施例。基本事項相同於上述第一實施例之基本事項，且將省略第一實施例中所描述之事項之描述。
圖10係繪示根據本實施例之一磁性儲存裝置之一特定組態及一操作的一圖式，且係示意性繪示記憶體單元陣列部分100之一組態的一圖式。
記憶體單元陣列部分100之基本組態相同於第一實施例中所描述之記憶體單元陣列部分100之組態。即，記憶體單元陣列部分100包含複數個記憶體單元區塊BLK (BLK1至BLK6)，且複數個記憶體單元區塊BLK之各者包含複數個記憶體單元MC (MC1至MC9)。
在本實施例中，提供於記憶體單元陣列部分100中之複數個記憶體單元區塊BLK之一預定記憶體單元區塊充當一參考記憶體單元區塊RBLK。在圖10中所繪示之實例中，記憶體單元區塊BLK1充當參考記憶體單元區塊RBLK。
參考記憶體單元區塊RBLK包含複數個參考記憶體單元RMC (RMC1至RMC9)，且相同電阻狀態經設定為提供於複數個參考記憶體單元RMC之各者中之一磁阻效應元件中之一參考電阻狀態。即，在提供於參考記憶體單元RMC1至RMC9中之磁阻效應元件中，僅低電阻狀態及高電阻狀態之一者經設定為參考電阻狀態。提供於參考記憶體單元區塊RBLK中之參考記憶體單元RMC之數目可為兩個或更多個。
提供於記憶體單元陣列部分100中之複數個記憶體單元區塊BLK之除參考記憶體單元區塊RBLK之外的記憶體單元區塊BLK變成偵測目標記憶體單元區塊。在圖10中所繪示之實例中，記憶體單元區塊BLK2至BLK6變成偵測目標記憶體單元區塊BLK。
在本實施例中，基於提供於參考記憶體單元RMC1至RMC9中之磁阻效應元件之複數個電阻值之一平均值之一值用作一參考值。明確而言，基於複數個電阻值之一簡單平均值之一值用作參考值。
圖11係繪示本實施例之一偵測電路之一組態的一圖式。
偵測電路310包含電晶體311a (311a1至311a9)及311b、電容器312a及312b及組態有感測放大器或其類似者之比較電路313。依相同於第一實施例之方式之方式，偵測電路310提供於圖1中所繪示之位元線控制電路300中。
偵測電路310藉由使用比較電路313來比較基於提供於偵測目標記憶體單元DMC中之偵測目標磁阻效應元件之電阻值之偵測目標值與基於提供於複數個參考記憶體單元RMC1至RMC9中之磁阻效應元件之複數個電阻值之參考值，藉此偵測設定於偵測目標磁阻效應元件中之電阻狀態。
第三實施例之一讀取操作實施如下。
自一時間點t1至一時間點t2，所有電晶體311a1至311a9 (參考圖11)處於一接通狀態中，且對應於提供於參考記憶體單元RMC1至RMC9中之參考磁阻效應元件之電阻值之一平均值之一參考電壓經儲存於電容器312a中作為參考值。
自一時間點t3至一時間點t4，電晶體311b處於一接通狀態中，且對應於提供於偵測目標記憶體單元DMC中之偵測目標磁阻效應元件之電阻值之一偵測目標電壓經儲存於電容器312b中作為偵測目標值。
比較電路313比較如上文所描述般獲得之偵測目標電壓與參考電壓，且在一時間點t5獲得一比較結果。依相同於第一實施例之方式之方式，基於所獲得之比較結果判定設定於偵測目標磁阻效應元件中之電阻狀態。
第三實施例之一修改讀取操作實施如下。
自一時間點t1至一時間點t2之一操作相同於上文描述，且對應於提供於參考記憶體單元RMC1至RMC9中之參考磁阻效應元件之電阻值之平均值之參考電壓經儲存於電容器312a中作為參考值。
在一時間點t3之後，執行類似於上文在第一實施例之修改讀取操作中所描述之操作之記憶體單元之一循序讀取操作，且依序獲取設定於提供於偵測目標記憶體單元區塊中之偵測目標記憶體單元MC1至MC9中之偵測目標資料。
當執行自複數個偵測目標記憶體單元區塊之讀取時，可在完成一個偵測目標記憶體單元區塊之循序讀取操作之後依相同方式對其他偵測目標記憶體單元區塊執行循序讀取操作。
如上文所描述，亦在本實施例中，可依相同於第一實施例之方式之方式執行一高效讀取操作。
在本實施例中，由於藉由使用基於提供於複數個參考記憶體單元RMC中之磁阻效應元件之複數個電阻值之參考值來執行一偵測操作，所以可執行高準確度偵測，即使複數個參考記憶體單元RMC之電阻值變動。
圖12係繪示根據第三實施例之一修改之一磁性儲存裝置之一組態及一操作的一圖式。
本修改藉由將第三實施例之一概念應用於第二實施例之概念來執行。因此，將省略第二實施例中所描述之事項之描述。
依相同於第二實施例之方式之方式，本修改之磁性儲存裝置包含參考記憶體單元陣列部分100a及偵測目標記憶體單元陣列部分100b。參考記憶體單元陣列部分100a及偵測目標記憶體單元陣列部分100b之各自基本組態相同於第二實施例中所描述之組態。
參考記憶體單元陣列部分100a中複數個參考記憶體單元所屬之參考記憶體單元區塊BLKa (RBLK)之一位置及偵測目標記憶體單元陣列部分100b中偵測目標記憶體單元所屬之偵測目標記憶體單元區塊BLKb之一位置彼此對應。
依類似於第二實施例之方式之方式，位元線控制電路300在其中位元線控制電路300中介於參考記憶體單元陣列部分100a與偵測目標記憶體單元陣列部分100b之間的一狀態中由彼此相鄰之參考記憶體單元陣列部分100a及偵測目標記憶體單元陣列部分100b共同使用，且圖11中所繪示之偵測電路310提供於共同位元線控制電路300中。
本修改之一基本讀取操作相同於上述第二實施例之讀取操作，且自參考記憶體單元陣列部分100a及偵測目標記憶體單元陣列部分100b並行讀取資料。然而，在本修改中，基於自提供於參考記憶體單元陣列部分100a之參考記憶體單元區塊RBLK中之複數個參考記憶體單元讀取之資料設定參考值。
在本修改中，可獲得第三實施例中所獲得之效應及第二實施例中所獲得之效應。
在上述第三實施例及修改中，提供於參考記憶體單元陣列部分100a中之複數個記憶體單元區塊BLKa1至BLKa4之預定記憶體單元區塊用作參考記憶體單元區塊RBLK，且基於提供於參考記憶體單元區塊RBLK中所提供之複數個參考記憶體單元中之磁阻效應元件之複數個電阻值之值用作參考值，且複數個參考記憶體單元未必需要提供於一個記憶體單元區塊BLKa中。例如，基於提供於參考記憶體單元陣列部分100a中之一不同記憶體單元區塊BLKa中所提供之複數個參考記憶體單元中之磁阻效應元件之複數個電阻值之一值可用作參考值。
在上述第一實施例、第二實施例及第三實施例中，磁阻效應元件用作可變電阻記憶體元件，且另一可變電阻型記憶體元件亦可用作可變電阻記憶體元件。
儘管已描述特定實施例，但此等實施例僅供例示且不意欲限制本發明之範疇。事實上，本文中所描述之新穎實施例可依各種其他形式體現；此外，可在不背離本發明之精神之情況下對本文中所描述之實施例之形式作出各種省略、替代及改變。隨附申請專利範圍及其等效物意欲涵蓋落於本發明之範疇及精神內之此等形式或修改。
相關申請案之交叉參考 本申請案係基於2021年3月16日申請之日本專利申請案第2021-042453號及2021年8月30日申請之美國專利申請案第17/461858號且主張該等申請案之優先權權利，該等申請案之全文以引用方式併入本文中。
100:記憶體單元陣列部分 100a:參考記憶體單元陣列部分 100b:偵測目標記憶體單元陣列部分 110:字線 120:位元線 130:記憶體單元 140:磁阻效應元件 141:儲存層 142:參考層 143:穿隧障壁層 150:選擇器 151:下電極 152:上電極 153:選擇器材料層 200:字線控制電路 300:位元線控制電路 310:偵測電路 311a:電晶體 311a1至311a9:電晶體 311b:電晶體 312a:電容器 312b:電容器 313:比較電路 BLK:記憶體單元區塊 BLK1至BLK6:記憶體單元區塊 BLKa:記憶體單元區塊 BLKa1至BLKa4:記憶體單元區塊 BLKb:記憶體單元區塊 BLKb1至BLKb4:記憶體單元區塊 DMC:偵測目標記憶體單元 Iholdh:保持電流 Iholdl:保持電流 MC:記憶體單元 MC1至MC9:記憶體單元 MCa:記憶體單元 MCa1至MCa9:記憶體單元 MCb:記憶體單元 MCb1至MCb9:記憶體單元 RBLK:參考記憶體單元區塊 RMC:參考記憶體單元 RMC1至RMC9:參考記憶體單元 Vhold:保持電壓 Vth:臨限電壓
圖1係繪示根據一第一實施例之一儲存裝置之一整體示意組態的一方塊圖。
圖2係示意性繪示根據第一實施例之儲存裝置之一記憶體單元陣列部分之一組態的一透視圖。
圖3係示意性繪示根據第一實施例之儲存裝置之一磁阻效應元件之一組態的一橫截面圖。
圖4係示意性繪示根據第一實施例之儲存裝置之一選擇器之一組態的一橫截面圖。
圖5係示意性繪示根據第一實施例之儲存裝置之選擇器之一電流-電壓特性之一實例的一圖式。
圖6係繪示根據第一實施例之儲存裝置之一特定組態及一操作的一圖式。
圖7係繪示根據第一實施例之儲存裝置之一偵測電路之一組態的一圖式。
圖8係繪示根據一第二實施例之一儲存裝置之一特定組態及一操作的一圖式。
圖9係繪示根據第二實施例之儲存裝置之一偵測電路之一組態的一圖式。
圖10係繪示根據一第三實施例之一儲存裝置之一特定組態及一操作的一圖式。
圖11係繪示根據第三實施例之儲存裝置之一偵測電路之一組態的一圖式。
圖12係繪示根據第三實施例之一修改之一儲存裝置之一組態及一操作的一圖式。
100:記憶體單元陣列部分
BLK1至BLK6:記憶體單元區塊
MC1至MC9:記憶體單元

Claims (18)

  1. 一種儲存裝置，其包括：一記憶體單元陣列，其中將分別包含一可變電阻記憶體元件之複數個記憶體單元分成複數個記憶體區塊，該複數個記憶體單元包含位於相同記憶體區塊中之一第一記憶體單元及一第二記憶體單元；及一偵測電路，其中在其中該第一記憶體單元係一讀取目標之一讀取操作期間，該偵測電路比較作為該第一記憶體單元中該可變電阻記憶體元件之一電阻值之一第一電阻值與作為該第二記憶體單元中該可變電阻記憶體元件之一電阻值之一第二電阻值，且基於該第一電阻值是高於還是低於該第二電阻值來判定儲存於該第一記憶體單元中之資料之一值，該第二記憶體單元具有設定於其內之一電阻狀態且該第二記憶體單元中之該電阻狀態根據已對該第二記憶體單元實施之讀取次數來設定為一高或低電阻狀態。
  2. 如請求項1之儲存裝置，其中該第一記憶體單元及該第二記憶體單元之該記憶體區塊中之該等記憶體單元經配置以具有一陣列之一組態且該第二記憶體單元位於該陣列之一中心處或該中心附近。
  3. 如請求項1之儲存裝置，其中該第一記憶體單元及該第二記憶體單元之該記憶體區塊進一步包含 一第三記憶體單元，且在其中該第三記憶體單元係該讀取目標之一讀取操作期間，該偵測電路藉由比較該第三記憶體單元中該可變電阻記憶體元件之一電阻值與該第二電阻值來判定儲存於該第三記憶體單元中之資料之一值。
  4. 如請求項1之儲存裝置，其中該偵測電路與該複數個記憶體單元之各者經由各自之電晶體而連接，且該偵測電路包含：第一電容器，其於與該第一記憶體單元對應之該電晶體接通時，根據該第一記憶體單元之該可變電阻記憶體元件之一電阻狀態充電；及第二電容器，其於與該第二記憶體單元對應之該電晶體接通時，根據該第二記憶體單元之該可變電阻記憶體元件之一電阻狀態充電。
  5. 如請求項4之儲存裝置，其中該第一電阻值對應於該第一電容器中之一充電量且該第二電阻值對應於該第二電容器中之一充電量。
  6. 如請求項1之儲存裝置，其中該可變電阻記憶體元件係一磁阻效應元件。
  7. 一種儲存裝置，其包括：一第一記憶體單元陣列，其具有分別包含一可變電阻記憶體元件之複數個第一記憶體單元；一第二記憶體單元陣列，其具有分別包含一可變電阻記憶體元件之複數個第二記憶體單元；及 一偵測電路，其中在其中該等第二記憶體單元之一者係一讀取目標記憶體單元之一讀取操作期間，該偵測電路比較作為該讀取目標記憶體單元中該可變電阻記憶體元件之一電阻值之一第一電阻值與作為係一參考記憶體單元之該等第一記憶體單元之一者中該可變電阻記憶體元件之一電阻值之一第二電阻值，且基於該第一電阻值是高於還是低於該第二電阻值來判定儲存於該讀取目標記憶體單元中之資料之一值。
  8. 如請求項7之儲存裝置，其中該偵測電路配置於該第一記憶體單元陣列與該第二記憶體單元陣列之間。
  9. 如請求項8之儲存裝置，其中該第一記憶體單元陣列及該第二記憶體單元陣列具有等效組態且分成複數個記憶體區塊，且該參考記憶體單元之記憶體區塊及該讀取目標記憶體單元之記憶體區塊定位成與該偵測電路相距之一相同距離。
  10. 如請求項7之儲存裝置，其中該偵測電路係與該複數個第一記憶體單元及該複數個第二記憶體單元之各者經由各自之電晶體連接，且該偵測電路包含：第一電容器，其於與該等第一記憶體單元之一者對應之該電晶體接通時，根據該等第一記憶體單元之該一者之該可變電阻記憶體元件之一電阻狀態充電；及第二電容器，其於與該等第二記憶體單元之一者對應之該電晶體接通時，根據該等 第二記憶體單元之該一者之該可變電阻記憶體元件之一電阻狀態充電。
  11. 如請求項10之儲存裝置，其中該偵測電路接通連接至該參考記憶體單元之該電晶體及連接至該讀取目標記憶體單元之該電晶體以根據該參考記憶體單元及該讀取目標記憶體單元中該可變電阻記憶體元件之該電阻狀態來並行充電給該第一電容器及該第二電容器。
  12. 如請求項7之儲存裝置，其中該可變電阻記憶體元件係一磁阻效應元件。
  13. 一種儲存裝置，其包括：複數個記憶體單元，其等分別包含一可變電阻記憶體元件，該複數個記憶體單元包含其中將其內之該可變電阻記憶體元件之一電阻狀態設定為相同電阻狀態之複數個參考記憶體單元；及一偵測電路，其中在對作為一讀取目標記憶體單元之該等記憶體單元之一者而非對該等參考記憶體單元之一者執行之一讀取操作期間，該偵測電路比較作為該讀取目標記憶體單元中該可變電阻記憶體元件之一電阻值之一第一電阻值與基於該等參考記憶體單元中該可變電阻記憶體元件之複數個電阻值之一第二電阻值，該複數個參考記憶體單元設置於一第一記憶體單元陣列中，且該讀取目標記憶體單元設置於一第二記憶體單元陣列中。
  14. 如請求項13之儲存裝置，其中該第二電阻值係該等參考記憶體單元中該等可變電阻記憶體元件之該複數個電阻值之一平均值。
  15. 如請求項13之儲存裝置，其中該複數個記憶體單元分成複數個記憶體區塊，該複數個記憶體區塊之一者包含所有該等參考記憶體單元且不包含該讀取目標記憶體單元。
  16. 如請求項13之儲存裝置，其中該偵測電路配置於該第一記憶體單元陣列與該第二記憶體單元陣列之間。
  17. 如請求項13之儲存裝置，其中該偵測電路與該複數個記憶體單元之各者經由各自之電晶體連接，且該偵測電路包含：第一電容器，其於與非上述參考記憶體單元之該等記憶體單元之一者對應之該電晶體接通時，根據非上述參考記憶體單元之該等記憶體單元之該一者之該可變電阻記憶體元件之一電阻狀態充電；及用於該等參考記憶體單元之第二電容器，其於與該等參考記憶體單元之一者對應之該電晶體接通時，根據該等參考記憶體單元之該一者之該可變電阻記憶體元件之一電阻狀態充電。
  18. 如請求項13之儲存裝置，其中該可變電阻記憶體元件係一磁阻效應元件。
TW110141524A 2021-03-16 2021-11-08 儲存裝置 TWI813056B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021042453A JP2022142319A (ja) 2021-03-16 2021-03-16 記憶装置
JP2021-042453 2021-03-16
US17/461,858 2021-08-30
US17/461,858 US11742020B2 (en) 2021-03-16 2021-08-30 Storage device

Publications (2)

Publication Number Publication Date
TW202238595A TW202238595A (zh) 2022-10-01
TWI813056B true TWI813056B (zh) 2023-08-21

Family

ID=83246273

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110141524A TWI813056B (zh) 2021-03-16 2021-11-08 儲存裝置

Country Status (2)

Country Link
CN (1) CN115083483A (zh)
TW (1) TWI813056B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090141544A1 (en) * 2005-10-18 2009-06-04 Nec Corporation Mram and Operation Method of the Same
US20190088328A1 (en) * 2017-09-21 2019-03-21 Samsung Electronics Co., Ltd. Resistive memory device including reference cell and operating method thereof
TW202034625A (zh) * 2018-11-16 2020-09-16 英商Ａｒｍ股份有限公司 放大器電路裝置及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090141544A1 (en) * 2005-10-18 2009-06-04 Nec Corporation Mram and Operation Method of the Same
US20190088328A1 (en) * 2017-09-21 2019-03-21 Samsung Electronics Co., Ltd. Resistive memory device including reference cell and operating method thereof
TW202034625A (zh) * 2018-11-16 2020-09-16 英商Ａｒｍ股份有限公司 放大器電路裝置及方法

Also Published As

Publication number Publication date
TW202238595A (zh) 2022-10-01
CN115083483A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
Reohr et al. Memories of tomorrow
US8526215B2 (en) Spatial correlation of reference cells in resistive memory array
JP2004104127A5 (zh)
CN108091358A (zh) 磁存储器和存储器系统
US10593375B2 (en) Semiconductor memory device with correcting resistances in series with memory array signal lines
US20160125928A1 (en) Bitcell wth magnetic switching elements
US20060056223A1 (en) Mram-cell and array-architecture with maximum read-out signal and reduced electromagnetic interference
US11676661B2 (en) Storage device
US10868234B2 (en) Storage device having magnetic tunnel junction cells of different sizes, and method of forming storage device
US6870760B2 (en) Method and system for performing readout utilizing a self reference scheme
US11502125B2 (en) Magnetoresistive memory device
US11742020B2 (en) Storage device
US10650876B2 (en) Magnetic memory device and writing method that achieves different resistance states with unidirectional voltages
TWI813056B (zh) 儲存裝置
KR100546177B1 (ko) 자기저항 램
US11910723B2 (en) Memory device with electrically parallel source lines
US10783946B2 (en) Semiconductor memory device including memory cell arrays
Khan et al. Multi-bit read and write methodologies for diode-MTJ crossbar array
CN108257635B (zh) 一种磁性随机存储器及其读取方法
US7796421B2 (en) Programmable magnetic read only memory (MROM)
US20230106886A1 (en) Method for manufacturing memory system
CN114694703A (zh) 磁性存储器及其读写方法
CN113539317A (zh) 存储器及存储器的读写方法
CN114694704A (zh) 磁性存储器及其读写方法
CN112542191A (zh) 存储器件