JP5477419B2 - 磁気ランダムアクセスメモリ及びその動作方法 - Google Patents
磁気ランダムアクセスメモリ及びその動作方法 Download PDFInfo
- Publication number
- JP5477419B2 JP5477419B2 JP2012109228A JP2012109228A JP5477419B2 JP 5477419 B2 JP5477419 B2 JP 5477419B2 JP 2012109228 A JP2012109228 A JP 2012109228A JP 2012109228 A JP2012109228 A JP 2012109228A JP 5477419 B2 JP5477419 B2 JP 5477419B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- layer
- current
- ferromagnetic layer
- free
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
本発明の磁気ランダムアクセスメモリでは、読み出し動作時に、誤書き込み、すなわち、磁化の反転が起こらない方向の電流を第1磁気抵抗素子(メモリセル)に印加する。そのために、まず、第1磁気抵抗素子に対して、誤書き込みがほとんど起こらない小さな読み出し電流、または、印加時間の短い読み出し電流によって予備読み出しを行い、予備的にデータを読み出す。この予備的に読み出されたデータに基づいて、第1自由強磁性層の磁化が反転しないように次の読み出し電流の方向を決定する。そして、次に、十分な大きさの読み出し電流を、決定された方向に流すことにより、本番のデータの読み出しを行う。本番のデータの読み出しにより、データの読み出しを確実に行うことができる。それと共に、第1自由強磁性層の磁化が反転しない方向の読み出し電流を用いることにより、読み出し電流の印加時の第1磁気抵抗素子への誤書き込みの確率を大幅に低減することができる。
自由磁性層55と固定磁性層53の磁化が平行で低抵抗である状態を“0”、反平行で高抵抗である状態を“1”と定義する。図5において、スピン注入法により、“1”状態から“0”状態に書き込むためには、書き込み電流IWを自由磁性層55側から固定磁性層53側へ流せばよい。このとき、スピン偏極した電子が固定磁性層53から自由磁性層55へ流れる。スピントルク効果により、自由磁性層55の磁化が反転し、“0”状態となる。なお、初期状態が“0”である場合、自由磁性層55の磁化は変化しない。逆に、“0”状態から“1”状態に書き込むためには、書き込み電流IWを固定磁性層53側から自由磁性層55側に流せばよい。ここで、“0”状態が“1”に書き込まれる書き込み電流IWの方向を正方向と定義する。
9 選択トランジスタ
10 メモリセル
20 書き込み線デコーダ
21 書き込み線対
21a 第1書き込み線
21b 第2書き込み線
30 選択線デコーダ
31 選択線
41 書き込み制御回路
42 読み出し制御回路
43 電流源回路
44 読み出し判定回路
50 磁気抵抗素子(TMR素子)
51 配線層
52 磁性層
53 固定磁性層
54 トンネルバリア層
55 自由磁性層
56 配線層
60 リファレンスセル
Claims (1)
- 第1固定強磁性層、第1非磁性層及び第1自由強磁性層が順次積層され、スピン注入により変更される前記第1自由強磁性層の磁化の向きでデータを書き込み可能な第1磁気抵抗素子を含むメモリセルと、
第2自由強磁性層、第2非磁性層及び第2自由強磁性層が順次積層され、スピン注入により変更される前記第2自由強磁性層の磁化の向きでリファレンス用データを記憶する複数の第2磁気抵抗素子を含み、前記メモリセルの読み出し動作時に用いられるリファレンスセルと、
前記メモリセルの読み出し動作時に、前記メモリセル及び前記リファレンスセルへ読み見出し電流を供給する読み出し電流回路と
を具備し、
前記複数の第2磁気抵抗素子は、互いに直列に接続され、
前記複数の第2磁気抵抗素子のうちの一方の第2磁気抵抗素子は、前記第2自由強磁性層及び前記第2自由強磁性層の磁化の向きが平行であり、
前記複数の第2磁気抵抗素子のうちの他方の第2磁気抵抗素子は、前記第2自由強磁性層及び前記第2自由強磁性層の磁化の向きが反平行であり、
前記一方の第2磁気抵抗素子と前記他方の第2磁気抵抗素子とは、前記第2固定強磁性層同士又は前記第2自由強磁性層同士が電気的に接続され、
前記読み出し電流回路は、
前記第2固定強磁性層同士が電気的に接続されている場合には、前記一方の第2磁気抵抗素子の前記第2自由強磁性層から前記第2固定強磁性層を通り、前記他方の第2磁気抵抗素子の前記第2固定強磁性層から前記第2自由強磁性層へ向かう向きに読み出し電流を供給し、
前記第2自由強磁性層同士が電気的に接続されている場合には、前記他方の第2磁気抵抗素子の前記第2固定強磁性層から前記第2自由強磁性層を通り、前記一方の第2磁気抵抗素子の前記第2自由強磁性層から前記第2固定強磁性層へ向かう向きに読み出し電流を供給する
磁気ランダムアクセスメモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012109228A JP5477419B2 (ja) | 2006-03-28 | 2012-05-11 | 磁気ランダムアクセスメモリ及びその動作方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006088645 | 2006-03-28 | ||
JP2006088645 | 2006-03-28 | ||
JP2012109228A JP5477419B2 (ja) | 2006-03-28 | 2012-05-11 | 磁気ランダムアクセスメモリ及びその動作方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008507499A Division JP5152672B2 (ja) | 2006-03-28 | 2007-03-26 | 磁気ランダムアクセスメモリ及びその動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012185902A JP2012185902A (ja) | 2012-09-27 |
JP5477419B2 true JP5477419B2 (ja) | 2014-04-23 |
Family
ID=38541236
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008507499A Active JP5152672B2 (ja) | 2006-03-28 | 2007-03-26 | 磁気ランダムアクセスメモリ及びその動作方法 |
JP2012109228A Active JP5477419B2 (ja) | 2006-03-28 | 2012-05-11 | 磁気ランダムアクセスメモリ及びその動作方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008507499A Active JP5152672B2 (ja) | 2006-03-28 | 2007-03-26 | 磁気ランダムアクセスメモリ及びその動作方法 |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP5152672B2 (ja) |
WO (1) | WO2007111319A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009200123A (ja) * | 2008-02-19 | 2009-09-03 | Nec Corp | 磁気ランダムアクセスメモリ |
JP4922374B2 (ja) * | 2009-09-17 | 2012-04-25 | 株式会社東芝 | 磁気メモリ |
US8370714B2 (en) * | 2010-01-08 | 2013-02-05 | International Business Machines Corporation | Reference cells for spin torque based memory device |
US8570797B2 (en) * | 2011-02-25 | 2013-10-29 | Qualcomm Incorporated | Magnetic random access memory (MRAM) read with reduced disturb failure |
US9299424B2 (en) | 2011-03-02 | 2016-03-29 | Nec Corporation | Reconfigurable circuit and method for refreshing reconfigurable circuit |
JP5486731B2 (ja) | 2011-03-22 | 2014-05-07 | ルネサスエレクトロニクス株式会社 | 磁気メモリ |
WO2013047213A1 (ja) * | 2011-09-27 | 2013-04-04 | 日本電気株式会社 | 不揮発抵抗ネットワーク集合体、および、それを用いた障害耐性を高めた不揮発論理ゲート |
WO2015129056A1 (en) | 2014-02-28 | 2015-09-03 | Keisuke Nakatsuka | Magnetoresistive memory device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6392923B1 (en) * | 2001-02-27 | 2002-05-21 | Motorola, Inc. | Magnetoresistive midpoint generator and method |
US6445612B1 (en) * | 2001-08-27 | 2002-09-03 | Motorola, Inc. | MRAM with midpoint generator reference and method for readout |
JP4084089B2 (ja) * | 2002-05-30 | 2008-04-30 | 株式会社ルネサステクノロジ | 薄膜磁性体記憶装置 |
JP4284279B2 (ja) * | 2005-01-04 | 2009-06-24 | 株式会社東芝 | 磁気記録装置の書き込み及び読み出し方法 |
-
2007
- 2007-03-26 JP JP2008507499A patent/JP5152672B2/ja active Active
- 2007-03-26 WO PCT/JP2007/056271 patent/WO2007111319A1/ja active Application Filing
-
2012
- 2012-05-11 JP JP2012109228A patent/JP5477419B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP5152672B2 (ja) | 2013-02-27 |
JPWO2007111319A1 (ja) | 2009-08-13 |
WO2007111319A1 (ja) | 2007-10-04 |
JP2012185902A (ja) | 2012-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5477419B2 (ja) | 磁気ランダムアクセスメモリ及びその動作方法 | |
US8670271B2 (en) | Magnetic stack having assist layers | |
CN100466093C (zh) | 具有双隧道结的磁电阻存储器件 | |
US7881099B2 (en) | Multibit magnetic random access memory device | |
JP5856490B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
JP5338666B2 (ja) | 磁壁ランダムアクセスメモリ | |
CN103003883B (zh) | 用于场复位自旋力矩mram的结构和方法 | |
US6963500B2 (en) | Magnetic tunneling junction cell array with shared reference layer for MRAM applications | |
KR100604913B1 (ko) | 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램 | |
US8659939B2 (en) | Spin-torque memory with unidirectional write scheme | |
JP5545213B2 (ja) | 磁気ランダムアクセスメモリ及びその初期化方法 | |
US6828610B2 (en) | Method for modifying switching field characteristics of magnetic tunnel junctions | |
US20100091564A1 (en) | Magnetic stack having reduced switching current | |
JPWO2007111318A1 (ja) | 磁気ランダムアクセスメモリ及びその動作方法 | |
US6980466B2 (en) | Soft-reference four conductor magnetic memory storage device | |
JP5754531B2 (ja) | 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法 | |
JP2008171862A (ja) | 磁気抵抗効果素子及びmram | |
US8514614B2 (en) | Magnetic memory | |
US7751231B2 (en) | Method and integrated circuit for determining the state of a resistivity changing memory cell | |
JP5445029B2 (ja) | 磁気抵抗素子、及び磁壁ランダムアクセスメモリ | |
JP2002353418A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
JPWO2010071174A1 (ja) | 磁気抵抗素子の初期化方法、及び磁気抵抗素子 | |
WO2009122992A1 (ja) | 磁気抵抗記憶装置 | |
JP2013168667A (ja) | 磁気抵抗効果素子及びmram |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5477419 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |