WO2007111319A1 - 磁気ランダムアクセスメモリ及びその動作方法 - Google Patents

磁気ランダムアクセスメモリ及びその動作方法 Download PDF

Info

Publication number
WO2007111319A1
WO2007111319A1 PCT/JP2007/056271 JP2007056271W WO2007111319A1 WO 2007111319 A1 WO2007111319 A1 WO 2007111319A1 JP 2007056271 W JP2007056271 W JP 2007056271W WO 2007111319 A1 WO2007111319 A1 WO 2007111319A1
Authority
WO
WIPO (PCT)
Prior art keywords
read
random access
access memory
ferromagnetic layer
magnetic random
Prior art date
Application number
PCT/JP2007/056271
Other languages
English (en)
French (fr)
Inventor
Tetsuhiro Suzuki
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to JP2008507499A priority Critical patent/JP5152672B2/ja
Publication of WO2007111319A1 publication Critical patent/WO2007111319A1/ja

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Definitions

  • the present invention relates to a magnetic random access memory and an operation method thereof, and more particularly to a magnetic random access memory using a spin injection method and an operation method thereof.
  • a magnetic random access memory (hereinafter referred to as “MRAM”) using a magnetoresistive element as a storage element has been proposed as a nonvolatile memory.
  • MRAM magnetic random access memory
  • a TMR element having a ferromagnetic layer / tunnel barrier layer / ferromagnetic layer mainly having a TMR (Tunnel MagnetoResistance) effect is used.
  • R0 when the relative angles of the magnetization directions of the two ferromagnetic layers are parallel, the resistance is low (hereinafter referred to as “R0”), and when the relative angle is antiparallel, the resistance is high (hereinafter referred to as “R1”).
  • the resistance change rate is known to be several tens to several hundreds of percent.
  • FIG. 1 is a cross-sectional view showing a configuration of an MRAM cell using a conventional TMR element.
  • the T MR element (magnetoresistance element) 150 is provided between the wiring layer 151 and the wiring layer 156, and includes an antiferromagnetic layer 152, a fixed magnetic layer 153 that is a ferromagnetic layer, a tunnel barrier layer 154, and a ferromagnetic layer. It consists of a free magnetic layer 155.
  • the magnetization direction of the pinned magnetic layer 153 is substantially pinned by the antiferromagnetic layer 152 provided adjacent thereto.
  • the free magnetic layer 155 has its magnetization oriented in the easy axis direction, and the relative angle between the magnetization direction and the magnetization direction of the pinned magnetic layer 153 is either parallel or antiparallel.
  • Data is read by applying a current in the vertical direction to the TMR element 150 and measuring its resistance, that is, the voltage.
  • a reference voltage is required to determine which data was stored from the read voltage.
  • a reference cell using a TMR element can be used to generate the reference voltage.
  • FIG. 2 is an equivalent circuit diagram showing the reference cell 160 disclosed in US Pat. No. 6,392,923. By arranging TMR elements 150 having different stored data in series and parallel, the resistance value Rref of the reference cell 160 is (R0 + Rl) / 2.
  • data is written by applying a write current to the write wiring adjacent to the TMR element 150 and changing the magnetization direction of the free magnetic layer 155 by the leakage magnetic field.
  • the direction of the write current at this time is a direction parallel to the surface of the TMR element 150, and is a direction perpendicular to the drawing in the wiring layer 155 of FIG.
  • the reversal magnetic field necessary for reversing the magnetization of the free magnetic layer 155 increases in inverse proportion to the size of the TMR element 150. That is, as the memory cell is miniaturized, the write current tends to increase. Therefore, there is a problem that the power consumption, the current density, and the driver for applying the current increase due to the miniaturization of the memory cell.
  • spin transfer spin transfer method
  • M. Hosomi, et al. A Novel Nonvolatile Memory with Spin Torque Transfer Magnetization Switching: Spin-RAM “, International Electron Devices Meeting, Technical Digest, p473. (2005)).
  • data writing is performed by applying a current in a direction perpendicular to the surface of the TMR element, as in reading.
  • FIG. 3 is a cross-sectional view showing the principle of a conventional writing method using a spin injection method.
  • the nonmagnetic layer as the tunnel barrier layer 154 may be a metal film in addition to the insulating film used in the TMR element 150.
  • the conventional spin injection MRAM has a problem due to the fact that the current during the write operation and the read operation are in the same direction.
  • the spin injection MRAM there is a possibility that data is erroneously written during a read operation. For example, consider the case where the magnetization of the free magnetic layer 155 is antiparallel to the magnetization of the pinned magnetic layer 153 and is in a high resistance state. In order to read data, a current is applied from the free magnetic layer 155 to the pinned magnetic layer 153.
  • This erroneous writing during the read operation is performed when the TMR element is used in a reference cell that generates a reference voltage that is referred to when reading data, not just the memory cell in which data is stored. It becomes a big problem also in a cell. This is because reading is performed more frequently than the reference cell force S memory cell, and the error of the reference cell becomes an error in units of rows (columns).
  • a special element 2005_ 535125 (WO2004 / 013861) No. Koyuki published a magnetic element using spin transfer and an MRAM device using the magnetic element. It is shown.
  • This magnetic element includes a first bind layer, a nonmagnetic spacer layer, a free layer, a noble layer, and a second bind layer.
  • the first bind layer is a ferromagnetic material and has a first magnetization fixed in the first direction.
  • the nonmagnetic spacer layer is a conductor.
  • the first nonmagnetic spacer layer is located between the first bind layer and the free layer, is a ferromagnetic material, and has a second magnetization.
  • the barrier layer is an insulator and has a thickness that allows tunneling.
  • the second pinned layer is a ferromagnetic material and has a third magnetization fixed in the second direction.
  • the barrier layer is located between the free layer and the second bind layer. The direction of the second magnetization of the free layer is changed by spin transfer when a write current flows through the magnetic element.
  • Japanese Patent Application Laid-Open No. 2005-116888 discloses a magnetic memory.
  • the magnetic memory includes a memory cell including a first magnetization pinned layer, a magnetic recording layer, a first nonmagnetic layer, a second magnetization pinned layer, and a second nonmagnetic layer.
  • the first magnetization pinned layer has the spin direction fixed. In the magnetic recording layer, the spin direction is variable by the write current.
  • the first nonmagnetic layer is provided between the first magnetization pinned layer and the magnetic recording layer.
  • the second pinned layer is electrically connected to the first wiring for reading current, and the spin direction is pinned.
  • the second nonmagnetic layer is opposite the first region of the surface of the magnetic recording layer opposite to the first nonmagnetic layer and the surface electrically connected to the first wiring of the second magnetization pinned layer. It is provided between the side surfaces.
  • the second wiring for write current is electrically connected to the second region of the surface of the magnetic recording layer opposite to the first nonmagnetic layer.
  • the surface of the first magnetization pinned layer opposite to the first nonmagnetic layer is electrically connected to the third wiring for the write current and the read current.
  • JP-A-2005-116923 discloses a nonvolatile magnetic memory cell using spin torque and a magnetic random access memory using the same.
  • the nonvolatile magnetic memory cell includes a tunnel type magnetoresistive film having a free layer, an insulating barrier layer, and a fixed layer, and a word line and a bit line for writing and reading the magnetization information of the free layer.
  • the magnetic memory cell provided.
  • a spin torque magnetization inversion layer for rotating the magnetization direction of the free layer by spin torque is formed adjacent to the tunnel type magnetoresistive film.
  • the tunnel type magnetoresistive effect film is formed of the It is electrically connected to the drain electrode of the MOSFET composed of the drain electrode, source electrode, gate electrode, n- type semiconductor, and p-type semiconductor via the pin torque magnetization reversal layer.
  • Japanese Patent Application Laid-Open No. 2003-229544 discloses a magnetic storage device.
  • This magnetic storage device includes a pinned layer whose magnetization direction is fixed, a recording layer whose magnetization direction is changed by injection of spin-polarized electrons, and a tunnel disposed between the pinned layer and the recording layer. At least two tunnel magnetoresistive elements each having an insulating layer are stacked so that operation can be detected.
  • JP 2003-17782 discloses a carrier spin-injection magnetization reversal magnetoresistive film, a nonvolatile memory element using the film, and a memory device using the element.
  • This carrier spin-injection magnetization reversal magnetoresistive film has an insulating layer stacked on a fixed magnetic layer, and has carrier-induced magnetism on the insulating layer.
  • a magnetization reversal layer whose magnetization direction is reversed by carrier spin injection is stacked, and the magnetization direction is reversed regardless of the induced magnetic field.
  • an object of the present invention is to provide a magnetic random access memory that can further reduce the risk of erroneous writing at the time of reading, and that enables more accurate reading, and an operating method thereof. It is in.
  • Another object of the present invention is to reduce the risk of erroneous writing at the time of reading, enable more accurate reading, and reduce the write current and power consumption. To provide an access memory and an operation method thereof.
  • a magnetic random access memory includes a first magnetic resistance element and a read circuit.
  • a first magnetoresistive element a first pinned ferromagnetic layer, a first nonmagnetic layer, and a first free ferromagnetic layer are sequentially stacked, and data is obtained based on the magnetization direction of the first free ferromagnetic layer, which is changed by spin injection.
  • Writable The read circuit flows a read current between the first fixed ferromagnetic layer and the free ferromagnetic layer during a read operation. Based on the resistance value of the first magnetoresistive element obtained in this manner, the data of the first magnetoresistive element is read.
  • the read circuit determines one read data by applying a read current and reading data multiple times.
  • the direction in which the read current is applied for the second and subsequent times is determined based on the previously read data so that the magnetization of the first free ferromagnetic layer is not reversed.
  • a current in a direction in which erroneous writing, that is, magnetization reversal does not occur is applied to the first magnetoresistive element (memory cell) during a read operation.
  • the actual data is read by flowing a sufficiently large read current in the determined direction. By reading the actual data, the data can be read reliably.
  • the probability of erroneous writing to the first magnetoresistive element when the read current is applied can be greatly reduced.
  • the read circuit determines that the next read current application direction is the first free strong when the previously read data corresponds to the low resistance of the first magnetoresistive element. The direction is from the magnetic layer to the first pinned ferromagnetic layer. If the previously read data corresponds to the high resistance of the first magnetoresistive element, the next read current is applied in the direction toward the first fixed ferromagnetic layer force and the first free ferromagnetic layer.
  • the read circuit sequentially increases the value of the read current as the number of times increases.
  • the read circuit determines one read data by applying a read current and reading data twice.
  • the value of the second read current is larger than the value of the first read current.
  • the read circuit sequentially increases the read current application time as the number of times increases.
  • the read circuit determines one read data by applying a read current and reading data twice. The application time of the second read current is longer than the application time of the first read current.
  • the read circuit determines one read data by applying a read current and reading data N (N is a natural number of 2 or more) times.
  • N is a natural number of 2 or more
  • the (N-1) -th data read result and the N-th data read result match with a probability of 50% or more.
  • the second fixed ferromagnetic layer, the second nonmagnetic layer, and the second free ferromagnetic layer are sequentially stacked, and the magnetization of the second free ferromagnetic layer is changed by spin injection.
  • the read circuit determines the direction in which the read current is applied to the reference cell so that the magnetization due to spin injection does not reverse.
  • the read circuit has a second free-direction application direction of the read current when the reference data stored in the reference cell corresponds to the low resistance of the second magnetoresistive element.
  • the direction is from the ferromagnetic layer to the second pinned ferromagnetic layer.
  • Data power for reference stored in the reference cell When corresponding to the high resistance of the second magnetoresistive element, the direction of applying the read current is the direction from the second pinned ferromagnetic layer to the second free ferromagnetic layer .
  • the reference cell includes a plurality of second magnetic resistance elements.
  • the plurality of second magnetoresistive elements are connected in series to each other, the magnetization directions of the second free ferromagnetic layer are opposite to each other, and the magnetic directions of the second pinned ferromagnetic layer are the same to each other.
  • a one-way write current larger than a threshold current at which the magnetization of the second free ferromagnetic layer is reversed is applied to the reference cell.
  • a writing circuit for writing the reference data is applied to the reference cell.
  • the magnetic random access memory of the present invention includes: And a reference cell.
  • the first pinned ferromagnetic layer, the first nonmagnetic layer, and the first free ferromagnetic layer are sequentially stacked, and data can be written in the magnetization direction of the first free ferromagnetic layer that is changed by spin injection.
  • the second free ferromagnetic layer, the second nonmagnetic layer, and the second free ferromagnetic layer are sequentially stacked, and the reference data is obtained based on the magnetization direction of the second free ferromagnetic layer that is changed by spin injection.
  • It includes a plurality of second magnetoresistive elements to be stored, and is used at the time of memory cell read operation.
  • the plurality of second magnetoresistive elements are connected in series with each other, the magnetization directions of the free ferromagnetic layers are opposite to each other, the magnetic field directions of the fixed ferromagnetic layers are the same, and the fixed ferromagnetic layers or The free ferromagnetic layers are electrically connected.
  • the operation method of the magnetic random access memory of the present invention is as follows: (a) a first fixed ferromagnetic layer, a first nonmagnetic layer, and a first free ferromagnetic layer are sequentially stacked; For the first magnetoresistive element that can write data in the direction of magnetization of the first free ferromagnetic layer, which is changed by spin injection, during the read operation, the first fixed ferromagnetic layer and the free ferromagnetic layer And (b) a step of reading data of the first magnetoresistive element based on the resistance value of the first magnetoresistive element obtained by flowing the read current; and (c) ( a) step and (b) step are performed a plurality of times to determine one read data. (A) The step consists of (al) applying the read current application direction for the second and subsequent times based on the previously read data, so that the magnetization of the first free ferromagnetic layer is not reversed. The step of determining as follows.
  • the (al) step includes: (al l) If the previously read data corresponds to the low resistance of the first magnetoresistive element, the next read Determining the current application direction from the first free ferromagnetic layer to the first fixed ferromagnetic layer; and (al 2) the previously read data corresponds to the high resistance of the first magnetoresistive element. And determining the next read current application direction as a direction from the first fixed ferromagnetic layer to the first free ferromagnetic layer.
  • step includes (a2) a step of sequentially increasing the value of the read current as the number of times increases.
  • step includes (cl) reading A step of determining one read data by applying the extraction current and reading data twice is provided.
  • the step (a) includes the step (a3) of making the value of the second read current larger than the value of the first read current.
  • step includes (a4) a step of sequentially increasing the application time of the read current as the number of times increases.
  • step includes (c2) a step of determining one read data by applying a read current and reading data twice.
  • step (a) includes the step (a5) of making the second read current application time longer than the first read current application time.
  • the (c) step includes (c3) one read by applying a read current and reading data N (N is a natural number of 2 or more) times. Determining the data.
  • the (N_1) th data read result and the Nth data read result match with a probability of 50% or more.
  • step (a6) a second fixed ferromagnetic layer, a second nonmagnetic layer, and a second free ferromagnetic layer are sequentially stacked for spin injection.
  • the direction of the read current applied to the reference cell including one or more second magnetoresistive elements that store the reference data in accordance with the magnetization direction of the second free ferromagnetic layer that is changed more so that the magnetization due to spin injection does not reverse. Determining the step.
  • step (a6) is performed when the reference data force stored in the reference cell corresponds to the low resistance of the second magnetoresistive element.
  • (A62) determining the current application direction as the direction from the second free ferromagnetic layer to the second pinned ferromagnetic layer; and (a62) the reference data stored in the reference cell If it corresponds to the resistance, the method includes determining the direction in which the read current is applied as the direction from the second pinned ferromagnetic layer to the second free ferromagnetic layer.
  • the reference cell includes a plurality of second magnetoresistive elements.
  • the plurality of second magnetoresistive elements are connected in series with each other,
  • the magnetization directions of the second free ferromagnetic layer are opposite to each other, the magnetic directions of the second pinned ferromagnetic layer are the same, and the second pinned ferromagnetic layers or the second free ferromagnetic layers are electrically connected to each other.
  • step includes (a7) threshold current at which the magnetization of the second free ferromagnetic layer is reversed in the reference cell in order to initialize the reference cell.
  • step of writing reference data by applying a larger one-way write current.
  • FIG. 1 is a cross-sectional view showing a configuration of a MRAM cell using a conventional TMR element.
  • FIG. 2 is an equivalent circuit diagram showing a reference cell disclosed in US Pat. No. 6,392,923.
  • FIG. 3 is a cross-sectional view showing the principle of a conventional write method using a spin injection method.
  • FIG. 4 is a block diagram showing a configuration of an embodiment of the magnetic random access memory of the present invention.
  • FIG. 5 is a cross-sectional view showing a configuration of a single memory cell according to an embodiment of the magnetic random access memory of the present invention.
  • FIG. 6 is a graph showing the relationship between the resistance of the magnetoresistive element used in the present invention and the applied current.
  • FIG. 7 is a flowchart showing an algorithm of a read operation in the operation of the magnetic random access memory according to the present invention.
  • FIG. 8 is a diagram showing a configuration of a reference cell used in the embodiment of the magnetic random access memory of the present invention.
  • FIG. 9 is a diagram showing a configuration of a reference cell used in an embodiment of a magnetic random access memory of the present invention.
  • FIG. 10 is a diagram showing a configuration of a reference cell used in the embodiment of the magnetic random access memory of the present invention.
  • FIG. 11 is a drawing explaining the principle and effect of the magnetic random access memory of the present invention.
  • FIG. 4 is a block diagram showing a configuration of an embodiment of the magnetic random access memory of the present invention.
  • Magnetic random access memory (MRAM) 1 includes a plurality of memory cells 10, a write line decoder 20, a plurality of first write lines 21a, a plurality of second write lines 21b, a selection line decoder 30, a plurality of selection lines 31, A write control circuit 41, a read control circuit 42, a current source circuit 43, and a read determination circuit 44 are provided.
  • the plurality of memory cells 10 are arranged in a matrix form in the MRAM 1 to form a memory cell array.
  • the memory cell 10 includes a magnetoresistive element 50 and a selection transistor 9 that store data using the magnetoresistive effect.
  • the magnetoresistive element 50 has a configuration described later (FIG. 5), and is sandwiched between an upper electrode (upper wiring layer) and a lower electrode (lower wiring layer).
  • One end of the magnetoresistive element 50 is connected to the first write line 21a via the upper electrode, and the other end is connected to one of the source Z drain of the selection transistor 9 via the lower electrode.
  • the other of the source / drain of the selection transistor 9 is connected to the second write line 21b.
  • the gate of the selection transistor 9 is connected to the selection line 31.
  • each of the plurality of first write lines 21a and the plurality of first write lines 21b is connected to the write line decoder 20, and extends in the X direction (first direction).
  • the first write line 2 la and the second write line 21 b constitute a pair of write lines 21.
  • One end of each of the plurality of selection lines 31 is connected to the selection line decoder 30 and extends in the Y direction (second direction) substantially perpendicular to the X direction (first direction).
  • the plurality of memory cells 10 are provided corresponding to the respective intersections of the plurality of write line pairs 21 and the plurality of selection lines 31.
  • the write control circuit 41 controls data writing. That is, the write control circuit 41 writes the write control signal to the current source circuit 43, the selection line address signal to the selection line decoder (selection line driver) 30, and the write line address signal and the current direction signal. Output only to the line decoder (write line driver) 20.
  • the write control signal is the write current I
  • the selection line address signal is a signal for selecting the selection line 31 corresponding to the memory cell 10 to be written (hereinafter referred to as “target memory cell 10”) from the plurality of selection lines 31.
  • the write address signal is a signal for selecting the write line pair 21 corresponding to the target memory cell 10 from the plurality of write line pairs 21.
  • the current direction signal is a signal indicating the direction of the write current I. Write current I
  • the current source circuit 43 In response to a write control signal from the write control circuit 41, the current source circuit 43 writes to the target memory cell 10 via the write line decoder 20 and the selected write line pair 21. Current I
  • the selection line decoder 30 selects one selection line 31 connected to the target memory cell 10 in response to the selection line address signal. As a result, the selection transistor 9 of the target memory cell 10 is turned on.
  • the write line decoder 20 selects the first write line 21a and the second write line 21b connected to the target memory cell 10 in response to the write line address signal. In response to the current direction signal from the write control circuit 41, the write line decoder 20 changes the write current I output from the current source circuit 43 in the direction indicated by the current direction signal.
  • the target memory cell 10 (the magnetoresistive element 50) so as to match.
  • one of the first write wiring 21a and the second write wiring 21b is connected to the current source circuit 43 and the other is connected to the ground.
  • the read control circuit 42 controls reading of data. That is, the read control circuit 42 outputs a read control signal to the current source circuit 43, a selection line address signal to the selection line decoder 30, and a write line address signal and a read signal to the write line decoder 20, respectively.
  • the read control signal is a signal for adjusting the read current I.
  • the selection line address signal is a signal for selecting the selection line 31 corresponding to the target memory cell 10 from the plurality of selection lines 31.
  • the write line address signal is a signal for selecting the write line pair 21 corresponding to the target memory cell 10 from the plurality of write line pairs 21.
  • the read signal is a signal indicating a read operation. Read current I
  • the read control circuit 42 controls the magnitude, supply (application) time, and direction of the read current.
  • the current source circuit 43 reads data from the target memory cell 10 via the write line decoder 20 and the selected write line pair 21. Supply, change and stop current I.
  • the selection line decoder 30 and the write line decoder 20 select the target memory cell 10 in the same manner as when writing data.
  • the read determination circuit 44 detects a signal from the magnetoresistive element 50 of the target memory cell 10, determines data written in the target memory cell 10, and outputs the result to the read control circuit 42. Details of the operation of the read determination circuit 42 will be described later.
  • FIG. 5 is a cross-sectional view showing a configuration of a single memory cell in the magnetic random access memory according to the embodiment of the present invention.
  • a wiring layer 51, an antiferromagnetic layer 52, a fixed magnetic layer 53, a tunnel barrier layer 54, a free magnetic layer 55, and a wiring layer 56 are sequentially formed above a substrate (not shown) on which a transistor is formed.
  • One of the wiring layer 51 and the wiring layer 56 is directly or indirectly connected to the first write wiring layer 21a in FIG. 4 and the other is directly or indirectly connected to the second write wiring layer 21b via the selection transistor 9.
  • the antiferromagnetic layer 52, the pinned magnetic layer 53, the tunnel barrier layer 54, and the free magnetic layer 55 form a magnetoresistive element (TMR element) 50.
  • TMR element magnetoresistive element
  • the magnetization direction of the pinned magnetic layer 53 that is a ferromagnetic layer is pinned by exchange interaction with the antiferromagnetic layer 52.
  • the magnetization direction of the free magnetic layer 55, which is a ferromagnetic layer, is either parallel or antiparallel to the magnetization of the pinned magnetic layer 53 along its easy axis.
  • the magnetic anisotropy of the free magnetic layer 5 5 is any one of crystal magnetic anisotropy depending on the material, strain-induced anisotropy, and shape magnetic anisotropy depending on the planar shape, or a combination thereof. Determined by
  • the direction of magnetic anisotropy of free magnetic layer 55 and the direction of magnetization of pinned magnetic layer 53 are perpendicular to each layer (each film surface). Even in the direction. Further, the pinned magnetic layer 53 can be replaced by using a material having a large coercive force as the pinned magnetic layer 53 without using the antiferromagnetic layer 52. Also free Each of the magnetic layer 55 and the pinned magnetic layer 53 may be a laminated magnetic film that is ferromagnetically or antiferromagnetically coupled via a nonmagnetic metal. Furthermore, the stacking order of each layer can be reversed. The following materials are typically used as the material used for each layer. That is, as the wiring layers 51 and 56, a metal film force such as Al or Cu is used.
  • the antiferromagnetic layer 52 FeMn or an antiferromagnetic film such as IrMn or PtMn is used.
  • the free magnetic layer 55 and the pinned magnetic layer 53 ferromagnetic films such as CoFe, NiFe, NiFeCo, and CoFeB are used.
  • an insulating film such as an aluminum oxide film or MgO is used.
  • the state where the magnetization of the free magnetic layer 55 and the fixed magnetic layer 53 is parallel and low resistance is “0”, antiparallel and high.
  • the state of resistance is defined as “1”.
  • the write current I is applied from the free magnetic layer 55 side to the fixed magnetic
  • the free magnetic layer 55 may be flowed to the side.
  • the direction of the write current I in which the "0" state is written to "1" is defined as the positive direction.
  • FIG. 6 is a graph showing the relationship between the resistance of the magnetoresistive element used in the present invention and the applied current.
  • the vertical axis shows the magnitude (resistance value) of the magnetic resistance, and the horizontal axis shows the magnitude of the write current I (
  • FIG. 7 is a flowchart showing a read operation algorithm in the operation of the magnetic random access memory according to the present invention.
  • reading During operation read current I is applied multiple times (N times, N is a natural number). Nth read
  • the current value of current I is sufficient to obtain sufficient signal quality.
  • the read control circuit 42 checks the number N of read times stored therein (step S01).
  • N 2.
  • the read determination circuit 44 detects a read voltage (voltage difference between the first write line 2 la and the second write line 21b) and determines whether the read data is “0” or “1”. Then, the determination result is output to the read control circuit 42 (step S04).
  • the read current in this preliminary read is set so that the absolute value is smaller than the read current in the actual read or the application time is short. For this reason, the probability of erroneous writing due to the pre-read current has been remarkably reduced. However, there is a possibility that a certain amount of read error may occur because a sufficient amount of signal cannot be obtained compared with the actual read.
  • the read determination circuit 44 detects a read voltage (voltage difference between the first write line 2 la and the second write line 21b) and determines whether the read data is “0” or “1”. Then, the determination result is output to the read control circuit 42 (step S04).
  • the read current can be set in such a direction that the data is not rewritten (not erroneously written) in the actual read. In other words, erroneous writing does not occur during actual reading.
  • a read error may occur in the preliminary read. Therefore, the probability that an erroneous write occurs when a read current is applied in the actual read is proportional to the probability that a read error occurs in the preliminary read.
  • the probability that the read current is applied in the direction in which the erroneous writing occurs is 0.5.
  • the magnitude and application time of the read current in the preliminary read are close to the read current in the actual read.
  • the probability of erroneous writing during the preliminary read increases. Therefore, the number of preliminary reads Increasing (N-1) and sequentially increasing the current value or increasing the application time while optimizing the direction of the applied current based on the previous read data is a preliminary read. This is effective in reducing the probability of read errors in.
  • the read determination circuit 43 needs to compare the obtained read voltage with the reference voltage.
  • a reference cell magnetoresistance element (TMR element) 50 + selection having a configuration similar to that of the memory sensor 10 is achieved by using a part of the plurality of memory cells 10 shown in FIG. 4 as a reference cell.
  • a transistor 9 can be used.
  • a general resistance element can also be used. The former case has the advantage that the effects of in-plane distribution and inter-wafer distribution of TMR element characteristics can be offset.
  • FIGS. 8 to 10 are diagrams showing a configuration of a reference cell used in the embodiment of the magnetic random access memory of the present invention.
  • Figure 8 shows the resistance value in the case of data “0” compared to the resistance value in the case of “1” by arranging TMR elements with different stored data in series and parallel between wiring A and wiring B.
  • a reference cell 60 that generates a resistance value between and a reference cell 60.
  • the reference cell 60 is replaced with one magnetoresistive element 50 of the plurality of memory cells 10 shown in FIG.
  • the reference sensor a configuration in which data determined for one or more TMR elements is recorded and an arbitrary reference signal is generated can be adopted.
  • FIG. 9 shows a cross-sectional view of an example of the configuration of the portion surrounded by the broken line in FIG.
  • the method for applying the read current is determined so that the information determined by applying the read current is not lost due to erroneous writing. That is, the TMR element 50 in which “0” is recorded is applied with a negative current, and the TMR element 50 in which “1” is recorded and applied with a positive current is applied to the TMR element 50 of the reference cell 60.
  • the connection method and current direction of the element 50 are configured.
  • the free magnetic layers 55 of the two TMR elements 50 in series are electrically connected to each other, and current is applied from the wiring B to the wiring A.
  • FIG. 10 shows a cross-sectional view of another example of the configuration of the portion surrounded by the broken line in FIG.
  • the pinned magnetic layers 52 of the two TMR elements 50 in series may be electrically connected to each other, and a current may be applied from the wiring A to the wiring B.
  • the data is not rewritten in both the TMR element 50 on the wiring A side and the TMR element 50 on the wiring B side.
  • the reference cell 60 when the TMR elements 50 having the same data need to be connected in series, one free magnetic layer 55 and the other fixed magnetic layer 52 need to be connected.
  • the reference cell 60 of the present invention can be initialized by applying a write current equal to or higher than the reversal threshold in the direction opposite to the read current direction, that is, in the direction in which the magnetization reversal occurs.
  • FIG. 11 is a graph illustrating the principle and effect of the magnetic random access memory of the present invention.
  • the vertical axis shows the read probability and the write probability.
  • the horizontal axis shows the read current and the write current normalized by the threshold value of the current at which writing is performed.
  • Curve A shows the relationship between conventional read current and read probability.
  • Curve B shows the relationship between write current and write probability.
  • preliminary reading is performed at a current value (la in the figure) where the probability of erroneous writing is very small but the probability of accurate reading is not 100%. Then, based on the read information, the direction of the read current is set so that the inversion probability due to the current becomes zero. After that, the probability of being able to read accurately in that direction is 10 At the current value of 0% (lb in the figure), the actual reading is performed. In this way, the current direction is determined by preliminary reading with less erroneous writing, and the actual writing is performed in the current direction with fewer erroneous writing, thereby greatly reducing the probability of erroneous writing compared to the conventional reading method. It becomes possible to do. Note that the 100% read probability or write probability mentioned here may be considered to be when an error correction function such as ECC is used.
  • the present invention by applying a read current in a direction in which writing does not occur, it is possible to reduce the probability of erroneous writing in the target memory cell 10, and in the reference cell 60, erroneous writing is possible.
  • the risk of writing can be eliminated, accurate reading can be performed, and a magnetic random access memory with low writing current and low power consumption and an operation method thereof can be provided.
  • the risk of erroneous writing at the time of reading is further suppressed, and more accurate reading can be performed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

磁気抵抗素子50及び読み出し回路42-44を具備する磁気ランダムアクセスメモリを用いる。磁気抵抗素子50は、固定強磁性層、非磁性層及び自由強磁性層が順次積層され、スピン注入により変更される自由強磁性層の磁化の向きでデータを書き込み可能である。読み出し回路42-44は、読み出し時に、固定強磁性層と自由強磁性層との間に読み出し電流を流して得られる磁気抵抗素子50の抵抗値に基づいて、磁気抵抗素子50のデータの読み出しを行う。読み出し回路42-44は、読み出し電流の印加及び読み出しを複数回行うことで、読み出しデータを決定する。複数回のうち2回目以降の読み出し電流の印加方向を、前回読み出されたデータに基づいて、自由強磁性層の磁化が反転しないように決定する。

Description

明 細 書
磁気ランダムアクセスメモリ及びその動作方法
技術分野
[0001] 本発明は、磁気ランダムアクセスメモリ及びその動作方法に関し、特にスピン注入 方式を用いた磁気ランダムアクセスメモリ及びその動作方法に関する。
背景技術
[0002] 磁気抵抗素子を記憶素子として用いる磁気ランダムアクセスメモリ(以下、「MRAM 」と記す)が不揮発メモリとして提案されている。磁気抵抗素子としては、主に TMR (T unnel MagnetoResistance)効果を持つ強磁性層/トンネルバリア層/強磁性層 を有する TMR素子が用いられている。 TMR素子においては、 2つの強磁性層の磁 化の向きの相対角が平行の場合に、低抵抗 (以下「R0」と記す)、反平行な場合に高 抵抗(以下「R1」と記す)になり、その抵抗変化率は数 10〜数 100%になることが知 られている。
[0003] 図 1は、従来の TMR素子を用いた MRAMのセルの構成を示す断面図である。 T MR素子 (磁気抵抗素子) 150は、配線層 151と配線層 156との間に設けられ、反強 磁性層 152、強磁性層である固定磁性層 153、トンネルバリア層 154、強磁性層であ る自由磁性層 155から構成されている。固定磁性層 153は、隣接して設けられた反 強磁性層 152により、その磁化の向きが実質的に固定されている。一方、 自由磁性 層 155は、その磁化が磁化容易軸方向を向き、その磁化の向きと固定磁性層 153の 磁化の向きとの相対角度が平行、反平行のいずれかとなる。データの読出しは、 TM R素子 150に垂直方向に電流を印加し、その抵抗、すなわち、電圧を測定することに より行われる。読み出された電圧から、どちらのデータが記憶されていたかを判断す るためには、参照電圧が必要となる。参照電圧の生成には、 TMR素子を用いたリフ アレンスセルを用いることができる。図 2は、米国特許 US6, 392, 923号公報に開示 されたリファレンスセル 160を示す等価回路図である。記憶されたデータが異なる T MR素子 150を直並列に配置することにより、リファレンスセル 160の抵抗値 Rrefを( R0 + Rl) /2としている。 [0004] 一方、データの書き込みは、 TMR素子 150に隣接した書き込み配線に書き込み電 流を印加し、その漏洩磁界により自由磁性層 155の磁化の向きを変化させることによ りおこなわれる。このときの書き込み電流の方向は TMR素子 150の面に平行な方向 であり、図 1の配線層 155においては図面に垂直な方向となる。
[0005] この MRAMに対するデータの書き込み方法では、 TMR素子 150のサイズにほぼ 反比例して、自由磁性層 155の磁化を反転させるために必要な反転磁界が大きくな る。つまり、メモリセルが微細化されるにつれて、書き込み電流が増加する傾向にある 。そのため、メモリセルの微細化により、消費電力、電流密度、及び、電流を印加する ためのドライバが大きくなるという問題点がある。
[0006] 微細化に伴う書き込み電流の増加を抑制可能な書き込み方式として、 「スピン注入
(spin transfer)方式」が提案されている(例えば、 M. Hosomi, et al. , "A No vel Nonvolatile Memory with Spin Torque Transfer Magnetization Switching: Spin— RAM", International Electron Devices Meeting, T echnical Digest, p473 (2005) )。このスピン注入方式では、データの書き込みは 、読出しと同様に、 TMR素子の面に垂直方向に電流を印加することによりおこなわ れる。
[0007] 図 3は、従来のスピン注入方式による書き込み方法の原理を示す断面図である。電 流が自由磁性層 155から固定磁性層 153へ、すなわち、電子が固定磁性層 153か ら自由磁性層 155へ流れる場合を考える。固定磁性層 153を通過する電子は、固定 磁性層 153の磁化との相互作用により固定磁性層 153の磁化と同じ方向にスピンを 持つようになる。このスピン偏極した伝導電子は自由磁性層 155を通過する際、 自由 磁性層 155の磁化と相互作用し、 自由磁性層の磁化にトルク 161が発生する。このト ルク 161が十分に大きいと自由磁性層 155の磁化は反転し、反平行から平行への磁 化の遷移がおこる。一方、逆に電子が自由磁性層 155から固定磁性層 153へ流れる 流れる場合、固定磁性層 153の磁化の向きと反対向きのスピンを持つ電子が固定磁 性層 153により反射される。そのため、その反対向きのスピンを持つ電子により、平行 力、ら反平行への磁化の遷移がおこる。なお、トンネルバリア層 154としての非磁性層 は TMR素子 150で用いられる絶縁膜の他、金属膜でもよいことが知られている。 [0008] スピン注入方式での書き込み方法では、書き込み電流の閾値が電流密度に依存 する。そのため、メモリセルサイズが縮小されるにつれ、書き込みに必要な電流が減 少する。したがって、メモリセルの微細化、 MRAMの大容量化に有利であることが期 待される。
[0009] し力、しながら、従来のスピン注入方式の MRAMには書き込み動作時と読み出し動 作時の電流が同じ方向であることに起因した問題がある。すなわち、スピン注入方式 の MRAMにおいては、読み出し動作時に誤って書き込みを行ってしまう可能性があ る。例えば、 自由磁性層 155の磁化が固定磁性層 153の磁化と反平行で、高抵抗状 態にある場合を考える。データの読み出しのために、自由磁性層 155から、固定磁 性層 153へ電流を印加する。この場合、電子が固定磁性層 153から自由磁性層 155 に流れるとき、その読み出し電流値が書き込み電流の閾値と比較して十分小さくない 限り、自由磁性層 155の磁化を反転させてしまうリスクがある。このリスクを低減するた めには、読み出し電流値を小さくする力 \あるいは、書き込み電流の閾値を大きくす る必要がある。し力 ながら、読出し電流値が小さいと、信号品質が劣化し、高速、か つ、正確な読出しを行うことが困難になってしまう。また、書き込み電流の閾値を大き くすることは、消費電力やトランジスタのサイズの観点から好ましくなレ、。
[0010] この読み出し動作時の誤書き込みは、データが記憶されるメモリセルだけでなぐデ ータの読み出し時に参照される参照電圧を生成するリファレンスセルに TMR素子が 用いられている場合、このリファレンスセルにおいても大きな問題となる。これはリファ レンスセル力 Sメモリセルよりも高頻度で読出しが行われ、かつ、リファレンスセルのエラ 一が行(列)単位のエラーになってしまうためである。
[0011] 磁気ランダムアクセスメモリにおいて、読み出し時の誤書き込みのリスクをより抑制し 、かつ、より正確な読み出しを可能とする技術が望まれる。磁気ランダムアクセスメモリ において、読み出し時の誤書き込みのリスクをより抑制し、より正確な読み出しを可能 としつつ、且つ、書き込み電流及び消費電力を小さくすることが可能な技術が求めら れる。
[0012] 関連する技術として特表 2005_ 535125 (WO2004/013861)号公幸艮にスピン トランスファーを利用する磁性素子及び磁性素子を使用する MRAMデバイスが開 示されている。この磁性素子は、第 1ビンド層と、非磁性スぺーサ層と、自由層と、ノくリ ァ層と、第 2ビンド層とを備える。第 1ビンド層は、強磁性体であり、かつ第 1方向に固 定される第 1磁化を有する。非磁性スぺーサ層は、導電体である。 自由層は、第 1非 磁性スぺーサ層が前記第 1ビンド層と前記自由層との間に位置するとともに、強磁性 体であり、かつ第 2磁化を有する。バリア層は、絶縁体であり、かつトンネリングを可能 にする厚さを有する。第 2ピンド層は、強磁性体であり、かつ第 2方向に固定される第 3磁化を有する。前記バリア層は、前記自由層と前記第 2ビンド層との間に位置する。 前記自由層の前記第 2磁化の方向は、書き込み電流が磁性素子を流れるときにスピ ントランスファーによって変わる。
[0013] 特開 2005— 116888号公報に磁気メモリが開示されている。この磁気メモリは、第 1磁化固着層と、磁気記録層と、第 1非磁性層と、第 2磁化固着層と、第 2非磁性層と を備えたメモリセルを含む。第 1磁化固着層は、スピンの向きが固着されている。磁気 記録層は、書き込み電流によりスピンの向きが可変である。第 1非磁性層は、前記第 1磁化固着層と前記磁気記録層との間に設けられている。第 2磁化固着層は、読み 出し電流用の第 1配線に電気的に接続され、スピンの向きが固着されている。第 2非 磁性層は、前記磁気記録層の前記第 1非磁性層と反対側の面の第 1領域と、前記第 2磁化固着層の前記第 1配線に電気的に接続された面と反対側の面との間に設けら れている。前記磁気記録層の前記第 1非磁性層とは反対側の面の第 2領域に、前記 書き込み電流用の第 2配線が電気的に接続されている。前記第 1磁化固着層の前記 第 1非磁性層と反対側の面が前記書き込み電流および前記読み出し電流用の第 3 配線に電気的に接続されている。
[0014] 特開 2005— 116923号公報(対応米国特許: US7, 110, 284)にスピントルクを 用いた不揮発性磁気メモリセルおよびこれを用いた磁気ランダムアクセスメモリが開 示されている。この不揮発性磁気メモリセルは、 自由層と絶縁障壁層と固定層とを備 えるトンネル型磁気抵抗効果膜と、前記自由層の磁化情報の書き込みと読み出しを 行うためのワード線とビット線とを備えた磁気メモリセルである。前記自由層の磁化方 向をスピントルクにより回転させるためのスピントルク磁化反転層が前記トンネル型磁 気抵抗効果膜に隣接して形成されている。前記トンネル型磁気抵抗効果膜は前記ス ピントルク磁化反転層を介して、ドレイン電極、ソース電極、ゲート電極、 n型半導体、 および p型半導体から構成されている MOSFETのドレイン電極と電気的に接続して いる。
[0015] 特開 2003— 229544号公報に磁気記憶装置が開示されている。この磁気記憶装 置は、磁化方向が固定された固着層と、スピン偏極した電子の注入によって磁化方 向が変化する記録層と、前記固着層と前記記録層との間に配置されたトンネル絶縁 層とを有するトンネル磁気抵抗効果素子の少なくとも 2つが、作動検出可能なように 積層されている。
[0016] 特開 2003— 17782号公報にキヤリャスピン注入磁化反転型磁気抵抗効果膜と該 膜を用いた不揮発性メモリー素子及び該素子を用レ、たメモリー装置が開示されてい る。このキヤリャスピン注入磁化反転型磁気抵抗効果膜は、固定磁化層の上に絶縁 層を積層し、該絶縁層の上に、キヤリャ誘起磁性を備える。キヤリャスピンの注入によ り磁化の方向が反転する磁化反転層を積層し、誘導磁場に依らず磁化の方向が反 転する。
発明の開示
[0017] 従って、本発明の目的は、読み出し時の誤書き込みのリスクをより抑制し、かつ、よ り正確な読み出しを可能とすることが可能な磁気ランダムアクセスメモリ及びその動作 方法を提供することにある。
[0018] 本発明の他の目的は、読み出し時の誤書き込みのリスクをより抑制し、より正確な読 み出しを可能としつつ、且つ、書き込み電流及び消費電力を小さくすることが可能な 磁気ランダムアクセスメモリ及びその動作方法を提供することにある。
[0019] この発明のこれらの目的とそれ以外の目的と利益とは以下の説明と添付図面とによ つて容易に確認することができる。
[0020] 上記課題を解決するために、本発明の磁気ランダムアクセスメモリは、第 1磁気抵 抗素子と、読み出し回路とを具備する。第 1磁気抵抗素子は、第 1固定強磁性層、第 1非磁性層及び第 1自由強磁性層が順次積層され、スピン注入により変更される第 1 自由強磁性層の磁化の向きでデータを書き込み可能である。読み出し回路は、読み 出し動作時において、第 1固定強磁性層と自由強磁性層との間に読み出し電流を流 して得られる第 1磁気抵抗素子の抵抗値に基づいて、第 1磁気抵抗素子のデータの 読み出しを行う。読み出し回路は、読み出し電流の印加及びデータの読み出しを複 数回行うことで、一つの読み出しデータを決定する。複数回のうち 2回目以降の読み 出し電流の印加方向を、前回読み出されたデータに基づいて、第 1自由強磁性層の 磁化が反転しなレ、ように決定する。
本発明の磁気ランダムアクセスメモリでは、読み出し動作時に、誤書き込み、すなわ ち、磁化の反転が起こらない方向の電流を第 1磁気抵抗素子 (メモリセル)に印加す る。そのために、まず、第 1磁気抵抗素子に対して、誤書き込みがほとんど起こらない 小さな読み出し電流、または、印加時間の短い読み出し電流によって予備読み出し を行い、予備的にデータを読み出す。この予備的に読み出されたデータに基づいて 、第 1自由強磁性層の磁化が反転しないように次の読み出し電流の方向を決定する 。そして、次に、十分な大きさの読み出し電流を、決定された方向に流すことにより、 本番のデータの読み出しを行う。本番のデータの読み出しにより、データの読み出し を確実に行うことができる。それと共に、第 1自由強磁性層の磁化が反転しない方向 の読み出し電流を用いることにより、読み出し電流の印加時の第 1磁気抵抗素子へ の誤書き込みの確率を大幅に低減することができる。
[0021] 上記の磁気ランダムアクセスメモリにおいて、読み出し回路は、前回読み出された データが、第 1磁気抵抗素子の低抵抗に対応している場合、次回の読み出し電流の 印加方向を第 1自由強磁性層から第 1固定強磁性層へ向う方向とする。前回読み出 されたデータが、第 1磁気抵抗素子の高抵抗に対応している場合、次回の読み出し 電流の印加方向を第 1固定強磁性層力 第 1自由強磁性層へ向う方向とする。
[0022] 上記の磁気ランダムアクセスメモリにおいて、読み出し回路が、回数の増加と共に 読み出し電流の値を順次大きくする。
[0023] 上記の磁気ランダムアクセスメモリにおいて、読み出し回路は、読み出し電流の印 加及びデータの読み出しを 2回行うことで、一つの読み出しデータを決定する。 2回 目の読み出し電流の値は、 1回目の読み出し電流の値よりも大きい。
[0024] 上記の磁気ランダムアクセスメモリにおいて、読み出し回路は、回数の増加と共に 読み出し電流の印加時間を順次長くする。 [0025] 上記の磁気ランダムアクセスメモリにおいて、読み出し回路は、読み出し電流の印 加及びデータの読み出しを 2回行うことで、一つの読み出しデータを決定する。 2回 目の読み出し電流の印加時間は、 1回目の読み出し電流の印加時間よりも長い。
[0026] 上記の磁気ランダムアクセスメモリにおいて、読み出し回路は、読み出し電流の印 加及びデータの読み出しを N (Nは 2以上の自然数)回行うことで、一つの読み出し データを決定する。 (N— 1)回目のデータの読み出しの結果と、 N回目のデータの読 み出しの結果とは、 50%以上の確率で一致している。
[0027] 上記の磁気ランダムアクセスメモリにおいて、第 2固定強磁性層、第 2非磁性層及 び第 2自由強磁性層が順次積層され、スピン注入により変更される第 2自由強磁性 層の磁化の向きでリファレンス用データを記憶する第 2磁気抵抗素子を一つ又は複 数含むリファレンスセルを更に具備する。読み出し回路は、リファレンスセルに対する 読み出し電流の印加方向を、スピン注入による磁化が反転しないように決定する。
[0028] 上記の磁気ランダムアクセスメモリにおいて、読み出し回路は、リファレンスセルに 記憶されたリファレンス用データが、第 2磁気抵抗素子の低抵抗に対応している場合 、読み出し電流の印加方向を第 2自由強磁性層から第 2固定強磁性層へ向う方向と する。リファレンスセルに記憶されたリファレンス用データ力 第 2磁気抵抗素子の高 抵抗に対応している場合、読み出し電流の印加方向を第 2固定強磁性層から第 2自 由強磁性層へ向う方向とする。
[0029] 上記の磁気ランダムアクセスメモリにおいて、リファレンスセルは、複数の第 2磁気抵 抗素子を含む。複数の第 2磁気抵抗素子は、互いに直列に接続され、第 2自由強磁 性層の磁化の向きが互いに逆の向きで、第 2固定強磁性層の磁界の向きが互いに 同じ向きで、第 2固定強磁性層同士又は第 2自由強磁性層同士が電気的に接続さ れてレ、る二つの第 3磁気抵抗素子を有する。
[0030] 上記の磁気ランダムアクセスメモリにおいて、リファレンスセルを初期化するために、 リファレンスセルに、第 2自由強磁性層の磁化が反転する閾値電流よりも大きい一方 向の書き込み電流を印加することにより、リファレンス用データを書き込む書き込み回 路を更に具備する。
[0031] 上記課題を解決するために、本発明の磁気ランダムアクセスメモリは、メモリセノレと、 リファレンスセルとを具備する。メモリセルは、第 1固定強磁性層、第 1非磁性層及び 第 1自由強磁性層が順次積層され、スピン注入により変更される第 1自由強磁性層 の磁化の向きでデータを書き込み可能な第 1磁気抵抗素子を含む。リファレンスセル は、第 2自由強磁性層、第 2非磁性層及び第 2自由強磁性層が順次積層され、スピ ン注入により変更される第 2自由強磁性層の磁化の向きでリファレンス用データを記 憶する複数の第 2磁気抵抗素子を含み、メモリセルの読み出し動作時に用いられる。 複数の第 2磁気抵抗素子は、互いに直列に接続され、 自由強磁性層の磁化の向き が互いに逆の向きで、固定強磁性層の磁界の向きが互いに同じ向きで、固定強磁性 層同士又は自由強磁性層同士が電気的に接続されてレ、る。
[0032] 上記課題を解決するために、本発明の磁気ランダムアクセスメモリの動作方法は、 ( a)第 1固定強磁性層、第 1非磁性層及び第 1自由強磁性層が順次積層され、スピン 注入により変更される第 1自由強磁性層の磁化の向きでデータを書き込み可能な第 1磁気抵抗素子に対して、読み出し動作時において、第 1固定強磁性層と自由強磁 性層との間に読み出し電流を流すステップと;(b)読み出し電流を流して得られる第 1 磁気抵抗素子の抵抗値に基づいて、第 1磁気抵抗素子のデータの読み出しを行うス テツプと;(c) (a)ステップと(b)ステップとを複数回行うことで、一つの読み出しデータ を決定するステップとを具備する。 (a)ステップは、(al)複数回のうち 2回目以降の読 み出し電流の印加方向を、前回読み出されたデータに基づいて、第 1自由強磁性層 の磁化が反転しなレ、ように決定するステップを備える。
[0033] 上記の磁気ランダムアクセスメモリの動作方法において、 (al)ステップは、(al l) 前回読み出されたデータが、第 1磁気抵抗素子の低抵抗に対応している場合、次回 の読み出し電流の印加方向を第 1自由強磁性層から第 1固定強磁性層へ向う方向と 決定するステップと;(al 2)前回読み出されたデータが、第 1磁気抵抗素子の高抵抗 に対応している場合、次回の読み出し電流の印加方向を第 1固定強磁性層から第 1 自由強磁性層へ向う方向とと決定するステップとを含む。
[0034] 上記の磁気ランダムアクセスメモリの動作方法において、 (a)ステップは、(a2)回数 の増加と共に読み出し電流の値を順次大きくするステップを備える。
[0035] 上記の磁気ランダムアクセスメモリの動作方法において、 (c)ステップは、(cl)読み 出し電流の印加及びデータの読み出しを 2回行うことで、一つの読み出しデータを決 定するステップを備える。 (a)ステップは、(a3) 2回目の読み出し電流の値を、 1回目 の読み出し電流の値よりも大きくするステップを備える。
[0036] 上記の磁気ランダムアクセスメモリの動作方法において、 (a)ステップは、(a4)回数 の増加と共に読み出し電流の印加時間を順次長くするステップを備える。
[0037] 上記の磁気ランダムアクセスメモリの動作方法において、 (c)ステップは、(c2)読み 出し電流の印加及びデータの読み出しを 2回行うことで、一つの読み出しデータを決 定するステップを備える。 (a)ステップは、(a5) 2回目の読み出し電流の印加時間を 1 回目の読み出し電流の印加時間よりも長くするステップを備える。
[0038] 上記の磁気ランダムアクセスメモリの動作方法において、 (c)ステップは、(c3)読み 出し電流の印加及びデータの読み出しを N (Nは 2以上の自然数)回行うことで、一 つの読み出しデータを決定するステップを備える。 (N_ 1)回目のデータの読み出し の結果と、 N回目のデータの読み出しの結果とは、 50%以上の確率で一致している
[0039] 上記の磁気ランダムアクセスメモリの動作方法において、 (a)ステップは、(a6)第 2 固定強磁性層、第 2非磁性層及び第 2自由強磁性層が順次積層され、スピン注入に より変更される第 2自由強磁性層の磁化の向きでリファレンス用データを記憶する第 2磁気抵抗素子を一つ又は複数含むリファレンスセルに対する読み出し電流の印加 方向を、スピン注入による磁化が反転しないように決定するステップを備える。
[0040] 上記の磁気ランダムアクセスメモリの動作方法において、 (a6)ステップは、(a61)リ ファレンスセルに記憶されたリファレンス用データ力 第 2磁気抵抗素子の低抵抗に 対応している場合、読み出し電流の印加方向を第 2自由強磁性層から第 2固定強磁 性層へ向う方向と決定するステップと;(a62)リファレンスセルに記憶されたリファレン ス用データが、第 2磁気抵抗素子の高抵抗に対応している場合、読み出し電流の印 加方向を第 2固定強磁性層から第 2自由強磁性層へ向う方向と決定するステップとを 含む。
[0041] 上記の磁気ランダムアクセスメモリの動作方法において、リファレンスセルは、複数 の第 2磁気抵抗素子を含む。複数の第 2磁気抵抗素子は、互いに直列に接続され、 第 2自由強磁性層の磁化の向きが互いに逆の向きで、第 2固定強磁性層の磁界の 向きが互いに同じ向きで、第 2固定強磁性層同士又は第 2自由強磁性層同士が電 気的に接続されている二つの第 3磁気抵抗素子を有する。
[0042] 上記の磁気ランダムアクセスメモリの動作方法において、 (a)ステップは、(a7)リファ レンスセルを初期化するために、リファレンスセルに、第 2自由強磁性層の磁化が反 転する閾値電流よりも大きい一方向の書き込み電流を印加することにより、リファレン ス用データを書き込むステップを更に備える
図面の簡単な説明
[0043] [図 1]図 1は、従来の TMR素子を用いた MRAMのセルの構成を示す断面図である
[図 2]図 2は、米国特許 6, 392, 923号公報に開示されたリファレンスセルを示す等 価回路図である。
[図 3]図 3は、従来のスピン注入方式による書き込み方法の原理を示す断面図である
[図 4]図 4は、本発明の磁気ランダムアクセスメモリの実施の形態の構成を示すブロッ ク図である。
[図 5]図 5は、本発明の磁気ランダムアクセスメモリの実施の形態の単一メモリセルの 構成を示す断面図である。
[図 6]図 6は、本発明で用いる磁気抵抗素子の抵抗と印加した電流との関係を示すグ ラフである。
[図 7]図 7は、本発明の磁気ランダムアクセスメモリの実施の形態の動作における、読 み出し動作のアルゴリズムを示したフローチャートである。
[図 8]図 8は、本発明の磁気ランダムアクセスメモリの実施の形態において用いられる リファレンスセルの構成を示す図である。
[図 9]図 9は、本発明の磁気ランダムアクセスメモリの実施の形態において用いられる リファレンスセルの構成を示す図である。
[図 10]図 10は、本発明の磁気ランダムアクセスメモリの実施の形態において用いられ るリファレンスセルの構成を示す図である。 [図 11]図 11は、本発明の磁気ランダムアクセスメモリの原理及び効果を説明するダラ フである。
発明を実施するための最良の形態
[0044] 以下、本発明の磁気ランダムアクセスメモリ及びその動作方法の実施の形態に関し て、添付図面を参照して説明する。
[0045] まず、本発明の磁気ランダムアクセスメモリの実施の形態の構成について説明する 。図 4は、本発明の磁気ランダムアクセスメモリの実施の形態の構成を示すブロック図 である。磁気ランダムアクセスメモリ(MRAM) lは、複数のメモリセル 10、書き込み線 デコーダ 20、複数の第 1書き込み線 21a、複数の第 2書き込み線 21b、選択線デコ ーダ 30、複数の選択線 31、書き込み制御回路 41、読み出し制御回路 42、電流源 回路 43、及び読み出し判定回路 44を具備する。
[0046] 複数のメモリセル 10は、 MRAM1内にマトリクス状に配置され、メモリセルアレイを 形成している。メモリセル 10は、磁気抵抗効果を用いてデータを記憶する磁気抵抗 素子 50と選択トランジスタ 9を備える。磁気抵抗素子 50は、後述される構成(図 5)を 有し、上部電極(上部の配線層)と下部電極(下部の配線層)とに挟まれている。磁気 抵抗素子 50の一端は、上部電極を介して第 1書き込み線 21aに接続され、その他端 は下部電極を介して選択トランジスタ 9のソース Zドレインの一方に接続されている。 選択トランジスタ 9のソース/ドレインの他方は、第 2書き込み線 21bに接続されてい る。選択トランジスタ 9のゲートは、選択線 31に接続されている。
[0047] 複数の第 1書き込み線 21a及び複数の第 1書き込み線 21bは、それぞれ一端を書 き込み線デコーダ 20に接続され、 X方向(第 1方向)へ伸びている。第 1書き込み線 2 laと第 2書き込み線 21bとは、一組の書き込み線対 21を構成している。複数の選択 線 31は、それぞれ一端を選択線デコーダ 30に接続され、 X方向(第 1方向)と略垂直 な Y方向(第 2方向)へ伸びている。複数のメモリセル 10は、複数の書き込み線対 21 と複数の選択線 31との交点の各々に対応して設けられている。
[0048] 書き込み制御回路 41は、データの書き込みを制御する。すなわち、書き込み制御 回路 41は、書き込み制御信号を電流源回路 43へ、選択線アドレス信号を選択線デ コーダ (選択線ドライバ) 30へ、書き込み線アドレス信号及び電流方向信号を書き込 み線デコーダ(書き込み線ドライバ) 20へそれぞれ出力する。書き込み制御信号は、 書き込み電流 I
Wを調整するための信号である。選択線アドレス信号は、複数の選択 線 31から書き込み対象のメモリセル 10 (以下、「対象メモリセル 10」と記す)に対応す る選択線 31を選択するための信号である。書き込みアドレス信号は、複数の書き込 み線対 21から対象メモリセル 10に対応する書き込み線対 21を選択するための信号 である。電流方向信号は、書き込み電流 I の向きを示す信号である。書き込み電流 I
W
の向きは、対象メモリセル 10に書き込まれるデータに依存して決定される。
W
[0049] 電流源回路 43は、書き込み制御回路 41からの書き込み制御信号に応答して、書 き込み線デコーダ 20及び選択された書き込み線対 21を介して、対象メモリセル 10に 対して、書き込み電流 I の
W 供給、変更及び停止を行う。
[0050] 選択線デコーダ 30は、選択線アドレス信号に応答して、対象メモリセル 10につなが る 1本の選択線 31を選択する。これにより、対象メモリセル 10の選択トランジスタ 9が ONになる。書き込み線デコーダ 20は、書き込み線アドレス信号に応答して、対象メ モリセル 10につながる第 1書き込み線 21a及び第 2書き込み線 21bを選択する。そし て、書き込み線デコーダ 20は、書き込み制御回路 41からの電流方向信号に応答し て、電流源回路 43から出力される書き込み電流 I を、電流方向信号が示す向きに
W
一致するように、対象メモリセル 10 (磁気抵抗素子 50)に流す。そのとき、第 1書き込 み配線 21a及び第 2書き込み配線 21bのうちの一方を電流源回路 43に、他方を接 地にそれぞれ接続する。
[0051] 読み出し制御回路 42は、データの読み出しを制御する。すなわち、読み出し制御 回路 42は、読み出し制御信号を電流源回路 43へ、選択線アドレス信号を選択線デ コーダ 30へ、書き込み線アドレス信号及び読み出し信号を書き込み線デコーダ 20 へそれぞれ出力する。読み出し制御信号は、読み出し電流 Iを調整するための信号
R
である。選択線アドレス信号は、複数の選択線 31から対象メモリセル 10に対応する 選択線 31を選択するための信号である。書き込み線アドレス信号は、複数の書き込 み線対 21から対象メモリセル 10に対応する書き込み線対 21を選択するための信号 である。読み出し信号は、読み出し動作を示す信号である。読み出し電流 Iの
R 向きは
、第 1書き込み線 21aから第 2書き込み線 21bへ向力 向き、または、第 2書き込み線 21bから第 1書き込み線 21aへ向力う向きのいずれか一方である。本発明においては 、後述するように、読み出し電流の大きさ、供給(印加)時間、及び、向きを読み出し 制御回路 42により制御する。
[0052] 電流源回路 43は、読み出し制御回路 42からの読み出し制御信号に応答して、書 き込み線デコーダ 20及び選択された書き込み線対 21を介して、対象メモリセル 10に 対して、読み出し電流 I の供給、変更及び停止を行う。
R
[0053] 選択線デコーダ 30、及び、書き込み線デコーダ 20はデータの書き込み時と同様に 対象メモリセル 10の選択をおこなう。読み出し判定回路 44は、対象メモリセル 10の 磁気抵抗素子 50からの信号を検出し、対象メモリセル 10に書き込まれているデータ を判定し、その結果を読み出し制御回路 42へ出力する。読み出し判定回路 42の動 作の詳細については後述する。
[0054] 図 5は、本発明の磁気ランダムアクセスメモリの実施の形態の単一メモリセルの構成 を示す断面図である。トランジスタが形成された基板(図示されず)の上方に、配線層 51、反強磁性層 52、固定磁性層 53、トンネルバリア層 54、 自由磁性層 55、配線層 56が順次形成される。配線層 51及び配線層 56のいずれか一方は、図 4における第 1書き込み配線層 21aに、他方は選択トランジスタ 9を介して第 2書き込み配線層 21b に、それぞれ直接又は間接に接続されている。反強磁性層 52、固定磁性層 53、トン ネルバリア層 54及び自由磁性層 55は、磁気抵抗素子 (TMR素子) 50を形成してい る。強磁性層である固定磁性層 53の磁化の向きは反強磁性層 52との交換相互作用 により固定されている。強磁性層である自由磁性層 55の磁化の向きはその磁化容易 軸に沿って、固定磁性層 53の磁化と平行、反平行のいずれかに向く。 自由磁性層 5 5の磁気異方性は材料に依存した結晶磁気異方性、歪誘導異方性、及び平面形状 に依存した形状磁気異方性のうちのいずれ力、、又は、これらの組み合わせにより決 定される。
[0055] 図 5においては、 自由磁性層 55の磁気異方性の方向、及び固定磁性層 53の磁化 の方向は各層内(各膜面内)としている力 各層(各膜面)に垂直な方向であってもよ レ、。また、固定磁性層 53の磁化の固定方法は反強磁性層 52を用いずに、固定磁性 層 53として保磁力の大きな材料を用いることで代替することも可能である。また、 自由 磁性層 55及び固定磁性層 53のいずれも、非磁性金属を介して強磁性的、あるいは 、反強磁性的に結合した積層磁性膜を用いてもよい。さらに、各層の積層順序は反 対にすることも可能である。各層に用いられる材料としては、典型的には、以下のもの が用いられる。すなわち、配線層 51、 56としては Al、 Cuなどの金属膜力 反強磁性 層 52としては FeMn、あるいは IrMn、 PtMnなどの反強磁性膜が用いられる。 自由 磁性層 55、固定磁性層 53としては CoFe、 NiFe、 NiFeCo、 CoFeBなどの強磁性 膜が用いられる。トンネルバリア層 54としてはアルミニウム酸化膜、 MgOなどの絶縁 膜が用レ、られる。
[0056] 次に、本発明の磁気ランダムアクセスメモリの実施の形態の動作について説明する 自由磁性層 55と固定磁性層 53の磁化が平行で低抵抗である状態を" 0"、反平行 で高抵抗である状態を" 1 "と定義する。図 5において、スピン注入法により、 "1"状態 から" 0"状態に書き込むためには、書き込み電流 I を自由磁性層 55側から固定磁
W
性層 53側へ流せばよい。このとき、スピン偏極した電子が固定磁性層 53から自由磁 性層 55へ流れる。スピントルク効果により、 自由磁性層 55の磁化が反転し、 "0"状態 となる。なお、初期状態力 S"0"である場合、 自由磁性層 55の磁化は変化しない。逆に 、 "0"状態から" 1 "状態に書き込むためには、書き込み電流 I を固定磁性層 53側か
W
ら自由磁性層 55側に流せばよい。ここで、 "0"状態が "1 "に書き込まれる書き込み電 流 I の方向を正方向と定義する。
W
[0057] 図 6は、本発明で用いる磁気抵抗素子の抵抗と印加した電流との関係を示すグラフ である。縦軸は磁気抵抗の大きさ(抵抗値)を示し、横軸は書き込み電流 I の大きさ(
W
電流値)を示す。抵抗値と電流値との間にはヒステリシスが存在し、電流値が閾値 101 又は 102を超えると、 自由磁性層 55の磁化が反転し、それに伴い抵抗値がジャンプ し、 "0"から" (図中(a)の場合)、あるいは、 "1 "から" 0" (図中(b)の場合)の遷移 力 Sおこる。なお、図 6において、電流値の絶対値が大きくなるにつれ抵抗値が下がる のは、トンネル抵抗のバイアス電圧依存性に起因したものである。
[0058] 図 7は、本発明の磁気ランダムアクセスメモリの実施の形態の動作における、読み 出し動作のアルゴリズムを示したフローチャートである。本発明においては、読み出し 動作時に、読み出し電流 Iを複数回(N回、 Nは自然数)印加する。 N回目の読み出
R
し電流 Iの電流値が、十分な信号品質が得られる本来 (従来)の読み出し電流 Iの
R R
電流値である。以下、説明の簡略化ため、 N = 2とする。そして、 1回目の読み出し電 流 Iの印加による読み出し動作を「予備読み出し」、 2回目の読み出し電流 Iの印加
R R
による読み出し動作を「本番読み出し」と呼ぶことにする。
[0059] 読み出し制御回路 42は、まず、内部に格納された読み出し回数 Nを確認する(ステ ップ S01)。この例では、 N = 2である。そして、以下の動作を i= lから Nまで繰り返す ために、まず i= lとする (ステップ S02)。 i= lは、最初の読み出し動作である予備読 み出しを示す。
[0060] 読み出し制御回路 42は、予備読み出しの読み出し電流 = Crnt (l)を設定し、電流 源回路 43、選択線デコーダ 30及び書き込み線デコーダ 20を制御する(ステップ SO 3)。それにより、電流源回路 43は、予備読み出しの読み出し電流 = Crnt (l)を対象 メモリセル 10へ印加する。読み出し判定回路 44は、読み出し電圧(第 1書き込み線 2 laと第 2書き込み線 21bとの間の電圧差)を検出し、読み出しデータが" 0"か" 1 "か を判定する。そして、判定結果を読み出し制御回路 42へ出力する (ステップ S04)。
[0061] この予備読み出しでの読み出し電流は、本番読み出しの読み出し電流よりも絶対 値が小さい、または、印加時間が短いように設定される。そのため、予備読み出しの 電流による誤書き込みの確率は著しく低くなつている。ただし、本番読み出しと比較し て、十分な信号量を得ることができないため、ある程度の読み出しエラーが生じる可 能性はある。
[0062] 読み出し制御回路 42は、判定結果に基づいて、次の読み出し動作 (i= 2)である 本番読み出しでの読み出し電流を決定する(ステップ S05)。すなわち、本番読み出 しにおいては、予備読み出しで得たデータに基づいて、読み出し電流の方向を決定 する。例えば、予備読み出しの結果力 "0"の場合 (ステップ S05 : "0")、本番読み出 しの読み出し電流の方向は図 5、図 6の負方向とする(ステップ S07)。この条件により 、データの" 1 "状態への変化が起こらない。逆に、予備読み出しの結果力 の場合 (ステップ S05 : "l")、本番の読み出し電流の方向は図 5、図 6の正方向とする(ステ ップ S06)。この条件により、データの" 0"状態への変化が起こらない。 [0063] 読み出し制御回路 42は、 i=i+ lを算出し (ステップ S08)、 i>Nか否かを判定する (ステップ S09)。 i= 2 (≤N)の場合(ステップ S09 : No)、ステップ S03へ戻る。 i= 2 は、最後の読み出し動作である本番読み出しを示す。
[0064] 読み出し制御回路 42は、本番読み出しの読み出し電流 = Crnt (2)を設定し、電流 源回路 43、選択線デコーダ 30及び書き込み線デコーダ 20を制御する(ステップ SO 3)。それにより、電流源回路 43は、本番読み出しの読み出し電流 = Crnt (2)を対象 メモリセル 10へ印加する。読み出し判定回路 44は、読み出し電圧(第 1書き込み線 2 laと第 2書き込み線 21bとの間の電圧差)を検出し、読み出しデータが" 0"か "1"か を判定する。そして、判定結果を読み出し制御回路 42へ出力する (ステップ S04)。
[0065] 読み出し制御回路 42は、ステップ S05〜S08の動作を実行する力 i = 3 > 2なの で、読み出し動作を終了し (ステップ S09)、直前(S04)の読み出しデータを最終的 な読み出しデータとする。
[0066] 本番読み出しにおいては、十分な信号量を得ることができるので、読み出しデータ を決定することができる。この方法では、予備読み出しにおいて正しくデータを読み 出していれば、本番読み出しにおいて、そのデータが書き換えられない(誤書き込み をされない)ような向きに読み出し電流を設定することができる。すなわち、本番読み 出しでは誤書き込みは発生しないことになる。ただし、上述のように予備読み出しで は読み出しエラーが生じる可能性がある。したがって、本番読み出しにおいて読み出 し電流の印加時に誤書き込みが起きてしまう確率は、予備読み出しにおいて読み出 しエラーが生じた確率に比例することになる。
[0067] 従来のように予備読み出しを行わず、本番読み出しのみを行った場合、誤書き込 みが生じる方向に読み出し電流を印加してしまう確率は 0. 5である。一方、本発明で は、予備読み出しにおける読み出しエラーの確率を 0. 5未満にすることで、従来の 読み出し方式と比較して誤書き込みの確率を 0. 5未満に低減することが可能となる。 読み出しエラーを低減するという観点からは、予備読み出しにおける読み出し電流の 大きさ及び印加時間は、本番読み出しの読み出し電流に近いほうが望ましい。ただし 、予備読み出しの読み出し電流が本番読み出しの読み出し電流に近すぎると、予備 読み出し時の誤書き込みの確率が高まってしまう。したがって、予備読み出しの回数 (N— 1)を増やし、順次、前回の読み出しデータに基づいて、印加電流をその方向 を最適化しながら、電流値を大きぐ又は/及び、印加時間を長くしていくことは、予 備読み出しにおける読出しエラーの確率を下げるのに有効である。
[0068] 上記本番読み出し及び予備読み出しのいずれの場合でも、得られた読み出し電圧 力 記録されたデータを決定するためには、読み出し判定回路 43において、得られ た読み出し電圧を参照電圧と比較する必要がある。参照電圧を生成する方法として は、図 4に示す複数のメモリセル 10の一部をリファレンスセルとすることで、メモリセノレ 10と同様な構成を有するリファレンスセル (磁気抵抗素子 (TMR素子) 50 +選択トラ ンジスタ 9)を用いることができる。また、一般の抵抗素子を用いることもできる。前者 の場合、 TMR素子の特性の面内分布やウェハ間分布の影響を相殺できるという長 所がある。
[0069] 図 8〜図 10は、本発明の磁気ランダムアクセスメモリの実施の形態において用いら れるリファレンスセルの構成を示す図である。図 8は、記憶されたデータが異なる TM R素子を配線 Aと配線 Bとの間に直並列に配置することにより、データ" 0"の場合の抵 抗値ど '1"の場合の抵抗値との間の抵抗値を生成したリファレンスセル 60である。こ のリファレンスセル 60は、例えば、図 4に示す複数のメモリセル 10の一つの磁気抵抗 素子 50と置換することで、リファレンスセルとすることができる。この他、リファレンスセ ノレとしては 1つ、あるいは、複数の TMR素子に決められたデータを記録し、任意の参 照信号を作り出した構成を採用することができる。
[0070] 図 9は、図 8の破線で囲んだ部分の構成の一例について断面図を示している。本 発明のリファレンスセル 60においては、読み出し電流印加時に定められて情報が誤 書き込みにより失われないように、読み出し電流の印加方法を決定する。すなわち、 " 0"が記録された TMR素子 50には負の方向の電流を、 "1 "が記録されて TMR素子 50には正の方向の電流が印加されるように、リファレンスセル 60の TMR素子 50の 接続方法、および、電流方向を構成する。図 9の場合、直列した 2つの TMR素子 50 の自由磁性層 55同士が電気的に接続されており、電流は配線 Bから配線 Aに印加さ れている。これにより、配線 A側の TMR素子 50及び配線 B側の TMR素子 50のいず れもデータが書き換わることは無い。 [0071] 図 10は、図 8の破線で囲んだ部分の構成の他の例について断面図を示している。 このように、直列した 2つの TMR素子 50の固定磁性層 52同士を電気的に接続し、 電流を配線 Aから配線 Bに印加してもよい。この場合にも、配線 A側の TMR素子 50 及び配線 B側の TMR素子 50のいずれもデータが書き換わることは無レ、。なお、リフ アレンスセル 60において、同じデータを持つ TMR素子 50を直列に接続する必要が ある場合、一方の自由磁性層 55と他方の固定磁性層 52とを接続する必要がある。 本発明のリファレンスセル 60は、読み出し電流の方向と逆、すなわち、磁化反転が起 こる方向に反転閾値以上の書き込み電流を印加することにより初期化することができ る。
[0072] 本実施の形態においては、読み出し時に電流を印加し、電圧を検知するとしたが、 逆に読み出し時に電圧を印加し、電流を検知してもよいことは言うまでもない。
[0073] 図 11は、本発明の磁気ランダムアクセスメモリの原理及び効果を説明するグラフで ある。縦軸は、読み出し確率及び書き込み確率を示す。横軸は、書き込みが行われ る電流の閾値で規格化された読み出し電流及び書き込み電流を示す。曲線 Aは、従 来の読み出し電流と読み出し確率との関係を示す。曲線 Bは、書き込み電流と書き 込み確率との関係を示す。
[0074] 曲線 Bを参照して、スピントルク効果により磁化状態が反転して書き込みが行われる 確率は、閾値 (規格化電流 = 1)以上の電流を流すことにより 100%となる。しかし、 閾値以下の電流の場合も熱擾乱の影響や個々の素子のばらつきの影響のため、小 さい確率ではあるが反転する可能性がある。この確率は、図中に明示していないが、 電流印加時間が長くなるほど高くなる。ただし、磁化が既に電流によるトノレクを受ける 方向を向いている場合、電流に依らず反転する確率はゼロである。一方、曲線 Aを参 照して、従来の読み出し方法では、読み出しが正確に行われる確率は信号量に比 例するため、電流が大きくなるほど高くなる。
[0075] 本発明においては、まず、誤書込みの確率は非常に小さいが正確な読み出しの可 能な確率は 100%ではない電流値(図中の la)において、予備読み出しを行う。そし て、その読み出した情報に基づいて、電流による反転確率がゼロになる方向に読み 出し電流の方向を設定する。その後、その方向に正確な読み出しができる確率が 10 0%である電流値(図中の lb)において、本番読み出しを行う。このように、誤書き込 みの少ない予備読み出しで電流方向を決定し、誤書き込みの少ないその電流方向 で本番書き込みを行うことで、従来の読み出し方式と比較して誤書き込みの確率を 大幅に低減することが可能となる。なお、ここでいう 100%の読み出し確率、あるいは 、書き込み確率は ECCなどのエラー訂正機能を用いた場合と考えても良い。
[0076] 本発明によれば、書き込みが起こらない方向に読み出し電流を印加することにより 、対象メモリセル 10においては、誤書込みの確率を低減することが可能になり、リファ レンスセル 60においては、誤書込みのリスクをなくすことが可能になり、正確な読み 出しが可能であり、かつ、書き込み電流、消費電力が小さい磁気ランダムアクセスメ モリ及びその動作方法を提供することができる。
[0077] 本発明により、読み出し時の誤書き込みのリスクがより抑制され、より正確な読み出 しが可能となる。更に、読み出し時の誤書き込みのリスクの抑制と正確な読み出しの 実現に加えて、書き込み電流及び消費電力を小さくすることが可能となる。
[0078] 本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において 、各実施の形態は適宜変形又は変更され得ることは明らかである。

Claims

請求の範囲
[1] 第 1固定強磁性層、第 1非磁性層及び第 1自由強磁性層が順次積層され、スピン 注入により変更される前記第 1自由強磁性層の磁化の向きでデータを書き込み可能 な第 1磁気抵抗素子と、
読み出し動作時において、前記第 1固定強磁性層と前記第 1自由強磁性層との間 に読み出し電流を流して得られる前記第 1磁気抵抗素子の抵抗値に基づいて、前記 第 1磁気抵抗素子のデータの読み出しを行う読み出し回路と
を具備し、
前記読み出し回路は、
前記読み出し電流の印加及び前記データの読み出しを複数回行うことで、一つ の読み出しデータを決定し、
前記複数回のうち 2回目以降の前記読み出し電流の印加方向を、前回読み出さ れた前記データに基づいて、前記第 1自由強磁性層の磁化が反転しないように決定 する
磁気ランダムアクセスメモリ。
[2] 請求の範囲 1に記載の磁気ランダムアクセスメモリにおレ、て、
前記読み出し回路は、
前記前回読み出された前記データが、前記第 1磁気抵抗素子の低抵抗に対応し ている場合、次回の前記読み出し電流の前記印加方向を前記第 1自由強磁性層か ら前記第 1固定強磁性層へ向う方向とし、
前記前回読み出された前記データが、前記第 1磁気抵抗素子の高抵抗に対応し ている場合、次回の前記読み出し電流の前記印加方向を前記第 1固定強磁性層か ら前記第 1自由強磁性層へ向う方向とする
磁気ランダムアクセスメモリ。
[3] 請求の範囲 1に記載の磁気ランダムアクセスメモリにおレ、て、
前記読み出し回路は、回数の増加と共に前記読み出し電流の値を順次大きくする 磁気ランダムアクセスメモリ。
[4] 請求の範囲 1に記載の磁気ランダムアクセスメモリにおレヽて、 前記読み出し回路は、
前記読み出し電流の印加及び前記データの読み出しを 2回行うことで、前記一つ の読み出しデータを決定し、
2回目の前記読み出し電流の値は、 1回目の前記読み出し電流の値よりも大きい 磁気ランダムアクセスメモリ。
[5] 請求の範囲 1に記載の磁気ランダムアクセスメモリにおレ、て、
前記読み出し回路は、回数の増加と共に前記読み出し電流の印加時間を順次長く する
磁気ランダムアクセスメモリ。
[6] 請求の範囲 1に記載の磁気ランダムアクセスメモリにおレ、て、
前記読み出し回路は、
前記読み出し電流の印加及び前記データの読み出しを 2回行うことで、前記一つ の読み出しデータを決定し、
2回目の前記読み出し電流の印加時間は、 1回目の前記読み出し電流の印加時 間よりも長い
磁気ランダムアクセスメモリ。
[7] 請求の範囲 1に記載の磁気ランダムアクセスメモリにおレ、て、
前記読み出し回路は、前記読み出し電流の印加及び前記データの読み出しを N ( Nは 2以上の自然数)回行うことで、前記一つの読み出しデータを決定し、
(N— 1)回目の前記データの読み出しの結果と、 N回目の前記データの読み出し の結果とは、 50%以上の確率で一致している
磁気ランダムアクセスメモリ。
[8] 請求の範囲 1に記載の磁気ランダムアクセスメモリにおレ、て、
第 2固定強磁性層、第 2非磁性層及び第 2自由強磁性層が順次積層され、スピン 注入により変更される前記第 2自由強磁性層の磁化の向きでリファレンス用データを 記憶する第 2磁気抵抗素子を一つ又は複数含むリファレンスセルを更に具備し、 前記読み出し回路は、
前記リファレンスセルに対する前記読み出し電流の印加方向を、スピン注入による 磁化が反転しなレ、ように決定する
磁気ランダムアクセスメモリ。
[9] 請求の範囲 8に記載の磁気ランダムアクセスメモリにおいて、
前記読み出し回路は、
前記リファレンスセルに記憶された前記リファレンス用データが、前記第 2磁気抵 抗素子の低抵抗に対応している場合、前記読み出し電流の前記印加方向を前記第 2自由強磁性層から前記第 2固定強磁性層へ向う方向とし、
前記リファレンスセルに記憶された前記リファレンス用データが、前記第 2磁気抵 抗素子の高抵抗に対応している場合、前記読み出し電流の前記印加方向を前記第 2固定強磁性層から前記第 2自由強磁性層へ向う方向とする
磁気ランダムアクセスメモリ。
[10] 請求の範囲 8に記載の磁気ランダムアクセスメモリにおいて、
前記リファレンスセルは、複数の前記第 2磁気抵抗素子を含み、
前記複数の前記第 2磁気抵抗素子は、互いに直列に接続され、前記第 2自由強磁 性層の磁化の向きが互いに逆の向きで、前記第 2固定強磁性層の磁界の向きが互 いに同じ向きで、前記第 2固定強磁性層同士又は前記第 2自由強磁性層同士が電 気的に接続されている二つの第 3磁気抵抗素子を有する
磁気ランダムアクセスメモリ。
[11] 請求の範囲 10に記載の磁気ランダムアクセスメモリにおいて、
前記リファレンスセルを初期化するために、前記リファレンスセルに、前記第 2自由 強磁性層の磁化が反転する閾値電流よりも大きい一方向の書き込み電流を印加す ることにより、前記リファレンス用データを書き込む書き込み回路を更に具備する 磁気ランダムアクセスメモリ。
[12] 第 1固定強磁性層、第 1非磁性層及び第 1自由強磁性層が順次積層され、スピン 注入により変更される前記第 1自由強磁性層の磁化の向きでデータを書き込み可能 な第 1磁気抵抗素子を含むメモリセルと、
第 2自由強磁性層、第 2非磁性層及び第 2自由強磁性層が順次積層され、スピン 注入により変更される前記第 2自由強磁性層の磁化の向きでリファレンス用データを 記憶する複数の第 2磁気抵抗素子を含み、前記メモリセルの読み出し動作時に用い られるリファレンスセルと
を具備し、
前記複数の第 2磁気抵抗素子は、互いに直列に接続され、前記自由強磁性層の 磁化の向きが互いに逆の向きで、前記固定強磁性層の磁界の向きが互いに同じ向 きで、前記固定強磁性層同士又は前記自由強磁性層同士が電気的に接続されてい る
磁気ランダムアクセスメモリ。
[13] (a)第 1固定強磁性層、第 1非磁性層及び第 1自由強磁性層が順次積層され、スピ ン注入により変更される前記第 1自由強磁性層の磁化の向きでデータを書き込み可 能な第 1磁気抵抗素子に対して、読み出し動作時において、前記第 1固定強磁性層 と前記第 1自由強磁性層との間に読み出し電流を流すステップと、
(b)前記読み出し電流を流して得られる前記第 1磁気抵抗素子の抵抗値に基づい て、前記第 1磁気抵抗素子のデータの読み出しを行うステップと、
(c)前記(a)ステップと前記 (b)ステップとを複数回行うことで、一つの読み出しデー タを決定するステップと
を具備し、
前記(a)ステップは、(al )前記複数回のうち 2回目以降の前記読み出し電流の印 加方向を、前回読み出された前記データに基づいて、前記第 1自由強磁性層の磁 化が反転しなレ、ように決定するステップを備える
磁気ランダムアクセスメモリの動作方法。
[14] 請求の範囲 13に記載の磁気ランダムアクセスメモリの動作方法にぉレ、て、
前記(al)ステップは、
(al l)前記前回読み出された前記データが、前記第 1磁気抵抗素子の低抵抗に 対応している場合、次回の前記読み出し電流の前記印加方向を前記第 1自由強磁 性層から前記第 1固定強磁性層へ向う方向と決定するステップと、
(al 2)前記前回読み出された前記データが、前記第 1磁気抵抗素子の高抵抗に 対応している場合、次回の前記読み出し電流の前記印加方向を前記第 1固定強磁 性層から前記第 1自由強磁性層へ向う方向とと決定するステップと
を含む
磁気ランダムアクセスメモリの動作方法。
[15] 請求の範囲 13に記載の磁気ランダムアクセスメモリの動作方法にぉレ、て、
前記(a)ステップは、 (a2)回数の増加と共に前記読み出し電流の値を順次大きく するステップを備える
磁気ランダムアクセスメモリの動作方法。
[16] 請求の範囲 13に記載の磁気ランダムアクセスメモリの動作方法において、
前記(c)ステップは、(cl)前記読み出し電流の印加及び前記データの読み出しを 2回行うことで、前記一つの読み出しデータを決定するステップを備え、
前記(a)ステップは、(a3) 2回目の前記読み出し電流の値を、 1回目の前記読み出 し電流の値よりも大きくするステップを備える
磁気ランダムアクセスメモリの動作方法。
[17] 請求の範囲 13に記載の磁気ランダムアクセスメモリの動作方法にぉレ、て、
前記(a)ステップは、 (a4)回数の増加と共に前記読み出し電流の印加時間を順次 長くするステップを備える
磁気ランダムアクセスメモリの動作方法。
[18] 請求の範囲 13に記載の磁気ランダムアクセスメモリの動作方法において、
前記(c)ステップは、(c2)前記読み出し電流の印加及び前記データの読み出しを 2回行うことで、前記一つの読み出しデータを決定するステップを備え、
前記(a)ステップは、 (a5) 2回目の前記読み出し電流の印加時間を 1回目の前記 読み出し電流の印加時間よりも長くするステップを備える
磁気ランダムアクセスメモリの動作方法。
[19] 請求の範囲 13に記載の磁気ランダムアクセスメモリの動作方法において、
前記(c)ステップは、(c3)前記読み出し電流の印加及び前記データの読み出しを N (Nは 2以上の自然数)回行うことで、前記一つの読み出しデータを決定するステツ プを備え、
(N— 1)回目の前記データの読み出しの結果と、 N回目の前記データの読み出し の結果とは、 50%以上の確率で一致している
磁気ランダムアクセスメモリの動作方法。
[20] 請求の範囲 13に記載の磁気ランダムアクセスメモリの動作方法にぉレ、て、
前記(a)ステップは、
(a6)第 2固定強磁性層、第 2非磁性層及び第 2自由強磁性層が順次積層され、ス ピン注入により変更される前記第 2自由強磁性層の磁化の向きでリファレンス用デー タを記憶する第 2磁気抵抗素子を一つ又は複数含むリファレンスセルに対する前記 読み出し電流の印加方向を、スピン注入による磁化が反転しないように決定するステ ップを備える
磁気ランダムアクセスメモリの動作方法。
[21] 請求の範囲 20に記載の磁気ランダムアクセスメモリの動作方法において、
前記(a6)ステップは、
(a61)前記リファレンスセルに記憶された前記リファレンス用データ力 前記第 2磁 気抵抗素子の低抵抗に対応している場合、前記読み出し電流の前記印加方向を前 記第 2自由強磁性層から前記第 2固定強磁性層へ向う方向と決定するステップと、
(a62)前記リファレンスセルに記憶された前記リファレンス用データ力 前記第 2磁 気抵抗素子の高抵抗に対応している場合、前記読み出し電流の前記印加方向を前 記第 2固定強磁性層から前記第 2自由強磁性層へ向う方向と決定するステップと を含む
磁気ランダムアクセスメモリの動作方法。
[22] 請求の範囲 20に記載の磁気ランダムアクセスメモリの動作方法において、
前記リファレンスセルは、複数の前記第 2磁気抵抗素子を含み、
前記複数の前記第 2磁気抵抗素子は、互いに直列に接続され、前記第 2自由強磁 性層の磁化の向きが互いに逆の向きで、前記第 2固定強磁性層の磁界の向きが互 いに同じ向きで、前記第 2固定強磁性層同士又は前記第 2自由強磁性層同士が電 気的に接続されている二つの第 3磁気抵抗素子を有する
磁気ランダムアクセスメモリの動作方法。
[23] 請求の範囲 22に記載の磁気ランダムアクセスメモリの動作方法において、 前記(a)ステップは、
(a7)前記リファレンスセルを初期化するために、前記リファレンスセルに、前記第 2 自由強磁性層の磁化が反転する閾値電流よりも大きい一方向の書き込み電流を印 加することにより、前記リファレンス用データを書き込むステップを更に備える 磁気ランダムアクセスメモリの動作方法。
PCT/JP2007/056271 2006-03-28 2007-03-26 磁気ランダムアクセスメモリ及びその動作方法 WO2007111319A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008507499A JP5152672B2 (ja) 2006-03-28 2007-03-26 磁気ランダムアクセスメモリ及びその動作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-088645 2006-03-28
JP2006088645 2006-03-28

Publications (1)

Publication Number Publication Date
WO2007111319A1 true WO2007111319A1 (ja) 2007-10-04

Family

ID=38541236

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/056271 WO2007111319A1 (ja) 2006-03-28 2007-03-26 磁気ランダムアクセスメモリ及びその動作方法

Country Status (2)

Country Link
JP (2) JP5152672B2 (ja)
WO (1) WO2007111319A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200123A (ja) * 2008-02-19 2009-09-03 Nec Corp 磁気ランダムアクセスメモリ
JP2011065718A (ja) * 2009-09-17 2011-03-31 Toshiba Corp 磁気メモリ
WO2012116375A1 (en) * 2011-02-25 2012-08-30 Qualcomm Incorporated Magnetic random access memory (mram) read with reduced disturb failure
JP2013516725A (ja) * 2010-01-08 2013-05-13 インターナショナル・ビジネス・マシーンズ・コーポレーション スピン・トルク・ベースの記憶装置のためのリファレンス・セル
JPWO2013047213A1 (ja) * 2011-09-27 2015-03-26 日本電気株式会社 不揮発抵抗ネットワーク集合体、および、それを用いた障害耐性を高めた不揮発論理ゲート
US9082497B2 (en) 2011-03-22 2015-07-14 Renesas Electronics Corporation Magnetic memory using spin orbit interaction
WO2015129056A1 (en) * 2014-02-28 2015-09-03 Keisuke Nakatsuka Magnetoresistive memory device
JP5858036B2 (ja) * 2011-03-02 2016-02-10 日本電気株式会社 再構成可能回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392923B1 (en) * 2001-02-27 2002-05-21 Motorola, Inc. Magnetoresistive midpoint generator and method
JP2006190364A (ja) * 2005-01-04 2006-07-20 Toshiba Corp 磁気記録装置の書き込み及び読み出し方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445612B1 (en) * 2001-08-27 2002-09-03 Motorola, Inc. MRAM with midpoint generator reference and method for readout
JP4084089B2 (ja) * 2002-05-30 2008-04-30 株式会社ルネサステクノロジ 薄膜磁性体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392923B1 (en) * 2001-02-27 2002-05-21 Motorola, Inc. Magnetoresistive midpoint generator and method
JP2006190364A (ja) * 2005-01-04 2006-07-20 Toshiba Corp 磁気記録装置の書き込み及び読み出し方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200123A (ja) * 2008-02-19 2009-09-03 Nec Corp 磁気ランダムアクセスメモリ
JP2011065718A (ja) * 2009-09-17 2011-03-31 Toshiba Corp 磁気メモリ
JP2013516725A (ja) * 2010-01-08 2013-05-13 インターナショナル・ビジネス・マシーンズ・コーポレーション スピン・トルク・ベースの記憶装置のためのリファレンス・セル
WO2012116375A1 (en) * 2011-02-25 2012-08-30 Qualcomm Incorporated Magnetic random access memory (mram) read with reduced disturb failure
US8570797B2 (en) 2011-02-25 2013-10-29 Qualcomm Incorporated Magnetic random access memory (MRAM) read with reduced disturb failure
JP5858036B2 (ja) * 2011-03-02 2016-02-10 日本電気株式会社 再構成可能回路
US9299424B2 (en) 2011-03-02 2016-03-29 Nec Corporation Reconfigurable circuit and method for refreshing reconfigurable circuit
US9082497B2 (en) 2011-03-22 2015-07-14 Renesas Electronics Corporation Magnetic memory using spin orbit interaction
US9508923B2 (en) 2011-03-22 2016-11-29 Renesas Electronics Corporation Magnetic memory using spin orbit interaction
JPWO2013047213A1 (ja) * 2011-09-27 2015-03-26 日本電気株式会社 不揮発抵抗ネットワーク集合体、および、それを用いた障害耐性を高めた不揮発論理ゲート
WO2015129056A1 (en) * 2014-02-28 2015-09-03 Keisuke Nakatsuka Magnetoresistive memory device
US9934834B2 (en) 2014-02-28 2018-04-03 Toshiba Memory Corporation Magnetoresistive memory device

Also Published As

Publication number Publication date
JP2012185902A (ja) 2012-09-27
JP5477419B2 (ja) 2014-04-23
JP5152672B2 (ja) 2013-02-27
JPWO2007111319A1 (ja) 2009-08-13

Similar Documents

Publication Publication Date Title
US7881099B2 (en) Multibit magnetic random access memory device
US7835210B2 (en) Magnetic random access memory and data read method of the same
JP5477419B2 (ja) 磁気ランダムアクセスメモリ及びその動作方法
JP4896341B2 (ja) 磁気ランダムアクセスメモリ及びその作動方法
US7714399B2 (en) Magnetic memory element and magnetic memory apparatus
JP5338666B2 (ja) 磁壁ランダムアクセスメモリ
KR100604913B1 (ko) 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램
US20050035383A1 (en) Magnetic tunnel junction and memory device including the same
US8659939B2 (en) Spin-torque memory with unidirectional write scheme
JP5545213B2 (ja) 磁気ランダムアクセスメモリ及びその初期化方法
JP3788964B2 (ja) 磁気ランダムアクセスメモリ
JP2006156957A (ja) 基準磁気抵抗を有する磁気ランダムアクセスメモリ及びその読出し方法
US20100091564A1 (en) Magnetic stack having reduced switching current
WO2007111318A1 (ja) 磁気ランダムアクセスメモリ及びその動作方法
US6980466B2 (en) Soft-reference four conductor magnetic memory storage device
JP5754531B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法
JP2008171862A (ja) 磁気抵抗効果素子及びmram
US7751231B2 (en) Method and integrated circuit for determining the state of a resistivity changing memory cell
JP2004087870A (ja) 磁気抵抗効果素子および磁気メモリ装置
WO2010125941A1 (ja) 磁気抵抗記憶装置のスクリーニング方法
JP2002353418A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2006179694A (ja) 記憶素子
WO2009122992A1 (ja) 磁気抵抗記憶装置
WO2009122995A1 (ja) 磁気抵抗記憶装置
US7372724B2 (en) Method for accessing data on magnetic memory

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07739709

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008507499

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07739709

Country of ref document: EP

Kind code of ref document: A1