JP4922374B2 - 磁気メモリ - Google Patents

Description

本発明は、磁気メモリに係り、例えば電流を供給して情報の書き込みを行う磁気抵抗素子を備えた磁気メモリに関する。

近年、記憶素子として可変抵抗素子を利用した半導体メモリ、例えばＭＲＡＭ（magnetic random access memory）が注目され開発が行われている。ＭＲＡＭは、磁化方向により抵抗値が変化する磁気抵抗（magnetoresistive)効果を利用したＭＴＪ（Magnetic Tunnel Junction）素子を記憶素子として用いている。特に、トンネル磁気抵抗（ＴＭＲ:Tunneling Magnetoresistive）効果を利用したＴＭＲ素子は大きな抵抗変化を得られる。

ＭＴＪ素子は、２つの強磁性層で１つの非磁性層（例えば絶縁層）を挟んだ構造を持つ。一方の強磁性層（固定層）の磁化方向は固定されているが、他方の強磁性層（記録層）の磁化方向は固定されておらず、固定層の磁化方向に対して記録層の磁化方向は平行もしくは反平行になっている。ＴＭＲ効果とは、これら２つの磁化方向の相対的な関係（平行／反平行）により、ＭＴＪ素子の抵抗が変化する現象である。具体的には、記録層の磁化方向が固定層に対して平行の場合に絶縁層を通して電流が流れやすくなり（抵抗が小さくなり）、反平行な場合に電流が流れにくくなる（抵抗が大きくなる）。２つの磁化方向の相対的な関係を“０”もしくは“１”に対応させれば、ＭＴＪ素子に書き込まれたデータを抵抗に応じて読み取ることのできる記憶素子を作ることができる。

このようなＭＲＡＭにおいて、ＭＴＪ素子に直接に電流を流してデータの書き込み及び読み出しを行う、いわゆるスピン注入型ＭＲＡＭが知られている。スピン注入型ＭＲＡＭにおけるデータの読み出し時には、読み出し電流に起因して発生する誤書き込みを防ぐ必要がある。そのために、読み出し電流の方向を記録層と固定層との磁化を平行に揃える向きにとる（例えば、特許文献１参照）。

しかし、この電流方向の決定には書き込みにおける磁化反転が生じる双方向の臨界電流値が対称（絶対値が等しい）という前提に基づいている。しかし、実験から得られる磁化反転の臨界電流値は非対称であり、その非対称性が考慮されていないという課題を有している。このため、データ読み出し時に誤書き込みが発生してしまう可能性がある。

特開２００７−１１５３２０号公報

本発明は、誤書き込みを抑制することが可能な磁気メモリを提供する。

本発明の一態様に係る磁気メモリは、磁化方向が固定された固定層と、磁化方向が可変の記録層と、前記固定層と前記記録層との間に設けられた非磁性層とを含む磁気抵抗素子を具備し、前記固定層と前記記録層との磁化方向が平行状態での抵抗値Ｒp、前記固定層と前記記録層との磁化方向が反平行状態での抵抗値Ｒapとすると、
ＭＲ比＝（Ｒap−Ｒp）／Ｒp
で表され、
前記平行状態に書き込む第１の方向の臨界電流値Ｉ_ｃ−、前記反平行状態に書き込む第２の方向の臨界電流値Ｉ_ｃ＋とすると、
ＭＲ比≧｜Ｉ_ｃ＋／Ｉ_ｃ−｜−１
を満たす場合に、読み出し電流の方向は前記第１の方向に設定される。

本発明の一態様に係る磁気メモリは、磁化方向が固定された固定層と、磁化方向が可変の記録層と、前記固定層と前記記録層との間に設けられた非磁性層とを含む磁気抵抗素子を具備し、前記固定層と前記記録層との磁化方向が平行状態での抵抗値Ｒp、前記固定層と前記記録層との磁化方向が反平行状態での抵抗値Ｒapとすると、
ＭＲ比＝（Ｒap−Ｒp）／Ｒp
で表され、
前記平行状態に書き込む第１の方向の臨界電流値Ｉ_ｃ−、前記反平行状態に書き込む第２の方向の臨界電流値Ｉ_ｃ＋とすると、
ＭＲ比≦｜Ｉ_ｃ＋／Ｉ_ｃ−｜−１
を満たす場合に、読み出し電流の方向は前記第２の方向に設定される。

本発明の一態様に係る磁気メモリは、磁化方向が固定された固定層と、磁化方向が可変の記録層と、前記固定層と前記記録層との間に設けられた非磁性層とを含む磁気抵抗素子を具備し、前記固定層と前記記録層との磁化方向が平行状態での抵抗値Ｒp、前記固定層と前記記録層との磁化方向が反平行状態での抵抗値Ｒapとすると、
ＭＲ比＝（Ｒap−Ｒp）／Ｒp
で表され、
前記平行状態に書き込む第１の方向の書き込み電流値Ｉ _ｗ− 、前記反平行状態に書き込む第２の方向の書き込み電流値Ｉ _ｗ＋ とすると、
ＭＲ比≧｜Ｉ_ｗ＋／Ｉ_ｗ−｜−１
を満たす場合に、読み出し電流の方向は前記第１の方向に設定される。

本発明の一態様に係る磁気メモリは、磁化方向が固定された固定層と、磁化方向が可変の記録層と、前記固定層と前記記録層との間に設けられた非磁性層とを含む磁気抵抗素子を具備し、前記固定層と前記記録層との磁化方向が平行状態での抵抗値Ｒp、前記固定層と前記記録層との磁化方向が反平行状態での抵抗値Ｒapとすると、
ＭＲ比＝（Ｒap−Ｒp）／Ｒp
で表され、
前記平行状態に書き込む第１の方向の書き込み電流値Ｉ _ｗ− 、前記反平行状態に書き込む第２の方向の書き込み電流値Ｉ _ｗ＋ とすると、
ＭＲ比≦｜Ｉ_ｗ＋／Ｉ_ｗ−｜−１
を満たす場合に、読み出し電流の方向は前記第２の方向に設定される。

本発明によれば、誤書き込みを抑制することが可能な磁気メモリを提供することができる。

第１の実施形態に係るＭＴＪ素子１０の構成を示す断面図。 ＭＴＪ素子１０の低抵抗状態と高抵抗状態とを説明する概略図。 ＭＴＪ素子１０に情報を書き込む際の電流方向を説明する図。 ＭＴＪ素子１０から情報を読み出す際の読み出し電流の方向を説明する図。 書き込み臨界電流値とＭＴＪ素子１０の抵抗値との関係を示すグラフ。 ＭＲ比と書き込み臨界電流比との関係を示すグラフ。 図６を読み出し電流の方向に応じて領域別に区分したグラフ。 ＭＲＡＭの構成を示すブロック図。

以下、本発明の実施形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。

（第１の実施形態）
本実施形態では、抵抗変化型メモリとして磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）が用いられる。ＭＲＡＭは、磁気抵抗（magnetoresistive)効果を利用するＭＴＪ（Magnetic Tunnel Junction）素子を記憶素子として備え、このＭＴＪ素子の磁化配列により情報を記憶する。また、本実施形態のＭＲＡＭは、ＭＴＪ素子に双方向の電流を直接流すことにより情報を書き込むスピン注入型ＭＲＡＭである。

図１は、本発明の第１の実施形態に係る磁気抵抗素子（ＭＴＪ素子）１０の構成を示す断面図である。ＭＴＪ素子１０は、下部電極１１、固定層１２、非磁性層１３、記録層（自由層ともいう）１４、及び上部電極１５が順に積層されて構成されている。なお、ＭＴＪ素子１０を構成する層は、積層順序が逆転していても構わない。

固定層１２は、強磁性材料からなり、その磁化方向が固定されている。例えば、固定層１２に隣接して反強磁性層（図示せず）を設けることで、固定層１２の磁化方向を固定することができる。記録層１４は、強磁性材料からなり、その磁化方向が可変である。なお、「固定層１２の磁化方向が固定されている」とは、記録層１４の磁化方向を反転させる書き込み電流を流しても、固定層１２の磁化方向が変化しないことを意味する。

非磁性層１３は、非磁性金属、非磁性半導体、絶縁体などからなる。非磁性層１３として絶縁体を用いた場合はトンネルバリア層と呼ばれ、非磁性層１３として金属を用いた場合はスペーサ層と呼ばれる。非磁性層１３は、固定層１２と記録層１４との間に働く直接的な相互作用が無視できる程度に、固定層１２と記録層１４とを隔離するだけの膜厚を有していることが望ましい。同時に、ＭＴＪ素子１０に書き込み電流を流した場合に、固定層１２を透過した伝導電子が記録層１４に到達するまでに電子のスピンが反転しないことが要求されるため、非磁性層１３の膜厚はスピン拡散長よりも薄いことが望ましい。

固定層１２及び記録層１４の容易磁化方向は膜面に垂直であってもよいし（垂直磁化）、膜面に平行であってもよい（面内磁化）。垂直磁化型の場合、面内磁化型のように磁化方向を決定するのに素子形状を制御する必要がなく、微細化に適しているという利点がある。

このように構成されたＭＴＪ素子１０は、固定層１２と記録層１４との磁化配列が平行であるか反平行であるかによって抵抗値が変化する。この抵抗値の変化を“０”情報または“１”情報に割り当てることで、ＭＴＪ素子１０を記憶素子として使用する。

図２は、ＭＴＪ素子１０の低抵抗状態と高抵抗状態とを説明する概略図である。図２中の矢印は磁化方向を示している。また、図２は、面内磁化型のＭＴＪ素子１０を一例として示しているが、これに限定されるものではなく、垂直磁化型であってもよいことは前述した通りである。

図２（ａ）に示すように、固定層１２と記録層１４との磁化方向が平行の場合（同じ向きの場合）は、ＭＴＪ素子１０の抵抗は最も低くなる。この状態を“０”状態（低抵抗状態）とする。また、図２（ｂ）に示すように、固定層１２と記録層１４との磁化方向が反平行の場合（反対向きの場合）は、ＭＴＪ素子１０の抵抗は最も高くなる。この状態を“１”状態（高抵抗状態）とする。このように、ＭＲＡＭでは、ＭＴＪ素子１０の抵抗値が異なる２つの状態を、“０”情報、及び“１”情報の記憶状態に対応させている。

図３は、ＭＴＪ素子１０に情報を書き込む際の電流方向を説明する図である。図３（ａ）に示すように、固定層１２と記録層１４との磁化方向を反平行状態から平行状態に変える場合、ＭＴＪ素子１０には、記録層１４からトンネルバリア層１３を介して固定層１２に流れる書き込み電流Ｉ１を供給する。これにより、スピン偏極した電子が記録層１４に注入され、臨界電流値を超えた時点で、記録層１４の磁化反転が起こり、固定層１２と記録層１４との磁化方向が平行状態となる。

また、図３（ｂ）に示すように、固定層１２と記録層１４との磁化方向を平行状態から反平行状態に変える場合、ＭＴＪ素子１０には、固定層１２からトンネルバリア層１３を介して記録層１４に流れる書き込み電流Ｉ２を供給する。これにより、スピン偏極した電子が記録層１４に注入され、臨界電流値を超えた時点で、記録層１４の磁化反転が起こり、固定層１２と記録層１４との磁化方向が反平行状態となる。

図４は、ＭＴＪ素子１０から情報を読み出す際の読み出し電流の方向を説明する図である。図４には、２つの読み出し電流の方向と２つの抵抗状態とにそれぞれ対応した４つの読み出し状態（図４（ａ）〜（ｄ））について示している。また、記録層１４と固定層１２との磁化方向が反平行、つまり高抵抗状態（“１”状態）の抵抗値をＲap、記録層１４と固定層１２との磁化方向が平行、つまり低抵抗状態（“０”状態）の抵抗値をＲpとする。

図４（ａ）及び図４（ｂ）に示すように、“１”情報を読み出す際の読み出し電流の方向には、記録層１４から固定層１２へ流れる読み出し電流Ｉ３の向きと、固定層１２から記録層１４へ流れる読み出し電流Ｉ５の向きとがある。この時、記録層１４から固定層１２へ読み出し電流Ｉ３を流す状態は、図３（ａ）に示した“０”情報の書き込みを行う状態と同一であり、読み出し電流Ｉ３が記録層１４に対してスピントルクを与えるため、記録層１４は読み出し電流Ｉ３によって擾乱を受ける。

同様に、図４（ｃ）及び図４（ｄ）に示すように、“０”情報を読み出す際の読み出し電流の方向には、記録層１４から固定層１２へ流れる読み出し電流Ｉ３の向きと、固定層１２から記録層１４へ流れる読み出し電流Ｉ５の向きとがある。この時、固定層１２から記録層１４へ読み出し電流Ｉ５を流す状態は、図３（ｂ）に示した“１”情報の書き込みを行う状態と同一であり、読み出し電流Ｉ５が記録層１４に対してスピントルクを与えるため、記録層１４は読み出し電流Ｉ５によって擾乱を受ける。

このように、図４（ａ）及び図４（ｂ）に示す記録層１４から固定層１２に読み出し電流Ｉ３を流す際には、図４（ａ）に示す“１”情報の読み出しで擾乱が起こり得る。一方、図４（ｃ）及び図４（ｄ）に示す固定層１２から記録層１４に読み出し電流Ｉ５を流す際には、図４（ｄ）に示す“０”情報の読み出しで擾乱が起こり得る。

なお、図４（ａ）及び図４（ｂ）に示す読み出し電流Ｉ３と同じ方向に書き込み電流を流す場合、ともに磁化の向きが平行になるのでこれらをParallelizing方向と称する。一方、図４（ｃ）及び図４（ｄ）に示す読み出し電流Ｉ５と同じ方向に書き込み電流を流す場合、ともに磁化の向きが反平行になるのでこれらをAnti-parallelizing方向と称する。

次に、スピン注入における磁化反転が生じる臨界電流値について説明する。図５は、磁化反転が生じる臨界電流値とＭＴＪ素子１０の抵抗値との関係を示すグラフである。図５において、横軸が電流値、縦軸が抵抗値を表している。

“１”情報を書き込む臨界電流値をＩ_ｃ＋、“０”情報を書き込む臨界電流値をＩ_ｃ−とすると、磁化反転物理の起源の違いにより、Ｉ_ｃ＋とＩ_ｃ−との大きさは一般に異なる。図４で述べた擾乱を引き起こし得る方向の読み出し電流をＩ_ｃ＋Ｌ、Ｉ_ｃ−Ｈ（図５に示す）とすると、定電圧（ΔＶとする）下においてこれらはそれぞれ以下の式で示される。

｜Ｉ_ｃ＋Ｌ｜＝ΔＶ／Ｒp ・・・（１）
｜Ｉ_ｃ−Ｈ｜＝ΔＶ／Ｒap ・・・（２）
なお、“｜｜”は絶対値表記である。

また、“１”状態の抵抗値をＲap、“０”状態の抵抗値をＲpとするＭＲ比は以下の式で示される。

ＭＲ比＝（Ｒap−Ｒp）／Ｒp ・・・（３）
ここで、読み出し電流にともなう擾乱について定式化を行う。擾乱は確率的に起こり、書き込み臨界電流に対して読み出し電流が大きければ大きいほど擾乱は起こりやすくなり、小さければ小さいほど擾乱は起こりにくくなる。そこで、臨界電流と読み出し電流との大きさの比の大小関係から最適な読み出し方向を決めることができる。この大小関係は、以下の式で示される。

｜Ｉ_ｃ＋Ｌ／Ｉ_ｃ＋｜≧｜Ｉ_ｃ−Ｈ／Ｉ_ｃ−｜ ・・・（４）
｜Ｉ_ｃ＋Ｌ／Ｉ_ｃ＋｜≦｜Ｉ_ｃ−Ｈ／Ｉ_ｃ−｜ ・・・（５）
と示される。擾乱を防ぐには、上式（４）においてはParallelizing方向、上式（５）においてはAnti-parallelizing方向に読み出し電流を設定するのが最適である。これらを式（１）、式（２）を用いてＭＲ比、Ｉ_ｃ＋、Ｉ_ｃ−で変形した式を以下に示す。

ＭＲ比≧｜Ｉ_ｃ＋／Ｉ_ｃ−｜−１ ・・・（６）
ＭＲ比≦｜Ｉ_ｃ＋／Ｉ_ｃ−｜−１ ・・・（７）
上式（６）及び（７）をプロットしたグラフを図６に示す。ＭＲ比と書き込み臨界電流比｜Ｉ_ｃ＋／Ｉ_ｃ−｜との関係から読み出し方向を決定することができる。この詳細について、図６を特徴的な領域で区分した図７を用いて説明する。

図７に示す領域（ａ）では、読み出し電流をAnti-parallelizing方向に設定するのが最適である。また領域（ｂ）では、読み出し電流をParallelizing方向に設定するのが最適である。例えば、｜Ｉ_ｃ＋／Ｉ_ｃ−｜＝１．４程度の時は、ＭＲ比が０．４（４０％）よりも小さい時は読み出し電流をAnti-parallelizing方向に設定し、ＭＲ比が０．４（４０％）よりも大きい時は読み出し電流をParallelizing方向に設定すればよい。

また、｜Ｉ_ｃ＋／Ｉ_ｃ−｜≦１の領域（ｃ）においては、ＭＲ比の大きさに関わらず読み出し電流をParallelizing方向に設定すればよい。特に、Ｉ_ｃ＋とＩ_ｃ−とが等しい場合はこれに含まれる。

このように、読み出し電流方向をＭＲ比と書き込み臨界電流比｜Ｉ_ｃ＋／Ｉ_ｃ−｜との大小関係から決定することで、読み出しに伴う誤書き込み（擾乱）を抑制することが可能となる。以下に、前述したＭＴＪ素子１０及び本実施形態の読み出し方法を用いたＭＲＡＭの構成例について説明する。

（ＭＲＡＭの構成例）
図８は、第１の実施形態に係るＭＲＡＭの構成を示すブロック図である。メモリセルアレイ２１には、それぞれがカラム方向に延びる複数のビット線対ＢＬ，／ＢＬが配設され、また、それぞれがカラム方向と交差するロウ方向に延びる複数のワード線ＷＬが配設されている。１本のビット線対ＢＬ，／ＢＬと１本のワード線ＷＬとの交差領域に１つのメモリセルＭＣを配置するようにして、複数のメモリセルＭＣがマトリクス状に配置されたメモリセルアレイ２１が構成される。なお、図８では、簡略化のために、２本のビット線対ＢＬ１〜２，／ＢＬ１〜２、２本のワード線ＷＬ１〜２、及び４個のメモリセルＭＣを示しているが、実際には、これより多くのメモリセルＭＣによってメモリセルアレイ２１が構成される。

１つのメモリセルＭＣは、例えば、１つの選択トランジスタＳＴと１つのＭＴＪ素子１０とから構成されている。選択トランジスタＳＴは、例えばｎチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）から構成される。ＭＴＪ素子１０の一端は、ビット線ＢＬに電気的に接続され、その他端は、選択トランジスタＳＴの電流経路の一端に電気的に接続されている。選択トランジスタＳＴの電流経路の他端は、ビット線／ＢＬに電気的に接続され、そのゲートは、ワード線ＷＬに電気的に接続されている。

ＭＴＪ素子１０の構成は、図１の通りである。なお、固定層１２及び記録層１４の各層は、図示するような単層に限定されない。例えば、固定層１２及び記録層１４の少なくとも一方は、複数の強磁性層からなる積層構造でもよい。

また、固定層１２及び記録層１４の少なくとも一方は、第１の強磁性層／非磁性層／第２の強磁性層の３層からなり、第１及び第２の強磁性層の磁化方向が反平行状態となるように磁気結合（交換結合）した反強磁性結合構造であってもよいし、第１及び第２の強磁性層の磁化方向が平行状態となるように磁気結合（交換結合）した強磁性結合構造であってもよい。

また、ＭＴＪ素子１０は、ダブルジャンクション構造でもよい。ダブルジャンクション構造のＭＴＪ素子は、第１の固定層、第１の非磁性層、自由層、第２の非磁性層、第２の固定層が順に積層されて構成される。このようなダブルジャンクション構造は、シングルジャンクション構造と比較して、小さな書き込み電流で磁化反転を誘発でき、またＭＲ比を大きくできるという利点がある。

固定層１２及び記録層１４の強磁性材料としては、例えば、Ｃｏ、Ｆｅ、及びＮｉのうちいずれか、又はこれらのいずれか１種以上を含む合金を用いることができる。

非磁性層１３として金属を用いる場合には、Ａｕ、Ｃｕ、Ｃｒ、Ｚｎ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｐｄ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｐｔ、及びＢｉのうちのいずれか、あるいは、これらのいずれか１種以上を含む合金を用いることができる。なお、非磁性層１３をトンネルバリア層として機能させる場合には、Ａｌ_２Ｏ_３、ＭｇＯ、ＣａＯ等の絶縁酸化物を用いることができる。

反強磁性層の材料としては、例えば、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｐｄ−Ｍｎ等を用いることができる。

ロウデコーダ２２は、ワード線ＷＬに接続されている。ロウデコーダ２２は、外部から送られるアドレスに基づいて、１本のワード線ＷＬを選択する。カラムデコーダ２３Ａ，２３Ｂは、ビット線対ＢＬ，／ＢＬに接続されている。カラムデコーダ２３Ａ，２３Ｂは、外部から送られるアドレスに基づいて、１本のビット線対ＢＬ，／ＢＬを選択する。

また、ビット線対ＢＬ，／ＢＬには、カラムデコーダ２３Ａ，２３Ｂを介して、書き込み回路２４Ａ，２４Ｂ、及び読み出し回路２５Ａ，２５Ｂが接続されている。書き込み回路２４Ａ，２４Ｂは、データに応じた方向の書き込み電流をビット線対ＢＬ，／ＢＬを介してメモリセルＭＣに供給する。読み出し回路２５Ａ，２５Ｂは、センスアンプを含む。読み出し回路２５Ａ，２５Ｂは、読み出し対象のメモリセルＭＣに読み出し電流を供給する。そして、読み出し電流と参照電流とをセンスアンプで比較することで、メモリセルＭＣに記憶されたデータを検知する。

次に、ＭＲＡＭの動作について説明する。以下に述べる書き込み及び読み出し動作では、固定層１２が選択トランジスタＳＴと電極を介して接続されている場合を考えるが、記録層１４が選択トランジスタＳＴと電極を介して接続されている場合は書き込み及び読み出し電流の方向を逆にすればよい。

メモリセルＭＣに情報を書き込む場合は、書き込み対象のメモリセルＭＣに接続されているワード線ＷＬをロウデコーダ２２によって選択し、上記メモリセルＭＣの選択トランジスタＳＴをオンにする。また、上記メモリセルＭＣに接続されているビット線対ＢＬ，／ＢＬをカラムデコーダ２３Ａ，２３Ｂによって選択する。その後、書き込み回路２４Ａ，２４Ｂは、選択されたビット線対ＢＬ，／ＢＬを介して、データに応じた方向の書き込み電流をメモリセルＭＣに流す。これにより、ＭＴＪ素子１０は、書き込み電流が流れる方向に応じた磁化状態に設定される。

メモリセルＭＣから情報を読み出す場合は、読み出し対象のメモリセルＭＣに接続されているワード線ＷＬをロウデコーダ２２によって選択し、上記メモリセルＭＣの選択トランジスタＳＴをオンにする。また、上記メモリセルＭＣに接続されているビット線対ＢＬ，／ＢＬをカラムデコーダ２３Ａ，２３Ｂによって選択する。その後、読み出し回路２５Ａ，２５Ｂは、選択されたビット線対ＢＬ，／ＢＬを介して、読み出し電流をメモリセルＭＣに流す。そして、メモリセルＭＣに流れる読み出し電流と参照電流とを読み出し回路２５Ａ，２５Ｂ内のセンスアンプで比較することで、メモリセルＭＣに記憶されたデータを検知する。

ここで、本実施形態における情報の読み出しでは、ＭＴＪ素子１０に流す読み出し電流の方向は予め決定されている。読み出し電流の方向は、前述したように、ＭＲ比と書き込み臨界電流比｜Ｉ_ｃ＋／Ｉ_ｃ−｜との大小関係から一意的に決めることができる。これは、ＭＴＪ素子１０の特性を予め測定しておき、このＭＴＪ素子１０のＭＲ比と書き込み臨界電流比｜Ｉ_ｃ＋／Ｉ_ｃ−｜を算出して決定する。

具体的には、図７における領域（ａ）の範囲では、読み出し回路２５Ｂから読み出し回路２５Ａに向かう方向に読み出し電流を流すことで読み出しを行う。また、図７における領域（ｂ）及び（ｃ）の範囲では、読み出し回路２５Ａから読み出し回路２５Ｂに向かう方向に読み出し電流を流すことで読み出しを行う。このようにして決定された方向に読み出し電流が流れるように読み出し回路２５Ａ，２５Ｂを構成し、具体的には、読み出し回路２５Ａ，２５Ｂを構成する電流源やセンスアンプを配置する。

以上詳述したように第１の実施形態では、ＭＴＪ素子１０のＭＲ比と書き込み臨界電流比｜Ｉ_ｃ＋／Ｉ_ｃ−｜とを算出し、ＭＲ比と書き込み臨界電流比｜Ｉ_ｃ＋／Ｉ_ｃ−｜との関係に基づいて、読み出し電流にともなう擾乱が小さくなる方向に読み出し電流を流すようにしている。従って第１の実施形態によれば、データ読み出し時に発生する誤書き込みを抑制することが可能となる。

（第２の実施形態）
第２の実施形態は、第１の実施形態で説明した書き込み臨界電流に変えて書き込み電流を用いて、読み出し電流にともなう擾乱について定式化を行う。そして、ＭＲ比と書き込み電流比とを用いて読み出し電流の方向を決定するようにしている。

“１”情報を書き込む書き込み電流値をＩ_ｗ＋、“０”情報を書き込む書き込み電流値をＩ_ｗ−とする。メモリセルアレイ２１を構成する複数のＭＴＪ素子１０は臨界電流値Ｉ_ｃ＋（或いは、Ｉ_ｃ−）にばらつきを持っており、これは、各ＭＴＪ素子１０に情報を書き込める電流が異なることを意味している。よって、一般的に、書き込み電流とは、臨界電流値のばらつきを考慮して、メモリセルアレイ２１を構成する全てのＭＴＪ素子１０に情報を書き込むことができる電流をいう。

書き込み電流値Ｉ_ｗ＋は、臨界電流値Ｉ_ｃ＋ばらつきから求まる標準偏差σを用いて例えば３σ範囲を考慮し、以下の式で示される。

｜Ｉ_ｗ＋｜＝｜Ｉ_ｃ＋｜＋３σ ・・・（８）
標準偏差σは、臨界電流値Ｉ_ｃ＋に比例するので、以下の式で示される。

σ＝Ａ×｜Ｉ_ｃ＋｜ （Ａは比例係数）・・・（９）
上式（８）及び（９）より、書き込み電流値Ｉ_ｗ＋は、以下の式で示される。

｜Ｉ_ｗ＋｜＝（１＋３Ａ）×｜Ｉ_ｃ＋｜ ・・・（１０）
同様に、書き込み電流値Ｉ_ｗ−は、臨界電流値Ｉ_ｃ−ばらつきから求まる標準偏差σを用いて例えば３σ範囲を考慮し、以下の式で示される。

｜Ｉ_ｗ−｜＝｜Ｉ_ｃ−｜＋３σ ・・・（１１）
標準偏差σは、臨界電流値Ｉ_ｃ−に比例するので、以下の式で示される。

σ＝Ｂ×｜Ｉ_ｃ−｜ （Ｂは比例係数）・・・（１２）
上式（１１）及び（１２）より、書き込み電流値Ｉ_ｗ−は、以下の式で示される。

｜Ｉ_ｗ−｜＝（１＋３Ｂ）×｜Ｉ_ｃ−｜ ・・・（１３）
式（９）及び式（１２）の比例係数Ａ及び比例係数Ｂは等しいと考えられるので、式（１０）及び式（１３）より、書き込み電流値と臨界電流値との関係は、以下の式で示される。 ｜Ｉ_ｗ＋／Ｉ_ｗ−｜＝｜Ｉ_ｃ＋／Ｉ_ｃ−｜ ・・・（１４）
上式（１４）から、臨界電流比は、式（８）と式（１１）で定めた書き込み電流比と等しいことが導かれる。よって、臨界電流値の下での第１の実施形態を、書き込み電流に対して適用することができる。

具体的には、ＭＲ比と書き込み電流比｜Ｉ_ｗ＋／Ｉ_ｗ−｜との関係は、以下の式で示される。

ＭＲ比≧｜Ｉ_ｗ＋／Ｉ_ｗ−｜−１ ・・・（１５）
ＭＲ比≦｜Ｉ_ｗ＋／Ｉ_ｗ−｜−１ ・・・（１６）
従って、ＭＲ比と書き込み電流比｜Ｉ_ｗ＋／Ｉ_ｗ−｜との関係から、上式（１５）においてはParallelizing方向、上式（１６）においてはAnti-parallelizing方向に読み出し電流を設定する。

第２の実施形態に係るＭＲＡＭの構成も、第１の実施形態で説明した図８と同じである。情報の読み出しでは、ＭＴＪ素子１０に流す読み出し電流の方向は予め決定されている。読み出し電流の方向は、前述したように、ＭＲ比と書き込み電流比｜Ｉ_ｗ＋／Ｉ_ｗ−｜との大小関係から一意的に決めることができる。これは、ＭＴＪ素子１０の特性を予め測定しておき、このＭＴＪ素子１０のＭＲ比と書き込み電流比｜Ｉ_ｗ＋／Ｉ_ｗ−｜を算出して決定する。

また、第１の実施形態で示した図７は、横軸を書き込み電流比｜Ｉ_ｗ＋／Ｉ_ｗ−｜に読み替えることで、第２の実施形態におけるＭＲ比と書き込み電流比｜Ｉ_ｗ＋／Ｉ_ｗ−｜との関係を示すグラフに対応する。そして、読み出し電流の方向は、図７を用いて以下のように決定される。図７における領域（ａ）の範囲では、読み出し回路２５Ｂから読み出し回路２５Ａに向かう方向に読み出し電流を流すことで読み出しを行う。また、図７における領域（ｂ）及び（ｃ）の範囲では、読み出し回路２５Ａから読み出し回路２５Ｂに向かう方向に読み出し電流を流すことで読み出しを行う。このようにして決定された方向に読み出し電流が流れるように読み出し回路２５Ａ，２５Ｂを構成し、具体的には、読み出し回路２５Ａ，２５Ｂを構成する電流源やセンスアンプを配置する。

以上詳述したように第２の実施形態では、ＭＴＪ素子１０のＭＲ比と書き込み電流比｜Ｉ_ｗ＋／Ｉ_ｗ−｜とを算出し、ＭＲ比と書き込み電流比｜Ｉ_ｗ＋／Ｉ_ｗ−｜との関係に基づいて、読み出し電流にともなう擾乱が小さくなる方向に読み出し電流を流すようにしている。従って第２の実施形態によれば、第１の実施形態と同様に、データ読み出し時に発生する誤書き込みをより低減することが可能となる。

なお、上記各実施形態では、ＭＴＪ素子を用いたＭＲＡＭの構成例について示しているが、上記各実施形態は、他の抵抗変化型メモリに適用することも可能である。例えば、抵抗ランダムアクセスメモリ（ＲｅＲＡＭ：resistive random access memory）、相変化ランダムアクセスメモリ（ＰＣＲＡＭ：phase-change random access memory）などに上記各実施形態を適用することも可能である。

本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化できる。また、実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。

ＢＬ，／ＢＬ…ビット線、ＷＬ…ワード線、ＭＣ…メモリセル、ＳＴ…選択トランジスタ、１０…ＭＴＪ素子、１１…下部電極、１２…固定層、１３…非磁性層、１４…記録層、１５…上部電極、２１…メモリセルアレイ、２２…ロウデコーダ、２３Ａ，２３Ｂ…カラムデコーダ、２４Ａ，２４Ｂ…書き込み回路、２５Ａ，２５Ｂ…読み出し回路。

Claims (5)

1. 磁化方向が固定された固定層と、磁化方向が可変の記録層と、前記固定層と前記記録層との間に設けられた非磁性層とを含む磁気抵抗素子を具備し、
   前記固定層と前記記録層との磁化方向が平行状態での抵抗値Ｒp、前記固定層と前記記録層との磁化方向が反平行状態での抵抗値Ｒapとすると、
   ＭＲ比＝（Ｒap−Ｒp）／Ｒp
   で表され、
   前記平行状態に書き込む第１の方向の臨界電流値Ｉ_ｃ−、前記反平行状態に書き込む第２の方向の臨界電流値Ｉ_ｃ＋とすると、
   ＭＲ比≧｜Ｉ_ｃ＋／Ｉ_ｃ−｜−１
   を満たす場合に、読み出し電流の方向は前記第１の方向に設定されることを特徴とする磁気メモリ。
2. 磁化方向が固定された固定層と、磁化方向が可変の記録層と、前記固定層と前記記録層との間に設けられた非磁性層とを含む磁気抵抗素子を具備し、
   前記固定層と前記記録層との磁化方向が平行状態での抵抗値Ｒp、前記固定層と前記記録層との磁化方向が反平行状態での抵抗値Ｒapとすると、
   ＭＲ比＝（Ｒap−Ｒp）／Ｒp
   で表され、
   前記平行状態に書き込む第１の方向の臨界電流値Ｉ_ｃ−、前記反平行状態に書き込む第２の方向の臨界電流値Ｉ_ｃ＋とすると、
   ＭＲ比≦｜Ｉ_ｃ＋／Ｉ_ｃ−｜−１
   を満たす場合に、読み出し電流の方向は前記第２の方向に設定されることを特徴とする磁気メモリ。
3. 磁化方向が固定された固定層と、磁化方向が可変の記録層と、前記固定層と前記記録層との間に設けられた非磁性層とを含む磁気抵抗素子を具備し、
   前記固定層と前記記録層との磁化方向が平行状態での抵抗値Ｒp、前記固定層と前記記録層との磁化方向が反平行状態での抵抗値Ｒapとすると、
   ＭＲ比＝（Ｒap−Ｒp）／Ｒp
   で表され、
   前記平行状態に書き込む第１の方向の書き込み電流値Ｉ _ｗ− 、前記反平行状態に書き込む第２の方向の書き込み電流値Ｉ _ｗ＋ とすると、
   ＭＲ比≧｜Ｉ_ｗ＋／Ｉ_ｗ−｜−１
   を満たす場合に、読み出し電流の方向は前記第１の方向に設定されることを特徴とする磁気メモリ。
4. 磁化方向が固定された固定層と、磁化方向が可変の記録層と、前記固定層と前記記録層との間に設けられた非磁性層とを含む磁気抵抗素子を具備し、
   前記固定層と前記記録層との磁化方向が平行状態での抵抗値Ｒp、前記固定層と前記記録層との磁化方向が反平行状態での抵抗値Ｒapとすると、
   ＭＲ比＝（Ｒap−Ｒp）／Ｒp
   で表され、
   前記平行状態に書き込む第１の方向の書き込み電流値Ｉ _ｗ− 、前記反平行状態に書き込む第２の方向の書き込み電流値Ｉ _ｗ＋ とすると、
   ＭＲ比≦｜Ｉ_ｗ＋／Ｉ_ｗ−｜−１
   を満たす場合に、読み出し電流の方向は前記第２の方向に設定されることを特徴とする磁気メモリ。
5. データの読み出し時に、前記磁気抵抗素子に前記読み出し電流を供給する読み出し回路をさらに具備することを特徴とする請求項１乃至４のいずれかに記載の磁気メモリ。

Images