JP4999359B2 - 不揮発性記憶装置 - Google Patents
不揮発性記憶装置 Download PDFInfo
- Publication number
- JP4999359B2 JP4999359B2 JP2006139013A JP2006139013A JP4999359B2 JP 4999359 B2 JP4999359 B2 JP 4999359B2 JP 2006139013 A JP2006139013 A JP 2006139013A JP 2006139013 A JP2006139013 A JP 2006139013A JP 4999359 B2 JP4999359 B2 JP 4999359B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- write
- data
- read
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005415 magnetization Effects 0.000 claims abstract description 132
- 230000005291 magnetic effect Effects 0.000 claims description 155
- 230000008859 change Effects 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000013500 data storage Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000004904 shortening Methods 0.000 abstract description 6
- 230000007423 decrease Effects 0.000 abstract description 2
- 230000004913 activation Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 24
- 230000005641 tunneling Effects 0.000 description 23
- 230000000694 effects Effects 0.000 description 19
- 230000004044 response Effects 0.000 description 15
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- 238000003491 array Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 101100329534 Haloarcula marismortui (strain ATCC 43049 / DSM 3752 / JCM 8966 / VKM B-1809) csg1 gene Proteins 0.000 description 6
- 101100422777 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUR1 gene Proteins 0.000 description 6
- 239000003302 ferromagnetic material Substances 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 101100166255 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CEP3 gene Proteins 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 101000719121 Arabidopsis thaliana Protein MEI2-like 1 Proteins 0.000 description 2
- 108010079362 Core Binding Factor Alpha 3 Subunit Proteins 0.000 description 2
- 101000857677 Homo sapiens Runt-related transcription factor 1 Proteins 0.000 description 2
- 101000801058 Homo sapiens TM2 domain-containing protein 2 Proteins 0.000 description 2
- 102100025373 Runt-related transcription factor 1 Human genes 0.000 description 2
- 102100025369 Runt-related transcription factor 3 Human genes 0.000 description 2
- 102100033691 TM2 domain-containing protein 2 Human genes 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 229910019233 CoFeNi Inorganic materials 0.000 description 1
- 229910002441 CoNi Inorganic materials 0.000 description 1
- 229910015136 FeMn Inorganic materials 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 composed of Co Substances 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
)デバイスが注目されている。MRAMデバイスは、半導体集積回路に形成された複数の薄膜磁性体を用いて不揮発のデータ記憶を行ない、かつ、薄膜磁性体の各々に対してランダムアクセスが可能な不揮発性記憶装置である。特に、近年では磁気トンネル接合(MTJ)を利用した薄膜磁性体をメモリセルとして用いることによって、MRAMデバイスの性能が飛躍的に進歩することが知られている。
1トランジスタ+1TMR素子構造として、12F2がメモリセル面積の理論的な最小値
となる。すなわち、DRAMデバイスの2倍のセル面積が必要となる。これは、MRAMデバイスのメモリセルには、DRAMデバイスのメモリセルに比較して書込み用ワード線がさらに必要となるためである。
る電流やTMR素子の両端電圧を測定し、TMR素子の電気抵抗値を間接測定することで実行される。そのため、スピン注入方式のMRAMデバイスでは、データ書込みおよびデータ読出しのいずれの動作においても、TMR素子に電流が供給される。したがって、読出し電流値が大きいと、データの誤書込みが行なわれ、記憶するデータが破損するという問題が生じる。このような現象は、「読出しディスターブ」と称される。一方、読出しディスターブを回避するため、読出し電流値を抑制すると、検出電圧レベルが低下するため、データの読出し速度、すなわちアクセス速度が低下するという問題が生じる。
果に比較して、読出し電流による熱アシスト効果を抑制することができる。よって、データ読出し時において、メモリセルを不安定化させることがなく、読出しディスターブを抑制し、かつ、アクセス速度の高速化が可能な不揮発性記憶装置を実現できる。
図1は、この発明の実施の形態1に従う不揮発性記憶装置の代表例であるMRAMデバイス1の全体構成図である。
図3は、この発明の実施の形態1に従うメモリセルMCを説明する概念図である。
選択されたメモリセルMCから記憶されるデータを読出す場合には、センスアンプ22を用いて、選択されたメモリセルMCと、その選択されたメモリセルMCの対となるメモリアレイ10において、選択列と同一の選択列に配置されるダミーメモリセルDMCとの電気抵抗値を比較する。
接続図である。
図5は、この発明の実施の形態1に従うメモリセルMCのデータ書込みを説明する図である。
図5(b)は、メモリセルMCに「1」データを書込む場合の回路接続である。
」書込みゲートGIw(0)、データ線DB、ビット線BL、トンネル磁気抵抗素子TMR、アクセストランジスタATR、ビット線/BL、データ線/DB、および「0」書込みゲートGIw(0)の経路で基準電位Gndへ流れる。そのため、トンネル磁気抵抗素子TMRには、ビット線BLからビット線/BLの方向、すなわち、自由磁化層FLから固定磁化層PLの方向に書込み電流が通過することになる。
図7は、トンネル磁気抵抗素子TMRにおいて、磁化反転が生じる書込み電流の電流値と供給時間との関係を示すグラフである。なお、図7に示すグラフにおいて、実線の紙面上側の領域が磁化反転の生じる領域である。
することで、抵抗損失による熱エネルギーが生じ、その熱エネルギーによる温度上昇に伴い、トンネル磁気抵抗素子TMRの自由磁化層FLの磁化方向が不安定化するため、より少ない書込み電流で磁化反転が生じるためである。このような現象を「熱アシスト効果」と称する。
図8は、読出し電流および書込み電流の最適化を説明するための図である。
面積に形成される場合には、常温(たとえば、約25℃)において、温度上昇の時定数が10[ns]程度となることを見出しており、このような条件下においては、読出し電流の供給時間は、10[ns]より短いことが望ましいと言える。当然のことながら、この温度上昇の時定数は、トンネル磁気抵抗素子TMRを構成する物質、環境温度およびトンネル磁気抵抗素子TMRの大きさ(面積)などに応じて変化する。たとえば、環境温度が常温(たとえば、約25℃)から120°の範囲で変化すれば、温度上昇の時定数は、約5〜10[ns]の範囲で変化する。また、トンネル磁気抵抗素子TMRの大きさが小さくなれば、熱容量も小さくなるので、温度上昇の時定数もより短くなると考えられる。
図9は、この発明の実施の形態1に従うMRAMデバイス1の動作シーケンスである。
図10は、読出/書込回路における書込み電流源および書込みゲートの実現例を示す図である。なお、図10は、一例として、読出/書込回路20の要部を実現する構成である。
図11を参照して、センスアンプ22は、データ線DB,/DBを所定の電圧以下に維持するとともに、データ線DB,/DBに生じる読出し電流差に応じた電圧差をセンスノードSN,/SNに生じさせる。そして、センスアンプ22は、トランジスタQPS,QP1〜QP5,QN1〜QN3と、アンプ44とを含む。
一例として、データ線DBa,DBbにそれぞれ読出し電流IraおよびIrbが流れたとすると、上述したようにトランジスタQP1〜QP3は、カレントミラー回路を構成するため、トランジスタQP2およびQP3は、トランジスタQP1を流れる読出し電流Iraと同一の動作電流をセンスノード/SNおよびノードN6にそれぞれ供給しようとする。同時に、トランジスタQP5およびQP6においても、トランジスタQP4に流れる読出し電流Irbと同一の動作電流をセンスノードSNおよびノードN4にそれぞれ供給しようとする。
上述の実施の形態1においては、図9に示すように、カラム選択ゲートCSGの活性化時間幅をワード線WLおよびダミーワード線DWLの活性化時間幅に比較して最も短くすることで、読出し電流および書込み電流の供給時間を最適化する構成について説明した。一方、カラム選択ゲートCSGの活性化時間幅に代えて、ワード線WLおよびダミーワード線DWLの活性化時間幅、または、ワード線WLおよびダミーワード線DWLの活性化時間幅とカラム選択ゲートの活性化タイミングを調整することで、読出し電流および書込み電流の供給時間を最適化することもできる。
活性化期間と、カラム選択ゲートCSGの活性化期間との重なり期間により、読出し電流の供給時間Treadおよびおよび書込み電流の供給時間Twriteが決定される。
実施の形態1および実施の形態1の変形例1に示す構成に加えて、読出/書込回路のセンスアンプまたは電流源回路の活性化時間幅を調整することで、読出し電流および書込み電流の供給時間を最適化することもできる。
上述の実施の形態1においては、熱アシスト効果を考慮して、読出し電流および書込み電流の供給時間とその電流値とを最適化したスピン注入方式のMRAMメモリデバイスについて説明した。一方、実施の形態2においては、熱アシスト効果を考慮して、読出し電流の供給方向を最適化したスピン注入方式のMRAMメモリデバイスについて説明する。
図15は、トンネル磁気抵抗素子TMRにおいて、磁化反転が生じる書込み電流Iwの電流値と供給時間との関係を示すグラフである。なお、図15に示すグラフにおいて、実線の紙面上側の領域が磁化反転の生じる領域である。
上述したように、書込み電流Iwの供給時間が時定数未満であれば、書込み電流Iw(−)の絶対値に比較して、書込み電流Iw(+)の絶対値が大きくなる。したがって、読出し電流がトンネル磁気抵抗素子TMRに対して、磁化反転特性の紙面下方向に十分なマージン(読出しディスターブマージン)をもつためには、より絶対値の大きい書込み電流Iw(+)と同じ方向に読出し電流を流すことが望ましい。よって、読出し電流Irは、磁化反転を生じるのに要する絶対値がより大きい書込み電流Iw(+)(この発明の実施の形態2においては、「0」データ書込み電流Iw(0)に相当)と同じ方向に流すことが望ましい。
上述のこの発明の実施の形態2においては、電気抵抗値を高抵抗状態から低抵抗状態に変化させるのに要する書込み電流の絶対値と、低抵抗状態から高抵抗状態に変化させるのに要する書込み電流の絶対値との間に差異があるトンネル磁気抵抗素子について説明した。一方、この発明の実施の形態3においては、電気抵抗値がいずれの方向に変化する場合であっても、対応の書込み電流の絶対値が略一致するトンネル磁気抵抗素子について説明する。
図16を参照して、トンネル磁気抵抗素子TMR#は、図3に示すトンネル磁気抵抗素子TMRにおいて、自由磁化層FLに代えて自由磁化部FL#を配置したものと等価である。
図18は、トンネル磁気抵抗素子TMR#において、磁化反転が生じる書込み電流Iwの電流値と供給時間との関係を示すグラフである。なお、図18に示すグラフにおいて、実線の紙面上側の領域が磁化反転の生じる領域である。
上述したように、書込み電流Iwの流れる方向にかかわらず、磁化反転特性は略一致するので、読出しディスターブマージンを大きくするという観点からは、読出し電流をいずれの方向に流してもよいとも考えられる。しかしながら、上述の図11で示すように、センスアンプ22は、複数の直列接続されたトランジスタに電源電圧Vddが供給されることで、読出し電流を生成する。したがって、センスアンプ22は、電圧源としての作用を持ち、接続されるメモリセルMC、すなわちトンネル磁気抵抗素子TMR#の電気抵抗値に応じて、流れる読出し電流Irの電流値が変化する。
上述の実施の形態1〜3においては、スピン注入方式のMRAMメモリデバイスにおいて、熱アシスト効果を考慮したデータ読出しおよびデータ書込みを実行する構成について説明した。一方、実施の形態4においては、現行のMRAMデバイスにおいて、熱アシスト効果を考慮してデータ読出しおよびデータ書込みを実行する構成について説明する。
にビット線BLおよび/BLのいずれか一方と接続される。たとえば、第1番目のメモリセル列に属するメモリセルについて説明すれば、第1行目のメモリセルは、ビット線/BL1と結合され、第2行目のメモリセルはビット線/BL1と結合され、以下同様に、メモリセルの各々は、奇数行において一方のビット線/BL1〜/BLmと接続され、偶数行において、他方のビット線BL1〜BLmと接続される。
に活性化する。具体的には、奇数行が選択されて、選択行のメモリセルがビット線/BL1〜/BLmと接続される場合には、ダミー読出しワード線DRWL1がさらに活性化されて、ダミーメモリセル群がビット線BL1〜BLmと接続される。偶数行が選択される場合には、選択行の読出しワード線RWLに加えて、ダミー読出しワード線DRWL2が活性化される。
オン・オフする。したがって、データ書込み時には、カラムアドレスCAに対応する選択列において、ビット線BLおよび/BLの一端同士は、短絡スイッチトランジスタ62によって電気的に結合される。
ワード線ドライバ帯30は、選択されたメモリセルの選択行に対応する書込みワード線WWLを電源電圧Vddに活性化する。各書込みワード線WWLの一端は、基準電位Gndと結合されているので、選択行の書込みワード線WWLには、ワード線ドライバ帯30から紙面下側に向かう方向にデータ書込み電流が流される。一方、非選択行においては、書込みワード線WWLは非活性状態(Lレベル)に維持されるので、データ書込み電流は流れない。
再度、図19を参照して、ワード線ドライバ帯30は、選択されたメモリセルの選択行に対応する読出しワード線RWLをHレベルに活性化する。非選択行においては、読出しワード線RWLの電圧レベルは非活性状態(Lレベル)に維持される。データ読出しが開始され、選択行の読出しワード線RWLが活性化されて、対応するアクセストランジスタATRがターンオンすると、選択行に対応するメモリセルMCは、アクセストランジスタATRを介して、ビット線BL,/BLと基準電位Gndとの間に電気的に結合される。
センスアンプ、24a,24b,25,26a,26b 列デコーダ、40 Vref発生回路、42 インバータ、44 アンプ、51W データ書込回路、51R データ読出回路、62 短絡スイッチトランジスタ、64 プリチャージトランジスタ、66 制御ゲート、ADD アドレス信号、ATR アクセストランジスタ、ATRd ダミーアクセストランジスタ、BAL バリア層、BL,/BL ビット線、BLP ビット線対、BLPR ビット線プリチャージ信号、CA カラムアドレス、CLK クロック信号、CMD 制御信号、CSG カラム選択ゲート、CSL カラム選択線、DB,/DB データ線、Din 入力データ、DMC ダミーメモリセル、Dout 出力データ、DRWL1,DRWL2 ダミー読出しワード線、DWDV ダミーワード線ドライバ、DWL ダミーワード線、DWWL1,DWWL2 ダミー書込みワード線、FL 自由磁化層、GIw 書込みゲート、Gnd 基準電位、MC メモリセル、PL 固定磁化層、QN1,QN2,QN3,QN4,QN10,QNS,QP1,QP2,QP3,QP4,QP5,QP6,QPS,QP10,QP11,QP12,QV1,QV2 トランジスタ、RA ロウアドレス、RD,/RD データ線、Rmax,Rmin 電気抵抗値、RWL 書込みワード線、SAE,/SAE センスアンプイネーブル、SN,/SN センスノード、Sout,/Sout センス出力、SRCIw 電流源、TMR トンネル磁気抵抗素子、TMRd ダミー抵抗素子、Vdd 電源電圧、Vref 参照電圧、WDV ワード線ドライバ、WL ワード線、WWL 書込みワード線。
Claims (5)
- 行列状に配置される複数のメモリセルと、
前記複数のメモリセルの選択したメモリセルを電気的に間に挟む第1および第2の電流供給線と、
第1および第2の電流供給線を介して、前記選択したメモリセルへ書込み電流を供給してデータの書込み、および、前記選択したメモリセルへ読出し電流を供給してデータの読出し、を実行するデータ書込読出回路とを備え、
前記複数のメモリセルの各々は、書込みデータに応じた方向に流れる前記書込み電流を受けて不揮発的に抵抗値を変化させ、
前記データ書込読出回路は、
前記読出し電流を供給することにより検出される前記選択したメモリセルの抵抗値に基づいてデータを読出し、かつ、
前記読出し電流の供給時間が前記メモリセルにおける温度上昇の時定数より短く、前記書込み電流の供給時間が前記メモリセルにおける温度上昇の時定数より長くなるように、前記読出し電流および前記書込み電流を制御する、不揮発性記憶装置。 - 前記メモリセルにおける温度上昇の時定数は、10ナノ秒である、請求項1に記載の不揮発性記憶装置。
- 前記データ書込読出回路は、前記読出し電流の電流値が前記書込み電流の電流値に比較して大きくなるように、前記読出し電流を供給する、請求項1または2に記載の不揮発性記憶装置。
- 前記複数のメモリセルの各々は、磁気的に不揮発的なデータ記憶を行なう磁気抵抗素子を含み、
前記磁気抵抗素子は、
磁化方向が所定の方向に固定される固定磁化層と、
前記第1および第2の電流供給線を介して供給される電流の流れる方向に応じて、磁化方向を変化させる自由磁化層とを含み、さらに、
前記固定磁化層の磁化方向と前記自由磁化層の磁化方向との相対関係に応じて抵抗値を変化させる、請求項1〜3のいずれか1項に記載の不揮発性記憶装置。 - 前記磁気抵抗素子は、前記固定磁化層と前記自由磁化層との間に介挿され、非磁性体からなるバリア層をさらに含み、
前記自由磁化層は、前記第1および第2の電流供給線から供給される電流によるスピン偏極電子の移動に起因して磁化方向を変化させる、請求項4に記載の不揮発性記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006139013A JP4999359B2 (ja) | 2005-10-13 | 2006-05-18 | 不揮発性記憶装置 |
US11/802,010 US7646627B2 (en) | 2006-05-18 | 2007-05-18 | Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance |
US12/637,182 US7864564B2 (en) | 2005-10-13 | 2009-12-14 | Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005298366 | 2005-10-13 | ||
JP2005298366 | 2005-10-13 | ||
JP2006139013A JP4999359B2 (ja) | 2005-10-13 | 2006-05-18 | 不揮発性記憶装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012023944A Division JP2012089234A (ja) | 2005-10-13 | 2012-02-07 | 不揮発性記憶装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007134027A JP2007134027A (ja) | 2007-05-31 |
JP2007134027A5 JP2007134027A5 (ja) | 2009-05-07 |
JP4999359B2 true JP4999359B2 (ja) | 2012-08-15 |
Family
ID=38155543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006139013A Expired - Fee Related JP4999359B2 (ja) | 2005-10-13 | 2006-05-18 | 不揮発性記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4999359B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4855821B2 (ja) * | 2006-04-12 | 2012-01-18 | 株式会社東芝 | 磁気記憶装置 |
JP4935183B2 (ja) * | 2006-05-18 | 2012-05-23 | 株式会社日立製作所 | 半導体装置 |
JP4250644B2 (ja) | 2006-08-21 | 2009-04-08 | 株式会社東芝 | 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法 |
WO2009031231A1 (ja) * | 2007-09-07 | 2009-03-12 | Renesas Technology Corp. | 半導体装置 |
US7995378B2 (en) * | 2007-12-19 | 2011-08-09 | Qualcomm Incorporated | MRAM device with shared source line |
JP2009230798A (ja) | 2008-03-21 | 2009-10-08 | Toshiba Corp | 磁気記憶装置 |
JP5227133B2 (ja) * | 2008-10-06 | 2013-07-03 | 株式会社日立製作所 | 半導体記憶装置 |
JP4970407B2 (ja) * | 2008-11-10 | 2012-07-04 | 株式会社東芝 | 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法 |
JP4901899B2 (ja) | 2009-03-30 | 2012-03-21 | 株式会社東芝 | 磁気抵抗効果メモリ |
JP5308972B2 (ja) * | 2009-09-16 | 2013-10-09 | 株式会社日立製作所 | 半導体装置 |
JP4922374B2 (ja) * | 2009-09-17 | 2012-04-25 | 株式会社東芝 | 磁気メモリ |
US9196341B2 (en) | 2010-05-12 | 2015-11-24 | Qualcomm Incorporated | Memory device having a local current sink |
US9042163B2 (en) * | 2010-05-12 | 2015-05-26 | Qualcomm Incorporated | Memory device having a local current sink |
KR101298190B1 (ko) * | 2011-10-13 | 2013-08-20 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치, 그 레이아웃 구조 및 센싱 회로 |
JP5500289B2 (ja) * | 2013-04-19 | 2014-05-21 | 株式会社日立製作所 | 半導体装置 |
JP5542995B2 (ja) * | 2013-07-01 | 2014-07-09 | 株式会社日立製作所 | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2817998B1 (fr) * | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif |
JP5160724B2 (ja) * | 2004-09-06 | 2013-03-13 | ソニー株式会社 | メモリ |
JP4626253B2 (ja) * | 2004-10-08 | 2011-02-02 | ソニー株式会社 | 記憶装置 |
-
2006
- 2006-05-18 JP JP2006139013A patent/JP4999359B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007134027A (ja) | 2007-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4999359B2 (ja) | 不揮発性記憶装置 | |
US7646627B2 (en) | Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance | |
KR100654266B1 (ko) | 자기 터널 접합부를 갖는 박막 자성체 기억 장치 | |
JP4883982B2 (ja) | 不揮発性記憶装置 | |
US7233537B2 (en) | Thin film magnetic memory device provided with a dummy cell for data read reference | |
JP5046194B2 (ja) | ワード線駆動電位可変のmram | |
KR100520865B1 (ko) | 2방향의 데이터 기입 자계에 의해 데이터 기입을 실행하는박막 자성체 기억 장치 | |
JP2009087494A (ja) | 磁気ランダムアクセスメモリ | |
US6822897B2 (en) | Thin film magnetic memory device selecting access to a memory cell by a transistor of a small gate capacitance | |
KR100483409B1 (ko) | 고속 데이터 판독과 동작 안정화를 양립하는 박막 자성체기억 장치 | |
JP5230783B2 (ja) | 薄膜磁性体記憶装置 | |
JP2007164837A (ja) | 不揮発性記憶装置 | |
JP2004103202A (ja) | 薄膜磁性体記憶装置 | |
JP4712779B2 (ja) | 薄膜磁性体記憶装置 | |
JP5283724B2 (ja) | 薄膜磁性体記憶装置 | |
JP2012089234A (ja) | 不揮発性記憶装置 | |
US11798621B2 (en) | Resistive memory device and method for reading data in the resistive memory device | |
JP5005070B2 (ja) | 半導体装置 | |
JP4675362B2 (ja) | 半導体装置 | |
JP4553927B2 (ja) | 半導体装置 | |
JP4749453B2 (ja) | 記憶装置 | |
JP2011119028A (ja) | 薄膜磁性体記憶装置 | |
JP2009134794A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090323 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090323 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4999359 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |