JP4969999B2 - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP4969999B2
JP4969999B2 JP2006304351A JP2006304351A JP4969999B2 JP 4969999 B2 JP4969999 B2 JP 4969999B2 JP 2006304351 A JP2006304351 A JP 2006304351A JP 2006304351 A JP2006304351 A JP 2006304351A JP 4969999 B2 JP4969999 B2 JP 4969999B2
Authority
JP
Japan
Prior art keywords
magnetoresistive element
resistance state
current
read
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006304351A
Other languages
English (en)
Other versions
JP2008123584A (ja
Inventor
善寛 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006304351A priority Critical patent/JP4969999B2/ja
Priority to US11/937,058 priority patent/US7511992B2/en
Publication of JP2008123584A publication Critical patent/JP2008123584A/ja
Application granted granted Critical
Publication of JP4969999B2 publication Critical patent/JP4969999B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、磁気記憶装置に関し、例えば、磁気記憶装置の読み出し系回路に関する。
不揮発性記憶素子の1つとして、磁気抵抗素子が知られている。磁気抵抗素子は、磁性体である自由層と固定層と、それらの間に挟まれた非磁性層とを含み、自由層の磁化の向きにより異なる抵抗状態を取る。この抵抗状態の違いをデータの記憶に用いた磁気記憶装置として、磁気ランダムアクセスメモリ(MRAM)がある。
データの書き込み方式として、従来の電流磁場を用いたいわゆる磁場書き込み方式とは別に、いわゆるスピン注入書き込み方式が提案されている(特許文献1)。
スピン注入書き込みでは、磁気抵抗素子の自由層に、固定層の磁気モーメントによりスピン偏極させた電子の電子流が供給される。この電子流の向きに応じて自由層の磁化の向きが変化することにより、磁気抵抗素子に特定のデータが書き込まれる。この書き込み方式は、磁場書き込み方式と異なり、磁気抵抗素子に直接的な作用を及ぼすことが可能である。そのため、隣接メモリセルへの誤書き込みが生じない。また、セルサイズが小さくなるに従って書き込みに必要な電流量が減少するという利点もある。
データの読み出しは、磁気抵抗素子に読み出し電流を流して、抵抗値を電流値あるいは電圧値に変換し、参照値と比較することによって行なわれる。
磁気抵抗素子がデータを保持するメカニズムは、磁場書き込み方式とスピン注入書き込み方式とで同じである。したがって、一部の周辺回路の構成は、2つの書き込み方式のMRAM間で転用されることが可能である。しかしながら、書き込みの原理が異なるために、幾つかの周辺回路は、2つの書き込み方式間で異なる。
書き込み方式に応じて最適な構成が求められる周辺回路の1つに、読み出し系回路がある。読み出しを行うのに用いられる原理そのものは、2つの書き込み方式の間で同じである。しかしながら、書き込みの原理が異なることに起因して、磁場書き込み方式とともに用いられた読み出し系回路を、スピン注入書き込み方式とともに単純に転用することができない。よって、スピン注入方式に適する読み出し系回路の実現が求められている。
米国特許第5,695,864号明細書
本発明は、スピン注入書き込み方式に適する周辺回路を有する磁気記憶装置を提供しようとするものである。
本発明の一態様による磁気記憶装置は、第1方向の書き込み電流を供給されることにより高抵抗状態を取り、前記第1方向と反対の第2方向の書き込み電流を供給されることにより前記高抵抗状態での抵抗値より低い抵抗値を有する低抵抗状態を取り、読み出し時に読み出し電流を供給される第1磁気抵抗素子と、自身の磁化状態に応じて高抵抗状態または低抵抗状態を取り、前記読み出し電流の方向が前記第1方向と同じとき前記低抵抗状態に固定されており、前記読み出し電流の方向が前記第2方向と同じとき前記高抵抗状態に固定されている第2磁気抵抗素子と、前記第1磁気抵抗素子と前記第2磁気抵抗素子とに接続され、前記第1磁気抵抗素子に印加される読み出し電圧と前記第2磁気抵抗素子に印加される読み出し電圧とを等しくする制御回路と、を具備することを特徴とする。
本発明の一態様による磁気記憶装置は、一端に定電流を供給され、ゲート端子を前記一端と接続された第1MOSFETと、一端をセンスアンプと接続され、ゲート端子に前記第1MOSFETのゲート端子の電位と同じ電位を供給される第2MOSFETと、前記第2MOSFETの他端と接続され、第1方向の書き込み電流を供給されることにより高抵抗状態を取り、前記第1方向と反対の第2方向の書き込み電流を供給されることにより前記高抵抗状態での抵抗値より低い抵抗値を有する低抵抗状態を取り、読み出し時に読み出し電流を供給される第1磁気抵抗素子と、前記第1MOSFETの他端と接続され、自身の磁化状態に応じて高抵抗状態または低抵抗状態を取り、前記読み出し電流の方向が前記第1方向と同じとき前記低抵抗状態に固定されており、前記読み出し電流の方向が前記第2方向と同じとき前記高抵抗状態に固定されている第2磁気抵抗素子と、を具備することを特徴とする。
本発明の一態様による磁気記憶装置は、非反転入力端に定電圧を供給されるオペアンプと、一端を前記オペアンプの反転入力端と接続され、ゲートを前記オペアンプの出力端と接続された第1MOSFETと、一端をセンスアンプと接続され、ゲート端子を前記オペアンプの出力端と接続された第2MOSFETと、前記第2MOSFETの他端と接続され、第1方向の書き込み電流を供給されることにより高抵抗状態を取り、前記第1方向と反対の第2方向の書き込み電流を供給されることにより前記高抵抗状態での抵抗値より低い抵抗値を有する低抵抗状態を取り、読み出し時に読み出し電流を供給される第1磁気抵抗素子と、前記第1MOSFETの一端と接続され、自身の磁化状態に応じて高抵抗状態または低抵抗状態を取り、前記読み出し電流の方向が前記第1方向と同じとき前記低抵抗状態に固定されており、前記読み出し電流の方向が前記第2方向と同じとき前記高抵抗状態に固定されている第2磁気抵抗素子と、を具備することを特徴とする。
本発明によれば、スピン注入書き込み方式に適する周辺回路を有する磁気記憶装置を提供できる。
本発明の発明者は、本発明の開発の過程において、スピン注入書き込み方式に適する読み出し系回路について研究した。その結果、本発明者は、以下に述べるような知見を得た。
まず、磁気抵抗素子にデータを書き込む際に磁気抵抗素子に供給される書き込み電流の値と、磁気抵抗素子からデータを読み出す際に磁気抵抗素子に供給される読み出し電流の値とは、以下に示す要請を満たすように設定される。
スピン注入書き込み方式で磁気抵抗素子にデータを書き込むためには、磁気抵抗素子を構成する複数の層が相互に面する面(膜面)を貫く双方向の書き込み電流が、磁気抵抗素子に供給される。また、磁気抵抗素子が保持するデータを読み出す際にも、書き込み電流が流れる2方向のうちの任意の一方と同じ方向の読み出し電流が、磁気抵抗素子に供給される。
膜面を貫いて上から下に電流を供給されることによって2値のうちの一方のデータが書き込まれ、下から上に電流を供給されることによって他方のデータが書き込まれる。例えば、膜面を貫いて上から下に向かう書き込み電流によって高抵抗状態に設定され(例えば“1”データが書き込まれ)、下から上に向かう書き込み電流によって低抵抗状態に設定され(例えば“0”データが書き込まれる)ものとする。
書き込み電流の値は、設計の段階では、ある1つの値に設定されている。よって、理想的には、全ての磁気抵抗素子は、この書き込み電流を供給されることによって、書き込まれる。しかしながら、現実には、磁気抵抗素子の形状、磁気抵抗素子を構成する層の状態、等が磁気抵抗素子相互間で不可避的に異なる。このため、書き込み電流も磁気抵抗素子によって異なり、磁気抵抗素子に応じた書き込み電流値は、設計時に設定された1つの値を中心とする正規分布を形成する。
読み出し電流は、書き込み電流よりも小さく設定されている。その理由は、読み出し電流によって、磁気抵抗素子が保持しているデータが誤って書き換えられること(ディスターブ)を防止するためである。
上記のように、書き込み電流値は、現実には磁気抵抗素子によって相互に異なる。このため、読み出し電流値は、最小の書き込み電流値で書き込まれる特性を有する磁気抵抗素子の書き込み電流値より十分に小さく設定される。ところが、読み出し電流も、例えばMRAMが用いられる温度、読み出し系回路の特性等に応じて、設定された値からばらつく。このため、ばらついた読み出し電流によってディスターブが発生することを回避するために、読み出し電流のばらつきそのものを小さく抑えることが可能な技術が望まれる。すなわち、設定された値から大きく離れない読み出し電流を生成できることが望まれる。
以下に、このような知見に基づいて構成された本発明の実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
(第1実施形態)
図1は、本発明の第1実施形態に係る磁気記憶装置の主要部を示す回路図である。図1に示すように、直列接続された磁気抵抗素子1と選択トランジスタ2とからなるメモリセル11が設けられる。選択トランジスタ2は、例えば、n型のMOSFET(metal oxide semiconductor field effect transistor)から構成される。
磁気抵抗素子1は、スピン偏極した電子の電子流(スピン偏極した電流)を、2つの端子の一端から他端、他端から一端に供給されることによって、低抵抗状態または高抵抗状態を取るように構成されている。2つの抵抗状態の一方を“0”データ、他方を“1”データに対応させることによって、磁気抵抗素子2は2値のデータを記憶できる。磁気抵抗素子1のより詳しい構成については、後に詳述する。
メモリセル11が例えば行列状に配置されることによりメモリセルアレイが構成される。そして、磁気記憶装置は、任意の1つのメモリセル11の磁気抵抗素子1に、磁気抵抗素子1を低抵抗状態に設定する方向の電流と、高抵抗状態に設定する方向の電流とを供給することが可能に構成されている。このような電流を流すことは、様々な構成によって実現可能であり、この構成によって本発明は限定されない。以下に、一例について説明する。
例えば、図1に示すように、同じ行(または列)の選択トランジスタ2のゲート電極は1つの同じワード線12と接続される。各行のワード線12は、ロウデコーダ13と接続される。ロウデコーダ13は、磁気記憶装置の外部から供給されたアドレス信号によってワード線12を特定する。そして、この選択されたワード線12が活性化されることにより、選択されたワード線12と接続された選択トランジスタ2がオンする。
同じ列(または行)の複数のメモリセル11の各一端(例えば右側)は接続線22と接続される。各接続線22は、トランジスタ等のスイッチ回路21を介して周辺回路23と接続される。
スイッチ回路21は、書き込みまたは読み出し対象のメモリセル11を特定するアドレス信号に応じた信号に従ってオン、オフする。そして、周辺回路23は、対象のメモリセル11と接続された接続線22と接続されたスイッチ回路21がオンとされることにより、書き込みまたは読み出し対象のメモリセル11と電気的に接続される。
同様に、同じ列(または行)の複数のメモリセルの各他端(例えば左側)は接続線24と接続される。各接続線24は、トランジスタ等のスイッチ回路25を介して周辺回路26と接続される。
スイッチ回路25は、アドレス信号に応じた信号に従ってオン、オフする。そして、周辺回路26は、対象のメモリセル11と接続された接続線24と接続されたスイッチ回路25がオンとされることにより、書き込みまたは読み出し対象のメモリセル11と電気的に接続される。
周辺回路23は、例えば書き込み回路31と読み出し回路32とを含んでいる。周辺回路26は、例えば書き込み回路33を含んでいる。
書き込み回路31、33は、それぞれ電流ソース/シンク回路を含んでいる。電流ソース/シンク回路は、接続された接続線22または24に電流を供給する機能と、接続線22または24から電流を引き抜く機能とを有する。
あるメモリセル11にデータを書き込む場合、このメモリセル11と接続された選択トランジスタ2がオンされ、このメモリセル11を含むメモリセル列の接続線22、24と接続されたスイッチ回路21、25がオンとされる。そして、電流ソース/シンク回路(書き込み回路31、33)のうち書き込みデータに応じた一方が電流ソース回路として機能し、他方が電流シンク回路として機能する。この結果、書き込み電流が、書き込み回路31、33間を、スイッチ回路21、接続線22、メモリセル11、接続線24、スイッチ回路25を介して流れる。
図1の例では、書き込み回路31、33が、メモリセルアレイの両端にそれぞれ配置されている。しかしながら、この例に限られず、上記のようにメモリセル11に双方向の電流を流すことが可能な構成であれば、書き込み回路31、33はどのように実現されても構わない。例えば、1対の書き込み回路31、33が、共にメモリセルアレイの上側または下側に配置されていても良い。この構成の場合、スイッチ回路21、25も、メモリセルアレイの上側または下側のうち、対応する書き込み回路31、33が配置されるのと同じ側に配置される。
読み出し回路32は、後に詳述するように、少なくとも、読み出し電流を供給するための供給回路と、センスアンプとを有する。供給回路は、読み出し時に、磁気抵抗素子1が、その磁化の状態に応じて保持しているデータを検出することが可能な程度の大きさの電流を磁気抵抗素子1に供給する。センスアンプは、磁気抵抗素子1に電流を供給して抵抗状態を判定する。
図1の例では、読み出し回路32は、接続線22の上端に接続されているが、この接続に限られない。磁気抵抗素子1に読み出し電流を流して、抵抗状態を判定することが可能な配置であれば、任意の形態で実現可能である。例えば、接続線22の下端に接続されても良いし、接続線24に接続されても良い。読み出し回路32の具体的な構成については後に詳述する。
次に、磁気抵抗素子1について、図2を参照して説明する。図2は、本実施形態に適用可能な磁気抵抗素子の断面図である。磁気抵抗素子2は、最も典型的な例として、例えば、図2に示すように、少なくとも、順に積層された、強磁性材料からなる固定層103、非磁性材料からなる中間層102、強磁性材料からなる自由層(記録層)101を含む。
なお、自由層101および(または)固定層103は、複数のサブレイヤーからなる積層構造とすることも可能である。固定層103の磁化は膜面に沿って固定されている。固定層103の磁化の方向は、固定層103内の矢印により示されている。磁化の固定は、例えば、固定層103の、中間層102と反対の面上に反強磁性層104を設けることにより行うことができる。
一方、自由層101の磁化に関しては、このような固着化機構を設けない。よって、自由層101の磁化方向(自由層101内の矢印により明示)は膜面に沿って可変である。
中間層102は、非磁性金属、非磁性半導体、絶縁膜等から構成される。
さらに、自由層101の非磁性層102と反対の面上、反強磁性層104の固定層103と反対の面上には、それぞれ、電極105、106が設けられていても良い。
固定層103の磁化方向に反平行な方向を向いた自由層101の磁化を反転させて、固定層103の磁化方向に平行な方向に向けるには、固定層103から自由層101に向けて電子流を流す。一般に、ある磁性体を通過する電子流のうちの多くは、この磁性体の磁化方向と平行なスピンを有しているため、固定層103を通過した電子流のうちの多くは、固定層103の磁化方向と平行なスピンを有する。この電子流が、自由層101の磁化に対して働くトルクに主要な寄与をする。なお、残りの電子流は、固定層103の磁化方向と反平行なスピンを有する。
逆に、固定層103の磁化方向に平行な方向を向いた自由層101の磁化を反転させて、固定層103の磁化方向に反平行な方向に向けるには、自由層101から固定層103に向けて電子流を流す。この電子流は、自由層101を透過し、このうちの固定層103の磁化方向に反平行なスピンを有する電子の多くは、固定層103により反射されて自由層101に戻ってくる。そして、自由層101に再度流入し、固定層103の磁化方向に反平行なスピンを有する電子が、自由層101の磁化に対して働くトルクに主要な寄与をする。なお、自由層101を透過した、固定層103の磁化方向に反平行なスピンを有する電子の一部は、少数であるが、固定層103を透過する。
固定層103の磁化と自由層101の磁化とが平行のとき、磁気抵抗素子1は低抵抗を示し、反平行のとき、磁気抵抗素子1は高抵抗を示す。抵抗状態と保持データをどのように関連付けするかは任意である。
自由層101、固定層103に用いる強磁性材料として、例えばCo、Fe、Ni、またはこれらを含む合金を用いることができる。反強磁性層104の材料としては、Fe−Mn、Pt−Mn、Pt−Cr−Mn、Ni−Mn、Pd−Mn、NiO、Fe23、磁性半導体などを用いることができる。
中間層102として非磁性金属を用いる場合には、Au、Cu、Cr、Zn、Ga、Nb、Mo、Ru、Pd、Ag、Hf、Ta、W、Pt、Biのうちのいずれか、あるいは、これらのいずれか1種以上を含む合金を用いることができる。また、中間層102をトンネルバリア層として機能させる場合には、Al23、SiO2、MgO、AlNなどを用いることができる。
図2は、固定層103および自由層101の磁化が、膜面に沿っている例を示している。しかしながら、本発明はこれに限られず、これらの磁化が膜面に垂直であってもよい。
次に、図3を参照して、読み出し回路32について説明する。図3は、第1実施形態の読み出しに関する回路の構成を示している。より具体的には、図3は、ある1つのメモリセル11についての読み出しに関与する要素を抽出して示している。
図3に示すように、読み出し回路32は、定電流回路41、42、n型MOSFET43、44、スイッチ回路51、52、レプリカ磁気抵抗素子53、センスアンプ54、オペアンプ55等を含んでいる。定電流回路41、トランジスタ43、レプリカ磁気抵抗素子53は、磁気抵抗素子1に供給される読み出し電流の値を制御する。
定電流回路41は、照準読み出し電流Itarを供給する。照準読み出し電流Itarは、書き込み電流よりも十分に低い、ある1つの値に設定されている。より具体的には、照準読み出し電流Itarは、全ての磁気抵抗素子11のうちで最も小さな書き込み電流で磁化の状態が反転する(自由層101の磁化が反転する)ものに対する書き込み電流よりも小さい。
定電流回路41は、トランジスタ43の一端(ドレイン端子)と接続されている。トランジスタ43の一端はまた、自身のゲート端子と接続されている。トランジスタ43の他端(ソース端子)は、スイッチ回路51の一端と接続されている。スイッチ回路51は、例えばトランジスタから構成することができる。
スイッチ回路51の他端は、レプリカ磁気抵抗素子53の一端と接続されている。レプリカ磁気抵抗素子53は、例えばメモリセル11の磁気抵抗素子1と同じ工程で同時に作成され、さらに同じ形状に作成される。すなわち、レプリカ磁気抵抗素子53は、磁気抵抗素子1と同じ構成を有し、少なくとも、自由層101と、固定層103と、自由層101と固定層103との間に挟まれた中間層102と、を有する。よって、メモリセル11の磁気抵抗素子1と、レプリカ磁気抵抗素子53の磁気抵抗素子とは、原理的には同じ特性を有する。すなわち、製造工程上のばらつき等に起因する特性の差を考慮しなければ、2つの磁気抵抗素子の、低抵抗状態および高抵抗状態における抵抗値は同じである。特性のばらつきを考慮しても、実質的に同じ抵抗値が発現する。
レプリカ磁気抵抗素子53の磁化の状態(抵抗状態)は、読み出し電流が磁気抵抗素子1を流れる方向に応じて固定されている。どのような規則に従って固定するかについては、後に詳述する。
なお、レプリカ磁気抵抗素子53に、自由層101の磁化反転が起こらない方向に電流が供給されるようにして、レプリカ磁気抵抗素子53の抵抗状態が変化するのを防ぐようにしてもよい。
レプリカ磁気抵抗素子53の他端は、例えばトランジスタから構成されるスイッチ回路52を介して接地されている(共通電位端と接続されている)。
センスアンプ54には、定電流回路42が接続されている。定電流回路42は、一定値の参照電流Irefを供給する。参照電流Irefは、磁気抵抗素子1を流れる読み出し電流Ireadと比較され、この比較の結果、磁気抵抗素子1の抵抗状態、ひいては保持データが判断される。
センスアンプ54には、また、トランジスタ44の一端(ドレイン端子)が接続されている。センスアンプ54は、読み出し電流Ireadと、参照電流Irefとの比較の結果得られる電圧を増幅する。
トランジスタ44の他端(ソース端子)は、スイッチ回路21を介して磁気抵抗素子1の一端と接続されている。磁気抵抗素子1の他端は、スイッチ回路25を介して接地されている。なお、図3の磁気抵抗素子1のための選択トランジスタ2の両端は、この磁気抵抗素子1の読み出し時に電気的に接続されているため、選択トランジスタ2は図3において省略されている。トランジスタ44は、トランジスタ43と同じ電流駆動能力を有する。
トランジスタ44のゲート端子には、トランジスタ43のゲート端子の電位(Vclmp)と同じ電位が印加される。最も単純な方法として、図4のように、トランジスタ44のゲート端子とトランジスタ43のゲート端子とが電気的に接続される。しかしながら、図3に示すように、トランジスタ43のゲート端子とトランジスタ44のゲート端子との間にオペアンプ55を設けることができる。こうすることによって、トランジスタ44のゲート端子の電位は、オペアンプ55によって充電されてトランジスタ43のゲート端子と同じ値になる。このため、トランジスタ43のゲート端子の電位の変化は、オペアンプ55無しの場合よりも短い時間でトランジスタ44のゲート端子の電位に伝達される。
トランジスタ43のゲート端子は、オペアンプ55の非反転入力端に接続される。オペアンプ55の出力端は、トランジスタ44のゲート端子に接続されるともに、自身の反転入力端に接続される。
次に、レプリカ磁気抵抗素子53の磁化の方向を固定する規則について図3、図5、図6を参照して説明する。図3の回路において、定電流回路41、トランジスタ43、レプリカ磁気抵抗素子53、トランジスタ44、磁気抵抗素子1は、カレントミラー回路を構成する。ここで、スイッチ回路51、52、21、25は、読み出しの際、所定のメモリセル1を選択したり、読み出し電流Ireadを流したりする機能を有しており、カレントミラー動作には関与しない。そして、これらスイッチ回路51、52、21、25は、オンしているため、以下の説明では特に触れない。
本実施形態に係る磁気記憶装置では、以下のスピン注入書き込み方式の磁気記憶装置が有する2つの特徴を考慮して、レプリカ磁気抵抗素子53の磁化の方向が固定される。1つは、上で軽く触れたように、読み出し電流によってディスターブが発生し得ることである。
読み出し電流Ireadの流れる方向は、書き込み電流が流れる2つの方向のうち、いずれの一方と一致していてもよい。例えば、以下の説明では、磁気抵抗素子1を高抵抗状態に設定する書き込み電流(低抵抗書き込み電流)の方向と一致しているとする。すなわち、図3において上から下に向かう書き込み電流によって、磁気抵抗素子1は低抵抗状態に設定され、下から上に向かう書き込み電流によって高抵抗状態に設定される。そして、磁気抵抗素子1が低抵抗状態に設定されているとする。
このような状況下で、読み出し電流Ireadが何らかの原因で照準読み出し電流Itarから変動して読み出し対象の磁気抵抗素子1に対する書き込み電流値を超えると、この磁気抵抗素子1の抵抗状態が反転してしまう(ディスターブが発生する)。一方、磁気抵抗素子1が高抵抗状態に設定されている場合は、読み出し電流Ireadが変動して書き込み電流値を超えたとしても、磁気抵抗素子1の抵抗状態は、自由層101の磁化反転の原理に従えば、反転しない。すなわち、読み出し電流Ireadの方向と同じ方向の書き込み電流によって設定される抵抗状態と反対の抵抗状態に設定されている磁気抵抗素子1に、読み出し電流が供給されることにより、磁気抵抗素子1の抵抗状態が反転する恐れがある。
この現象は、読み出し電流Ireadの流れる方向が、磁気抵抗素子1を高抵抗状態に設定する書き込み電流の方向と一致している場合も同様に発生する。
次に、2つ目の特徴について以下に説明する。前述のカレントミラー回路では、ソース端子に接続される2つの抵抗の値が等しいとき、一方のトランジスタを流れる電流と同じ大きさの電流が他方のトランジスタを流れる。逆の言い方をすれば、2つの抵抗の大きさが異なっていると、2つのトランジスタを流れる電流は等しくない。
磁気抵抗素子1は、自由層101の磁化の状態に応じて高抵抗状態と低抵抗状態を取る。一方、レプリカ磁気抵抗素子53は低抵抗状態または高抵抗状態の何れかに固定される。従って、レプリカ磁気抵抗素子53の抵抗状態と磁気抵抗素子1の抵抗状態とが同じとき(共に高抵抗状態または低抵抗状態)、読み出し電流Ireadは照準読み出し電流Itarと(実質的に)同じである。すなわち、読み出し電流Ireadを、照準読み出し電流Itarと同値へと制御することが容易である。
一方、レプリカ磁気抵抗素子53の抵抗状態と磁気抵抗素子1の抵抗状態とが異なるとき、読み出し電流Ireadは照準読み出し電流Itarと異なる。すなわち、読み出し電流Ireadを、照準読み出し電流Itarと同値に制御することが困難となる。この照準読み出し電流Itarからずれた読み出し電流Ireadが書き込み電流を超えた場合、磁気抵抗素子1の自由層101の磁化が反転する恐れが生じる。
従って、ディスターブの発生を回避するためには、ディスターブが発生し得る状態では、読み出し電流Ireadは厳密に制御される必要がある。一方、ディスターブが発生し得ない状態では、読み出し電流Ireadが大きく変動したとしても何ら問題は生じない。
そこで、レプリカ磁気抵抗素子53の抵抗状態を、ディスターブが発生し得る状態のときに読み出し電流Ireadが厳密に制御されることが可能な状態に固定する。より具体的には、図5に示すように、読み出し電流Ireadの方向が磁気抵抗素子1を高抵抗状態に設定する方向の書き込み電流IWHの方向と同じ場合、レプリカ磁気抵抗素子53は低抵抗状態に固定される。
一方、図6に示すように、読み出し電流Ireadの方向が磁気抵抗素子1を低抵抗状態に設定する方向の書き込み電流IWLの方向と同じ場合、レプリカ磁気抵抗素子53は高抵抗状態に固定される。
レプリカ磁気抵抗素子53の保持データ(抵抗状態)を上記のように固定することによって、少なくともディスターブが発生し得る状況での読み出し電流Ireadを厳密に制御できる。すなわち、照準読み出し電流Itarと実質的に同値の読み出し電流Ireadを、磁気抵抗素子1に供給できる。この結果、読み出し電流Ireadのばらつきが小さくなり、照準読み出し電流Itarの設定が容易になり、設計時のマージンが増す。
第1実施形態に係る磁気記憶装置によれば、磁気抵抗素子1に読み出し電流Ireadを供給するための回路中のレプリカ磁気抵抗素子53が、読み出し電流Ireadの方向と同じ方向の書き込み電流の供給によって磁気抵抗素子1が取る抵抗状態と反対の抵抗状態に固定される。このため、設計時に課される制限が小さく、スピン注入書き込み方式に適する周辺回路を有する磁気記憶装置を実現できる。
(第2実施形態)
第1実施形態では、電流を用いて読み出し電流の値を制御する。これに対して、第2実施形態では電圧が用いられる。
図7は、本発明の第2実施形態に係る磁気記憶装置の読み出しに関する回路の構成を示している。より具体的には、図7は、ある1つのメモリセル11についての読み出しに関与する要素を抽出して示している。なお、第2実施形態の磁気記憶装置の全体の構成を含む、図7以外の構成については、第1実施形態(図1、図2)と同じである。
図7に示すように、第2実施形態に係る読み出し回路32は、定電流回路42、n型MOSFET61、62、スイッチ回路51、52、レプリカ磁気抵抗素子53、センスアンプ54、オペアンプ63等を含んでいる。
オペアンプ63の非反転入力端には、照準読み出し電圧Vreadが供給される。照準読み出し電圧Vtarは、レプリカ磁気抵抗素子53に、照準読み出し電流Itarが流れるように決定される。
オペアンプ63の出力端は、トランジスタ61、62の各ゲート端子と接続される。トランジスタ61の一端(ドレイン端子)には電源電圧が供給され、他端(ソース端子)はスイッチ回路51およびオペアンプ63の反転入力端と接続されている。
トランジスタ62の一端(ドレイン端子)はセンスアンプ54と接続され、他端(ソース端子)はスイッチ回路21と接続される。トランジスタ61、62は、同じ電流駆動能力を有する。第2実施形態において説明した以外の要素は、第1実施形態(図3)と同じである。
図7の構成によっても、カレントミラー回路と同様に、照準読み出し電圧Vtarに応じて決定される照準読み出し電流Itarが、レプリカ磁気抵抗素子53と磁気抵抗素子1とに流れる。オペアンプ63の定常状態において、照準読み出し電圧Vtarが、接地とノードN1との間、および接地とノードN2との間、に印加される。この電圧Vtarによって、レプリカ磁気抵抗素子53の抵抗値と磁気抵抗素子1の抵抗値とが(実質的に)同じとき、照準読み出し電流Itarと同じ値の読み出し電流Ireadが磁気抵抗素子1に流れる。一方、レプリカ磁気抵抗素子53の抵抗値と磁気抵抗素子1の抵抗値とが異なるとき、読み出し電流Iredは、照準読み出し電流Itarと異なる。
第2実施形態においても、第1実施形態と同じく、レプリカ磁気抵抗素子53の抵抗状態を、ディスターブが発生し得る状態のときに読み出し電流Ireadが厳密に制御されることが可能な状態に固定する。より具体的には、図8に示すように、読み出し電流Ireadの方向が磁気抵抗素子1を高抵抗状態に設定する方向の書き込み電流の方向と同じ場合、レプリカ磁気抵抗素子53は低抵抗状態に固定される。
一方、図9に示すように、読み出し電流Ireadの方向が磁気抵抗素子1を低抵抗状態に設定する方向の書き込み電流の方向と同じ場合、レプリカ磁気抵抗素子53は高抵抗状態に固定される。この結果、第1実施形態と同じ効果を得られる。
第2実施形態に係る磁気記憶装置によれば、第1実施形態と同じく、磁気抵抗素子1に読み出し電流Ireadを供給するための回路中のレプリカ磁気抵抗素子53が、読み出し電流Ireadの方向と同じ方向の書き込み電流の供給によって磁気抵抗素子1が取る抵抗状態と反対の抵抗状態に固定される。このため、第1実施形態と同じ効果を得られる。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
第1実施形態に係る磁気記憶装置の回路図。 第1実施形態の磁気記憶装置の磁気抵抗素子の断面図。 第1実施形態の読み出しに関する回路図。 第1実施形態の読み出しに関する他の例の回路図。 第1実施形態に係るレプリカ磁気抵抗素子の抵抗状態の固定例を示す図。 第1実施形態に係るレプリカ磁気抵抗素子の抵抗状態の固定例を示す図。 第2実施形態に係る磁気記憶装置の回路図。 第2実施形態に係るレプリカ磁気抵抗素子の抵抗状態の固定例を示す図。 第2実施形態に係るレプリカ磁気抵抗素子の抵抗状態の固定例を示す図。
符号の説明
1…磁気抵抗素子、21、25、51、52…スイッチ回路、41、42…定電流回路、43、44…MOSFET、53…レプリカ磁気抵抗素子、54…センスアンプ、55…オペアンプ。

Claims (5)

  1. 第1方向の書き込み電流を供給されることにより高抵抗状態を取り、前記第1方向と反対の第2方向の書き込み電流を供給されることにより前記高抵抗状態での抵抗値より低い抵抗値を有する低抵抗状態を取り、読み出し時に読み出し電流を供給される第1磁気抵抗素子と、
    自身の磁化状態に応じて高抵抗状態または低抵抗状態を取り、前記読み出し電流の方向が前記第1方向と同じとき前記低抵抗状態に固定されており、前記読み出し電流の方向が前記第2方向と同じとき前記高抵抗状態に固定されている第2磁気抵抗素子と、
    前記第1磁気抵抗素子と前記第2磁気抵抗素子とに接続され、前記第1磁気抵抗素子に印加される読み出し電圧と前記第2磁気抵抗素子に印加される読み出し電圧とを等しくする制御回路と、
    を具備することを特徴とする磁気記憶装置。
  2. 一端に定電流を供給され、ゲート端子を前記一端と接続された第1MOSFETと、
    一端をセンスアンプと接続され、ゲート端子に前記第1MOSFETのゲート端子の電位と同じ電位を供給される第2MOSFETと、
    前記第2MOSFETの他端と接続され、第1方向の書き込み電流を供給されることにより高抵抗状態を取り、前記第1方向と反対の第2方向の書き込み電流を供給されることにより前記高抵抗状態での抵抗値より低い抵抗値を有する低抵抗状態を取り、読み出し時に読み出し電流を供給される第1磁気抵抗素子と、
    前記第1MOSFETの他端と接続され、自身の磁化状態に応じて高抵抗状態または低抵抗状態を取り、前記読み出し電流の方向が前記第1方向と同じとき前記低抵抗状態に固定されており、前記読み出し電流の方向が前記第2方向と同じとき前記高抵抗状態に固定されている第2磁気抵抗素子と、
    を具備することを特徴とする磁気記憶装置。
  3. 非反転入力端に定電圧を供給されるオペアンプと、
    一端を前記オペアンプの反転入力端と接続され、ゲート端子を前記オペアンプの出力端と接続された第1MOSFETと、
    一端をセンスアンプと接続され、ゲート端子を前記オペアンプの出力端と接続された第2MOSFETと、
    前記第2MOSFETの他端と接続され、第1方向の書き込み電流を供給されることにより高抵抗状態を取り、前記第1方向と反対の第2方向の書き込み電流を供給されることにより前記高抵抗状態での抵抗値より低い抵抗値を有する低抵抗状態を取り、読み出し時に読み出し電流を供給される第1磁気抵抗素子と、
    前記第1MOSFETの一端と接続され、自身の磁化状態に応じて高抵抗状態または低抵抗状態を取り、前記読み出し電流の方向が前記第1方向と同じとき前記低抵抗状態に固定されており、前記読み出し電流の方向が前記第2方向と同じとき前記高抵抗状態に固定されている第2磁気抵抗素子と、
    を具備することを特徴とする磁気記憶装置。
  4. 前記第1磁気抵抗素子と前記第2磁気抵抗素子とが、共に、同じ膜の組み合わせからなる構成を有し、且つ同じ形状を有することを特徴とする請求項1乃至3のいずれか1項に記載の磁気記憶装置。
  5. 前記第1MOSFETの電流駆動能力と前記第2MOSFETの電流駆動能力とが同じことを特徴とする請求項1乃至3のいずれか1項に記載の磁気記憶装置。
JP2006304351A 2006-11-09 2006-11-09 磁気記憶装置 Expired - Fee Related JP4969999B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006304351A JP4969999B2 (ja) 2006-11-09 2006-11-09 磁気記憶装置
US11/937,058 US7511992B2 (en) 2006-11-09 2007-11-08 Magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006304351A JP4969999B2 (ja) 2006-11-09 2006-11-09 磁気記憶装置

Publications (2)

Publication Number Publication Date
JP2008123584A JP2008123584A (ja) 2008-05-29
JP4969999B2 true JP4969999B2 (ja) 2012-07-04

Family

ID=39369032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006304351A Expired - Fee Related JP4969999B2 (ja) 2006-11-09 2006-11-09 磁気記憶装置

Country Status (2)

Country Link
US (1) US7511992B2 (ja)
JP (1) JP4969999B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252018A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP2009087494A (ja) * 2007-10-02 2009-04-23 Toshiba Corp 磁気ランダムアクセスメモリ
JP4922374B2 (ja) * 2009-09-17 2012-04-25 株式会社東芝 磁気メモリ
JP5830797B2 (ja) * 2010-12-29 2015-12-09 国立大学法人東北大学 集積回路とその製造方法
KR20140052695A (ko) 2012-10-25 2014-05-07 삼성전자주식회사 양방향 리드 스킴을 갖는 자기 메모리 장치
US9001559B2 (en) * 2013-03-22 2015-04-07 Masahiro Takahashi Resistance change memory
KR102212755B1 (ko) * 2014-07-31 2021-02-05 삼성전자주식회사 전압 발생기 및 이를 포함하는 메모리 장치
US9747966B2 (en) * 2015-08-25 2017-08-29 Toshiba Memory Corporation Semiconductor memory device for sensing memory cell with variable resistance
CN113874905A (zh) 2019-07-12 2021-12-31 索尼集团公司 电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695864A (en) * 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
US6600690B1 (en) * 2002-06-28 2003-07-29 Motorola, Inc. Sense amplifier for a memory having at least two distinct resistance states
JP3962048B2 (ja) * 2004-09-28 2007-08-22 株式会社東芝 半導体メモリ
JP2006210396A (ja) * 2005-01-25 2006-08-10 Fujitsu Ltd 磁気メモリ装置及びその読み出し方法

Also Published As

Publication number Publication date
JP2008123584A (ja) 2008-05-29
US7511992B2 (en) 2009-03-31
US20080112216A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
US7791930B2 (en) Magnetoresistive random access memory
JP4969999B2 (ja) 磁気記憶装置
JP4987616B2 (ja) 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ
US7864564B2 (en) Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance
JP5002401B2 (ja) 抵抗変化メモリ
US6341084B2 (en) Magnetic random access memory circuit
JP4155975B2 (ja) データ記憶装置およびその方法
US7292467B2 (en) Magnetic random access memory device
JP4768770B2 (ja) 半導体記憶装置
JP4855821B2 (ja) 磁気記憶装置
US8331136B2 (en) Recording method of nonvolatile memory and nonvolatile memory
US20030123281A1 (en) Magnetic random access memory
US10102894B2 (en) Magnetic memory
US6754097B2 (en) Read operations on multi-bit memory cells in resistive cross point arrays
JP2004206796A (ja) 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法
US20080094874A1 (en) Multiple-read resistance-variable memory cell structure and method of sensing a resistance thereof
WO2007067832A2 (en) Mram with a write driver and method therefor
US8514614B2 (en) Magnetic memory
JP3803503B2 (ja) 磁気ランダムアクセスメモリ回路
JP4756803B2 (ja) 磁気メモリ装置の書き込み回路
JP4775926B2 (ja) 磁気メモリ装置の読み出し回路
JP3427974B2 (ja) 磁気ランダムアクセスメモリ回路
JP2011198416A (ja) 磁気メモリ
JP2003085968A (ja) 磁気メモリ装置の読み出し回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees