JP4969999B2

JP4969999B2 - 磁気記憶装置

Info

Publication number: JP4969999B2
Application number: JP2006304351A
Authority: JP
Inventors: 善寛上田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-11-09
Filing date: 2006-11-09
Publication date: 2012-07-04
Anticipated expiration: 2026-11-09
Also published as: JP2008123584A; US7511992B2; US20080112216A1

Description

本発明は、磁気記憶装置に関し、例えば、磁気記憶装置の読み出し系回路に関する。

不揮発性記憶素子の１つとして、磁気抵抗素子が知られている。磁気抵抗素子は、磁性体である自由層と固定層と、それらの間に挟まれた非磁性層とを含み、自由層の磁化の向きにより異なる抵抗状態を取る。この抵抗状態の違いをデータの記憶に用いた磁気記憶装置として、磁気ランダムアクセスメモリ（ＭＲＡＭ）がある。

データの書き込み方式として、従来の電流磁場を用いたいわゆる磁場書き込み方式とは別に、いわゆるスピン注入書き込み方式が提案されている（特許文献１）。

スピン注入書き込みでは、磁気抵抗素子の自由層に、固定層の磁気モーメントによりスピン偏極させた電子の電子流が供給される。この電子流の向きに応じて自由層の磁化の向きが変化することにより、磁気抵抗素子に特定のデータが書き込まれる。この書き込み方式は、磁場書き込み方式と異なり、磁気抵抗素子に直接的な作用を及ぼすことが可能である。そのため、隣接メモリセルへの誤書き込みが生じない。また、セルサイズが小さくなるに従って書き込みに必要な電流量が減少するという利点もある。

データの読み出しは、磁気抵抗素子に読み出し電流を流して、抵抗値を電流値あるいは電圧値に変換し、参照値と比較することによって行なわれる。

磁気抵抗素子がデータを保持するメカニズムは、磁場書き込み方式とスピン注入書き込み方式とで同じである。したがって、一部の周辺回路の構成は、２つの書き込み方式のＭＲＡＭ間で転用されることが可能である。しかしながら、書き込みの原理が異なるために、幾つかの周辺回路は、２つの書き込み方式間で異なる。

書き込み方式に応じて最適な構成が求められる周辺回路の１つに、読み出し系回路がある。読み出しを行うのに用いられる原理そのものは、２つの書き込み方式の間で同じである。しかしながら、書き込みの原理が異なることに起因して、磁場書き込み方式とともに用いられた読み出し系回路を、スピン注入書き込み方式とともに単純に転用することができない。よって、スピン注入方式に適する読み出し系回路の実現が求められている。
米国特許第5,695,864号明細書

本発明は、スピン注入書き込み方式に適する周辺回路を有する磁気記憶装置を提供しようとするものである。

本発明の一態様による磁気記憶装置は、第１方向の書き込み電流を供給されることにより高抵抗状態を取り、前記第１方向と反対の第２方向の書き込み電流を供給されることにより前記高抵抗状態での抵抗値より低い抵抗値を有する低抵抗状態を取り、読み出し時に読み出し電流を供給される第１磁気抵抗素子と、自身の磁化状態に応じて高抵抗状態または低抵抗状態を取り、前記読み出し電流の方向が前記第１方向と同じとき前記低抵抗状態に固定されており、前記読み出し電流の方向が前記第２方向と同じとき前記高抵抗状態に固定されている第２磁気抵抗素子と、前記第１磁気抵抗素子と前記第２磁気抵抗素子とに接続され、前記第１磁気抵抗素子に印加される読み出し電圧と前記第２磁気抵抗素子に印加される読み出し電圧とを等しくする制御回路と、を具備することを特徴とする。

本発明の一態様による磁気記憶装置は、一端に定電流を供給され、ゲート端子を前記一端と接続された第１ＭＯＳＦＥＴと、一端をセンスアンプと接続され、ゲート端子に前記第１ＭＯＳＦＥＴのゲート端子の電位と同じ電位を供給される第２ＭＯＳＦＥＴと、前記第２ＭＯＳＦＥＴの他端と接続され、第１方向の書き込み電流を供給されることにより高抵抗状態を取り、前記第１方向と反対の第２方向の書き込み電流を供給されることにより前記高抵抗状態での抵抗値より低い抵抗値を有する低抵抗状態を取り、読み出し時に読み出し電流を供給される第１磁気抵抗素子と、前記第１ＭＯＳＦＥＴの他端と接続され、自身の磁化状態に応じて高抵抗状態または低抵抗状態を取り、前記読み出し電流の方向が前記第１方向と同じとき前記低抵抗状態に固定されており、前記読み出し電流の方向が前記第２方向と同じとき前記高抵抗状態に固定されている第２磁気抵抗素子と、を具備することを特徴とする。

本発明の一態様による磁気記憶装置は、非反転入力端に定電圧を供給されるオペアンプと、一端を前記オペアンプの反転入力端と接続され、ゲートを前記オペアンプの出力端と接続された第１ＭＯＳＦＥＴと、一端をセンスアンプと接続され、ゲート端子を前記オペアンプの出力端と接続された第２ＭＯＳＦＥＴと、前記第２ＭＯＳＦＥＴの他端と接続され、第１方向の書き込み電流を供給されることにより高抵抗状態を取り、前記第１方向と反対の第２方向の書き込み電流を供給されることにより前記高抵抗状態での抵抗値より低い抵抗値を有する低抵抗状態を取り、読み出し時に読み出し電流を供給される第１磁気抵抗素子と、前記第１ＭＯＳＦＥＴの一端と接続され、自身の磁化状態に応じて高抵抗状態または低抵抗状態を取り、前記読み出し電流の方向が前記第１方向と同じとき前記低抵抗状態に固定されており、前記読み出し電流の方向が前記第２方向と同じとき前記高抵抗状態に固定されている第２磁気抵抗素子と、を具備することを特徴とする。

本発明によれば、スピン注入書き込み方式に適する周辺回路を有する磁気記憶装置を提供できる。

本発明の発明者は、本発明の開発の過程において、スピン注入書き込み方式に適する読み出し系回路について研究した。その結果、本発明者は、以下に述べるような知見を得た。

まず、磁気抵抗素子にデータを書き込む際に磁気抵抗素子に供給される書き込み電流の値と、磁気抵抗素子からデータを読み出す際に磁気抵抗素子に供給される読み出し電流の値とは、以下に示す要請を満たすように設定される。

スピン注入書き込み方式で磁気抵抗素子にデータを書き込むためには、磁気抵抗素子を構成する複数の層が相互に面する面（膜面）を貫く双方向の書き込み電流が、磁気抵抗素子に供給される。また、磁気抵抗素子が保持するデータを読み出す際にも、書き込み電流が流れる２方向のうちの任意の一方と同じ方向の読み出し電流が、磁気抵抗素子に供給される。

膜面を貫いて上から下に電流を供給されることによって２値のうちの一方のデータが書き込まれ、下から上に電流を供給されることによって他方のデータが書き込まれる。例えば、膜面を貫いて上から下に向かう書き込み電流によって高抵抗状態に設定され（例えば“１”データが書き込まれ）、下から上に向かう書き込み電流によって低抵抗状態に設定され（例えば“０”データが書き込まれる）ものとする。

書き込み電流の値は、設計の段階では、ある１つの値に設定されている。よって、理想的には、全ての磁気抵抗素子は、この書き込み電流を供給されることによって、書き込まれる。しかしながら、現実には、磁気抵抗素子の形状、磁気抵抗素子を構成する層の状態、等が磁気抵抗素子相互間で不可避的に異なる。このため、書き込み電流も磁気抵抗素子によって異なり、磁気抵抗素子に応じた書き込み電流値は、設計時に設定された１つの値を中心とする正規分布を形成する。

読み出し電流は、書き込み電流よりも小さく設定されている。その理由は、読み出し電流によって、磁気抵抗素子が保持しているデータが誤って書き換えられること（ディスターブ）を防止するためである。

上記のように、書き込み電流値は、現実には磁気抵抗素子によって相互に異なる。このため、読み出し電流値は、最小の書き込み電流値で書き込まれる特性を有する磁気抵抗素子の書き込み電流値より十分に小さく設定される。ところが、読み出し電流も、例えばＭＲＡＭが用いられる温度、読み出し系回路の特性等に応じて、設定された値からばらつく。このため、ばらついた読み出し電流によってディスターブが発生することを回避するために、読み出し電流のばらつきそのものを小さく抑えることが可能な技術が望まれる。すなわち、設定された値から大きく離れない読み出し電流を生成できることが望まれる。

以下に、このような知見に基づいて構成された本発明の実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。

（第１実施形態）
図１は、本発明の第１実施形態に係る磁気記憶装置の主要部を示す回路図である。図１に示すように、直列接続された磁気抵抗素子１と選択トランジスタ２とからなるメモリセル１１が設けられる。選択トランジスタ２は、例えば、ｎ型のＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）から構成される。

磁気抵抗素子１は、スピン偏極した電子の電子流（スピン偏極した電流）を、２つの端子の一端から他端、他端から一端に供給されることによって、低抵抗状態または高抵抗状態を取るように構成されている。２つの抵抗状態の一方を“０”データ、他方を“１”データに対応させることによって、磁気抵抗素子２は２値のデータを記憶できる。磁気抵抗素子１のより詳しい構成については、後に詳述する。

メモリセル１１が例えば行列状に配置されることによりメモリセルアレイが構成される。そして、磁気記憶装置は、任意の１つのメモリセル１１の磁気抵抗素子１に、磁気抵抗素子１を低抵抗状態に設定する方向の電流と、高抵抗状態に設定する方向の電流とを供給することが可能に構成されている。このような電流を流すことは、様々な構成によって実現可能であり、この構成によって本発明は限定されない。以下に、一例について説明する。

例えば、図１に示すように、同じ行（または列）の選択トランジスタ２のゲート電極は１つの同じワード線１２と接続される。各行のワード線１２は、ロウデコーダ１３と接続される。ロウデコーダ１３は、磁気記憶装置の外部から供給されたアドレス信号によってワード線１２を特定する。そして、この選択されたワード線１２が活性化されることにより、選択されたワード線１２と接続された選択トランジスタ２がオンする。

同じ列（または行）の複数のメモリセル１１の各一端（例えば右側）は接続線２２と接続される。各接続線２２は、トランジスタ等のスイッチ回路２１を介して周辺回路２３と接続される。

スイッチ回路２１は、書き込みまたは読み出し対象のメモリセル１１を特定するアドレス信号に応じた信号に従ってオン、オフする。そして、周辺回路２３は、対象のメモリセル１１と接続された接続線２２と接続されたスイッチ回路２１がオンとされることにより、書き込みまたは読み出し対象のメモリセル１１と電気的に接続される。

同様に、同じ列（または行）の複数のメモリセルの各他端（例えば左側）は接続線２４と接続される。各接続線２４は、トランジスタ等のスイッチ回路２５を介して周辺回路２６と接続される。

スイッチ回路２５は、アドレス信号に応じた信号に従ってオン、オフする。そして、周辺回路２６は、対象のメモリセル１１と接続された接続線２４と接続されたスイッチ回路２５がオンとされることにより、書き込みまたは読み出し対象のメモリセル１１と電気的に接続される。

周辺回路２３は、例えば書き込み回路３１と読み出し回路３２とを含んでいる。周辺回路２６は、例えば書き込み回路３３を含んでいる。

書き込み回路３１、３３は、それぞれ電流ソース／シンク回路を含んでいる。電流ソース／シンク回路は、接続された接続線２２または２４に電流を供給する機能と、接続線２２または２４から電流を引き抜く機能とを有する。

あるメモリセル１１にデータを書き込む場合、このメモリセル１１と接続された選択トランジスタ２がオンされ、このメモリセル１１を含むメモリセル列の接続線２２、２４と接続されたスイッチ回路２１、２５がオンとされる。そして、電流ソース／シンク回路（書き込み回路３１、３３）のうち書き込みデータに応じた一方が電流ソース回路として機能し、他方が電流シンク回路として機能する。この結果、書き込み電流が、書き込み回路３１、３３間を、スイッチ回路２１、接続線２２、メモリセル１１、接続線２４、スイッチ回路２５を介して流れる。

図１の例では、書き込み回路３１、３３が、メモリセルアレイの両端にそれぞれ配置されている。しかしながら、この例に限られず、上記のようにメモリセル１１に双方向の電流を流すことが可能な構成であれば、書き込み回路３１、３３はどのように実現されても構わない。例えば、１対の書き込み回路３１、３３が、共にメモリセルアレイの上側または下側に配置されていても良い。この構成の場合、スイッチ回路２１、２５も、メモリセルアレイの上側または下側のうち、対応する書き込み回路３１、３３が配置されるのと同じ側に配置される。

読み出し回路３２は、後に詳述するように、少なくとも、読み出し電流を供給するための供給回路と、センスアンプとを有する。供給回路は、読み出し時に、磁気抵抗素子１が、その磁化の状態に応じて保持しているデータを検出することが可能な程度の大きさの電流を磁気抵抗素子１に供給する。センスアンプは、磁気抵抗素子１に電流を供給して抵抗状態を判定する。

図１の例では、読み出し回路３２は、接続線２２の上端に接続されているが、この接続に限られない。磁気抵抗素子１に読み出し電流を流して、抵抗状態を判定することが可能な配置であれば、任意の形態で実現可能である。例えば、接続線２２の下端に接続されても良いし、接続線２４に接続されても良い。読み出し回路３２の具体的な構成については後に詳述する。

次に、磁気抵抗素子１について、図２を参照して説明する。図２は、本実施形態に適用可能な磁気抵抗素子の断面図である。磁気抵抗素子２は、最も典型的な例として、例えば、図２に示すように、少なくとも、順に積層された、強磁性材料からなる固定層１０３、非磁性材料からなる中間層１０２、強磁性材料からなる自由層（記録層）１０１を含む。

なお、自由層１０１および（または）固定層１０３は、複数のサブレイヤーからなる積層構造とすることも可能である。固定層１０３の磁化は膜面に沿って固定されている。固定層１０３の磁化の方向は、固定層１０３内の矢印により示されている。磁化の固定は、例えば、固定層１０３の、中間層１０２と反対の面上に反強磁性層１０４を設けることにより行うことができる。

一方、自由層１０１の磁化に関しては、このような固着化機構を設けない。よって、自由層１０１の磁化方向（自由層１０１内の矢印により明示）は膜面に沿って可変である。

中間層１０２は、非磁性金属、非磁性半導体、絶縁膜等から構成される。

さらに、自由層１０１の非磁性層１０２と反対の面上、反強磁性層１０４の固定層１０３と反対の面上には、それぞれ、電極１０５、１０６が設けられていても良い。

固定層１０３の磁化方向に反平行な方向を向いた自由層１０１の磁化を反転させて、固定層１０３の磁化方向に平行な方向に向けるには、固定層１０３から自由層１０１に向けて電子流を流す。一般に、ある磁性体を通過する電子流のうちの多くは、この磁性体の磁化方向と平行なスピンを有しているため、固定層１０３を通過した電子流のうちの多くは、固定層１０３の磁化方向と平行なスピンを有する。この電子流が、自由層１０１の磁化に対して働くトルクに主要な寄与をする。なお、残りの電子流は、固定層１０３の磁化方向と反平行なスピンを有する。

逆に、固定層１０３の磁化方向に平行な方向を向いた自由層１０１の磁化を反転させて、固定層１０３の磁化方向に反平行な方向に向けるには、自由層１０１から固定層１０３に向けて電子流を流す。この電子流は、自由層１０１を透過し、このうちの固定層１０３の磁化方向に反平行なスピンを有する電子の多くは、固定層１０３により反射されて自由層１０１に戻ってくる。そして、自由層１０１に再度流入し、固定層１０３の磁化方向に反平行なスピンを有する電子が、自由層１０１の磁化に対して働くトルクに主要な寄与をする。なお、自由層１０１を透過した、固定層１０３の磁化方向に反平行なスピンを有する電子の一部は、少数であるが、固定層１０３を透過する。

固定層１０３の磁化と自由層１０１の磁化とが平行のとき、磁気抵抗素子１は低抵抗を示し、反平行のとき、磁気抵抗素子１は高抵抗を示す。抵抗状態と保持データをどのように関連付けするかは任意である。

自由層１０１、固定層１０３に用いる強磁性材料として、例えばＣｏ、Ｆｅ、Ｎｉ、またはこれらを含む合金を用いることができる。反強磁性層１０４の材料としては、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｐｄ−Ｍｎ、ＮｉＯ、Ｆｅ₂Ｏ₃、磁性半導体などを用いることができる。

中間層１０２として非磁性金属を用いる場合には、Ａｕ、Ｃｕ、Ｃｒ、Ｚｎ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｐｄ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｐｔ、Ｂｉのうちのいずれか、あるいは、これらのいずれか１種以上を含む合金を用いることができる。また、中間層１０２をトンネルバリア層として機能させる場合には、Ａｌ₂Ｏ₃、ＳｉＯ₂、ＭｇＯ、ＡｌＮなどを用いることができる。

図２は、固定層１０３および自由層１０１の磁化が、膜面に沿っている例を示している。しかしながら、本発明はこれに限られず、これらの磁化が膜面に垂直であってもよい。

次に、図３を参照して、読み出し回路３２について説明する。図３は、第１実施形態の読み出しに関する回路の構成を示している。より具体的には、図３は、ある１つのメモリセル１１についての読み出しに関与する要素を抽出して示している。

図３に示すように、読み出し回路３２は、定電流回路４１、４２、ｎ型ＭＯＳＦＥＴ４３、４４、スイッチ回路５１、５２、レプリカ磁気抵抗素子５３、センスアンプ５４、オペアンプ５５等を含んでいる。定電流回路４１、トランジスタ４３、レプリカ磁気抵抗素子５３は、磁気抵抗素子１に供給される読み出し電流の値を制御する。

定電流回路４１は、照準読み出し電流Ｉｔａｒを供給する。照準読み出し電流Ｉｔａｒは、書き込み電流よりも十分に低い、ある１つの値に設定されている。より具体的には、照準読み出し電流Ｉｔａｒは、全ての磁気抵抗素子１１のうちで最も小さな書き込み電流で磁化の状態が反転する（自由層１０１の磁化が反転する）ものに対する書き込み電流よりも小さい。

定電流回路４１は、トランジスタ４３の一端（ドレイン端子）と接続されている。トランジスタ４３の一端はまた、自身のゲート端子と接続されている。トランジスタ４３の他端（ソース端子）は、スイッチ回路５１の一端と接続されている。スイッチ回路５１は、例えばトランジスタから構成することができる。

スイッチ回路５１の他端は、レプリカ磁気抵抗素子５３の一端と接続されている。レプリカ磁気抵抗素子５３は、例えばメモリセル１１の磁気抵抗素子１と同じ工程で同時に作成され、さらに同じ形状に作成される。すなわち、レプリカ磁気抵抗素子５３は、磁気抵抗素子１と同じ構成を有し、少なくとも、自由層１０１と、固定層１０３と、自由層１０１と固定層１０３との間に挟まれた中間層１０２と、を有する。よって、メモリセル１１の磁気抵抗素子１と、レプリカ磁気抵抗素子５３の磁気抵抗素子とは、原理的には同じ特性を有する。すなわち、製造工程上のばらつき等に起因する特性の差を考慮しなければ、２つの磁気抵抗素子の、低抵抗状態および高抵抗状態における抵抗値は同じである。特性のばらつきを考慮しても、実質的に同じ抵抗値が発現する。

レプリカ磁気抵抗素子５３の磁化の状態（抵抗状態）は、読み出し電流が磁気抵抗素子１を流れる方向に応じて固定されている。どのような規則に従って固定するかについては、後に詳述する。

なお、レプリカ磁気抵抗素子５３に、自由層１０１の磁化反転が起こらない方向に電流が供給されるようにして、レプリカ磁気抵抗素子５３の抵抗状態が変化するのを防ぐようにしてもよい。

レプリカ磁気抵抗素子５３の他端は、例えばトランジスタから構成されるスイッチ回路５２を介して接地されている（共通電位端と接続されている）。

センスアンプ５４には、定電流回路４２が接続されている。定電流回路４２は、一定値の参照電流Ｉｒｅｆを供給する。参照電流Ｉｒｅｆは、磁気抵抗素子１を流れる読み出し電流Ｉｒｅａｄと比較され、この比較の結果、磁気抵抗素子１の抵抗状態、ひいては保持データが判断される。

センスアンプ５４には、また、トランジスタ４４の一端（ドレイン端子）が接続されている。センスアンプ５４は、読み出し電流Ｉｒｅａｄと、参照電流Ｉｒｅｆとの比較の結果得られる電圧を増幅する。

トランジスタ４４の他端（ソース端子）は、スイッチ回路２１を介して磁気抵抗素子１の一端と接続されている。磁気抵抗素子１の他端は、スイッチ回路２５を介して接地されている。なお、図３の磁気抵抗素子１のための選択トランジスタ２の両端は、この磁気抵抗素子１の読み出し時に電気的に接続されているため、選択トランジスタ２は図３において省略されている。トランジスタ４４は、トランジスタ４３と同じ電流駆動能力を有する。

トランジスタ４４のゲート端子には、トランジスタ４３のゲート端子の電位（Ｖｃｌｍｐ）と同じ電位が印加される。最も単純な方法として、図４のように、トランジスタ４４のゲート端子とトランジスタ４３のゲート端子とが電気的に接続される。しかしながら、図３に示すように、トランジスタ４３のゲート端子とトランジスタ４４のゲート端子との間にオペアンプ５５を設けることができる。こうすることによって、トランジスタ４４のゲート端子の電位は、オペアンプ５５によって充電されてトランジスタ４３のゲート端子と同じ値になる。このため、トランジスタ４３のゲート端子の電位の変化は、オペアンプ５５無しの場合よりも短い時間でトランジスタ４４のゲート端子の電位に伝達される。

トランジスタ４３のゲート端子は、オペアンプ５５の非反転入力端に接続される。オペアンプ５５の出力端は、トランジスタ４４のゲート端子に接続されるともに、自身の反転入力端に接続される。

次に、レプリカ磁気抵抗素子５３の磁化の方向を固定する規則について図３、図５、図６を参照して説明する。図３の回路において、定電流回路４１、トランジスタ４３、レプリカ磁気抵抗素子５３、トランジスタ４４、磁気抵抗素子１は、カレントミラー回路を構成する。ここで、スイッチ回路５１、５２、２１、２５は、読み出しの際、所定のメモリセル１を選択したり、読み出し電流Ｉｒｅａｄを流したりする機能を有しており、カレントミラー動作には関与しない。そして、これらスイッチ回路５１、５２、２１、２５は、オンしているため、以下の説明では特に触れない。

本実施形態に係る磁気記憶装置では、以下のスピン注入書き込み方式の磁気記憶装置が有する２つの特徴を考慮して、レプリカ磁気抵抗素子５３の磁化の方向が固定される。１つは、上で軽く触れたように、読み出し電流によってディスターブが発生し得ることである。

読み出し電流Ｉｒｅａｄの流れる方向は、書き込み電流が流れる２つの方向のうち、いずれの一方と一致していてもよい。例えば、以下の説明では、磁気抵抗素子１を高抵抗状態に設定する書き込み電流（低抵抗書き込み電流）の方向と一致しているとする。すなわち、図３において上から下に向かう書き込み電流によって、磁気抵抗素子１は低抵抗状態に設定され、下から上に向かう書き込み電流によって高抵抗状態に設定される。そして、磁気抵抗素子１が低抵抗状態に設定されているとする。

このような状況下で、読み出し電流Ｉｒｅａｄが何らかの原因で照準読み出し電流Ｉｔａｒから変動して読み出し対象の磁気抵抗素子１に対する書き込み電流値を超えると、この磁気抵抗素子１の抵抗状態が反転してしまう（ディスターブが発生する）。一方、磁気抵抗素子１が高抵抗状態に設定されている場合は、読み出し電流Ｉｒｅａｄが変動して書き込み電流値を超えたとしても、磁気抵抗素子１の抵抗状態は、自由層１０１の磁化反転の原理に従えば、反転しない。すなわち、読み出し電流Ｉｒｅａｄの方向と同じ方向の書き込み電流によって設定される抵抗状態と反対の抵抗状態に設定されている磁気抵抗素子１に、読み出し電流が供給されることにより、磁気抵抗素子１の抵抗状態が反転する恐れがある。

この現象は、読み出し電流Ｉｒｅａｄの流れる方向が、磁気抵抗素子１を高抵抗状態に設定する書き込み電流の方向と一致している場合も同様に発生する。

次に、２つ目の特徴について以下に説明する。前述のカレントミラー回路では、ソース端子に接続される２つの抵抗の値が等しいとき、一方のトランジスタを流れる電流と同じ大きさの電流が他方のトランジスタを流れる。逆の言い方をすれば、２つの抵抗の大きさが異なっていると、２つのトランジスタを流れる電流は等しくない。

磁気抵抗素子１は、自由層１０１の磁化の状態に応じて高抵抗状態と低抵抗状態を取る。一方、レプリカ磁気抵抗素子５３は低抵抗状態または高抵抗状態の何れかに固定される。従って、レプリカ磁気抵抗素子５３の抵抗状態と磁気抵抗素子１の抵抗状態とが同じとき（共に高抵抗状態または低抵抗状態）、読み出し電流Ｉｒｅａｄは照準読み出し電流Ｉｔａｒと（実質的に）同じである。すなわち、読み出し電流Ｉｒｅａｄを、照準読み出し電流Ｉｔａｒと同値へと制御することが容易である。

一方、レプリカ磁気抵抗素子５３の抵抗状態と磁気抵抗素子１の抵抗状態とが異なるとき、読み出し電流Ｉｒｅａｄは照準読み出し電流Ｉｔａｒと異なる。すなわち、読み出し電流Ｉｒｅａｄを、照準読み出し電流Ｉｔａｒと同値に制御することが困難となる。この照準読み出し電流Ｉｔａｒからずれた読み出し電流Ｉｒｅａｄが書き込み電流を超えた場合、磁気抵抗素子１の自由層１０１の磁化が反転する恐れが生じる。

従って、ディスターブの発生を回避するためには、ディスターブが発生し得る状態では、読み出し電流Ｉｒｅａｄは厳密に制御される必要がある。一方、ディスターブが発生し得ない状態では、読み出し電流Ｉｒｅａｄが大きく変動したとしても何ら問題は生じない。

そこで、レプリカ磁気抵抗素子５３の抵抗状態を、ディスターブが発生し得る状態のときに読み出し電流Ｉｒｅａｄが厳密に制御されることが可能な状態に固定する。より具体的には、図５に示すように、読み出し電流Ｉｒｅａｄの方向が磁気抵抗素子１を高抵抗状態に設定する方向の書き込み電流ＩＷＨの方向と同じ場合、レプリカ磁気抵抗素子５３は低抵抗状態に固定される。

一方、図６に示すように、読み出し電流Ｉｒｅａｄの方向が磁気抵抗素子１を低抵抗状態に設定する方向の書き込み電流ＩＷＬの方向と同じ場合、レプリカ磁気抵抗素子５３は高抵抗状態に固定される。

レプリカ磁気抵抗素子５３の保持データ（抵抗状態）を上記のように固定することによって、少なくともディスターブが発生し得る状況での読み出し電流Ｉｒｅａｄを厳密に制御できる。すなわち、照準読み出し電流Ｉｔａｒと実質的に同値の読み出し電流Ｉｒｅａｄを、磁気抵抗素子１に供給できる。この結果、読み出し電流Ｉｒｅａｄのばらつきが小さくなり、照準読み出し電流Ｉｔａｒの設定が容易になり、設計時のマージンが増す。

第１実施形態に係る磁気記憶装置によれば、磁気抵抗素子１に読み出し電流Ｉｒｅａｄを供給するための回路中のレプリカ磁気抵抗素子５３が、読み出し電流Ｉｒｅａｄの方向と同じ方向の書き込み電流の供給によって磁気抵抗素子１が取る抵抗状態と反対の抵抗状態に固定される。このため、設計時に課される制限が小さく、スピン注入書き込み方式に適する周辺回路を有する磁気記憶装置を実現できる。

（第２実施形態）
第１実施形態では、電流を用いて読み出し電流の値を制御する。これに対して、第２実施形態では電圧が用いられる。

図７は、本発明の第２実施形態に係る磁気記憶装置の読み出しに関する回路の構成を示している。より具体的には、図７は、ある１つのメモリセル１１についての読み出しに関与する要素を抽出して示している。なお、第２実施形態の磁気記憶装置の全体の構成を含む、図７以外の構成については、第１実施形態（図１、図２）と同じである。

図７に示すように、第２実施形態に係る読み出し回路３２は、定電流回路４２、ｎ型ＭＯＳＦＥＴ６１、６２、スイッチ回路５１、５２、レプリカ磁気抵抗素子５３、センスアンプ５４、オペアンプ６３等を含んでいる。

オペアンプ６３の非反転入力端には、照準読み出し電圧Ｖｒｅａｄが供給される。照準読み出し電圧Ｖｔａｒは、レプリカ磁気抵抗素子５３に、照準読み出し電流Ｉｔａｒが流れるように決定される。

オペアンプ６３の出力端は、トランジスタ６１、６２の各ゲート端子と接続される。トランジスタ６１の一端（ドレイン端子）には電源電圧が供給され、他端（ソース端子）はスイッチ回路５１およびオペアンプ６３の反転入力端と接続されている。

トランジスタ６２の一端（ドレイン端子）はセンスアンプ５４と接続され、他端（ソース端子）はスイッチ回路２１と接続される。トランジスタ６１、６２は、同じ電流駆動能力を有する。第２実施形態において説明した以外の要素は、第１実施形態（図３）と同じである。

図７の構成によっても、カレントミラー回路と同様に、照準読み出し電圧Ｖｔａｒに応じて決定される照準読み出し電流Ｉｔａｒが、レプリカ磁気抵抗素子５３と磁気抵抗素子１とに流れる。オペアンプ６３の定常状態において、照準読み出し電圧Ｖｔａｒが、接地とノードＮ１との間、および接地とノードＮ２との間、に印加される。この電圧Ｖｔａｒによって、レプリカ磁気抵抗素子５３の抵抗値と磁気抵抗素子１の抵抗値とが（実質的に）同じとき、照準読み出し電流Ｉｔａｒと同じ値の読み出し電流Ｉｒｅａｄが磁気抵抗素子１に流れる。一方、レプリカ磁気抵抗素子５３の抵抗値と磁気抵抗素子１の抵抗値とが異なるとき、読み出し電流Ｉｒｅａｄは、照準読み出し電流Ｉｔａｒと異なる。

第２実施形態においても、第１実施形態と同じく、レプリカ磁気抵抗素子５３の抵抗状態を、ディスターブが発生し得る状態のときに読み出し電流Ｉｒｅａｄが厳密に制御されることが可能な状態に固定する。より具体的には、図８に示すように、読み出し電流Ｉｒｅａｄの方向が磁気抵抗素子１を高抵抗状態に設定する方向の書き込み電流の方向と同じ場合、レプリカ磁気抵抗素子５３は低抵抗状態に固定される。

一方、図９に示すように、読み出し電流Ｉｒｅａｄの方向が磁気抵抗素子１を低抵抗状態に設定する方向の書き込み電流の方向と同じ場合、レプリカ磁気抵抗素子５３は高抵抗状態に固定される。この結果、第１実施形態と同じ効果を得られる。

第２実施形態に係る磁気記憶装置によれば、第１実施形態と同じく、磁気抵抗素子１に読み出し電流Ｉｒｅａｄを供給するための回路中のレプリカ磁気抵抗素子５３が、読み出し電流Ｉｒｅａｄの方向と同じ方向の書き込み電流の供給によって磁気抵抗素子１が取る抵抗状態と反対の抵抗状態に固定される。このため、第１実施形態と同じ効果を得られる。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

第１実施形態に係る磁気記憶装置の回路図。第１実施形態の磁気記憶装置の磁気抵抗素子の断面図。第１実施形態の読み出しに関する回路図。第１実施形態の読み出しに関する他の例の回路図。第１実施形態に係るレプリカ磁気抵抗素子の抵抗状態の固定例を示す図。第１実施形態に係るレプリカ磁気抵抗素子の抵抗状態の固定例を示す図。第２実施形態に係る磁気記憶装置の回路図。第２実施形態に係るレプリカ磁気抵抗素子の抵抗状態の固定例を示す図。第２実施形態に係るレプリカ磁気抵抗素子の抵抗状態の固定例を示す図。

符号の説明

１…磁気抵抗素子、２１、２５、５１、５２…スイッチ回路、４１、４２…定電流回路、４３、４４…ＭＯＳＦＥＴ、５３…レプリカ磁気抵抗素子、５４…センスアンプ、５５…オペアンプ。

Claims

第１方向の書き込み電流を供給されることにより高抵抗状態を取り、前記第１方向と反対の第２方向の書き込み電流を供給されることにより前記高抵抗状態での抵抗値より低い抵抗値を有する低抵抗状態を取り、読み出し時に読み出し電流を供給される第１磁気抵抗素子と、
自身の磁化状態に応じて高抵抗状態または低抵抗状態を取り、前記読み出し電流の方向が前記第１方向と同じとき前記低抵抗状態に固定されており、前記読み出し電流の方向が前記第２方向と同じとき前記高抵抗状態に固定されている第２磁気抵抗素子と、
前記第１磁気抵抗素子と前記第２磁気抵抗素子とに接続され、前記第１磁気抵抗素子に印加される読み出し電圧と前記第２磁気抵抗素子に印加される読み出し電圧とを等しくする制御回路と、
を具備することを特徴とする磁気記憶装置。
一端に定電流を供給され、ゲート端子を前記一端と接続された第１ＭＯＳＦＥＴと、
一端をセンスアンプと接続され、ゲート端子に前記第１ＭＯＳＦＥＴのゲート端子の電位と同じ電位を供給される第２ＭＯＳＦＥＴと、
前記第２ＭＯＳＦＥＴの他端と接続され、第１方向の書き込み電流を供給されることにより高抵抗状態を取り、前記第１方向と反対の第２方向の書き込み電流を供給されることにより前記高抵抗状態での抵抗値より低い抵抗値を有する低抵抗状態を取り、読み出し時に読み出し電流を供給される第１磁気抵抗素子と、
前記第１ＭＯＳＦＥＴの他端と接続され、自身の磁化状態に応じて高抵抗状態または低抵抗状態を取り、前記読み出し電流の方向が前記第１方向と同じとき前記低抵抗状態に固定されており、前記読み出し電流の方向が前記第２方向と同じとき前記高抵抗状態に固定されている第２磁気抵抗素子と、
を具備することを特徴とする磁気記憶装置。
非反転入力端に定電圧を供給されるオペアンプと、
一端を前記オペアンプの反転入力端と接続され、ゲート端子を前記オペアンプの出力端と接続された第１ＭＯＳＦＥＴと、
一端をセンスアンプと接続され、ゲート端子を前記オペアンプの出力端と接続された第２ＭＯＳＦＥＴと、
前記第２ＭＯＳＦＥＴの他端と接続され、第１方向の書き込み電流を供給されることにより高抵抗状態を取り、前記第１方向と反対の第２方向の書き込み電流を供給されることにより前記高抵抗状態での抵抗値より低い抵抗値を有する低抵抗状態を取り、読み出し時に読み出し電流を供給される第１磁気抵抗素子と、
前記第１ＭＯＳＦＥＴの一端と接続され、自身の磁化状態に応じて高抵抗状態または低抵抗状態を取り、前記読み出し電流の方向が前記第１方向と同じとき前記低抵抗状態に固定されており、前記読み出し電流の方向が前記第２方向と同じとき前記高抵抗状態に固定されている第２磁気抵抗素子と、
を具備することを特徴とする磁気記憶装置。
前記第１磁気抵抗素子と前記第２磁気抵抗素子とが、共に、同じ膜の組み合わせからなる構成を有し、且つ同じ形状を有することを特徴とする請求項１乃至３のいずれか１項に記載の磁気記憶装置。
前記第１ＭＯＳＦＥＴの電流駆動能力と前記第２ＭＯＳＦＥＴの電流駆動能力とが同じことを特徴とする請求項１乃至３のいずれか１項に記載の磁気記憶装置。