KR102212755B1 - 전압 발생기 및 이를 포함하는 메모리 장치 - Google Patents
전압 발생기 및 이를 포함하는 메모리 장치 Download PDFInfo
- Publication number
- KR102212755B1 KR102212755B1 KR1020140097915A KR20140097915A KR102212755B1 KR 102212755 B1 KR102212755 B1 KR 102212755B1 KR 1020140097915 A KR1020140097915 A KR 1020140097915A KR 20140097915 A KR20140097915 A KR 20140097915A KR 102212755 B1 KR102212755 B1 KR 102212755B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- magnetic tunnel
- tunnel junction
- transistor switch
- comparison
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1697—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0071—Write using write potential applied to access device gate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
전압 발생기는 기준 전압 제공부, 비교 전압 제공부 및 비교부를 포함한다. 기준 전압 제공부는 전원 전압과 접지 전압 사이에 직렬로 연결되는 기준 소자 및 전류원을 포함한다. 기준 전압 제공부는 기준 소자와 전류원을 연결하는 기준 전압 노드를 통해서 기준 전압을 출력한다. 비교 전압 제공부는 자기 터널 접합부 및 트랜지스터 스위치부를 포함한다. 자기 터널 접합부는 전원 전압과 비교 전압 노드 사이에 연결된다. 트랜지스터 스위치부는 접지 전압과 비교 전압 노드 사이에 연결된다. 비교 전압 제공부는 비교 전압 노드를 통해서 비교 전압을 출력한다. 비교부는 기준 전압 및 비교 전압을 비교하여 기입 전압을 트랜지스터 스위치부에 제공한다. 본 발명에 따른 전압 발생기를 사용하면, PVT 변화에 관계없이 자기 터널 접합부 및 트랜지스터 스위치부 사이의 전류의 크기를 일정하게 유지할 수 있다.
Description
본 발명은 반도체 장치에 관한 것으로서, 보다 상세하게는 전압 발생기 및 이를 포함하는 메모리 장치에 관한 것이다.
자기 메모리 (Magnetic RAM)는 데이터가 쓰여진 후에 전원이 공급되지 않더라도 데이터가 지워지지 않는 비 휘발성 메모리이며, 저항의 높고 낮음에 따라 셀에 저장된 데이터 값이 결정되는 저항성 메모리이다. 특히, 저항성 메모리 중에 하나인 MRAM(Magnetic Random Access Memory) 셀은 전류 방향과 전류 량에 따라 라이트와 리드 동작을 수행한다.
MRAM이 DRAM을 대체할 수 있는 용도로 사용되기 위해서는 DRAM의 성능과 속도를 만족하는 리드와 라이트 속도의 증가가 필요하며 이에 대한 다양한 장치를 개발하고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 메모리 셀 어레이에 포함되는 워드 라인에 멀티 전압을 제공하여 기입 동작을 수행함으로써 성능을 높일 수 있는 전압 발생기를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 메모리 셀 어레이에 포함되는 워드 라인에 멀티 전압을 제공하여 기입 동작을 수행함으로써 성능을 높일 수 있는 메모리 장치를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 전압 발생기는 기준 전압 제공부, 비교 전압 제공부 및 비교부를 포함한다. 상기 기준 전압 제공부는 전원 전압과 접지 전압 사이에 직렬로 연결되는 기준 소자 및 전류원을 포함한다. 상기 기준 전압 제공부는 상기 기준 소자와 상기 전류원을 연결하는 기준 전압 노드를 통해서 기준 전압을 출력한다. 상기 비교 전압 제공부는 자기 터널 접합부 및 트랜지스터 스위치부를 포함한다. 상기 자기 터널 접합부는 상기 전원 전압과 비교 전압 노드 사이에 연결된다. 상기 트랜지스터 스위치부는 상기 접지 전압과 상기 비교 전압 노드 사이에 연결된다. 상기 비교 전압 제공부는 상기 비교 전압 노드를 통해서 비교 전압을 출력한다. 상기 비교부는 상기 기준 전압 및 상기 비교 전압을 비교하여 기입 전압을 상기 트랜지스터 스위치부에 제공한다.
예시적인 실시예에 있어서, 상기 기준 소자는 상기 전원 전압과 상기 기준 전압 노드 사이에 연결되고, 상기 전류원은 상기 기준 전압 노드와 상기 접지 전압 사이에 연결될 수 있다.
예시적인 실시예에 있어서, 상기 전류원의 전류의 크기에 기초하여 상기 자기 터널 접합부 및 상기 트랜지스터 스위치부 사이의 전류의 크기가 결정될 수 있다.
예시적인 실시예에 있어서, 상기 자기 터널 접합부는 상기 전원 전압과 상기 비교 전압 노드 사이에 연결되는 복수의 자기 터널 접합 소자들을 포함할 수 있다. 상기 트랜지스터 스위치부는 상기 접지 전압과 상기 비교 전압 노드 사이에 연결되는 복수의 트랜지스터 스위치들을 포함할 수 있다.
예시적인 실시예에 있어서, 상기 기입 전압은 상기 복수의 트랜지스터 스위치들의 게이트에 인가될 수 있다.
예시적인 실시예에 있어서, 상기 전압 발생기는 상기 복수의 자기 터널 접합 소자들 및 상기 복수의 트랜지스터 스위치들을 상기 비교 전압 노드에 선택적으로 연결하는 제어 스위치들을 더 포함할 수 있다.
예시적인 실시예에 있어서, 상기 제어 스위치들은 온도에 기초하여 제어될 수 있다.
예시적인 실시예에 있어서, 상기 자기 터널 접합부 및 상기 트랜지스터 스위치부 사이의 전류의 크기는 상기 자기 터널 접합 소자들의 브레이크 다운 전류의 크기 보다 작을 수 있다.
예시적인 실시예에 있어서, 상기 자기 터널 접합부에 포함되는 자기 터널 접합 소자는 상기 자기 터널 접합 소자에 포함되는 제1 층 및 제3층의 스핀들이 동일한 방향인 제1 상태로 프리차지될 수 있다.
예시적인 실시예에 있어서, 상기 기준 소자는 저항 소자, 자기 터널 접합 소자 및 전압원 중의 하나일 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 전압 발생기는 기준 전압 제공부, 비교 전압 제공부 및 비교부를 포함한다. 상기 기준 전압 제공부는 전류원 및 기준 소자를 포함한다. 상기 전류원은 전원 전압과 기준 전압 노드 사이에 연결된다. 상기 기준 소자는 상기 기준 전압 노드와 접지 전압 사이에 연결된다. 상기 기준 전압 제공부는 상기 기준 전압 노드를 통해서 기준 전압을 출력한다. 상기 비교 전압 제공부는 트랜지스터 스위치부 및 자기 터널 접합부를 포함한다. 상기 트랜지스터 스위치부는 상기 전원 전압과 비교 전압 노드 사이에 연결된다. 상기 자기 터널 접합부는 상기 접지 전압과 상기 비교 전압 노드 사이에 연결된다. 상기 비교 전압 제공부는 상기 비교 전압 노드를 통해서 비교 전압을 출력한다. 상기 비교부는 상기 기준 전압 및 상기 비교 전압을 비교하여 기입 전압을 상기 트랜지스터 스위치부에 제공한다.
예시적인 실시예에 있어서, 상기 전류원의 전류의 크기에 기초하여 상기 자기 터널 접합부 및 상기 트랜지스터 스위치부 사이의 전류의 크기가 결정될 수 있다.
예시적인 실시예에 있어서, 상기 자기 터널 접합부는 상기 접지 전압과 상기 비교 전압 노드 사이에 연결되는 복수의 자기 터널 접합 소자들을 포함할 수 있다. 상기 트랜지스터 스위치부는 상기 전원 전압과 상기 비교 전압 노드 사이에 연결되는 복수의 트랜지스터 스위치들을 포함할 수 있다. 제어 스위치들은 상기 복수의 자기 터널 접합 소자들 및 상기 복수의 트랜지스터 스위치들을 상기 비교 전압 노드에 선택적으로 연결할 수 있다.
예시적인 실시예에 있어서, 상기 자기 터널 접합부 및 상기 트랜지스터 스위치부 사이의 전류의 크기는 상기 자기 터널 접합 소자들의 브레이크 다운 전류의 크기 보다 작을 수 있다.
예시적인 실시예에 있어서, 상기 자기 터널 접합부에 포함되는 자기 터널 접합 소자는 상기 자기 터널 접합 소자에 포함되는 제1 층 및 제3 층의 스핀들이 상이한 방향인 제2 상태로 프리차지될 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 메모리 장치는 메모리 셀 어레이 및 기입 전압 제공부를 포함한다. 상기 기입 전압 제공부는 제1 기입 전압 제공부 및 제2 기입 전압 제공부를 포함한다. 상기 메모리 셀 어레이는 메모리 셀들을 포함한다. 상기 메모리 셀들은 복수의 비트 라인들 및 복수의 소스 라인들 사이에 연결되고, 각각이 로컬 워드 라인이 게이트에 연결되는 트랜지스터 스위치를 구비한다. 상기 기입 전압 제공부는 글로벌 워드 라인이 인에이블 되는 경우, 상응하는 로컬 워드 라인에 제1 기입 전압 제공부에서 출력하는 제1 기입 전압 또는 제2 기입 전압 제공부에서 출력하는 제2 기입 전압을 제공한다. 상기 제1 기입 전압 제공부는 제1 기준 전압 제공부, 제1 비교 전압 제공부 및 제1 비교부를 포함한다. 상기 제1 기준 전압 제공부는 제1 기준 소자 및 제1 전류원을 포함한다. 상기 제1 기준 소자 및 상기 제1 전류원은 전원 전압과 접지 전압 사이에 직렬로 연결된다. 상기 제1 기준 전압 제공부는 상기 제1 기준 소자와 상기 제1 전류원을 연결하는 제1 기준 전압 노드를 통해서 제1 기준 전압을 출력한다. 상기 제1 비교 전압 제공부는 제1 자기 터널 접합부 및 제1 트랜지스터 스위치부를 포함한다. 상기 제1 자기 터널 접합부는 상기 전원 전압과 제1 비교 전압 노드 사이에 연결된다. 상기 제1 트랜지스터 스위치부는 상기 접지 전압과 상기 제1 비교 전압 노드 사이에 연결된다. 상기 제1 비교 전압 제공부는 상기 제1 비교 전압 노드를 통해서 제1 비교 전압을 출력한다. 상기 제1 비교부는 상기 제1 기준 전압 및 상기 제1 비교 전압을 비교하여 제1 기입 전압을 상기 제1 트랜지스터 스위치부에 제공한다. 상기 제2 기입 전압 제공부는 제2 기준 전압 제공부, 제2 비교 전압 제공부 및 제2 비교부를 포함한다. 상기 제2 기준 전압 제공부는 제2 전류원 및 제2 기준 소자를 포함한다. 상기 제2 전류원은 상기 전원 전압과 제2 기준 전압 노드 사이에 연결된다. 상기 제2 기준 소자는 상기 제2 기준 전압 노드와 상기 접지 전압 사이에 연결된다. 상기 제2 기준 전압 제공부는 상기 제2 기준 전압 노드를 통해서 제2 기준 전압을 출력한다. 상기 제2 비교 전압 제공부는 제2 트랜지스터 스위치부 및 제2 자기 터널 접합부를 포함한다. 상기 제2 트랜지스터 스위치부는 상기 전원 전압과 제2 비교 전압 노드 사이에 연결된다. 상기 제2 자기 터널 접합부는 상기 접지 전압과 상기 제2 비교 전압 노드 사이에 연결된다. 상기 제2 비교 전압 제공부는 상기 제2 비교 전압 노드를 통해서 제2 비교 전압을 출력한다. 상기 제2 비교부는 상기 제2 기준 전압 및 상기 제2 비교 전압을 비교하여 제2 기입 전압을 상기 제2 트랜지스터 스위치부에 제공한다.
예시적인 실시예에 있어서, 상기 메모리 셀을 제1 상태에서 제2 상태로 기입하는 경우, 상기 기입 전압 제공부는 제1 기입 전압을 출력할 수 있다.
예시적인 실시예에 있어서, 상기 메모리 셀을 제2 상태에서 제1 상태로 기입하는 경우, 상기 기입 전압 제공부는 제2 기입 전압을 출력할 수 있다.
예시적인 실시예에 있어서, 상기 메모리 장치는 상기 제1 자기 터널 접합부 및 상기 제2 자기 터널 접합부를 프리차지하는 프리차지부를 더 포함할 수 있다.
예시적인 실시예에 있어서, 상기 제1 트랜지스터 스위치부 및 상기 제2 트랜지스터 스위치부에 포함되는 트랜지스터 스위치들은 엔-모스 트랜지스터 또는 피-모스 트랜지스터일 수 있다. 상기 메모리 셀에 포함되는 자기 터널 접합 소자는 상기 제1 자기 터널 접합부 및 상기 제2 자기 터널 접합부에 포함되는 자기 터널 접합 소자와 동일할 수 있다. 상기 메모리 셀에 포함되는 트랜지스터 스위치는 상기 제1 트랜지스터 스위치부 및 상기 제2 트랜지스터 스위치부에 포함되는 트랜지스터 스위치와 동일할 수 있다.
본 발명의 실시예들에 따른 전압 발생기는 메모리 셀 어레이에 포함되는 워드 라인에 멀티 전압을 제공하여 기입 동작을 수행함으로써 전압 발생기를 포함하는 메모리 장치의 성능을 높일 수 있다.
도 1은 본 발명의 실시예들에 따른 전압 발생기를 나타내는 블록도이다.
도 2는 도 1의 전압 발생기에 포함되는 자기 터널 접합부의 일 예를 나타내는 블록도이다.
도 3은 도 1의 전압 발생기에 포함되는 트랜지스터 스위치부의 일 예를 나타내는 블록도이다.
도 4는 도 1의 전압 발생기에 포함되는 비교 전압 제공부의 일 예를 나타내는 블록도이다.
도 5는 도 1의 전압 발생기에 포함되는 비교 전압 제공부의 다른 예를 나타내는 블록도이다.
도 6 및 도 7은 도 1의 전압 발생기를 포함하는 메모리 장치의 기입 동작의 예들을 설명하기 위한 도면이다.
도 8은 도 2의 자기 터널 접합부에 포함되는 자기 터널 접합 소자의 일 예를 나타내는 도면이다.
도 9 및 도 10은 도 1의 전압 발생기에 포함되는 기준 전압 제공부의 예들을 나타내는 블록도이다.
도 11은 본 발명의 실시예들에 따른 전압 발생기를 나타내는 블록도이다.
도 12는 도 11의 전압 발생기에 포함되는 자기 터널 접합부의 일 예를 나타내는 블록도이다.
도 13은 도 11의 전압 발생기에 포함되는 트랜지스터 스위치부의 일 예를 나타내는 블록도이다.
도 14는 도 11의 전압 발생기에 포함되는 비교 전압 제공부의 일 예를 나타내는 블록도이다.
도 15는 도 11의 전압 발생기에 포함되는 비교 전압 제공부의 다른 예를 나타내는 블록도이다.
도 16 및 도 17은 도 11의 전압 발생기를 포함하는 메모리 장치의 기입 동작의 예들을 설명하기 위한 도면이다.
도 18은 도 12의 자기 터널 접합부에 포함되는 자기 터널 접합 소자의 일 예를 나타내는 도면이다.
도 19 및 도 20은 도 11의 전압 발생기에 포함되는 기준 전압 제공부의 예들을 나타내는 블록도이다.
도 21은 본 발명의 실시예들에 따른 메모리 장치를 나타내는 블록도이다.
도 22는 도 21의 메모리 장치의 기입 동작의 일 예를 나타내는 도면이다.
도 23은 도 21의 메모리 장치의 기입 동작의 다른 예를 나타내는 도면이다.
도 24는 본 발명의 일 실시예에 따른 메모리 장치를 나타내는 도면이다.
도 25는 도 21의 제1 기입 전압 제공부에 포함되는 제1 비교 전압 제공부의 일 예를 나타내는 도면이다.
도 26은 도 21의 제2 기입 전압 제공부에 포함되는 제2 비교 전압 제공부의 일 예를 나타내는 도면이다.
도 27은 본 발명의 실시예들에 따른 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 28은 본 발명의 실시예들에 따른 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다
도 2는 도 1의 전압 발생기에 포함되는 자기 터널 접합부의 일 예를 나타내는 블록도이다.
도 3은 도 1의 전압 발생기에 포함되는 트랜지스터 스위치부의 일 예를 나타내는 블록도이다.
도 4는 도 1의 전압 발생기에 포함되는 비교 전압 제공부의 일 예를 나타내는 블록도이다.
도 5는 도 1의 전압 발생기에 포함되는 비교 전압 제공부의 다른 예를 나타내는 블록도이다.
도 6 및 도 7은 도 1의 전압 발생기를 포함하는 메모리 장치의 기입 동작의 예들을 설명하기 위한 도면이다.
도 8은 도 2의 자기 터널 접합부에 포함되는 자기 터널 접합 소자의 일 예를 나타내는 도면이다.
도 9 및 도 10은 도 1의 전압 발생기에 포함되는 기준 전압 제공부의 예들을 나타내는 블록도이다.
도 11은 본 발명의 실시예들에 따른 전압 발생기를 나타내는 블록도이다.
도 12는 도 11의 전압 발생기에 포함되는 자기 터널 접합부의 일 예를 나타내는 블록도이다.
도 13은 도 11의 전압 발생기에 포함되는 트랜지스터 스위치부의 일 예를 나타내는 블록도이다.
도 14는 도 11의 전압 발생기에 포함되는 비교 전압 제공부의 일 예를 나타내는 블록도이다.
도 15는 도 11의 전압 발생기에 포함되는 비교 전압 제공부의 다른 예를 나타내는 블록도이다.
도 16 및 도 17은 도 11의 전압 발생기를 포함하는 메모리 장치의 기입 동작의 예들을 설명하기 위한 도면이다.
도 18은 도 12의 자기 터널 접합부에 포함되는 자기 터널 접합 소자의 일 예를 나타내는 도면이다.
도 19 및 도 20은 도 11의 전압 발생기에 포함되는 기준 전압 제공부의 예들을 나타내는 블록도이다.
도 21은 본 발명의 실시예들에 따른 메모리 장치를 나타내는 블록도이다.
도 22는 도 21의 메모리 장치의 기입 동작의 일 예를 나타내는 도면이다.
도 23은 도 21의 메모리 장치의 기입 동작의 다른 예를 나타내는 도면이다.
도 24는 본 발명의 일 실시예에 따른 메모리 장치를 나타내는 도면이다.
도 25는 도 21의 제1 기입 전압 제공부에 포함되는 제1 비교 전압 제공부의 일 예를 나타내는 도면이다.
도 26은 도 21의 제2 기입 전압 제공부에 포함되는 제2 비교 전압 제공부의 일 예를 나타내는 도면이다.
도 27은 본 발명의 실시예들에 따른 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 28은 본 발명의 실시예들에 따른 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지 않는다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 전압 발생기를 나타내는 블록도이다.
도 1을 참조하면, 전압 발생기(10a)는 기준 전압 제공부(100a), 비교 전압 제공부(500a) 및 비교부(300a)를 포함한다. 기준 전압 제공부(100a)는 전원 전압(VDD)과 접지 전압(VSS) 사이에 직렬로 연결되는 기준 소자(110a) 및 전류원(130a)을 포함한다. 예를 들어, 기준 소자(110a)는 전원 전압(VDD)과 기준 전압 노드(N_VR1) 사이에 연결될 수 있다. 전류원(130a)은 기준 전압 노드(N_VR1)와 접지 전압(VSS) 사이에 연결될 수 있다.
기준 전압 제공부(100a)는 기준 소자(110a)와 전류원(130a)을 연결하는 기준 전압 노드(N_VR1)를 통해서 기준 전압(VR1)을 출력한다. 예를 들어, 기준 소자(110a)는 저항 소자일 수 있다. 전류원(130a)으로부터 제공되는 전류의 크기가 일정한 경우, 저항 소자의 저항값이 증가함에 따라 기준 전압(VR1)은 감소할 수 있다. 또한 전류원(130a)으로부터 제공되는 전류의 크기가 일정한 경우, 저항 소자의 저항값이 감소함에 따라 기준 전압(VR1)은 증가할 수 있다. 예를 들어, 저항 소자의 저항값이 일정한 경우, 전류원(130a)으로부터 제공되는 전류의 크기가 증가함에 따라 기준 전압(VR1)은 감소할 수 있다. 또한 저항 소자의 저항값이 일정한 경우, 전류원(130a)으로부터 제공되는 전류의 크기가 감소함에 따라 기준 전압(VR1)은 증가할 수 있다. 예를 들어 저항 소자의 저항값은 전압 발생기(10a)가 동작하기 전에 미리 정해질 수 있다.
비교 전압 제공부(500a)는 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a)를 포함한다. 자기 터널 접합부(510a)는 전원 전압(VDD)과 비교 전압 노드(N_VC1) 사이에 연결된다. 트랜지스터 스위치부(530a)는 접지 전압(VSS)과 비교 전압 노드(N_VC1) 사이에 연결된다. 비교 전압 제공부(500a)는 비교 전압 노드(N_VC1)를 통해서 비교 전압(VC1)을 출력한다. 비교부(300a)는 기준 전압(VR1) 및 비교 전압(VC1)을 비교하여 기입 전압(VW1)을 트랜지스터 스위치부(530a)에 제공한다.
예를 들어, 기준 전압 제공부(100a)로부터 제공되는 기준 전압(VR1) 및 비교 전압 제공부(500a)로부터 제공되는 비교 전압(VC1)은 비교부(300a)의 입력으로 제공될 수 있다. 비교부(300a)는 기준 전압(VR1)과 비교 전압(VC1)을 비교하여 비교 전압 제공부(500a)에 기입 전압(VW1)을 제공할 수 있다. PVT(Process, Voltage, Temperature)가 변동하지 않는 경우, 기준 전압(VR1) 및 비교 전압(VC1)은 일정할 수 있다. 이 경우, 비교 전압(VC1)은 기준 전압(VR1)보다 클 수 있다. 비교부(300a)의 입력에 해당하는 기준 전압(VR1) 및 비교 전압(VC1)이 일정하면, 비교부(300a)의 출력에 해당하는 기입 전압(VW1)도 일정할 수 있다. 기입 전압(VW1)이 일정하면 트랜지스터 스위치부(530a)에 포함되는 트랜지스터 스위치(531a)에 일정한 전압의 기입 전압(VW1)이 제공될 수 있다. 트랜지스터 스위치에 일정한 전압이 제공되면, 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기는 일정할 수 있다.
일정 시간 경과 후, PVT(Process, Voltage, Temperature)는 변동할 수 있다. 예를 들어, 전압 발생기(10a)를 포함하는 시스템의 온도가 증가할 수 있다. 전압 발생기(10a)를 포함하는 시스템의 온도가 증가하면, 전압 발생기(10a)에 포함되는 자기 터널 접합부(510a)의 자기 터널 접합 소자의 저항값은 감소하고, 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기는 감소할 수 있다. 자기 터널 접합 소자의 저항값이 감소하고, 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기가 감소하면, 비교 전압(VC1)은 증가할 수 있다. 비교 전압(VC1)이 증가하면 기준 전압(VR1)과 비교 전압(VC1)의 전압 차이는 증가할 수 있다. 기준 전압(VR1)과 비교 전압(VC1)의 전압 차이가 증가하면, 기입 전압(VW1)은 증가할 수 있다. 기입 전압(VW1)이 증가하는 경우, 트랜지스터 스위치부(530a)에 포함되는 트랜지스터 스위치(531a)의 게이트 전압은 증가할 수 있다. 트랜지스터 스위치의 게이트 전압이 증가하면, 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기는 증가할 수 있다.
따라서, 전압 발생기(10a)를 포함하는 시스템의 온도가 증가하면 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기는 감소할 수 있다. 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기가 감소하면, 전압 발생기(10a)는 기입 전압(VW1)을 증가시켜 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기를 증가 시킬 수 있다. 이 경우. 전압 발생기(10a)를 포함하는 시스템은 온도 증가에 관계없이 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기를 일정하게 유지할 수 있다.
일정 시간 경과 후, PVT(Process, Voltage, Temperature)는 다시 변동할 수 있다. 예를 들어, 전압 발생기(10a)를 포함하는 시스템의 온도가 감소할 수 있다. 전압 발생기(10a)를 포함하는 시스템의 온도가 감소하면, 전압 발생기(10a)에 포함되는 자기 터널 접합부(510a)의 자기 터널 접합 소자의 저항값은 증가하고, 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기는 증가할 수 있다. 자기 터널 접합 소자의 저항값이 증가하고, 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기가 증가하면, 비교 전압(VC1)은 감소할 수 있다. 비교 전압(VC1)이 감소하면 기준 전압(VR1)과 비교 전압(VC1)의 전압 차이는 감소할 수 있다. 기준 전압(VR1)과 비교 전압(VC1)의 전압 차이가 감소하면, 기입 전압(VW1)은 감소할 수 있다. 기입 전압(VW1)이 감소하는 경우, 트랜지스터 스위치부(530a)에 포함되는 트랜지스터 스위치(531a)의 게이트 전압은 감소할 수 있다. 트랜지스터 스위치의 게이트 전압이 감소하면, 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기는 감소할 수 있다.
따라서, 전압 발생기(10a)를 포함하는 시스템의 온도가 감소하면 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기는 증가할 수 있다. 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기가 증가하면, 전압 발생기(10a)는 기입 전압(VW1)을 감소시켜 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기를 감소 시킬 수 있다. 이 경우. 전압 발생기(10a)를 포함하는 시스템은 온도 감소에 관계없이 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기를 일정하게 유지할 수 있다.
본 발명에 따른 전압 발생기(10a)를 사용하면, PVT 변화에 무관하게 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기를 일정하게 유지할 수 있다.
도 21에서 후술하는 바와 같이, 본 발명에 따른 전압 발생기(10a)는 메모리 장치에 포함되는 워드 라인에 전압을 제공할 수 있다. 메모리 장치에 포함되는 메모리 셀의 자기 터널 접합 소자에 일정한 전류의 크기보다 큰 전류가 전달되는 경우, 자기 터널 접합 소자는 파괴될 수 있다. 자기 터널 접합 소자가 파괴되는 한계 전류 크기는 브레이크 다운 전류일 수 있다. 메모리 셀의 파괴를 방지하기 위해서 자기 터널 접합 소자에 브레이크 다운 전류 이하의 일정한 전류를 전달하는 것은 필수적이다. 자기 터널 접합 소자에 브레이크 다운 전류 이하의 일정한 전류를 제공하기 위하여 본 발명에 따른 전압 발생기(10a)가 이용될 수 있다.
예를 들어, 전압 발생기(10a)에 포함되는 자기 터널 접합 소자는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 동일할 수 있다. 전압 발생기(10a)에 포함되는 트랜지스터 스위치부(530a)의 트랜지스터 스위치는 메모리 셀에 포함되는 트랜지스터 스위치(22)와 동일할 수 있다. 이 경우, 기입 전압(VW1)은 메모리 셀에 포함되는 트랜지스터 스위치(22)의 게이트에 전달될 수 있다. 비교 전압 제공부(500a)는 메모리 셀과 동일할 수 있다. 따라서 전압 발생기(10a)에 포함되는 자기 터널 접합 소자와 전압 발생기(10a)에 포함되는 트랜지스터 스위치 사이에 전달되는 전류의 크기는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 메모리 셀에 포함되는 트랜지스터 스위치(22) 사이에 전달되는 전류의 크기와 동일할 수 있다.
본 발명에 따른 전압 발생기(10a)를 사용하면, PVT 변화에 무관하게 전압 발생기(10a)에 포함되는 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기를 일정하게 유지할 수 있다. 전압 발생기(10a)에 포함되는 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기를 일정하게 유지되면, 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 메모리 셀에 포함되는 트랜지스터 스위치(22) 사이에 전달되는 전류의 크기를 일정하게 유지할 수 있다. 따라서 본 발명에 따른 전압 발생기(10a)를 사용하면, 메모리 셀에 포함되는 자기 터널 접합 소자(21)에 브레이크 다운 전류 이하의 일정한 전류를 전달할 수 있다. 메모리 셀에 포함되는 자기 터널 접합 소자(21)에 브레이크 다운 전류 이하의 일정한 전류를 전달되면, 메모리 셀의 파괴는 방지될 수 있다.
예시적인 실시예에 있어서, 기준 소자(110a)는 전원 전압(VDD)과 기준 전압 노드(N_VR1) 사이에 연결되고, 전류원(130a)은 기준 전압 노드(N_VR1)와 접지 전압(VSS) 사이에 연결될 수 있다.
예시적인 실시예에 있어서, 전류원(130a)의 전류의 크기에 기초하여 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기가 결정될 수 있다. 예를 들어, 기준 소자(110a)는 저항 소자일 수 있다. 저항 소자의 저항값이 일정한 경우, 전류원(130a)으로부터 제공되는 전류의 크기가 증가함에 따라 기준 전압(VR1)은 감소할 수 있다. 또한 저항 소자의 저항값이 일정한 경우, 전류원(130a)으로부터 제공되는 전류의 크기가 감소함에 따라 기준 전압(VR1)은 증가할 수 있다.
기준 전압(VR1)이 변동하면, 기준 전압(VR1)과 비교 전압(VC1) 사이의 전압 차이는 변동할 수 있다. 기준 전압(VR1)과 비교 전압(VC1) 사이의 전압 차이가 변동하면, 비교기의 출력에 해당하는 기입 전압(VW1)은 변동할 수 있다. 기입 전압(VW1)이 변동하는 경우, 트랜지스터 스위치부(530a)에 포함되는 트랜지스터 스위치(531a)의 게이트 전압은 변동할 수 있다. 트랜지스터 스위치의 게이트 전압이 변동하면, 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기는 변동할 수 있다. 따라서 전류원(130a)의 전류의 크기가 변동하면, 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기가 변동될 수 있다.
예를 들어, 비교 전압(VC1)은 기준 전압(VR1)보다 클 수 있다. 전류원(130a)으로부터 제공되는 전류의 크기가 증가하면 기준 전압(VR1)은 감소할 수 있다. 기준 전압(VR1)이 감소하면, 기준 전압(VR1)과 비교 전압(VC1) 사이의 전압 차이는 증가할 수 있다. 기준 전압(VR1)과 비교 전압(VC1) 사이의 전압 차이가 증가하면, 비교기의 출력에 해당하는 기입 전압(VW1)은 증가할 수 있다. 기입 전압(VW1)이 증가하는 경우, 트랜지스터 스위치부(530a)에 포함되는 트랜지스터 스위치(531a)의 게이트 전압은 증가할 수 있다. 트랜지스터 스위치의 게이트 전압이 증가하면, 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기는 증가할 수 있다. 따라서 전류원(130a)의 전류의 크기가 증가하면, 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기는 증가될 수 있다.
일정 시간 경과 후, 전류원(130a)으로부터 제공되는 전류의 크기가 감소할 수 있다. 전류원(130a)으로부터 제공되는 전류의 크기가 감소하면 기준 전압(VR1)은 증가할 수 있다. 기준 전압(VR1)이 증가하면, 기준 전압(VR1)과 비교 전압(VC1) 사이의 전압 차이는 감소할 수 있다. 기준 전압(VR1)과 비교 전압(VC1) 사이의 전압 차이가 감소하면, 비교기의 출력에 해당하는 기입 전압(VW1)은 감소할 수 있다. 기입 전압(VW1)이 감소하는 경우, 트랜지스터 스위치부(530a)에 포함되는 트랜지스터 스위치(531a)의 게이트 전압은 감소할 수 있다. 트랜지스터 스위치의 게이트 전압이 감소하면, 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기는 감소할 수 있다. 따라서 전류원(130a)의 전류의 크기가 감소하면, 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기는 감소될 수 있다.
도 2는 도 1의 전압 발생기에 포함되는 자기 터널 접합부의 일 예를 나타내는 블록도이고, 도 3은 도 1의 전압 발생기에 포함되는 트랜지스터 스위치부의 일 예를 나타내는 블록도이다.
도 2 및 도 3을 참조하면, 자기 터널 접합부(510a)는 전원 전압(VDD)과 비교 전압 노드(N_VC1) 사이에 연결되는 복수의 자기 터널 접합 소자들(511a내지 514a)을 포함할 수 있다. 트랜지스터 스위치부(530a)는 접지 전압(VSS)과 비교 전압 노드(N_VC1) 사이에 연결되는 복수의 트랜지스터 스위치들(531a 내지 534a)을 포함할 수 있다. 자기 터널 접합부(510a)는 제1 내지 제4 자기 터널 접합 소자들(511a내지 514a)을 포함할 수 있다. 본 발명에 따른 전압 발생기(10a)는 메모리 장치에 포함되는 워드 라인에 전압을 제공할 수 있다. 메모리 셀의 파괴를 방지하기 위해서 자기 터널 접합 소자에 브레이크 다운 전류 이하의 일정한 전류를 전달하는 것은 필수적이다. 자기 터널 접합 소자에 브레이크 다운 전류 이하의 일정한 전류를 제공하기 위하여 본 발명에 따른 전압 발생기(10a)가 이용될 수 있다.
예를 들어, 전압 발생기(10a)에 포함되는 자기 터널 접합부(510a)는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 동일할 수 있다. 기입 전압(VW1)은 메모리 셀에 포함되는 트랜지스터 스위치(22)의 게이트에 전달될 수 있다. 이 경우, 비교 전압 제공부(500a)는 메모리 셀과 동일할 수 있다. 따라서 전압 발생기(10a)에 포함되는 자기 터널 접합부(510a)와 전압 발생기(10a)에 포함되는 트랜지스터 스위치 사이에 전달되는 전류의 크기는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 메모리 셀에 포함되는 트랜지스터 스위치(22) 사이에 전달되는 전류의 크기와 동일할 수 있다.
전압 발생기(10a)에 포함되는 자기 터널 접합부(510a)는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 동일하도록 하기 위해서 복수의 자기 터널 접합 소자들(511a내지 514a)이 사용될 수 있다. 예를 들어 전압 발생기(10a)에 포함되는 자기 터널 접합부(510a)의 저항 값과 메모리 셀에 포함되는 자기 터널 접합 소자(21)의 저항값 사이에는 차이가 있을 수 있다. 전압 발생기(10a)에 포함되는 자기 터널 접합부(510a)의 저항 값과 메모리 셀에 포함되는 자기 터널 접합 소자(21)의 저항값 사이에 차이가 있는 경우, 전압 발생기(10a)에 포함되는 자기 터널 접합부(510a)와 전압 발생기(10a)에 포함되는 트랜지스터 스위치부(530a) 사이에 전달되는 전류의 크기는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 메모리 셀에 포함되는 트랜지스터 스위치(22) 사이에 전달되는 전류의 크기와 다를 수 할 수 있다. 따라서 전압 발생기(10a)에 포함되는 자기 터널 접합부(510a)의 저항 값과 메모리 셀에 포함되는 자기 터널 접합 소자(21)의 저항값을 일치시키는 것이 요구된다. 전압 발생기(10a)에 포함되는 자기 터널 접합부(510a)의 저항 값과 메모리 셀에 포함되는 자기 터널 접합 소자(21)의 저항값을 일치시키기 위해서 복수의 자기 터널 접합 소자들(511a내지 514a)이 사용될 수 있다. 예를 들어 제1 자기 터널 접합 소자(511a), 제2 자기 터널 접합 소자(512a), 제3 자기 터널 접합 소자(513a) 및 제4 자기 터널 접합 소자(514a)를 병렬 연결하는 경우, 전압 발생기(10a)에 포함되는 자기 터널 접합부(510a)의 저항 값은 메모리 셀에 포함되는 자기 터널 접합 소자(21)의 저항값과 동일할 수 있다.
트랜지스터 스위치부(530a)는 제1 내지 제4 트랜지스터 스위치들(531a 내지 534a)을 포함할 수 있다. 예를 들어, 전압 발생기(10a)에 포함되는 트랜지스터 스위치부(530a)의 트랜지스터 스위치는 메모리 셀에 포함되는 트랜지스터 스위치(22)와 동일할 수 있다. 기입 전압(VW1)은 메모리 셀에 포함되는 트랜지스터 스위치(22)의 게이트에 전달될 수 있다. 이 경우, 비교 전압 제공부(500a)는 메모리 셀과 동일할 수 있다. 따라서 전압 발생기(10a)에 포함되는 자기 터널 접합부(510a)와 전압 발생기(10a)에 포함되는 트랜지스터 스위치부(530a) 사이에 전달되는 전류의 크기는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 메모리 셀에 포함되는 트랜지스터 스위치(22) 사이에 전달되는 전류의 크기와 동일할 수 있다.
전압 발생기(10a)에 포함되는 트랜지스터 스위치부(530a)를 메모리 셀에 포함되는 트랜지스터 스위치(22)와 동일하도록 하기 위해서 복수의 트랜지스터 스위치들(531a 내지 534a)이 사용될 수 있다. 예를 들어 전압 발생기(10a)에 포함되는 트랜지스터 스위치부(530a)의 저항 값과 메모리 셀에 포함되는 트랜지스터 스위치(22)의 저항값 사이에는 차이가 있을 수 있다. 전압 발생기(10a)에 포함되는 트랜지스터 스위치부(530a)의 저항 값과 메모리 셀에 포함되는 트랜지스터 스위치(22)의 저항값 사이에 차이가 있는 경우, 전압 발생기(10a)에 포함되는 자기 터널 접합부(510a)와 전압 발생기(10a)에 포함되는 트랜지스터 스위치부(530a) 사이에 전달되는 전류의 크기는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 메모리 셀에 포함되는 트랜지스터 스위치(22) 사이에 전달되는 전류의 크기와 다를 수 할 수 있다. 따라서 전압 발생기(10a)에 포함되는 트랜지스터 스위치부(530a)의 저항 값과 메모리 셀에 포함되는 트랜지스터 스위치(22)의 저항값을 일치시키는 것이 요구된다. 전압 발생기(10a)에 포함되는 트랜지스터 스위치부(530a)의 저항 값과 메모리 셀에 포함되는 트랜지스터 스위치(22)의 저항값을 일치시키기 위해서 복수의 트랜지스터 스위치들(531a 내지 534a)이 사용될 수 있다. 예를 들어 제1 트랜지스터 스위치(531a), 제2 트랜지스터 스위치(532a), 제3 트랜지스터 스위치(533a) 및 제4 트랜지스터 스위치(534a)를 병렬 연결하는 경우, 전압 발생기(10a)에 포함되는 트랜지스터 스위치부(530a)의 저항 값은 메모리 셀에 포함되는 트랜지스터 스위치(22)의 저항값과 동일할 수 있다.
예시적인 실시예에 있어서, 기입 전압(VW1)은 복수의 트랜지스터 스위치들(531a 내지 534a)의 게이트에 인가될 수 있다.
도 4는 도 1의 전압 발생기에 포함되는 비교 전압 제공부의 일 예를 나타내는 블록도이다.
도 4를 참조하면, 전압 발생기(10a)는 복수의 자기 터널 접합 소자들(511a내지 514a) 및 복수의 트랜지스터 스위치들(531a 내지 534a)을 비교 전압 노드(N_VC1)에 선택적으로 연결하는 제어 스위치들(551a 내지 553a)을 더 포함할 수 있다. 자기 터널 접합부(510a)는 제1 자기 터널 접합 소자(511a), 제2 자기 터널 접합 소자(512a), 제3 자기 터널 접합 소자(513a) 및 제4 자기 터널 접합 소자(514a)를 포함할 수있다. 트랜지스터 스위치부(530a)는 제1 트랜지스터 스위치(531a), 제2 트랜지스터 스위치(532a), 제3 트랜지스터 스위치(533a) 및 제4 트랜지스터 스위치(534a)를 포함할 수 있다. 제어 스위치들(551a 내지 553a)은 제1 제어 스위치(551a), 제2 제어 스위치(552a) 및 제3 제어 스위치(553a)를 포함할 수 있다. 제어 스위치들(551a 내지 553a)을 제어하여 자기 터널 접합부(510a)의 저항값 및 트랜지스터 스위치부(530a)의 저항값을 조절할 수 있다.
예를 들어, 제1 제어 스위치(551a)가 턴-오프되는 경우, 제1 자기 터널 접합 소자(511a) 및 제1 트랜지스터 스위치(531a)는 비교 전압 노드(N_VC1)에 연결되고, 제2 자기 터널 접합 소자(512a), 제3 자기 터널 접합 소자(513a), 제4 자기 터널 접합 소자(514a), 제2 트랜지스터 스위치(532a), 제3 트랜지스터 스위치(533a) 및 제4 트랜지스터 스위치(534a)는 비교 전압 노드(N_VC1)에 연결되지 않을 수 있다. 또한 제1 제어 스위치(551a)가 턴-온되는 경우, 제1 자기 터널 접합 소자(511a), 제1 트랜지스터 스위치(531a), 제2 자기 터널 접합 소자(512a) 및 제2 트랜지스터 스위치(532a)는 비교 전압 노드(N_VC1)에 연결되고, 제3 자기 터널 접합 소자(513a), 제4 자기 터널 접합 소자(514a), 제3 트랜지스터 스위치(533a) 및 제4 트랜지스터 스위치(534a)는 비교 전압 노드(N_VC1)에 연결되지 않을 수 있다. 또한 제1 제어 스위치(551a) 및 제2 제어 스위치(552a)가 턴-온되는 경우, 제1 자기 터널 접합 소자(511a), 제1 트랜지스터 스위치(531a), 제2 자기 터널 접합 소자(512a), 제2 트랜지스터 스위치(532a), 제3 자기 터널 접합 소자(513a) 및 제3 트랜지스터 스위치(533a)는 비교 전압 노드(N_VC1)에 연결되고, 제4 자기 터널 접합 소자(514a) 및 제4 트랜지스터 스위치(534a)는 비교 전압 노드(N_VC1)에 연결되지 않을 수 있다. 또한 제1 제어 스위치(551a), 제2 제어 스위치(552a) 및 제3 제어 스위치(553a)가 턴-온되는 경우, 제1 자기 터널 접합 소자(511a), 제1 트랜지스터 스위치(531a), 제2 자기 터널 접합 소자(512a), 제2 트랜지스터 스위치(532a), 제3 자기 터널 접합 소자(513a), 제3 트랜지스터 스위치(533a), 제4 자기 터널 접합 소자(514a) 및 제4 트랜지스터 스위치(534a)는 비교 전압 노드(N_VC1)에 연결될 수 있다.
예시적인 실시예에 있어서, 제어 스위치들(551a 내지 553a)은 온도에 기초하여 제어될 수 있다. 예를 들어 제어부(520a)는 제1 인에이블 신호(ENA1), 제2 인에이블 신호(ENA2) 및 제3 인에이블 신호(ENA3)를 제공할 수 있다. 제어부(520a)는 온도에 따라 제1 인에이블 신호(ENA1), 제2 인에이블 신호(ENA2) 및 제3 인에이블 신호(ENA3)를 제어하여 제1 제어 스위치(551a), 제2 제어 스위치(552a) 및 제3 제어 스위치(553a)를 제어할 수 있다.
도 5는 도 1의 전압 발생기에 포함되는 비교 전압 제공부의 다른 예를 나타내는 블록도이다.
도 5를 참조하면, 전압 발생기(10a)는 복수의 자기 터널 접합 소자들(511a내지 514a) 및 복수의 트랜지스터 스위치들(531a 내지 534a)을 비교 전압 노드(N_VC1)에 선택적으로 연결하는 제어 스위치들(551a 내지 558a)을 포함할 수 있다. 자기 터널 접합부(510a)는 제1 자기 터널 접합 소자(511a), 제2 자기 터널 접합 소자(512a), 제3 자기 터널 접합 소자(513a) 및 제4 자기 터널 접합 소자(514a)를 포함할 수있다. 트랜지스터 스위치부(530a)는 제1 트랜지스터 스위치(531a), 제2 트랜지스터 스위치(532a), 제3 트랜지스터 스위치(533a) 및 제4 트랜지스터 스위치(534a)를 포함할 수 있다. 제어 스위치들은 제1 내지 제8제어 스위치들(551a 내지 558a)을 포함할 수 있다. 제어 스위치들(551a 내지 558a)을 제어하여 자기 터널 접합부(510a)의 저항값 및 트랜지스터 스위치부(530a)의 저항값을 조절할 수 있다.
예를 들어, 제1 제어 스위치(551a) 및 제5 제어 스위치(555a)가 턴-온되는 경우, 제1 자기 터널 접합 소자(511a) 및 제1 트랜지스터 스위치(531a)는 비교 전압 노드(N_VC1)에 연결될 수 있다. 또한 제1 제어 스위치(551a), 제2 제어 스위치(552a) 및 제5 제어 스위치(555a)가 턴-온되는 경우, 제1 자기 터널 접합 소자(511a), 제2 자기 터널 접합 소자(512a) 및 제1 트랜지스터 스위치(531a)는 비교 전압 노드(N_VC1)에 연결될 수 있다. 또한, 제1 제어 스위치(551a), 제4 제어 스위치(554a) 및 제5 제어 스위치(555a)가 턴-온되는 경우, 제1 자기 터널 접합 소자(511a), 제4 자기 터널 접합 소자(514a) 및 제1 트랜지스터 스위치(531a)는 비교 전압 노드(N_VC1)에 연결될 수 있다. 또한 제1 제어 스위치(551a), 제5 제어 스위치(555a) 및 제6 제어 스위치(556a)가 턴-온되는 경우, 제1 자기 터널 접합 소자(511a), 제1 트랜지스터 스위치(531a) 및 제2 트랜지스터 스위치(532a)는 비교 전압 노드(N_VC1)에 연결될 수 있다. 또한, 제1 제어 스위치(551a), 제5 제어 스위치(555a) 및 제7 제어 스위치(557a)가 턴-온되는 경우, 제1 자기 터널 접합 소자(511a), 제1 트랜지스터 스위치(531a) 및 제3 트랜지스터 스위치(533a)는 비교 전압 노드(N_VC1)에 연결될 수 있다.
제1 내지 제4 제어 스위치들(551a 내지 554a)은 제1 내지 제4 자기 터널 접합 소자들(511a내지 514a)을 제어하기 위하여 사용될 수 있다. 제1 내지 제4 제어 스위치들(551a 내지 554a)은 제1 내지 제4 인에이블 신호(ENA1 내지 ENA4)에 따라 제어될 수 있다. 제1 내지 제4 제어 스위치들(551a 내지 554a)을 제어하면, 자기 터널 접합부(510a)의 저항값을 조절할 수 있다. 제5 내지 제8 제어 스위치들(555a 내지 558a)은 제1 내지 제4 트랜지스터 스위치들(531a 내지 534a)을 제어하기 위하여 사용될 수 있다. 제5 내지 제8 제어 스위치들(555a 내지 558a)은 제5 내지 제8 인에이블 신호(ENA5 내지 ENA8)에 따라 제어될 수 있다. 제5 내지 제8 제어 스위치들(555a 내지 558a)을 제어하면, 트랜지스터 스위치부(530a)의 저항값을 조절할 수 있다.
도 6 및 도 7은 도 1의 전압 발생기를 포함하는 메모리 장치의 기입 동작의 일 예를 설명하기 위한 도면이고, 도 8은 도 2의 자기 터널 접합부에 포함되는 자기 터널 접합 소자의 일 예를 나타내는 도면이다.
도 6 내지 도 8을 참조하면, 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기는 자기 터널 접합 소자들(511a내지 514a)의 브레이크 다운 전류의 크기 보다 작을 수 있다. 자기 접합 소자는 제1 층, 제2 층 및 제 3층을 포함할 수 있다. 자기 터널 접합 소자에 전달되는 전류의 방향에 따라 제1 층과 제3층의 스핀 방향이 동일할 수 있다. 제1 층과 제3 층의 스핀 방향이 동일한 상태는 제1 상태(P-STATE)일 수 있다. 제1 층과 제3 층의 스핀 방향이 상이한 상태는 제2 상태(AP-STATE)일 수 있다.
예를 들어, 자기 터널 접합 소자를 제1 상태(P-STATE)에서 제2 상태(AP-STATE)로 기입하기 위해서는 일정한 전류의 크기 이상의 기입 전류가 필요하다. 또한 자기 터널 접합 소자의 파괴를 방지하기 위하여 기입 전류는 브레이크 다운 전류의 크기보다는 작을 수 있다. 본 발명에 따른 전압 발생기(10a)를 사용하면 자기 터널 접합부(510a) 및 트랜지스터 스위치부(530a) 사이의 전류의 크기를 일정하게 유지할 수 있다.
예시적인 실시예에 있어서, 자기 터널 접합부(510a)에 포함되는 자기 터널 접합 소자는 자기 터널 접합 소자에 포함되는 제1 층 및 제3층의 스핀들이 동일한 방향인 제1 상태(P-STATE)로 프리차지될 수 있다.
도 9 및 도 10은 도 1의 전압 발생기에 포함되는 기준 전압 제공부의 예들을 나타내는 블록도이다.
도 9 및 도 10을 참조하면, 기준 전압 제공부(100a)는 기준 소자(110a)와 전류원(130a)을 연결하는 기준 전압 노드(N_VR1)를 통해서 기준 전압(VR1)을 출력한다. 기준 소자(110a)는 저항 소자, 자기 터널 접합 소자 및 전압원 중의 하나일 수 있다.
예를 들어, 기준 소자(110a)는 저항 소자일 수 있다. 전류원(130a)으로부터 제공되는 전류의 크기가 일정한 경우, 저항 소자의 저항값이 증가함에 따라 기준 전압(VR1)은 감소할 수 있다. 또한 전류원(130a)으로부터 제공되는 전류의 크기가 일정한 경우, 저항 소자의 저항값이 감소함에 따라 기준 전압(VR1)은 증가할 수 있다. 따라서 저항 소자의 저항값에 따라 기준 전압(VR1)은 변동할 수 있다.
예를 들어, 기준 소자(110a)는 자기 터널 접합 소자일 수 있다. 전류원(130a)으로부터 제공되는 전류의 크기가 일정한 경우, 자기 터널 접합 소자의 저항값이 증가함에 따라 기준 전압(VR1)은 감소할 수 있다. 또한 전류원(130a)으로부터 제공되는 전류의 크기가 일정한 경우, 자기 터널 접합 소자의 저항값이 감소함에 따라 기준 전압(VR1)은 증가할 수 있다. 따라서 자기 접합 소자의 저항값에 따라 기준 전압(VR1)은 변동할 수 있다.
예를 들어, 기준 소자(110a)는 전압원일 수 있다. 기준 소자(110a)가 전압원인 경우, 전원원의 전압이 증가함에 따라 기준 전압(VR1)은 감소할 수 있다. 또한 전원원의 전압이 감소함에 따라 기준 전압(VR1)은 증가할 수 있다. 따라서 전압원의 전압에 따라 기준 전압(VR1)은 변동할 수 있다.
도 11은 본 발명의 실시예들에 따른 전압 발생기를 나타내는 블록도이다.
도 11을 참조하면, 전압 발생기(10b)는 기준 전압 제공부(100b), 비교 전압 제공부(500b) 및 비교부(300b)를 포함한다. 기준 전압 제공부(100b)는 전류원(130b) 및 기준 소자(110b)를 포함한다. 전류원(130b)은 전원 전압(VDD)과 기준 전압 노드(N_VR2) 사이에 연결된다. 기준 소자(110b)는 기준 전압 노드(N_VR2)와 접지 전압(VSS) 사이에 연결된다.
기준 전압 제공부(100b)는 기준 전압 노드(N_VR2)를 통해서 기준 전압(VR2)을 출력한다. 예를 들어, 기준 소자(110b)는 저항 소자일 수 있다. 전류원(130b)으로부터 제공되는 전류의 크기가 일정한 경우, 저항 소자의 저항값이 증가함에 따라 기준 전압(VR2)은 증가할 수 있다. 또한 전류원(130b)으로부터 제공되는 전류의 크기가 일정한 경우, 저항 소자의 저항값이 감소함에 따라 기준 전압(VR2)은 감소할 수 있다. 예를 들어, 저항 소자의 저항값이 일정한 경우, 전류원(130b)으로부터 제공되는 전류의 크기가 증가함에 따라 기준 전압(VR2)은 증가할 수 있다. 또한 저항 소자의 저항값이 일정한 경우, 전류원(130b)으로부터 제공되는 전류의 크기가 감소함에 따라 기준 전압(VR2)은 감소할 수 있다. 예를 들어 저항 소자의 저항값은 전압 발생기(10b)가 동작하기 전에 미리 정해질 수 있다.
비교 전압 제공부(500b)는 트랜지스터 스위치부(530b) 및 자기 터널 접합부(510b)를 포함한다. 트랜지스터 스위치부(530b)는 전원 전압(VDD)과 비교 전압 노드(N_VC2) 사이에 연결된다. 자기 터널 접합부(510b)는 접지 전압(VSS)과 비교 전압 노드(N_VC2) 사이에 연결된다. 비교 전압 제공부(500b)는 비교 전압 노드(N_VC2)를 통해서 비교 전압(VC2)을 출력한다. 비교부(300b)는 기준 전압(VR2) 및 비교 전압(VC2)을 비교하여 기입 전압(VW2)을 트랜지스터 스위치부(530b)에 제공한다.
예를 들어, 기준 전압 제공부(100b)로부터 제공되는 기준 전압(VR2) 및 비교 전압 제공부(500b)로부터 제공되는 비교 전압(VC2)은 비교부(300b)의 입력으로 제공될 수 있다. 비교부(300b)는 기준 전압(VR2)과 비교 전압(VC2)을 비교하여 비교 전압 제공부(500b)에 기입 전압(VW2)을 제공할 수 있다. PVT(Process, Voltage, Temperature)가 변동하지 않는 경우, 기준 전압(VR2) 및 비교 전압(VC2)은 일정할 수 있다. 이 경우, 비교 전압(VC2)은 기준 전압(VR2)보다 작을 수 있다. 비교부(300b)의 입력에 해당하는 기준 전압(VR2) 및 비교 전압(VC2)이 일정하면, 비교부(300b)의 출력에 해당하는 기입 전압(VW2)도 일정할 수 있다. 기입 전압(VW2)이 일정하면 트랜지스터 스위치부(530b)에 포함되는 트랜지스터 스위치(531b)에 일정한 전압의 기입 전압(VW2)이 제공될 수 있다. 트랜지스터 스위치에 일정한 전압이 제공되면, 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기는 일정할 수 있다.
일정 시간 경과 후, PVT(Process, Voltage, Temperature)는 변동할 수 있다. 예를 들어, 전압 발생기(10b)를 포함하는 시스템의 온도가 증가할 수 있다. 전압 발생기(10b)를 포함하는 시스템의 온도가 증가하면, 전압 발생기(10b)에 포함되는 자기 터널 접합부(510b)의 자기 터널 접합 소자의 저항값은 감소하고, 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기는 감소할 수 있다. 자기 터널 접합 소자의 저항값이 감소하고, 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기가 감소하면, 비교 전압(VC2)은 감소할 수 있다. 비교 전압(VC2)이 감소하면 기준 전압(VR2)과 비교 전압(VC2)의 전압 차이는 증가할 수 있다. 기준 전압(VR2)과 비교 전압(VC2)의 전압 차이가 증가하면, 기입 전압(VW2)은 증가할 수 있다. 기입 전압(VW2)이 증가하는 경우, 트랜지스터 스위치부(530b)에 포함되는 트랜지스터 스위치(531b)의 게이트 전압은 증가할 수 있다. 트랜지스터 스위치의 게이트 전압이 증가하면, 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기는 증가할 수 있다.
따라서, 전압 발생기(10b)를 포함하는 시스템의 온도가 증가하면 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기는 감소할 수 있다. 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기가 감소하면, 전압 발생기(10b)는 기입 전압(VW2)을 증가시켜 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기를 증가 시킬 수 있다. 이 경우, 전압 발생기(10b)를 포함하는 시스템은 온도 증가에 관계없이 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기를 일정하게 유지할 수 있다.
일정 시간 경과 후, PVT(Process, Voltage, Temperature)는 다시 변동할 수 있다. 예를 들어, 전압 발생기(10b)를 포함하는 시스템의 온도가 감소할 수 있다. 전압 발생기(10b)를 포함하는 시스템의 온도가 감소하면, 전압 발생기(10b)에 포함되는 자기 터널 접합부(510b)의 자기 터널 접합 소자의 저항값은 증가하고, 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기는 증가할 수 있다. 자기 터널 접합 소자의 저항값이 증가하고, 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기가 증가하면, 비교 전압(VC2)은 증가할 수 있다. 비교 전압(VC2)이 증가하면 기준 전압(VR2)과 비교 전압(VC2)의 전압 차이는 감소할 수 있다. 기준 전압(VR2)과 비교 전압(VC2)의 전압 차이가 감소하면, 기입 전압(VW2)은 감소할 수 있다. 기입 전압(VW2)이 감소하는 경우, 트랜지스터 스위치부(530b)에 포함되는 트랜지스터 스위치(531b)의 게이트 전압은 감소할 수 있다. 트랜지스터 스위치의 게이트 전압이 감소하면, 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기는 감소할 수 있다.
따라서, 전압 발생기(10b)를 포함하는 시스템의 온도가 감소하면 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기는 증가할 수 있다. 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기가 증가하면, 전압 발생기(10b)는 기입 전압(VW2)을 감소시켜 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기를 감소 시킬 수 있다. 이 경우. 전압 발생기(10b)를 포함하는 시스템은 온도 감소에 관계없이 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기를 일정하게 유지할 수 있다.
본 발명에 따른 전압 발생기(10b)를 사용하면, PVT 변화에 무관하게 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기를 일정하게 유지할 수 있다.
도 21에서 후술하는 바와 같이, 본 발명에 따른 전압 발생기(10b)는 메모리 장치에 포함되는 워드 라인에 전압을 제공할 수 있다. 메모리 장치에 포함되는 메모리 셀의 자기 터널 접합 소자에 일정한 전류의 크기보다 큰 전류가 전달되는 경우, 자기 터널 접합 소자는 파괴될 수 있다. 자기 터널 접합 소자가 파괴되는 한계 전류 크기는 브레이크 다운 전류일 수 있다. 메모리 셀의 파괴를 방지하기 위해서 자기 터널 접합 소자에 브레이크 다운 전류 이하의 일정한 전류를 전달하는 것은 필수적이다. 자기 터널 접합 소자에 브레이크 다운 전류 이하의 일정한 전류를 제공하기 위하여 본 발명에 따른 전압 발생기(10b)가 이용될 수 있다.
예를 들어, 전압 발생기(10b)에 포함되는 자기 터널 접합 소자는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 동일할 수 있다. 전압 발생기(10b)에 포함되는 트랜지스터 스위치부(530b)의 트랜지스터 스위치는 메모리 셀에 포함되는 트랜지스터 스위치(22)와 동일할 수 있다. 이 경우, 기입 전압(VW2)은 메모리 셀에 포함되는 트랜지스터 스위치(22)의 게이트에 전달될 수 있다. 비교 전압 제공부(500b)는 메모리 셀과 동일할 수 있다. 따라서 전압 발생기(10b)에 포함되는 자기 터널 접합 소자와 전압 발생기(10b)에 포함되는 트랜지스터 스위치 사이에 전달되는 전류의 크기는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 메모리 셀에 포함되는 트랜지스터 스위치(22) 사이에 전달되는 전류의 크기와 동일할 수 있다.
본 발명에 따른 전압 발생기(10b)를 사용하면, PVT 변화에 무관하게 전압 발생기(10b)에 포함되는 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기를 일정하게 유지할 수 있다. 전압 발생기(10b)에 포함되는 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기를 일정하게 유지되면, 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 메모리 셀에 포함되는 트랜지스터 스위치(22) 사이에 전달되는 전류의 크기를 일정하게 유지할 수 있다. 따라서 본 발명에 따른 전압 발생기(10b)를 사용하면, 메모리 셀에 포함되는 자기 터널 접합 소자(21)에 브레이크 다운 전류 이하의 일정한 전류를 전달할 수 있다. 메모리 셀에 포함되는 자기 터널 접합 소자(21)에 브레이크 다운 전류 이하의 일정한 전류를 전달되면, 메모리 셀의 파괴는 방지될 수 있다.
예시적인 실시예에 있어서, 전류원(130b)의 전류의 크기에 기초하여 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기가 결정될 수 있다. 예를 들어, 기준 소자(110b)는 저항 소자일 수 있다. 저항 소자의 저항값이 일정한 경우, 전류원(130b)으로부터 제공되는 전류의 크기가 증가함에 따라 기준 전압(VR2)은 증가할 수 있다. 또한 저항 소자의 저항값이 일정한 경우, 전류원(130b)으로부터 제공되는 전류의 크기가 감소함에 따라 기준 전압(VR2)은 감소할 수 있다.
기준 전압(VR2)이 변동하면, 기준 전압(VR2)과 비교 전압(VC2) 사이의 전압 차이는 변동할 수 있다. 기준 전압(VR2)과 비교 전압(VC2) 사이의 전압 차이가 변동하면, 비교기의 출력에 해당하는 기입 전압(VW2)은 변동할 수 있다. 기입 전압(VW2)이 변동하는 경우, 트랜지스터 스위치부(530b)에 포함되는 트랜지스터 스위치(531b)의 게이트 전압은 변동할 수 있다. 트랜지스터 스위치의 게이트 전압이 변동하면, 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기는 변동할 수 있다. 따라서 전류원(130b)의 전류의 크기가 변동하면, 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기가 변동될 수 있다.
예를 들어, 비교 전압(VC2)은 기준 전압(VR2)보다 작을 수 있다. 전류원(130b)으로부터 제공되는 전류의 크기가 증가하면 기준 전압(VR2)은 증가할 수 있다. 기준 전압(VR2)이 증가하면, 기준 전압(VR2)과 비교 전압(VC2) 사이의 전압 차이는 증가할 수 있다. 기준 전압(VR2)과 비교 전압(VC2) 사이의 전압 차이가 증가하면, 비교기의 출력에 해당하는 기입 전압(VW2)은 증가할 수 있다. 기입 전압(VW2)이 증가하는 경우, 트랜지스터 스위치부(530b)에 포함되는 트랜지스터 스위치(531b)의 게이트 전압은 증가할 수 있다. 트랜지스터 스위치의 게이트 전압이 증가하면, 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기는 증가할 수 있다. 따라서 전류원(130b)의 전류의 크기가 증가하면, 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기는 증가될 수 있다.
일정 시간 경과 후, 전류원(130b)으로부터 제공되는 전류의 크기가 감소할 수 있다. 전류원(130b)으로부터 제공되는 전류의 크기가 감소하면 기준 전압(VR2)은 감소할 수 있다. 기준 전압(VR2)이 감소하면, 기준 전압(VR2)과 비교 전압(VC2) 사이의 전압 차이는 감소할 수 있다. 기준 전압(VR2)과 비교 전압(VC2) 사이의 전압 차이가 감소하면, 비교기의 출력에 해당하는 기입 전압(VW2)은 감소할 수 있다. 기입 전압(VW2)이 감소하는 경우, 트랜지스터 스위치부(530b)에 포함되는 트랜지스터 스위치(531b)의 게이트 전압은 감소할 수 있다. 트랜지스터 스위치의 게이트 전압이 감소하면, 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기는 감소할 수 있다. 따라서 전류원(130b)의 전류의 크기가 감소하면, 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기는 감소될 수 있다.
도 12는 도 11의 전압 발생기에 포함되는 자기 터널 접합부의 일 예를 나타내는 블록도이고, 도 13은 도 11의 전압 발생기에 포함되는 트랜지스터 스위치부의 일 예를 나타내는 블록도이다.
도 12 및 도 13을 참조하면, 자기 터널 접합부(510b)는 접지 전압(VSS)과 비교 전압 노드(N_VC2) 사이에 연결되는 복수의 자기 터널 접합 소자들(511b 내지 514b)을 포함할 수 있다. 트랜지스터 스위치부(530b)는 전원 전압(VDD)과 비교 전압 노드(N_VC2) 사이에 연결되는 복수의 트랜지스터 스위치들(531b 내지 534b)을 포함할 수 있다. 자기 터널 접합부(510b)는 제1 내지 제4 자기 터널 접합 소자들(511b 내지 514b)을 포함할 수 있다. 본 발명에 따른 전압 발생기(10b)는 메모리 장치에 포함되는 워드 라인에 전압을 제공할 수 있다. 메모리 셀의 파괴를 방지하기 위해서 자기 터널 접합 소자에 브레이크 다운 전류 이하의 일정한 전류를 전달하는 것은 필수적이다. 자기 터널 접합 소자에 브레이크 다운 전류 이하의 일정한 전류를 제공하기 위하여 본 발명에 따른 전압 발생기(10b)가 이용될 수 있다.
예를 들어, 전압 발생기(10b)에 포함되는 자기 터널 접합부(510b)는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 동일할 수 있다. 기입 전압(VW2)은 메모리 셀에 포함되는 트랜지스터 스위치(22)의 게이트에 전달될 수 있다. 이 경우, 비교 전압 제공부(500b)는 메모리 셀과 동일할 수 있다. 따라서 전압 발생기(10b)에 포함되는 자기 터널 접합부(510b)와 전압 발생기(10b)에 포함되는 트랜지스터 스위치 사이에 전달되는 전류의 크기는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 메모리 셀에 포함되는 트랜지스터 스위치(22) 사이에 전달되는 전류의 크기와 동일할 수 있다.
전압 발생기(10b)에 포함되는 자기 터널 접합부(510b)는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 동일하도록 하기 위해서 복수의 자기 터널 접합 소자들(511b 내지 514b)이 사용될 수 있다. 예를 들어 전압 발생기(10b)에 포함되는 자기 터널 접합부(510b)의 저항 값과 메모리 셀에 포함되는 자기 터널 접합 소자(21)의 저항값 사이에는 차이가 있을 수 있다. 전압 발생기(10b)에 포함되는 자기 터널 접합부(510b)의 저항 값과 메모리 셀에 포함되는 자기 터널 접합 소자(21)의 저항값 사이에 차이가 있는 경우, 전압 발생기(10b)에 포함되는 자기 터널 접합부(510b)와 전압 발생기(10b)에 포함되는 트랜지스터 스위치부(530b) 사이에 전달되는 전류의 크기는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 메모리 셀에 포함되는 트랜지스터 스위치(22) 사이에 전달되는 전류의 크기와 다를 수 할 수 있다. 따라서 전압 발생기(10b)에 포함되는 자기 터널 접합부(510b)의 저항 값과 메모리 셀에 포함되는 자기 터널 접합 소자(21)의 저항값을 일치시키는 것이 요구된다. 전압 발생기(10b)에 포함되는 자기 터널 접합부(510b)의 저항 값과 메모리 셀에 포함되는 자기 터널 접합 소자(21)의 저항값을 일치시키기 위해서 복수의 자기 터널 접합 소자들(511b 내지 514b)이 사용될 수 있다. 예를 들어 제1 자기 터널 접합 소자(511b), 제2 자기 터널 접합 소자(512b), 제3 자기 터널 접합 소자(513b) 및 제4 자기 터널 접합 소자(514b)를 병렬 연결하는 경우, 전압 발생기(10b)에 포함되는 자기 터널 접합부(510b)의 저항 값은 메모리 셀에 포함되는 자기 터널 접합 소자(21)의 저항값과 동일할 수 있다.
트랜지스터 스위치부(530b)는 제1 내지 제4 트랜지스터 스위치들(531b 내지 534b)을 포함할 수 있다. 예를 들어, 전압 발생기(10b)에 포함되는 트랜지스터 스위치부(530b)의 트랜지스터 스위치는 메모리 셀에 포함되는 트랜지스터 스위치(22)와 동일할 수 있다. 기입 전압(VW2)은 메모리 셀에 포함되는 트랜지스터 스위치(22)의 게이트에 전달될 수 있다. 이 경우, 비교 전압 제공부(500b)는 메모리 셀과 동일할 수 있다. 따라서 전압 발생기(10b)에 포함되는 자기 터널 접합부(510b)와 전압 발생기(10b)에 포함되는 트랜지스터 스위치부(530b) 사이에 전달되는 전류의 크기는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 메모리 셀에 포함되는 트랜지스터 스위치(22) 사이에 전달되는 전류의 크기와 동일할 수 있다.
전압 발생기(10b)에 포함되는 트랜지스터 스위치부(530b)를 메모리 셀에 포함되는 트랜지스터 스위치(22)와 동일하도록 하기 위해서 복수의 트랜지스터 스위치들(531b 내지 534b)이 사용될 수 있다. 예를 들어 전압 발생기(10b)에 포함되는 트랜지스터 스위치부(530b)의 저항 값과 메모리 셀에 포함되는 트랜지스터 스위치(22)의 저항값 사이에는 차이가 있을 수 있다. 전압 발생기(10b)에 포함되는 트랜지스터 스위치부(530b)의 저항 값과 메모리 셀에 포함되는 트랜지스터 스위치(22)의 저항값 사이에 차이가 있는 경우, 전압 발생기(10b)에 포함되는 자기 터널 접합부(510b)와 전압 발생기(10b)에 포함되는 트랜지스터 스위치부(530b) 사이에 전달되는 전류의 크기는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 메모리 셀에 포함되는 트랜지스터 스위치(22) 사이에 전달되는 전류의 크기와 다를 수 할 수 있다. 따라서 전압 발생기(10b)에 포함되는 트랜지스터 스위치부(530b)의 저항 값과 메모리 셀에 포함되는 트랜지스터 스위치(22)의 저항값을 일치시키는 것이 요구된다. 전압 발생기(10b)에 포함되는 트랜지스터 스위치부(530b)의 저항 값과 메모리 셀에 포함되는 트랜지스터 스위치(22)의 저항값을 일치시키기 위해서 복수의 트랜지스터 스위치들(531b 내지 534b)이 사용될 수 있다. 예를 들어 제1 트랜지스터 스위치(531b), 제2 트랜지스터 스위치(532b), 제3 트랜지스터 스위치(533b) 및 제4 트랜지스터 스위치(534b)를 병렬 연결하는 경우, 전압 발생기(10b)에 포함되는 트랜지스터 스위치부(530b)의 저항 값은 메모리 셀에 포함되는 트랜지스터 스위치(22)의 저항값과 동일할 수 있다.
도 14는 도 11의 전압 발생기에 포함되는 비교 전압 제공부의 일 예를 나타내는 블록도이다.
도 14를 참조하면, 전압 발생기(10b)는 복수의 자기 터널 접합 소자들(511b 내지 514b) 및 복수의 트랜지스터 스위치들(531b 내지 534b)을 비교 전압 노드(N_VC2)에 선택적으로 연결하는 제어 스위치들(551b 내지 553b)을 더 포함할 수 있다. 자기 터널 접합부(510b)는 제1 자기 터널 접합 소자(511b), 제2 자기 터널 접합 소자(512b), 제3 자기 터널 접합 소자(513b) 및 제4 자기 터널 접합 소자(514b)를 포함할 수 있다. 트랜지스터 스위치부(530b)는 제1 트랜지스터 스위치(531b), 제2 트랜지스터 스위치(532b), 제3 트랜지스터 스위치(533b) 및 제4 트랜지스터 스위치(534b)를 포함할 수 있다. 제어 스위치들은 제1 제어 스위치(551b), 제2 제어 스위치(552b) 및 제3 제어 스위치(553b)를 포함할 수 있다. 제어 스위치들(551b 내지 553b)을 제어하여 자기 터널 접합부(510b)의 저항값 및 트랜지스터 스위치부(530b)의 저항값을 조절할 수 있다.
예를 들어, 제1 제어 스위치(551b)가 턴-오프되는 경우, 제1 자기 터널 접합 소자(511b) 및 제1 트랜지스터 스위치(531b)는 비교 전압 노드(N_VC2)에 연결되고, 제2 자기 터널 접합 소자(512b), 제3 자기 터널 접합 소자(513b), 제4 자기 터널 접합 소자(514b), 제2 트랜지스터 스위치(532b), 제3 트랜지스터 스위치(533b) 및 제4 트랜지스터 스위치(534b)는 비교 전압 노드(N_VC2)에 연결되지 않을 수 있다. 또한 제1 제어 스위치(551b)가 턴-온되는 경우, 제1 자기 터널 접합 소자(511b), 제1 트랜지스터 스위치(551b), 제2 자기 터널 접합 소자(512b) 및 제2 트랜지스터 스위치(552b)는 비교 전압 노드(N_VC2)에 연결되고, 제3 자기 터널 접합 소자(513b), 제4 자기 터널 접합 소자(514b), 제3 트랜지스터 스위치(553b) 및 제4 트랜지스터 스위치(554b)는 비교 전압 노드(N_VC2)에 연결되지 않을 수 있다. 또한 제1 제어 스위치(551b) 및 제2 제어 스위치(552b)가 턴-온되는 경우, 제1 자기 터널 접합 소자(511b), 제1 트랜지스터 스위치(551b), 제2 자기 터널 접합 소자(512b), 제2 트랜지스터 스위치(552b), 제3 자기 터널 접합 소자(513b) 및 제3 트랜지스터 스위치(553b)는 비교 전압 노드(N_VC2)에 연결되고, 제4 자기 터널 접합 소자(514b) 및 제4 트랜지스터 스위치(554b)는 비교 전압 노드(N_VC2)에 연결되지 않을 수 있다. 또한 제1 제어 스위치(551b), 제2 제어 스위치(552b) 및 제3 제어 스위치(553b)가 턴-온되는 경우, 제1 자기 터널 접합 소자(511b), 제1 트랜지스터 스위치(551b), 제2 자기 터널 접합 소자(512b), 제2 트랜지스터 스위치(552b), 제3 자기 터널 접합 소자(513b), 제3 트랜지스터 스위치(553b), 제4 자기 터널 접합 소자(514b) 및 제4 트랜지스터 스위치(554b)는 비교 전압 노드(N_VC2)에 연결될 수 있다.
도 15는 도 11의 전압 발생기에 포함되는 비교 전압 제공부의 다른 예를 나타내는 블록도이다.
도 15를 참조하면, 전압 발생기(10b)는 복수의 자기 터널 접합 소자들(511b 내지 514b) 및 복수의 트랜지스터 스위치들(531b 내지 534b)을 비교 전압 노드(N_VC2)에 선택적으로 연결하는 제어 스위치들(551b 내지 558b)을 포함할 수 있다. 자기 터널 접합부(510b)는 제1 자기 터널 접합 소자(511b), 제2 자기 터널 접합 소자(512b), 제3 자기 터널 접합 소자(513b) 및 제4 자기 터널 접합 소자(514b)를 포함할 수있다. 트랜지스터 스위치부(530b)는 제1 트랜지스터 스위치(531b), 제2 트랜지스터 스위치(532b), 제3 트랜지스터 스위치(533b) 및 제4 트랜지스터 스위치(534b)를 포함할 수 있다. 제어 스위치들은 제1 내지 제8제어 스위치들(551b 내지 558b)을 포함할 수 있다. 제어 스위치들(551b 내지 558b)을 제어하여 자기 터널 접합부(510b)의 저항값 및 트랜지스터 스위치부(530b)의 저항값을 조절할 수 있다.
예를 들어, 제1 제어 스위치(551b) 및 제5 제어 스위치(555b)가 턴-온되는 경우, 제1 자기 터널 접합 소자(511b) 및 제1 트랜지스터 스위치(551b)는 비교 전압 노드(N_VC2)에 연결될 수 있다. 또한 제1 제어 스위치(551b), 제2 제어 스위치(552b) 및 제5 제어 스위치(555b)가 턴-온되는 경우, 제1 자기 터널 접합 소자(511b), 제2 자기 터널 접합 소자(512b) 및 제1 트랜지스터 스위치(551b)는 비교 전압 노드(N_VC2)에 연결될 수 있다. 또한, 제1 제어 스위치(551b), 제4 제어 스위치(554b) 및 제5 제어 스위치(555b)가 턴-온되는 경우, 제1 자기 터널 접합 소자(511b), 제4 자기 터널 접합 소자(514b) 및 제1 트랜지스터 스위치(551b)는 비교 전압 노드(N_VC2)에 연결될 수 있다. 또한 제1 제어 스위치(551b), 제5 제어 스위치(555b) 및 제6 제어 스위치(556b)가 턴-온되는 경우, 제1 자기 터널 접합 소자(511b), 제1 트랜지스터 스위치(551b) 및 제2 트랜지스터 스위치(552b)는 비교 전압 노드(N_VC2)에 연결될 수 있다. 또한, 제1 제어 스위치(551b), 제5 제어 스위치(555b) 및 제7 제어 스위치(557b)가 턴-온되는 경우, 제1 자기 터널 접합 소자(511b), 제1 트랜지스터 스위치(551b) 및 제3 트랜지스터 스위치(553b)는 비교 전압 노드(N_VC2)에 연결될 수 있다.
제1 내지 제4 제어 스위치들(551b 내지 554b)은 제1 내지 제4 자기 터널 접합 소자들(511b 내지 514b)을 제어하기 위하여 사용될 수 있다. 제1 내지 제4 제어 스위치들(551b 내지 554b)은 제1 내지 제4 인에이블 신호(ENB1 내지 ENB4)에 따라 제어될 수 있다. 제1 내지 제4 제어 스위치들(551b 내지 554b)을 제어하면, 자기 터널 접합부(510b)의 저항값을 조절할 수 있다. 제5 내지 제8 제어 스위치들(555b 내지 558b)은 제1 내지 제4 트랜지스터 스위치들(531b 내지 534b)을 제어하기 위하여 사용될 수 있다. 제5 내지 제8 제어 스위치들(555b 내지 558b)은 제5 내지 제8 인에이블 신호(ENB5 내지 ENB8)에 따라 제어될 수 있다. 제5 내지 제8 제어 스위치들(555b 내지 558b)을 제어하면, 트랜지스터 스위치부(530b)의 저항값을 조절할 수 있다.
도 16 및 도 17은 도 11의 전압 발생기를 포함하는 메모리 장치의 기입 동작의 일 예를 설명하기 위한 도면이고, 도 18은 도 12의 자기 터널 접합부에 포함되는 자기 터널 접합 소자의 일 예를 나타내는 도면이다.
도 16 내지 도 18을 참조하면, 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기는 자기 터널 접합 소자들(511b 내지 514b)의 브레이크 다운 전류의 크기 보다 작을 수 있다. 자기 접합 소자는 제1 층, 제2 층 및 제 3층을 포함할 수 있다. 자기 터널 접합 소자에 전달되는 전류의 방향에 따라 제1 층과 제3층의 스핀 방향이 상이할 수 있다. 제1 층과 제3 층의 스핀 방향이 동일한 상태는 제1 상태(P-STATE)일 수 있다. 제1 층과 제3 층의 스핀 방향이 상이한 상태는 제2 상태(AP-STATE)일 수 있다.
예를 들어, 자기 터널 접합 소자를 제2 상태(AP-STATE)에서 제1 상태(P-STATE)로 기입하기 위해서는 일정한 전류의 크기 이상의 기입 전류가 필요하다. 또한 자기 터널 접합 소자의 파괴를 방지하기 위하여 기입 전류는 브레이크 다운 전류의 크기보다는 작을 수 있다. 본 발명에 따른 전압 발생기(10b)를 사용하면 자기 터널 접합부(510b) 및 트랜지스터 스위치부(530b) 사이의 전류의 크기를 일정하게 유지할 수 있다.
예시적인 실시예에 있어서, 자기 터널 접합부(510b)에 포함되는 자기 터널 접합 소자는 자기 터널 접합 소자에 포함되는 제1 층 및 제3층의 스핀들이 상이한 방향인 제2 상태(AP-STATE)로 프리차지될 수 있다.
도 19 및 도 20은 도 11의 전압 발생기에 포함되는 기준 전압 제공부의 예들을 나타내는 블록도이다.
도 19 및 도 20을 참조하면, 기준 전압 제공부(100b)는 기준 소자(110b)와 전류원(130b)을 연결하는 기준 전압 노드(N_VR2)를 통해서 기준 전압(VR2)을 출력한다. 기준 소자(110b)는 저항 소자, 자기 터널 접합 소자 및 전압원 중의 하나일 수 있다.
예를 들어, 기준 소자(110b)는 저항 소자일 수 있다. 전류원(130b)으로부터 제공되는 전류의 크기가 일정한 경우, 저항 소자의 저항값이 증가함에 따라 기준 전압(VR2)은 증가할 수 있다. 또한 전류원(130b)으로부터 제공되는 전류의 크기가 일정한 경우, 저항 소자의 저항값이 감소함에 따라 기준 전압(VR2)은 감소할 수 있다. 따라서 저항 소자의 저항값에 따라 기준 전압(VR2)은 변동할 수 있다.
예를 들어, 기준 소자(110b)는 자기 터널 접합 소자일 수 있다. 전류원(130b)으로부터 제공되는 전류의 크기가 일정한 경우, 자기 터널 접합 소자의 저항값이 증가함에 따라 기준 전압(VR2)은 증가할 수 있다. 또한 전류원(130b)으로부터 제공되는 전류의 크기가 일정한 경우, 자기 터널 접합 소자의 저항값이 감소함에 따라 기준 전압(VR2)은 감소할 수 있다. 따라서 자기 접합 소자의 저항값에 따라 기준 전압(VR2)은 변동할 수 있다.
예를 들어, 기준 소자(110b)는 전압원일 수 있다. 기준 소자(110b)가 전압원인 경우, 전원원의 전압이 증가함에 따라 기준 전압(VR2)은 증가할 수 있다. 또한 전원원의 전압이 감소함에 따라 기준 전압(VR2)은 감소할 수 있다. 따라서 전압원의 전압에 따라 기준 전압(VR2)은 변동할 수 있다.
도 21은 본 발명의 실시예들에 따른 메모리 장치를 나타내는 블록도이고, 도 22는 도 21의 메모리 장치의 기입 동작의 일 예를 나타내는 도면이고, 도 23은 도 21의 메모리 장치의 기입 동작의 다른 예를 나타내는 도면이다.
도1, 도 11 및 도 21내지 도 23을 참조하면, 메모리 장치(70)는 메모리 셀 어레이(20) 및 기입 전압 제공부(30)를 포함한다. 기입 전압 제공부(30)는 제1 기입 전압 제공부(10a) 및 제2 기입 전압 제공부(10b)를 포함한다. 메모리 셀 어레이(20)는 메모리 셀들을 포함한다. 메모리 셀들은 복수의 비트 라인(BL)들 및 복수의 소스 라인(SL)들 사이에 연결되고, 각각이 로컬 워드 라인(LWL)이 게이트에 연결되는 트랜지스터 스위치(22)를 구비한다. 기입 전압 제공부(30)는 글로벌 워드 라인(GWL)이 인에이블 되는 경우, 상응하는 로컬 워드 라인(LWL)에 제1 기입 전압 제공부(10a)에서 출력하는 제1 기입 전압(VW1) 또는 제2 기입 전압 제공부(10b)에서 출력하는 제2 기입 전압(VW2)을 제공한다. 선택부(31)는 선택 신호(SEL)에 기초하여 제1 기입 전압(VW1) 또는 제2 기입 전압(VW2)을 선택할 수 있다.
제1 기입 전압 제공부(10a)는 제1 기준 전압 제공부(100a), 제1 비교 전압 제공부(500a) 및 제1 비교부(300a)를 포함한다. 제1 기준 전압 제공부(100a)는 제1 기준 소자(110a) 및 제1 전류원(130a)을 포함한다. 제1 기준 소자(110a) 및 제1 전류원(130a)은 전원 전압(VDD)과 접지 전압(VSS) 사이에 직렬로 연결된다. 제1 기준 전압 제공부(100a)는 제1 기준 소자(110a)와 제1 전류원(130a)을 연결하는 제1 기준 전압 노드(N_VR1)를 통해서 제1 기준 전압(VR1)을 출력한다. 제1 비교 전압 제공부(500a)는 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a)를 포함한다. 제1 자기 터널 접합부(510a)는 전원 전압(VDD)과 제1 비교 전압 노드(N_VC1) 사이에 연결된다. 제1 트랜지스터 스위치부(530a)는 접지 전압(VSS)과 제1 비교 전압 노드(N_VC1) 사이에 연결된다. 제1 비교 전압 제공부(500a)는 제1 비교 전압 노드(N_VC1)를 통해서 제1 비교 전압(VC1)을 출력한다. 제1 비교부(300a)는 제1 기준 전압(VR1) 및 제1 비교 전압(VC1)을 비교하여 제1 기입 전압(VW1)을 제1 트랜지스터 스위치부(530a)에 제공한다.
예를 들어, 제1 기준 전압 제공부(100a)로부터 제공되는 제1 기준 전압(VR1) 및 제1 비교 전압 제공부(500a)로부터 제공되는 제1 비교 전압(VC1)은 제1 비교부(300a)의 입력으로 제공될 수 있다. 제1 비교부(300a)는 제1 기준 전압(VR1)과 제1 비교 전압(VC1)을 비교하여 제1 비교 전압 제공부(500a)에 제1 기입 전압(VW1)을 제공할 수 있다. PVT(Process, Voltage, Temperature)가 변동하지 않는 경우, 제1 기준 전압(VR1) 및 제1 비교 전압(VC1)은 일정할 수 있다. 이 경우, 제1 비교 전압(VC1)은 제1 기준 전압(VR1)보다 작을 수 있다. 제1 비교부(300a)의 입력에 해당하는 제1 기준 전압(VR1) 및 제1 비교 전압(VC1)이 일정하면, 제1 비교부(300a)의 출력에 해당하는 제1 기입 전압(VW1)도 일정할 수 있다. 제1 기입 전압(VW1)이 일정하면 제1 트랜지스터 스위치부(530a)에 포함되는 트랜지스터 스위치에 일정한 전압의 제1 기입 전압(VW1)이 제공될 수 있다. 트랜지스터 스위치에 일정한 전압이 제공되면, 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기는 일정할 수 있다.
일정 시간 경과 후, PVT(Process, Voltage, Temperature)는 변동할 수 있다. 예를 들어, 제1 기입 전압 제공부(10a)를 포함하는 시스템의 온도가 증가할 수 있다. 제1 기입 전압 제공부(10a)를 포함하는 시스템의 온도가 증가하면, 제1 기입 전압 제공부(10a)에 포함되는 제1 자기 터널 접합부(510a)의 자기 터널 접합 소자의 저항값은 감소하고, 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기는 감소할 수 있다. 제1 자기 터널 접합부(510a)의 저항값이 감소하고, 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기가 감소하면, 제1 비교 전압(VC1)은 감소할 수 있다. 제1 비교 전압(VC1)이 감소하면 제1 기준 전압(VR1)과 제1 비교 전압(VC1)의 전압 차이는 증가할 수 있다. 제1 기준 전압(VR1)과 제1 비교 전압(VC1)의 전압 차이가 증가하면, 제1 기입 전압(VW1)은 증가할 수 있다. 제1 기입 전압(VW1)이 증가하는 경우, 제1 트랜지스터 스위치부(530a)에 포함되는 트랜지스터 스위치의 게이트 전압은 증가할 수 있다. 트랜지스터 스위치의 게이트 전압이 증가하면, 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기는 증가할 수 있다.
따라서, 제1 기입 전압 제공부(10a)를 포함하는 시스템의 온도가 증가하면 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기는 감소할 수 있다. 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기가 감소하면, 제1 기입 전압 제공부(10a)는 기입 전압을 증가시켜 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기를 증가 시킬 수 있다. 이 경우. 제1 기입 전압 제공부(10a)를 포함하는 시스템은 온도 증가에 관계없이 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기를 일정하게 유지할 수 있다.
일정 시간 경과 후, PVT(Process, Voltage, Temperature)는 다시 변동할 수 있다. 예를 들어, 제1 기입 전압 제공부(10a)를 포함하는 시스템의 온도가 감소할 수 있다. 제1 기입 전압 제공부(10a)를 포함하는 시스템의 온도가 감소하면, 제1 기입 전압 제공부(10a)에 포함되는 제1 자기 터널 접합부(510a)의 자기 터널 접합 소자의 저항값은 증가하고, 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기는 증가할 수 있다. 자기 터널 접합 소자의 저항값이 증가하고, 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기가 증가하면, 제1 비교 전압(VC1)은 증가할 수 있다. 제1 비교 전압(VC1)이 증가하면 제1 기준 전압(VR1)과 제1 비교 전압(VC1)의 전압 차이는 감소할 수 있다. 제1 기준 전압(VR1)과 제1 비교 전압(VC1)의 전압 차이가 감소하면, 제1 기입 전압(VW1)은 감소할 수 있다. 제1 기입 전압(VW1)이 감소하는 경우, 제1 트랜지스터 스위치부(530a)에 포함되는 트랜지스터 스위치의 게이트 전압은 감소할 수 있다. 트랜지스터 스위치의 게이트 전압이 감소하면, 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기는 감소할 수 있다.
따라서, 제1 기입 전압 제공부(10a)를 포함하는 시스템의 온도가 감소하면 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기는 증가할 수 있다. 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기가 증가하면, 제1 기입 전압 제공부(10a)는 제1 기입 전압(VW1)을 감소시켜 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기를 감소 시킬 수 있다. 이 경우. 제1 기입 전압 제공부(10a)를 포함하는 시스템은 온도 감소에 관계없이 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기를 일정하게 유지할 수 있다.
본 발명에 따른 제1 기입 전압 제공부(10a)를 사용하면, PVT 변화에 무관하게 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기를 일정하게 유지할 수 있다.
본 발명에 따른 제1 기입 전압 제공부(10a)는 메모리 장치(70)에 포함되는 워드 라인에 전압을 제공할 수 있다. 메모리 장치(70)에 포함되는 메모리 셀의 자기 터널 접합 소자에 일정한 전류의 크기보다 큰 전류가 전달되는 경우, 자기 터널 접합 소자는 파괴될 수 있다. 자기 터널 접합 소자가 파괴되는 한계 전류 크기는 브레이크 다운 전류일 수 있다. 메모리 셀의 파괴를 방지하기 위해서 자기 터널 접합 소자에 브레이크 다운 전류 이하의 일정한 전류를 전달하는 것은 필수적이다. 자기 터널 접합 소자에 브레이크 다운 전류 이하의 일정한 전류를 제공하기 위하여 본 발명에 따른 제1 기입 전압 제공부(10a)가 이용될 수 있다.
예를 들어, 제1 기입 전압 제공부(10a)에 포함되는 자기 터널 접합 소자는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 동일할 수 있다. 제1 기입 전압 제공부(10a)에 포함되는 제1 트랜지스터 스위치부(530a)의 트랜지스터 스위치는 메모리 셀에 포함되는 트랜지스터 스위치(22)와 동일할 수 있다. 이 경우, 제1 기입 전압(VW1)은 메모리 셀에 포함되는 트랜지스터 스위치(22)의 게이트에 전달될 수 있다. 제1 비교 전압 제공부(500a)는 메모리 셀과 동일할 수 있다. 따라서 제1 기입 전압 제공부(10a)에 포함되는 자기 터널 접합 소자와 제1 기입 전압 제공부(10a)에 포함되는 트랜지스터 스위치 사이에 전달되는 전류의 크기는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 메모리 셀에 포함되는 트랜지스터 스위치(22) 사이에 전달되는 전류의 크기와 동일할 수 있다.
본 발명에 따른 제1 기입 전압 제공부(10a)를 사용하면, PVT 변화에 무관하게 제1 기입 전압 제공부(10a)에 포함되는 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기를 일정하게 유지할 수 있다. 제1 기입 전압 제공부(10a)에 포함되는 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a) 사이의 전류의 크기를 일정하게 유지되면, 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 메모리 셀에 포함되는 트랜지스터 스위치(22) 사이에 전달되는 전류의 크기를 일정하게 유지할 수 있다. 따라서 본 발명에 따른 제1 기입 전압 제공부(10a)를 사용하면, 메모리 셀에 포함되는 자기 터널 접합 소자(21)에 브레이크 다운 전류 이하의 일정한 전류를 전달할 수 있다. 메모리 셀에 포함되는 자기 터널 접합 소자(21)에 브레이크 다운 전류 이하의 일정한 전류를 전달되면, 메모리 셀의 파괴는 방지될 수 있다.
제2 기입 전압 제공부(10b)는 제2 기준 전압 제공부(100b), 제2 비교 전압 제공부(500b) 및 제2 비교부(300b)를 포함한다. 제2 기준 전압 제공부(100b)는 제2 전류원(130b) 및 제2 기준 소자(110b)를 포함한다. 제2 전류원(130b)은 전원 전압(VDD)과 제2 기준 전압 노드(N_VR2) 사이에 연결된다. 제2 기준 소자(110b)는 제2 기준 전압 노드(N_VR2)와 접지 전압(VSS) 사이에 연결된다. 제2 기준 전압 제공부(100b)는 제2 기준 전압 노드(N_VR2)를 통해서 제2 기준 전압(VR2)을 출력한다. 제2 비교 전압 제공부(500b)는 제2 트랜지스터 스위치부(530b) 및 제2 자기 터널 접합부(510b)를 포함한다. 제2 트랜지스터 스위치부(530b)는 전원 전압(VDD)과 제2 비교 전압 노드(N_VC2) 사이에 연결된다. 제2 자기 터널 접합부(510b)는 접지 전압(VSS)과 제2 비교 전압 노드(N_VC2) 사이에 연결된다. 제2 비교 전압 제공부(500b)는 제2 비교 전압 노드(N_VC2)를 통해서 제2 비교 전압(VC2)을 출력한다. 제2 비교부(300b)는 제2 기준 전압(VR2) 및 제2 비교 전압(VC2)을 비교하여 제2 기입 전압(VW2)을 제2 트랜지스터 스위치부(530b)에 제공한다.
예를 들어, 제2 기준 전압 제공부(100b)로부터 제공되는 제2 기준 전압(VR2) 및 제2 비교 전압 제공부(500b)로부터 제공되는 제2 비교 전압(VC2)은 제2 비교부(300b)의 입력으로 제공될 수 있다. 제2 비교부(300b)는 제2 기준 전압(VR2)과 제2 비교 전압(VC2)을 비교하여 제2 비교 전압 제공부(500b)에 제2 기입 전압(VW2)을 제공할 수 있다. PVT(Process, Voltage, Temperature)가 변동하지 않는 경우, 제2 기준 전압(VR2) 및 제2 비교 전압(VC2)은 일정할 수 있다. 이 경우, 제2 비교 전압(VC2)은 제2 기준 전압(VR2)보다 작을 수 있다. 제2 비교부(300b)의 입력에 해당하는 제2 기준 전압(VR2) 및 제2 비교 전압(VC2)이 일정하면, 제2 비교부(300b)의 출력에 해당하는 제2 기입 전압(VW2)도 일정할 수 있다. 제2 기입 전압(VW2)이 일정하면 제2 트랜지스터 스위치부(530b)에 포함되는 트랜지스터 스위치에 일정한 전압의 제2 기입 전압(VW2)이 제공될 수 있다. 트랜지스터 스위치에 일정한 전압이 제공되면, 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기는 일정할 수 있다.
일정 시간 경과 후, PVT(Process, Voltage, Temperature)는 변동할 수 있다. 예를 들어, 제2 기입 전압 제공부(10b)를 포함하는 시스템의 온도가 증가할 수 있다. 제2 기입 전압 제공부(10b)를 포함하는 시스템의 온도가 증가하면, 제2 기입 전압 제공부(10b)에 포함되는 제2 자기 터널 접합부(510b)의 자기 터널 접합 소자의 저항값은 감소하고, 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기는 감소할 수 있다. 자기 터널 접합 소자의 저항값이 감소하고, 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기가 감소하면, 제2 비교 전압(VC2)은 감소할 수 있다. 제2 비교 전압(VC2)이 감소하면 제2 기준 전압(VR2)과 제2 비교 전압(VC2)의 전압 차이는 증가할 수 있다. 제2 기준 전압(VR2)과 제2 비교 전압(VC2)의 전압 차이가 증가하면, 제2 기입 전압(VW2)은 증가할 수 있다. 제2 기입 전압(VW2)이 증가하는 경우, 제2 트랜지스터 스위치부(530b)에 포함되는 트랜지스터 스위치의 게이트 전압은 증가할 수 있다. 트랜지스터 스위치의 게이트 전압이 증가하면, 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기는 증가할 수 있다.
따라서, 제2 기입 전압 제공부(10b)를 포함하는 시스템의 온도가 증가하면 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기는 감소할 수 있다. 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기가 감소하면, 제2 기입 전압 제공부(10b)는 제2 기입 전압(VW2)을 증가시켜 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기를 증가 시킬 수 있다. 이 경우, 제2 기입 전압 제공부(10b)를 포함하는 시스템은 온도 증가에 관계없이 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기를 일정하게 유지할 수 있다.
일정 시간 경과 후, PVT(Process, Voltage, Temperature)는 다시 변동할 수 있다. 예를 들어, 제2 기입 전압 제공부(10b)를 포함하는 시스템의 온도가 감소할 수 있다. 제2 기입 전압 제공부(10b)를 포함하는 시스템의 온도가 감소하면, 제2 기입 전압 제공부(10b)에 포함되는 제2 자기 터널 접합부(510b)의 자기 터널 접합 소자의 저항값은 증가하고, 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기는 증가할 수 있다. 자기 터널 접합 소자의 저항값이 증가하고, 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기가 증가하면, 제2 비교 전압(VC2)은 증가할 수 있다. 제2 비교 전압(VC2)이 증가하면 제2 기준 전압(VR2)과 제2 비교 전압(VC2)의 전압 차이는 감소할 수 있다. 제2 기준 전압(VR2)과 제2 비교 전압(VC2)의 전압 차이가 감소하면, 제2 기입 전압(VW2)은 감소할 수 있다. 제2 기입 전압(VW2)이 감소하는 경우, 제2 트랜지스터 스위치부(530b)에 포함되는 트랜지스터 스위치의 게이트 전압은 감소할 수 있다. 트랜지스터 스위치의 게이트 전압이 감소하면, 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기는 감소할 수 있다.
따라서, 제2 기입 전압 제공부(10b)를 포함하는 시스템의 온도가 감소하면 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기는 증가할 수 있다. 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기가 증가하면, 제2 기입 전압 제공부(10b)는 제2 기입 전압(VW2)을 감소시켜 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기를 감소 시킬 수 있다. 이 경우. 제2 기입 전압 제공부(10b)를 포함하는 시스템은 온도 감소에 관계없이 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기를 일정하게 유지할 수 있다.
본 발명에 따른 제2 기입 전압 제공부(10b)를 사용하면, PVT 변화에 무관하게 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기를 일정하게 유지할 수 있다.
제2 기입 전압 제공부(10b)는 메모리 장치(70)에 포함되는 워드 라인에 전압을 제공할 수 있다. 메모리 장치(70)에 포함되는 메모리 셀의 자기 터널 접합 소자에 일정한 전류의 크기보다 큰 전류가 전달되는 경우, 자기 터널 접합 소자는 파괴될 수 있다. 자기 터널 접합 소자가 파괴되는 한계 전류 크기는 브레이크 다운 전류일 수 있다. 메모리 셀의 파괴를 방지하기 위해서 자기 터널 접합 소자에 브레이크 다운 전류 이하의 일정한 전류를 전달하는 것은 필수적이다. 자기 터널 접합 소자에 브레이크 다운 전류 이하의 일정한 전류를 제공하기 위하여 본 발명에 따른 제2 기입 전압 제공부(10b)가 이용될 수 있다.
예를 들어, 제2 기입 전압 제공부(10b)에 포함되는 자기 터널 접합 소자는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 동일할 수 있다. 제2 기입 전압 제공부(10b)에 포함되는 제2 트랜지스터 스위치부(530b)의 트랜지스터 스위치는 메모리 셀에 포함되는 트랜지스터 스위치(22)와 동일할 수 있다. 이 경우, 제2 기입 전압(VW2)은 메모리 셀에 포함되는 트랜지스터 스위치(22)의 게이트에 전달될 수 있다. 제2 비교 전압 제공부(500b)는 메모리 셀과 동일할 수 있다. 따라서 제2 기입 전압 제공부(10b)에 포함되는 자기 터널 접합 소자와 제2 기입 전압 제공부(10b)에 포함되는 트랜지스터 스위치 사이에 전달되는 전류의 크기는 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 메모리 셀에 포함되는 트랜지스터 스위치(22) 사이에 전달되는 전류의 크기와 동일할 수 있다.
본 발명에 따른 제2 기입 전압 제공부(10b)를 사용하면, PVT 변화에 무관하게 제2 기입 전압 제공부(10b)에 포함되는 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기를 일정하게 유지할 수 있다. 제2 기입 전압 제공부(10b)에 포함되는 제2 자기 터널 접합부(510b) 및 제2 트랜지스터 스위치부(530b) 사이의 전류의 크기를 일정하게 유지되면, 메모리 셀에 포함되는 자기 터널 접합 소자(21)와 메모리 셀에 포함되는 트랜지스터 스위치(22) 사이에 전달되는 전류의 크기를 일정하게 유지할 수 있다. 따라서 본 발명에 따른 제2 기입 전압 제공부(10b)를 사용하면, 메모리 셀에 포함되는 자기 터널 접합 소자(21)에 브레이크 다운 전류 이하의 일정한 전류를 전달할 수 있다. 메모리 셀에 포함되는 자기 터널 접합 소자(21)에 브레이크 다운 전류 이하의 일정한 전류를 전달되면, 메모리 셀의 파괴는 방지될 수 있다.
예시적인 실시예에 있어서, 메모리 셀을 제1 상태(P-STATE)에서 제2 상태(AP-STATE)로 기입하는 경우, 기입 전압 제공부(30)는 제1 기입 전압(VW1)을 출력할 수 있다.
예시적인 실시예에 있어서, 메모리 셀을 제2 상태(AP-STATE)에서 제1 상태(P-STATE)로 기입하는 경우, 기입 전압 제공부(30)는 제2 기입 전압(VW2)을 출력할 수 있다.
예를 들어, 메모리 셀에 포함되는 자기 접합 소자는 제1 층, 제2 층 및 제 3층을 포함할 수 있다. 자기 터널 접합 소자에 전달되는 전류의 방향에 따라 제1 층과 제3층의 스핀 방향이 동일할 수 있다. 자기 터널 접합 소자에 전달되는 전류의 방향에 따라 제1 층과 제3층의 스핀 방향이 상이할 수 있다. 제1 층과 제3 층의 스핀 방향이 동일한 상태는 제1 상태(P-STATE)일 수 있다. 제1 층과 제3 층의 스핀 방향이 상이한 상태는 제2 상태(AP-STATE)일 수 있다.
예시적인 실시예에 있어서, 메모리 장치(70)가 독출 모드로 동작하는 경우, 로컬 워드 라인(LWL)에 제공되는 독출 전압은 제2 기입 전압 제공부(10b)로부터 제공될 수 있다.
도 24는 본 발명의 일 실시예에 따른 메모리 장치를 나타내는 도면이다.
도1, 도 11 및 도 24를 참조하면, 메모리 장치(70)는 메모리 셀 어레이(20) 및 기입 전압 제공부(30)를 포함한다. 기입 전압 제공부(30)는 제1 기입 전압 제공부(10a) 및 제2 기입 전압 제공부(10b)를 포함한다. 메모리 셀 어레이(20)는 메모리 셀들을 포함한다. 메모리 셀들은 복수의 비트 라인(BL)들 및 복수의 소스 라인(SL)들 사이에 연결되고, 각각이 로컬 워드 라인(LWL)이 게이트에 연결되는 트랜지스터 스위치(22)를 구비한다. 기입 전압 제공부(30)는 글로벌 워드 라인(GWL)이 인에이블 되는 경우, 상응하는 로컬 워드 라인(LWL)에 제1 기입 전압 제공부(10a)에서 출력하는 제1 기입 전압(VW1) 또는 제2 기입 전압 제공부(10b)에서 출력하는 제2 기입 전압(VW2)을 제공한다.
제1 기입 전압 제공부(10a)는 제1 기준 전압 제공부(100a), 제1 비교 전압 제공부(500a) 및 제1 비교부(300a)를 포함한다. 제1 기준 전압 제공부(100a)는 제1 기준 소자(110a) 및 제1 전류원(130a)을 포함한다. 제1 기준 소자(110a) 및 제1 전류원(130a)은 전원 전압(VDD)과 접지 전압(VSS) 사이에 직렬로 연결된다. 제1 기준 전압 제공부(100a)는 제1 기준 소자(110a)와 제1 전류원(130a)을 연결하는 제1 기준 전압 노드(N_VR1)를 통해서 제1 기준 전압(VR1)을 출력한다. 제1 비교 전압 제공부(500a)는 제1 자기 터널 접합부(510a) 및 제1 트랜지스터 스위치부(530a)를 포함한다. 제1 자기 터널 접합부(510a)는 전원 전압(VDD)과 제1 비교 전압 노드(N_VC1) 사이에 연결된다. 제1 트랜지스터 스위치부(530a)는 접지 전압(VSS)과 제1 비교 전압 노드(N_VC1) 사이에 연결된다. 제1 비교 전압 제공부(500a)는 제1 비교 전압 노드(N_VC1)를 통해서 제1 비교 전압(VC1)을 출력한다. 제1 비교부(300a)는 제1 기준 전압(VR1) 및 제1 비교 전압(VC1)을 비교하여 제1 기입 전압(VW1)을 제1 트랜지스터 스위치부(530a)에 제공한다.
제2 기입 전압 제공부(10b)는 제2 기준 전압 제공부(100b), 제2 비교 전압 제공부(500b) 및 제2 비교부(300b)를 포함한다. 제2 기준 전압 제공부(100b)는 제2 전류원(130b) 및 제2 기준 소자(110b)를 포함한다. 제2 전류원(130b)은 전원 전압(VDD)과 제2 기준 전압 노드(N_VR2) 사이에 연결된다. 제2 기준 소자(110b)는 제2 기준 전압 노드(N_VR2)와 접지 전압(VSS) 사이에 연결된다. 제2 기준 전압 제공부(100b)는 제2 기준 전압 노드(N_VR2)를 통해서 제2 기준 전압(VR2)을 출력한다. 제2 비교 전압 제공부(500b)는 제2 트랜지스터 스위치부(530b) 및 제2 자기 터널 접합부(510b)를 포함한다. 제2 트랜지스터 스위치부(530b)는 전원 전압(VDD)과 제2 비교 전압 노드(N_VC2) 사이에 연결된다. 제2 자기 터널 접합부(510b)는 접지 전압(VSS)과 제2 비교 전압 노드(N_VC2) 사이에 연결된다. 제2 비교 전압 제공부(500b)는 제2 비교 전압 노드(N_VC2)를 통해서 제2 비교 전압(VC2)을 출력한다. 제2 비교부(300b)는 제2 기준 전압(VR2) 및 제2 비교 전압(VC2)을 비교하여 제2 기입 전압(VW2)을 제2 트랜지스터 스위치부(530b)에 제공한다.
예시적인 실시예에 있어서, 메모리 장치(70)는 제1 자기 터널 접합부(510a) 및 제2 자기 터널 접합부(510b)를 프리차지하는 프리차지부를 더 포함할 수 있다. 예를 들어, 프리차지부는 제1 기입 전압 제공부(10a)에 포함되는 제1 자기 터널 접합부(510a)를 제1 층과 제3 층의 스핀 방향이 동일한 상태인 제1 상태(P-STATE)로 프리차지할 수 있다. 프리차지부는 제2 기입 전압 제공부(10b)에 포함되는 제2 자기 터널 접합부(510b)를 제1 층과 제3 층의 스핀 방향이 상이한 상태인 제1 상태(P-STATE)로 프리차지할 수 있다.
도 25는 도 21의 제1 기입 전압 제공부에 포함되는 제1 비교 전압 제공부의 일 예를 나타내는 도면이고, 도 26은 도 21의 제2 기입 전압 제공부에 포함되는 제2 비교 전압 제공부의 일 예를 나타내는 도면이다.
도 25 및 도 26을 참조하면, 제1 트랜지스터 스위치부(530a) 및 제2 트랜지스터 스위치부(530b)에 포함되는 트랜지스터 스위치들은 엔-모스 트랜지스터 또는 피-모스 트랜지스터일 수 있다. 메모리 셀에 포함되는 자기 터널 접합 소자(21)는 제1 자기 터널 접합부(510a) 및 제2 자기 터널 접합부(510b)에 포함되는 자기 터널 접합 소자와 동일할 수 있다. 메모리 셀에 포함되는 트랜지스터 스위치(22)는 제1 트랜지스터 스위치부(530a) 및 제2 트랜지스터 스위치부(530b)에 포함되는 트랜지스터 스위치와 동일할 수 있다. 예를 들어, 메모리 셀에 포함되는 트랜지스터 스위치(22)가 피-모스 트랜지스터인 경우, 제1 트랜지스터 스위치부(530a)에 포함되는 트랜지스터 스위치는 피-모스 트랜지스터이고, 제2 트랜지스터 스위치부(530b)에 포함되는 트랜지스터 스위치는 피-모스 트랜지스터일 수 있다. 또한, 메모리 셀에 포함되는 트랜지스터 스위치(22)가 엔-모스 트랜지스터인 경우, 제1 트랜지스터 스위치부(530a)에 포함되는 트랜지스터 스위치는 엔-모스 트랜지스터이고, 제2 트랜지스터 스위치부(530b)에 포함되는 트랜지스터 스위치는 엔-모스 트랜지스터일 수 있다.
도 27은 본 발명의 실시예들에 따른 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 27를 참조하면, 모바일 장치(700)은 프로세서(710), 메모리 장치(720), 저장 장치(730), 이미지 센서(760), 디스플레이 디바이스(740) 및 파워 서플라이(750)를 포함할 수 있다. 모바일 장치(700)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.
프로세서(710)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(710)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(710)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 메모리 장치(720), 저장 장치(730) 및 디스플레이 장치(740)와 통신을 수행할 수 있다. 실시예에 따라, 프로세서(710)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(720)는 모바일 장치(700)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(720)는 디램(DRAM), 모바일 디램, 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 알램(RRAM) 및/또는 엠램(MRAM)을 포함하여 구현될 수 있다. 저장 장치(730)는 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive), 씨디롬(CD-ROM) 등을 포함할 수 있다. 모바일 장치(700)은 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터 등과 같은 출력 수단을 더 포함할 수 있다. 파워 서플라이(750)는 모바일 장치(700)의 동작에 필요한 동작 전압을 공급할 수 있다.
이미지 센서(760)는 상기 버스들 또는 다른 통신 링크를 통해서 프로세서(710)와 연결되어 통신을 수행할 수 있다. 이미지 센서(900)는 프로세서(710)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다.
모바일 장치(700)의 구성 요소들은 다양한 형태들의 패키지로 구현될 수 있다. 예를 들어, 모바일 장치(700)의 적어도 일부의 구성들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
한편, 모바일 장치(700)은 본원발명의 실시예들에 따른 메모리 시스템을 이용하는 모든 컴퓨팅 시스템으로 해석되어야 할 것이다. 예를 들어, 모바일 장치(700)은 디지털 카메라, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등을 포함할 수 있다.
도 28은 본 발명의 실시예들에 따른 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다
도 28을 참조하면, 컴퓨팅 시스템(800)은 프로세서(810), 입출력 허브(820), 입출력 컨트롤러 허브(830), 적어도 하나의 메모리 모듈(840) 및 그래픽 카드(850)를 포함한다. 실시예에 따라, 컴퓨팅 시스템(800)은 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수 있다.
프로세서(810)는 특정 계산들 또는 태스크들과 같은 다양한 컴퓨팅 기능들을 실행할 수 있다. 예를 들어, 프로세서(810)는 마이크로프로세서 또는 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 실시예에 따라, 프로세서(810)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 프로세서(1510)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 실시예에 따라, 컴퓨팅 시스템(800)은 복수의 프로세서들을 포함할 수 있다. 또한, 실시예에 따라, 프로세서(810)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
프로세서(810)는 메모리 모듈(840)의 동작을 제어하는 메모리 컨트롤러(811)를 포함할 수 있다. 프로세서(810)에 포함된 메모리 컨트롤러(811)는 집적 메모리 컨트롤러(Integrated Memory Controller; IMC)라 불릴 수 있다. 메모리 컨트롤러(811)와 메모리 모듈(840) 사이의 메모리 인터페이스는 복수의 신호선들을 포함하는 하나의 채널로 구현되거나, 복수의 채널들로 구현될 수 있다. 또한, 각 채널에는 하나 이상의 메모리 모듈(840)이 연결될 수 있다. 실시예에 따라, 메모리 컨트롤러(811)는 입출력 허브(820) 내에 위치할 수 있다. 메모리 컨트롤러(811)를 포함하는 입출력 허브(820)는 메모리 컨트롤러 허브(Memory Controller Hub; MCH)라 불릴 수 있다.
입출력 허브(820)는 그래픽 카드(850)와 같은 장치들과 프로세서(810) 사이의 데이터 전송을 관리할 수 있다. 입출력 허브(820)는 다양한 방식의 인터페이스를 통하여 프로세서(810)에 연결될 수 있다. 예를 들어, 입출력 허브(820)와 프로세서(810)는, 프론트 사이드 버스(Front Side Bus; FSB), 시스템 버스(System Bus), 하이퍼트랜스포트(HyperTransport), 라이트닝 데이터 트랜스포트(Lightning Data Transport; LDT), 퀵패스 인터커넥트(QuickPath Interconnect; QPI), 공통 시스템 인터페이스(Common System Interface; CSI) 등의 다양한 표준의 인터페이스로 연결될 수 있다.
입출력 허브(820)는 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 허브(820)는 가속 그래픽 포트(Accelerated Graphics Port; AGP) 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; PCIe), 통신 스트리밍 구조(Communications Streaming Architecture; CSA) 인터페이스 등을 제공할 수 있다.
그래픽 카드(850)는 AGP 또는 PCIe를 통하여 입출력 허브(820)와 연결될 수 있다. 그래픽 카드(850)는 영상을 표시하기 위한 디스플레이 장치(미도시)를 제어할 수 있다. 그래픽 카드(850)는 이미지 데이터 처리를 위한 내부 프로세서 및 내부 반도체 메모리 장치를 포함할 수 있다. 실시예에 따라, 입출력 허브(820)는, 입출력 허브(820)의 외부에 위치한 그래픽 카드(850)와 함께, 또는 그래픽 카드(850) 대신에 입출력 허브(820)의 내부에 그래픽 장치를 포함할 수 있다. 입출력 허브(820)에 포함된 그래픽 장치는 집적 그래픽(Integrated Graphics)이라 불릴 수 있다. 또한, 메모리 컨트롤러 및 그래픽 장치를 포함하는 입출력 허브(820)는 그래픽 및 메모리 컨트롤러 허브(Graphics and Memory Controller Hub; GMCH)라 불릴 수 있다.
입출력 컨트롤러 허브(830)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 컨트롤러 허브(830)는 내부 버스를 통하여 입출력 허브(820)와 연결될 수 있다. 예를 들어, 입출력 허브(820)와 입출력 컨트롤러 허브(830)는 다이렉트 미디어 인터페이스(Direct Media Interface; DMI), 허브 인터페이스, 엔터프라이즈 사우스브릿지 인터페이스(Enterprise Southbridge Interface; ESI), PCIe 등을 통하여 연결될 수 있다.
입출력 컨트롤러 허브(830)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 컨트롤러 허브(830)는 범용 직렬 버스(Universal Serial Bus; USB) 포트, 직렬 ATA(Serial Advanced Technology Attachment; SATA) 포트, 범용 입출력(General Purpose Input/Output; GPIO), 로우 핀 카운트(Low Pin Count; LPC) 버스, 직렬 주변 인터페이스(Serial Peripheral Interface; SPI), PCI, PCIe 등을 제공할 수 있다.
실시예에 따라, 프로세서(810), 입출력 허브(820) 및 입출력 컨트롤러 허브(830)는 각각 분리된 칩셋들 또는 집적 회로들로 구현되거나, 프로세서(810), 입출력 허브(820) 또는 입출력 컨트롤러 허브(830) 중 2 이상의 구성요소들이 하나의 칩셋으로 구현될 수 있다.
본 발명의 실시예들에 따른 전압 발생기는 PVT 변화에 관계없이 상기 자기 터널 접합부 및 상기 트랜지스터 스위치부 사이의 전류의 크기를 일정하게 유지할 수 있어 전압 발생기를 사용하는 메모리 장치에 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
Claims (10)
- 전원 전압과 접지 전압 사이에 직렬로 연결되는 기준 소자 및 전류원을 포함하고, 상기 기준 소자와 상기 전류원을 연결하는 기준 전압 노드를 통해서 기준 전압을 출력하는 기준 전압 제공부;
상기 전원 전압과 비교 전압 노드 사이에 연결되는 자기 터널 접합부 및 상기 접지 전압과 상기 비교 전압 노드 사이에 연결되는 트랜지스터 스위치부를 포함하고, 상기 비교 전압 노드를 통해서 비교 전압을 출력하는 비교 전압 제공부; 및
상기 기준 전압 및 상기 비교 전압을 비교하여 기입 전압을 상기 트랜지스터 스위치부에 제공하는 비교부를 포함하고,
상기 자기 터널 접합부는 상기 전원 전압과 상기 비교 전압 노드 사이에 연결되는 복수의 자기 터널 접합 소자들을 포함하고,
상기 트랜지스터 스위치부는 상기 접지 전압과 상기 비교 전압 노드 사이에 연결되는 복수의 트랜지스터 스위치들을 포함하고,
상기 복수의 자기 터널 접합 소자들 및 상기 복수의 트랜지스터 스위치들을 상기 비교 전압 노드에 선택적으로 연결하는 제어 스위치들을 더 포함하고,
상기 제어 스위치들은 온도에 기초하여 제어되는 것을 특징으로 하는 전압 발생기. - 제1 항에 있어서,
상기 전류원의 전류의 크기에 기초하여 상기 자기 터널 접합부 및 상기 트랜지스터 스위치부 사이의 전류의 크기가 결정되는 것을 특징으로 하는 전압 발생기. - 삭제
- 제1 항에 있어서,
상기 자기 터널 접합부 및 상기 트랜지스터 스위치부 사이의 전류의 크기는 상기 자기 터널 접합 소자들의 브레이크 다운 전류의 크기 보다 작고,
상기 자기 터널 접합부에 포함되는 상기 자기 터널 접합 소자는 상기 자기 터널 접합 소자에 포함되는 제1 층 및 제3층의 스핀들이 동일한 방향인 제1 상태로 프리차지되고,
상기 기준 소자는 저항 소자, 자기 터널 접합 소자 및 전압원 중의 하나인 것을 특징으로 하는 전압 발생기. - 전원 전압과 기준 전압 노드 사이에 연결되는 전류원 및 상기 기준 전압 노드와 접지 전압 사이에 연결되는 기준 소자를 포함하고, 상기 기준 전압 노드를 통해서 기준 전압을 출력하는 기준 전압 제공부;
상기 전원 전압과 비교 전압 노드 사이에 연결되는 트랜지스터 스위치부 및 상기 접지 전압과 상기 비교 전압 노드 사이에 연결되는 자기 터널 접합부를 포함하고, 상기 비교 전압 노드를 통해서 비교 전압을 출력하는 비교 전압 제공부; 및
상기 기준 전압 및 상기 비교 전압을 비교하여 기입 전압을 상기 트랜지스터 스위치부에 제공하는 비교부를 포함하고,
상기 자기 터널 접합부는 상기 접지 전압과 상기 비교 전압 노드 사이에 연결되는 복수의 자기 터널 접합 소자들을 포함하고,
상기 트랜지스터 스위치부는 상기 전원 전압과 상기 비교 전압 노드 사이에 연결되는 복수의 트랜지스터 스위치들을 포함하고,
제어 스위치들은 상기 복수의 자기 터널 접합 소자들 및 상기 복수의 트랜지스터 스위치들을 상기 비교 전압 노드에 선택적으로 연결하는 것을 특징으로 하는 전압 발생기. - 제5 항에 있어서,
상기 전류원의 전류의 크기에 기초하여 상기 자기 터널 접합부 및 상기 트랜지스터 스위치부 사이의 전류의 크기가 결정되는 것을 특징으로 하는 전압 발생기. - 삭제
- 제5 항에 있어서,
상기 자기 터널 접합부 및 상기 트랜지스터 스위치부 사이의 전류의 크기는 상기 자기 터널 접합 소자들의 브레이크 다운 전류의 크기 보다 작고,
상기 자기 터널 접합부에 포함되는 자기 터널 접합 소자는 상기 자기 터널 접합 소자에 포함되는 제1 층 및 제3 층의 스핀들이 상이한 방향인 제2 상태로 프리차지되는 것을 특징으로 하는 전압 발생기. - 복수의 비트 라인들 및 복수의 소스 라인들 사이에 연결되고, 각각이 로컬 워드 라인이 게이트에 연결되는 트랜지스터 스위치를 구비하는 메모리 셀들을 포함하는 메모리 셀 어레이; 및
글로벌 워드 라인이 인에이블 되는 경우, 상응하는 로컬 워드 라인에 제1 기입 전압 제공부에서 출력하는 제1 기입 전압 또는 제2 기입 전압 제공부에서 출력하는 제2 기입 전압을 제공하는 기입 전압 제공부를 포함하고,
상기 제1 기입 전압 제공부는,
전원 전압과 접지 전압 사이에 직렬로 연결되는 제1 기준 소자 및 제1 전류원을 포함하고, 상기 제1 기준 소자와 상기 제1 전류원을 연결하는 제1 기준 전압 노드를 통해서 제1 기준 전압을 출력하는 제1 기준 전압 제공부;
상기 전원 전압과 제1 비교 전압 노드 사이에 연결되는 제1 자기 터널 접합부 및 상기 접지 전압과 상기 제1 비교 전압 노드 사이에 연결되는 제1 트랜지스터 스위치부를 포함하고, 상기 제1 비교 전압 노드를 통해서 제1 비교 전압을 출력하는 제1 비교 전압 제공부; 및
상기 제1 기준 전압 및 상기 제1 비교 전압을 비교하여 제1 기입 전압을 상기 제1 트랜지스터 스위치부에 제공하는 제1 비교부를 포함하고,
상기 제2 기입 전압 제공부는,
상기 전원 전압과 제2 기준 전압 노드 사이에 연결되는 제2 전류원 및 상기 제2 기준 전압 노드와 상기 접지 전압 사이에 연결되는 제2 기준 소자를 포함하고, 상기 제2 기준 전압 노드를 통해서 제2 기준 전압을 출력하는 제2 기준 전압 제공부;
상기 전원 전압과 제2 비교 전압 노드 사이에 연결되는 제2 트랜지스터 스위치부 및 상기 접지 전압과 상기 제2 비교 전압 노드 사이에 연결되는 제2 자기 터널 접합부를 포함하고, 상기 제2 비교 전압 노드를 통해서 제2 비교 전압을 출력하는 제2 비교 전압 제공부; 및
상기 제2 기준 전압 및 상기 제2 비교 전압을 비교하여 제2 기입 전압을 상기 제2 트랜지스터 스위치부에 제공하는 제2 비교부를 포함하는 메모리 장치. - 제9 항에 있어서,
상기 메모리 셀을 제1 상태에서 제2 상태로 기입하는 경우, 상기 기입 전압 제공부는 상기 제1 기입 전압을 출력하고,
상기 메모리 셀을 제2 상태에서 제1 상태로 기입하는 경우, 상기 기입 전압 제공부는 상기 제2 기입 전압을 출력하고,
상기 메모리 장치는,
상기 제1 자기 터널 접합부 및 상기 제2 자기 터널 접합부를 프리차지하는 프리차지부를 더 포함하고,
상기 제1 트랜지스터 스위치부 및 상기 제2 트랜지스터 스위치부에 포함되는 트랜지스터 스위치들은 엔-모스 트랜지스터 또는 피-모스 트랜지스터이고,
상기 메모리 셀에 포함되는 자기 터널 접합 소자는 상기 제1 자기 터널 접합부 및 상기 제2 자기 터널 접합부에 포함되는 자기 터널 접합 소자와 동일하고,
상기 메모리 셀에 포함되는 트랜지스터 스위치는 상기 제1 트랜지스터 스위치부 및 상기 제2 트랜지스터 스위치부에 포함되는 트랜지스터 스위치와 동일한 것을 특징으로 하는 메모리 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140097915A KR102212755B1 (ko) | 2014-07-31 | 2014-07-31 | 전압 발생기 및 이를 포함하는 메모리 장치 |
| US14/751,112 US9378797B2 (en) | 2014-07-31 | 2015-06-25 | Provide a memory device capable of increasing performance by performing a write operation using stable multi voltages that are applied to a word line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140097915A KR102212755B1 (ko) | 2014-07-31 | 2014-07-31 | 전압 발생기 및 이를 포함하는 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160015553A KR20160015553A (ko) | 2016-02-15 |
| KR102212755B1 true KR102212755B1 (ko) | 2021-02-05 |
Family
ID=55180698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140097915A KR102212755B1 (ko) | 2014-07-31 | 2014-07-31 | 전압 발생기 및 이를 포함하는 메모리 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9378797B2 (ko) |
| KR (1) | KR102212755B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9633706B1 (en) * | 2016-10-10 | 2017-04-25 | Qualcomm Incorporated | Voltage self-boosting circuit for generating a boosted voltage for driving a word line write in a memory array for a memory write operation |
| US9842638B1 (en) | 2017-01-25 | 2017-12-12 | Qualcomm Incorporated | Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for process variations |
| US10431278B2 (en) | 2017-08-14 | 2019-10-01 | Qualcomm Incorporated | Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for ambient temperature |
| KR102546531B1 (ko) | 2019-04-02 | 2023-06-21 | 삼성전자주식회사 | 자기 메모리 장치 |
| US10930346B1 (en) * | 2019-11-28 | 2021-02-23 | Winbond Electronics Corp. | Resistive memory with self-termination control function and self-termination control method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010152986A (ja) * | 2008-12-25 | 2010-07-08 | Elpida Memory Inc | 半導体装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040017721A1 (en) | 1998-10-30 | 2004-01-29 | Schwabe Nikolai Franz Gregoe | Magnetic storage device |
| KR100464536B1 (ko) * | 2002-03-22 | 2005-01-03 | 주식회사 하이닉스반도체 | 자기 저항 램 |
| US7145824B2 (en) * | 2005-03-22 | 2006-12-05 | Spansion Llc | Temperature compensation of thin film diode voltage threshold in memory sensing circuit |
| US7269047B1 (en) | 2006-03-06 | 2007-09-11 | Kilopass Technology, Inc. | Memory transistor gate oxide stress release and improved reliability |
| JP4969999B2 (ja) * | 2006-11-09 | 2012-07-04 | 株式会社東芝 | 磁気記憶装置 |
| US7742329B2 (en) | 2007-03-06 | 2010-06-22 | Qualcomm Incorporated | Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory |
| US8027206B2 (en) | 2009-01-30 | 2011-09-27 | Qualcomm Incorporated | Bit line voltage control in spin transfer torque magnetoresistive random access memory |
| US7936625B2 (en) * | 2009-03-24 | 2011-05-03 | Seagate Technology Llc | Pipeline sensing using voltage storage elements to read non-volatile memory cells |
| KR101068573B1 (ko) * | 2009-04-30 | 2011-09-30 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| US8018758B2 (en) | 2009-07-06 | 2011-09-13 | Magic Technologies, Inc. | Gate drive voltage boost schemes for memory array |
| US7986572B2 (en) | 2009-08-17 | 2011-07-26 | Magic Technologies, Inc. | Magnetic memory capable of minimizing gate voltage stress in unselected memory cells |
| KR101604042B1 (ko) * | 2009-12-30 | 2016-03-16 | 삼성전자주식회사 | 자기 메모리 및 그 동작방법 |
| US8625338B2 (en) | 2010-04-07 | 2014-01-07 | Qualcomm Incorporated | Asymmetric write scheme for magnetic bit cell elements |
| US8432727B2 (en) | 2010-04-29 | 2013-04-30 | Qualcomm Incorporated | Invalid write prevention for STT-MRAM array |
| US8320167B2 (en) | 2010-07-16 | 2012-11-27 | Qualcomm Incorporated | Programmable write driver for STT-MRAM |
| JP2012059326A (ja) | 2010-09-10 | 2012-03-22 | Toshiba Corp | 半導体記憶装置 |
| KR101312366B1 (ko) | 2011-04-06 | 2013-09-26 | 에스케이하이닉스 주식회사 | 자기 메모리 장치를 위한 라이트 드라이버 회로 및 자기 메모리 장치 |
| US8929132B2 (en) | 2011-11-17 | 2015-01-06 | Everspin Technologies, Inc. | Write driver circuit and method for writing to a spin-torque MRAM |
| EP2615610B1 (en) | 2012-01-16 | 2016-11-02 | Crocus Technology S.A. | Mram cell and method for writing to the mram cell using a thermally assisted write operation with a reduced field current |
| KR101325234B1 (ko) * | 2012-02-01 | 2013-11-04 | 한양대학교 산학협력단 | 자기 메모리 장치 |
-
2014
- 2014-07-31 KR KR1020140097915A patent/KR102212755B1/ko active IP Right Grant
-
2015
- 2015-06-25 US US14/751,112 patent/US9378797B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010152986A (ja) * | 2008-12-25 | 2010-07-08 | Elpida Memory Inc | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9378797B2 (en) | 2016-06-28 |
| US20160035403A1 (en) | 2016-02-04 |
| KR20160015553A (ko) | 2016-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10210935B2 (en) | Associative row decoder | |
| US10153042B2 (en) | In-memory computational device with bit line processors | |
| KR102212755B1 (ko) | 전압 발생기 및 이를 포함하는 메모리 장치 | |
| KR101984900B1 (ko) | 메모리 장치 및 상기 메모리 장치의 독출 전압 결정 방법 | |
| KR102344834B1 (ko) | 솔리드 스테이트 드라이브 및 이를 포함하는 컴퓨팅 시스템 | |
| US9799399B2 (en) | Nonvolatile memory devices including controller for operating nonvolatile memory cell array layer in memory chip in one of memory mode and storage mode | |
| KR102189824B1 (ko) | 메모리 장치의 단위 어레이, 이를 포함하는 메모리 장치 및 메모리 시스템 | |
| KR20140013401A (ko) | 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법 | |
| KR102450508B1 (ko) | 클럭 신호 발생 장치 및 이를 포함하는 메모리 장치 | |
| US9318185B2 (en) | Memory module and memory system including the same | |
| US9589625B2 (en) | Method of operating memory device and refresh method of the same | |
| KR20150077645A (ko) | 코맨드 처리 회로 및 이를 포함하는 메모리 장치 | |
| KR20140000010A (ko) | 반도체 메모리 장치 | |
| US11127472B2 (en) | Memory device for changing pass voltage | |
| US20160064057A1 (en) | Address aligner and memory device including the same | |
| US9672932B2 (en) | Nonvolatile memory device and memory system including the same | |
| US10606511B2 (en) | Nonvolatile memory modules and electronic devices having the same | |
| JP7190910B2 (ja) | 不揮発性メモリ装置及びその初期化情報を読み取る方法 | |
| US20160154733A1 (en) | Method of operating solid state drive | |
| US10140023B2 (en) | Memory device and memory system including the same | |
| KR102326661B1 (ko) | 이퀄라이저 장치 및 이를 포함하는 메모리 장치 | |
| KR102199143B1 (ko) | 단위 메모리 셀 및 이를 포함하는 메모리 셀 어레이 | |
| KR100960447B1 (ko) | 불휘발성 메모리 소자의 동작 방법 | |
| US20150206556A1 (en) | Sense amplifiers and memory devices having the same | |
| US10176856B2 (en) | Semiconductor memory apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |