KR20140052695A

KR20140052695A - 양방향 리드 스킴을 갖는 자기 메모리 장치

Info

Publication number: KR20140052695A
Application number: KR1020120119114A
Authority: KR
Inventors: 차수호
Original assignee: 삼성전자주식회사
Priority date: 2012-10-25
Filing date: 2012-10-25
Publication date: 2014-05-07
Also published as: US20140119107A1; US8953368B2

Abstract

리드 에러율을 최소화 또는 저감하기 위한 개선된 자기 메모리 장치가 개시된다. 본 발명에 따른 자기 메모리 장치의 데이터 리드 방법은, 리드 명령이 수신되면, 자기 메모리 셀에 제1 방향 및 제2 방향 중 선택된 어느 하나의 방향으로 리드 전류를 인가한다. 그리고, 상기 리드 전류의 흐름 세기를 감지하여 상기 선택된 자기 메모리 셀에 저장된 데이터를 리드한다. 양방향의 리드 스킴에 의해 자기 터널 접합소자의 특성 변화가 방지 또는 최소화되어, 리드 에러율이 개선된다.

Description

양방향 리드 스킴을 갖는 자기 메모리 장치{Magnetic memory device having bidirectional read scheme}

본 발명은 반도체 메모리 분야에 관한 것으로, 보다 구체적으로 자기 메모리 장치에 관한 것이다.

통상적으로, 다이나믹 랜덤 억세스 메모리(이하 DRAM)등과 같은 휘발성 반도체 메모리 장치는 모바일 기기나 컴퓨터 등의 전자기기에 메인 메모리로서 폭넓게 사용되고 있다.

그러한 휘발성 반도체 메모리 장치와 메모리 콘트롤 장치를 포함하는 메모리 시스템은 마이크로프로세서 등과 같은 호스트 장치에 내장되거나 흔히 연결될 수 있다.

휘발성 메모리인 DRAM의 단점들을 극복하기 위해, 비휘발성 메모리 장치 중의 하나로서 MRAM(Magnetic Random Access Memory)이 알려져 있다. MRAM 은 비휘발성 특성뿐 아니라 고집적화가 가능하고 고속 동작 및 저전력 소모 특성을 가지기 때문에, 차세대 반도체 메모리 장치로 주목받고 있다.

MRAM의 자기성(Magnetic)메모리 셀은 스위칭 동작을 수행하는 억세스 트랜지스터와 데이터를 저장하는 자기 터널 접합(MTJ)소자로 흔히 구성된다. 자기 메모리 소자의 일종인 자기 터널접합(MTJ) 소자는 두 강자성체의 자화 방향(magnetization direction)에 따라 자기저항비(MagnetoResistance,MR)가 달라지는데, MRAM의 내부에서는 이러한 자기저항비 변화를 감지하여 자기 터널 접합 소자에 저장된 데이터가 '1' 인지 '0' 인지를 판단할 수 있다.

MRAM의 메모리 셀은 자기 터널 접합(MTJ)소자( 이하 'MTJ' 라 칭함)의 특성에 기인하여 온도에 따라 비교적 민감한 특징이 있다.

본 발명이 해결하고자 하는 기술적 과제는, 양방향 리드 스킴을 갖는 자기 메모리 장치를 제공함에 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 개념의 일 양상(an aspect)에 따른 자기 메모리 장치의 데이터 리드 방법은,

리드 명령을 수신하고;

자기 메모리 셀에 제1 방향 및 제2 방향 중 선택된 어느 하나의 방향으로 리드 전류를 인가하고;

상기 리드 전류의 흐름 세기를 감지하여 상기 선택된 자기 메모리 셀에 저장된 데이터를 리드한다.

본 발명의 개념적 실시 예에 따라, 상기 제1 방향이 순방향인 경우에 상기 제2 방향은 역방향일 수 있다.

본 발명의 개념적 실시 예에 따라, 상기 제1 방향 및 제2 방향 중 어느 하나의 방향은 상기 리드 명령의 수신이 홀수 번째인지 짝수 번째인지에 따라 선택될 수 있다.

본 발명의 개념적 실시 예에 따라, 상기 리드 명령의 수신이 홀수 번째이면 상기 제1 방향으로 상기 리드 전류가 인가되고 상기 리드 명령의 수신이 짝수 번째이면 상기 제2 방향으로 상기 리드 전류가 인가될 수 있다.

본 발명의 개념적 실시 예에 따라, 상기 리드 명령의 수신이 홀수 번째이면 상기 제2 방향으로 상기 리드 전류가 인가되고 상기 리드 명령의 수신이 짝수 번째이면 상기 제1 방향으로 상기 리드 전류가 인가될 수 있다.

본 발명의 개념적 실시 예에 따라, 상기 제1 방향 및 제2 방향 중 어느 하나의 방향은 더미 메모리 셀의 특성 변화를 체크함에 따라 선택될 수 있다.

본 발명의 개념적 실시 예에 따라, 상기 더미 메모리 셀의 특성이 변하기 이전에는 상기 제1 방향으로 상기 리드 전류가 상기 리드 명령의 수신이 있을 때마다 인가되고, 상기 더미 메모리 셀의 특성이 변한 후에는 상기 제2 방향으로 상기 리드 전류가 상기 리드 명령의 수신이 있을 때마다 인가될 수 있다.

본 발명의 개념적 실시 예에 따라, 상기 더미 메모리 셀의 특성이 변하기 이전에는 상기 제2 방향으로 상기 리드 전류가 상기 리드 명령의 수신이 있을 때마다 인가되고, 상기 더미 메모리 셀의 특성이 변한 후에는 상기 제1 방향으로 상기 리드 전류가 상기 리드 명령의 수신이 있을 때마다 인가될 수 있다.

본 발명의 개념적 실시 예에 따라, 상기 제1 방향 및 제2 방향 중 어느 하나의 방향은 온도 센서의 온도 감지 신호를 체크함에 따라 선택될 수 있다.

본 발명의 개념적 실시 예에 따라, 상기 온도 감지신호가 기준 온도에 비해 고온 상태로 체크되면 상기 리드 명령의 수신 시마다 상기 제1 방향과 상기 제2 방향으로 교대로 상기 리드 전류가 인가될 수 있다.

본 발명의 개념적 실시 예에 따라, 상기 온도 감지신호가 기준 온도에 비해 저온 상태로 체크되면 상기 제1 방향과 상기 제2 방향중 설정된 하나의 방향으로 상기 리드 전류가 인가될 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 개념의 다른 양상(another aspect)에 따른 자기 메모리 장치는,

비트라인과 소스라인에 연결된 자기 메모리 셀이 행과 열의 매트릭스 형태로 복수로 배치된 메모리 셀 어레이;

상기 메모리 셀 어레이 내의 선택된 자기 메모리 셀에 리드 전류를 인가하고 상기 리드 전류의 흐름 세기를 감지하여 상기 선택된 자기 메모리 셀에 저장된 데이터를 리드하는 리드 회로; 및

리드 명령에 응답하여, 상기 리드 전류가 제1 방향 및 제2 방향 중 선택된 어느 하나의 방향으로 인가되도록 제어하는 제어회로를 포함한다.

본 발명의 개념적 실시 예에 따라, 상기 제어회로는, 상기 리드 명령이 홀수 번째인지 짝수 번째인지에 따라 상기 제1 방향 및 제2 방향 중 어느 하나의 방향이 선택되도록 할 수 있다.

본 발명의 개념적 실시 예에 따라, 상기 제1 방향 및 제2 방향 중 어느 하나의 방향은 더미 메모리 셀의 특성 변화의 유무에 따라 선택될 수 있다.

본 발명의 개념적 실시 예에 따라, 상기 제1 방향 및 제2 방향 중 어느 하나의 방향은 온도 센서의 온도 감지 신호를 상기 제어회로가 체크함에 따라 고정되거나 번갈아 선택될 수 있다.

본 발명의 개념적 실시 예에 따라, 상기 자기 메모리 셀은 스핀 전달 토크 자기저항 랜덤 억세스 메모리(STT-MRAM) 셀일 수 있다.

본 발명의 실시 예적인 구성에 따르면, 자기 메모리 장치가 양방향 리드 스킴을 가지므로, 리드 에러율이 최소화 또는 저감된다.

도 1은 라이트 동작 시 자기 메모리 셀을 구성하는 자기 터널 접합 소자의 자화 방향의 변화를 나타내는 도면,
도 2는 자기 터널 접합 소자에 저장된 데이터를 리드하는 전형적인 리드 전류 인가 방법을 나타내는 도면,
도 3은 자기 터널 접합 소자의 저항 특성을 설명하기 위해 제시된 도면,
도 4는 본 발명의 개념적 제1 실시 예에 따른 리드 전류 인가 방법을 보여주는 도면,
도 5는 도 4에 따른 리드 방법을 실행하기 위한 스위칭 신호 발생부의 예시적 블록도,
도 6은 도 4에 따른 리드 방법을 실행하기 위한 리드 전류 구동부의 예시도,
도 7은 본 발명의 개념적 제2 실시 예에 따른 리드 전류 구동부의 예시도,
도 8은 도 7의 리드 전류 구동부를 스위칭하기 위한 제1 더미 메모리 셀 구동부를 보여주는 도면,
도 9는 도 7의 리드 전류 구동부를 스위칭하기 위한 제2 더미 메모리 셀 구동부를 보여주는 도면,
도 10은 본 발명의 개념적 제3 실시 예에 따른 리드 전류 인가 제어부의 예시도,
도 11은 본 발명이 개념적 실시 예에 적용되는 자기 메모리 장치의 개략적 블록도,
도 12는 도 11의 장치에 의해 수행되는 리드 동작 제어 흐름도,
도 13은 본 발명에 적용가능한 자기 메모리 셀의 동작 원리를 보여주기 위한 도면,
도 14는 도 13의 메모리 셀의 등가 회로도,
도 15는 모바일 기기에 적용된 본 발명의 응용 예를 도시한 개략적 회로 블록도,
도 16은 본 발명의 개념에 따른 자기 메모리 장치를 갖는 스마트 카드를 도시한 도면,
도 17은 본 발명의 개념에 따른 자기 메모리 장치를 갖는 메모리 시스템을 도시한 도면,
도 18은 메모리 카드에 적용된 본 발명의 응용 예를 도시한 도면, 및
도 19는 정보 처리 시스템에 적용된 본 발명의 응용 예를 도시한 도면.

위와 같은 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시 예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은, 이해의 편의를 제공할 의도 이외에는 다른 의도 없이, 개시된 내용이 보다 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.

본 명세서에서, 어떤 소자 또는 라인들이 대상 소자 블록에 연결된다 라고 언급된 경우에 그것은 직접적인 연결뿐만 아니라 어떤 다른 소자를 통해 대상 소자 블록에 간접적으로 연결된 의미까지도 포함한다.

또한, 각 도면에서 제시된 동일 또는 유사한 참조 부호는 동일 또는 유사한 구성 요소를 가급적 나타내고 있다. 일부 도면들에 있어서, 소자 및 라인들의 연결관계는 기술적 내용의 효과적인 설명을 위해 나타나 있을 뿐, 타의 소자나 회로블록들이 더 구비될 수 있다.

여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함될 수 있으며, DRAM 및 MRAM에 대한 기본적 데이터 억세스 동작과 내부 기능회로에 관한 세부는 본 발명의 요지를 모호하지 않도록 하기 위해 상세히 설명되지 않음을 유의(note)하라.

도 1은 라이트 동작 시 자기 메모리 셀을 구성하는 자기 터널 접합 소자의 자화 방향의 변화를 나타내는 도면이다.

도 1을 참조하면, MTJ 소자(5)는 예시된 것처럼, 절연(터널 배리어)층(2)에 의해 분리되는 핀드층(3:pinned layer) 및 프리층(1:free layer)으로 형성된다.

강자성체로 각기 이루어진 상기 핀드층(3: 또는 고정층) 및 프리층(1)의 자화 상태에 따라 MTJ를 통과하여 흐르는 터널링 전류(또는 터널링 저항)가 변화된다. 프리층(1)과 핀드층(3)에서 자화 방향이 서로 평행할 경우 터널링 저항은 최소이고, 프리층(1)과 핀드층(3)에서의 자화 방향이 서로 안티 평행할 경우 터널링 저항은 최대일 수 있다. 상기 프리층(1)의 자화 방향은 인가되는 전류에 의해 형성되는 자기장을 이용하여 스위치될 수 있다.

도 1의 참조부호 10에서와 같이 RP(저저항)상태의 MTJ(5)에 라이트 전류를 핀드층(3)에서 프리층(1)으로 흐르도록 하면, 프리층(1)의 자화방향이 반대로 바뀌어 참조부호 12에서와 같이 MTJ(5)는 RAP(고저항)상태로 변화된다. MTJ(5)가 저저항 상태에서 고저항 상태로 바뀌는 경우를 흔히 리셋이라 하고 메모리 셀에는 데이터 "1"이 저장되는 것으로 가정한다. 상기 RP에서 R은 저항을 P는 패러랠을 각기 의미한다.

한편, 참조부호 20에서와 같이 RAP(고저항)상태의 MTJ(5)에 라이트 전류를 프리층(1)에서 핀드층(3)으로 흐르도록 하면, 프리층(1)의 자화방향이 반대로 바뀌어 참조부호 22에서와 같이 MTJ(5)는 RP(저저항)상태로 변화된다. MTJ(5)가 고저항 상태에서 저저항 상태로 바뀌는 경우를 흔히 셋이라 하고 메모리 셀에는 데이터 "0"이 저장되는 것으로 가정한다. 상기 RAP에서 R은 저항을 AP는 안티 패러랠을 각기 의미한다.

도 1에서와 같이 1 또는 0이 저장된 MTJ(5)를 억세스하여 데이터를 리드하는 전형적인 방법은 도 2에 나타나 있다.

도 2는 자기 터널 접합 소자에 저장된 데이터를 리드하는 전형적인 리드 전류 인가 방법을 나타내는 도면이다.

도 2에서, RP(저저항)상태의 MTJ(5)를 리드 시에 리드 전류는 참조부호 20a에서와 같이 핀드층(3)에서 프리층(1)으로 흐른다. 이를 편의상 제1 방향(A1)이라 칭한다. 이에 따라 리드 회로에 의해 MTJ(5)는 저저항 상태로 감지되어 데이터 0이 리드된다.

RAP(고저항)상태의 MTJ(5)를 리드 시에도 리드 전류는 참조부호 20b에서와 같이 핀드층(3)에서 프리층(1)으로 흐른다. 즉, RAP(고저항)상태의 MTJ(5)를 리드 시에도 제1 방향(A1)으로 리드 전류가 흐른다. 이에 따라 리드 회로에 의해 MTJ(5)는 고저항 상태로 감지되어 데이터 1이 리드된다.

도 2에서와 같이 리드 동작 시에 한 방향으로 리드 전류가 반복적으로 인가될 경우에 MTJ(5)의 특성 열화에 의해 리드 에러율(RER)이 높아질 수 있다. 리드 에러율은 라이트 전류와 리드 전류의 마진이 부족하고 산포가 큰 경우에 증가된다.

도 3은 자기 터널 접합 소자의 저항 특성을 설명하기 위해 제시된 도면이다.

도 3에서, 가로축은 전압(V)을 가리키고 세로축은 MTJ(5)의 저항(R)을 나타낸다. 참조부호 a1이 라벨링된 포인트는 포지티브(+) 리드 전류에 의한 전압을 나타내고, 참조부호 b1이 라벨링된 포인트는 네거티브(-) 리드 전류에 의한 전압을 나타낸다. 한편, 참조부호 a2,b2가 라벨링된 포인트들은 더미 셀의 리드 전류에 의한 전압을 각기 가리키며, 이는 후술될 것이다.

도 3의 특성 그래프에서와 같이 MTJ(5)는 양방향성이 있으므로, 도 2에서와 같이 리드 전류의 인가 방향을 한 방향으로만 고정시킬 경우에 도 1에서와 같은 라이트 동작의 특성에서 알 수 있는 바와 같이, MTJ(5)의 특성이 반대로 바뀔 수 있다.

따라서, 본 발명의 개념에 따른 제1 실시 예에서는 도 4에서와 같이 리드 동작 시에 리드 전류를 양방향으로 번갈아 인가한다.

도 4는 본 발명의 개념적 제1 실시 예에 따른 리드 전류 인가 방법을 보여주는 도면이다.

도 4의 제1 케이스(ca1)와 같이, RP 상태의 MTJ(5)를 첫번째 리드하는 경우에는 제1 방향(A1)으로 리드 전류가 인가된다. 이와 같이, MTJ(5)를 갖는 자기 메모리 셀에 제1 방향 및 제2 방향 중 선택된 어느 하나의 방향으로 리드 전류를 인가한다. 제1 케이스(ca1)에서는 제1 방향으로 리드 전류가 인가되었으나, 제2 방향으로 리드 전류가 인가될 수 있음은 물론이다. 리드 회로는 제1 방향(A1)으로 리드 전류가 인가되었을 때 상기 리드 전류의 흐름 세기를 감지하여 상기 MTJ(5)에 저장된 데이터를 "0"으로서 리드할 수 있다. 상기 제1 방향은 설명의 편의 상 순방향으로 종종 칭해지고 제2 방향은 역방향으로 이따금 칭해질 것이다.

상기 제1 방향 및 제2 방향 중 어느 하나의 방향은 메모리 콘트롤러 등에서 인가되는 리드 명령의 수신이 홀수 번째인지 짝수 번째인지에 따라 선택될 수 있다. 도 4의 경우에는 리드 명령의 수신이 홀수 번째이면 상기 제1 방향으로 상기 리드 전류가 인가되고 상기 리드 명령의 수신이 짝수 번째이면 상기 제2 방향으로 상기 리드 전류가 인가된다. 그러나 본 발명의 이에 한정되지 않으며, 짝수 번째에 리드 전류는 제1 방향으로 인가될 수 있다.

MTJ(5)의 특성 열화에 의해 리드 에러율(RER)을 최소화 또는 줄이기 위해, 도 4에서, RP 상태의 MTJ(5)를 두번째 리드하는 경우에는 제2 방향(B1)으로 리드 전류가 인가된다. 즉, 2번째 리드의 경우에도 제1 방향(A1)방향으로 리드 전류가 반복적으로 인가되면, 제1 케이스(ca1)의 상태 화살 부호(st1)와 같이 MTJ(5)가 RAP로 특성변화될 수 있기 때문에, 두번째 리드의 경우에는 제2 방향(B1)으로 리드 전류를 인가하는 것이다.

도 4에서, 제3 케이스(ca3)와 같이 RP 상태의 MTJ(5)를 세번째 리드하는 경우에는 제1 방향(A1)으로 리드 전류가 인가된다. 4번째 리드의 경우에도 제1 방향(A1)방향으로 리드 전류가 반복적으로 인가되면, 제3 케이스(ca3)의 상태 화살 부호(st3)와 같이 MTJ(5)가 RAP로 특성변화될 수 있기 때문에, 4번째 리드의 경우에는 2번째 리드와 마찬가지로, 제2 방향(B1)으로 리드 전류가 인가된다. 이와 같이, 도 4의 경우에 짝수 번째의 리드 시에 제2 방향(B1)으로 리드 전류를 인가하는 것은 상태 화살 부호(st2)와 같이 MTJ(5)의 특성변화를 없애준다.

한편, 도 4에서, RAP 상태의 MTJ(5)를 첫번째 리드하는 경우에는 제1 방향(A1)으로 리드 전류가 인가된다. MTJ(5)의 특성 열화에 의해 리드 에러율(RER)을 최소화 또는 줄이기 위해, RAP 상태의 MTJ(5)를 두번째 리드하는 경우에는 제2 케이스(ca2)와 같이 제2 방향(B1)으로 리드 전류가 인가된다. 즉, 2번째 리드의 경우에도 제1 방향(A1)방향으로 리드 전류가 반복적으로 인가되면, 상태 화살 부호(st11)와 같이 MTJ(5)가 RP로 특성변화될 수 있기 때문에, 두번째 리드의 경우에는 제2 방향(B1)으로 리드 전류를 인가하는 것이다.

RAP 상태의 MTJ(5)를 세번째 리드하는 경우에는 제1 방향(A1)으로 리드 전류가 인가된다. 4번째 리드의 경우에는 2번째 리드와 마찬가지로, 제2 방향(B1)으로 리드 전류가 인가된다. 이와 같이, 도 4의 경우에 홀수 번째의 리드 시에 제1 방향(A1)으로 리드 전류를 인가하는 것은 상태 화살 부호들(st10,st12)와 같이 MTJ(5)의 특성변화를 최소화해준다.

도 5는 도 4에 따른 리드 방법을 실행하기 위한 스위칭 신호 발생부의 예시적 블록도이고, 도 6은 도 4에 따른 리드 방법을 실행하기 위한 리드 전류 구동부의 예시도이다.

먼저, 도 5를 참조하면, 스위칭 신호 발생부는 코맨드 버퍼(50)와 카운팅부(52)를 포함할 수 있다.

상기 코맨드 버퍼(50)는 리드 동작 시에 인가되는 칩 선택신호(CS), 로우 어드레스 스트로브 신호(RAS), 컬럼 어드레스 스트로브 신호(CAS), 및 라이트 인에이블 신호(WE)를 수신하여 리드 코맨드(Read)를 출력한다. 상기 카운팅부(52)는 상기 리드 코맨드에 응답하여 MTJ에 인가되는 전류의 인가방향을 나타내는 방향 검출 신호(DMD)를 출력한다. 예를 들어, 상기 리드 코맨드가 홀수번째 발생되는 경우에 상기 방향 검출 신호(DMD)의 논리는 "H"로서 출력될 수 있다. 한편, 상기 리드 코맨드가 짝수번째 발생되는 경우에 상기 방향 검출 신호(DMD)의 논리는 "L"로서 출력될 수 있다.

상기 방향 검출 신호(DMD)는 도 6의 제1,2 스위치(SW1,SW2)에 인가된다.

도 6을 참조하면, 리드 전류 구동부는 제1 스위치(SW1), 피모스 및 엔모스 트랜지스터들(PM1,NM1)로 이루어진 제1 방향 전류 구동부와, 제2 스위치(SW2), 피모스 및 엔모스 트랜지스터들(PM2,NM2)로 이루어진 제2 방향 전류 구동부를 포함할 수 있다.

상기 리드 전류 구동부의 노드(NO1)와 소스 라인(SL)간에는 상기 MTJ(5)가 연결된다.

상기 방향 검출 신호(DMD)의 논리가 "H"로서 인가되는 경우에, 상기 제1 스위치(SW1)가 스위칭 온되고, 상기 제2 스위치(SW2)가 스위칭 오프된다. 한편, 상기 엔모스 트랜지스터(NM1)게이트에는 제1 방향(A1)으로 흐르는 전류를 클램핑하기 위한 클램핑 전압(VCMP)이 인가된다. 따라서, 리드 전류는 제1 방향(A1)에서 제1 흐름 경로(CA1)를 따라 MTJ(5)를 통해 소스 라인(SL)으로 흐른다. 이를 편의상 순방향 전류 흐름이라 칭한다. 한편, 상기 소스 라인(SL)에는 라이트 전압과 접지 전압 사이의 중간 전압이 인가될 수 있다.

상기 방향 검출 신호(DMD)의 논리가 "L"로서 인가되는 경우에, 상기 제1 스위치(SW1)가 스위칭 오프되고, 상기 제2 스위치(SW2)가 스위칭 온된다. 한편, 상기 피모스 트랜지스터(PM2)게이트에는 제2 방향(B1)으로 흐르는 전류를 클램핑하기 위한 클램핑 전압(VCMP)이 인가된다. 따라서, 리드 전류는 소스 라인(SL)과 MTJ(5)를 통해 상기 제2 흐름 경로(CB1)를 따라 제2 방향(B1)으로 흐른다. 이를 편의상 역방향 전류 흐름이라 칭한다.

도 6에서와 같이 리드 명령 시 마다 생성되는 상기 방향 검출 신호(DMD)의 논리에 따라, 상기 MTJ(5)에 인가되는 리드 전류의 방향은 제1 방향에서 제2 방향으로, 제2 방향에서 제1 방향으로 변화된다.

본 발명의 제1 실시 예의 경우에, 리드 전류의 인가 방향은 리드 명령이 홀수 번째로 발생되었는 지 혹은 짝수 번째로 발생되었는 지에 따라 제1 방향 및 제2 방향 중 어느 하나의 방향으로 번갈아 결정되는 것이다.

이와는 달리 더미 셀의 특성 변화 사인을 체크하여 리드 전류의 방향을 변화시키는 제2 실시 예가 도 7 내지 도 9를 참조로 이하에서 설명된다.

즉, 상기 제1 방향 및 제2 방향 중 어느 하나의 방향은 더미 메모리 셀의 특성 변화를 체크함에 따라 선택될 수 있다.

도 7은 본 발명의 개념적 제2 실시 예에 따른 리드 전류 구동부의 예시도이고, 도 8은 도 7의 리드 전류 구동부를 스위칭하기 위한 제1 더미 메모리 셀 구동부를 보여주는 도면이다. 또한, 도 9는 도 7의 리드 전류 구동부를 스위칭하기 위한 제2 더미 메모리 셀 구동부를 보여주는 도면이다.

먼저, 도 7을 참조하면, 도 6과 유사하게, 리드 전류 구동부는 제1 스위치(SW1), 피모스 및 엔모스 트랜지스터들(PM1,NM1)로 이루어진 제1 방향 전류 구동부와, 제2 스위치(SW2), 피모스 및 엔모스 트랜지스터들(PM2,NM2)로 이루어진 제2 방향 전류 구동부를 포함할 수 있다.

상기 리드 전류 구동부의 노드(NO1)와 소스 라인(SL)간에는 상기 MTJ(5)가 연결되며, 제1,2 스위치(SW1,SW2)는 제1,2 더미셀 사인 검출 신호들(+D.C, -D.C)에 각기 응답하여 스위칭된다.

도 7에서, 제1 더미셀 사인 검출 신호(+D.C)가 논리 "H"로서 인가되는 경우에, 상기 제1 스위치(SW1)가 스위칭 온되고, 상기 제2 스위치(SW2)가 스위칭 오프된다. 한편, 상기 엔모스 트랜지스터(NM1)게이트에는 제1 방향(A1)으로 흐르는 전류를 클램핑하기 위한 클램핑 전압(VCMP)이 인가된다. 따라서, 리드 전류의 방향은 전원전압(VDD)에서 MTJ(5)를 통해 소스 라인(SL)으로 흐르는 제1 방향(A1)이 된다. 즉, 순방향 전류 흐름이 된다.

제2 더미셀 사인 검출 신호(-D.C)가 논리 "H"로서 인가되는 경우에, 상기 제1 스위치(SW1)가 스위칭 오프되고, 상기 제2 스위치(SW2)가 스위칭 온된다. 한편, 상기 피모스 트랜지스터(PM2)게이트에는 제2 방향(B1)으로 흐르는 전류를 클램핑하기 위한 클램핑 전압(VCMP)이 인가된다. 따라서, 리드 전류는 소스 라인(SL)과 MTJ(5)를 통해 접지로 흐른 제2 방향(B1)이 된다. 즉, 역방향 전류 흐름이 된다.

도 7의 경우에, 상기 제1 스위치(SW1) 및 제2 스위치(SW2)는 리드 명령의 횟수에는 의존하지 않는다. 상기 제1 스위치(SW1) 및 제2 스위치(SW2)는 노말 메모리 셀과 함께 여분으로 제조될 수 있는 더미 메모리 셀의 특성 변화에 의존하여 스위칭된다. 즉, 더미 메모리 셀을 노말 메모리 셀에 비해 보다 가혹한 조건으로 동작되도록 하여 특성변화가 검출되면, 제1 방향에서 제2 방향으로 리드 전류의 인가방향을 변경하거나, 제2 방향에서 제1 방향으로 리드 전류의 인가방향을 변경하는 것이다. 예를 들어, 선택된 노말 메모리 셀을 리드 할 경우에 제1 방향으로 리드 동작을 500회 한 경우에 더미 메모리 셀이 특성 변화를 일으켰다면 501회째의 리드 동작부터는 제2 방향으로 리드 전류가 인가된다. 한편, 제2 방향으로 리드 동작을 600회 한 경우에 더미 메모리 셀이 특성 변화를 일으켰다면 601회째의 리드 동작부터는 제1 방향으로 리드 전류가 인가된다.

결국, 더미 메모리 셀의 특성이 변하기 이전에는 상기 제1 방향으로 상기 리드 전류가 상기 리드 명령의 수신이 있을 때마다 인가되고, 상기 더미 메모리 셀의 특성이 변한 후에는 상기 제2 방향으로 상기 리드 전류가 상기 리드 명령의 수신이 있을 때마다 인가될 수 있다. 또한, 더미 메모리 셀의 특성이 변하기 이전에는 상기 제2 방향으로 상기 리드 전류가 상기 리드 명령의 수신이 있을 때마다 인가되고, 상기 더미 메모리 셀의 특성이 변한 후에는 상기 제1 방향으로 상기 리드 전류가 상기 리드 명령의 수신이 있을 때마다 인가될 수 있다.

도 8을 참조하면, 참조부호 6은 더미 메모리 셀이다. 더미 메모리 셀(6)의 경우에 피모스 트랜지스터(PM10)게이트에는 제2 방향(SB1)으로 흐르는 전류를 클램핑하기 위한 클램핑 전압(VCMP-a)이 인가된다. 여기서, 전압 a는 예를 들어 0.1V가 설정될 수 있다. 결국, 더미 메모리 셀에 인가되는 클램핑 전압(VCMP-a)의 레벨은 노말 메모리 셀에 인가되는 클램핑 전압(VCMP)의 레벨보다 낮으므로, 리드 전류는 상대적으로 많이 흐른다. 이와 같이 하는 이유는 더미 메모리 셀의 리드 에러율을 최대로 높여서 신속히 노말 메모리 셀에 반영하기 위해서이다.

도 9를 참조하면, 도 7의 리드 전류 구동부를 스위칭하기 위한 제2 더미 메모리 셀 구동부가 보여진다. 도 8과 유사하게, 더미 메모리 셀(6)의 경우에 엔모스 트랜지스터(NM11)게이트에는 제1 방향(SA1)으로 흐르는 전류를 클램핑하기 위한 클램핑 전압(VCMP+a)이 인가된다. 여기서, 마찬가지로 전압 a는 예를 들어 0.1V가 설정될 수 있다. 결국, 더미 메모리 셀에 인가되는 클램핑 전압(VCMP+a)의 레벨은 노말 메모리 셀에 인가되는 클램핑 전압(VCMP)의 레벨보다 높으므로, 리드 전류는 상대적으로 많이 흐른다. 이와 같이 하는 이유는 더미 메모리 셀의 리드 에러율을 최대로 높여서 신속히 노말 메모리 셀에 반영하기 위해서이다. 도 3의

도 3에서 참조부호 a2,b2가 라벨링된 포인트들은 더미 셀의 리드 전류에 의한 전압을 각기 가리킨다.

도 9의 더미 메모리 셀 동작이 정상적인 경우에 도 7의 제1 더미셀 사인 검출 신호(+D.C)는 논리 "H"로서 인가되어, 상기 제1 스위치(SW1)가 스위칭 온된다. 따라서, 리드 전류의 방향은 제1 더미셀 사인 검출 신호(+D.C)의 논리가 바뀔 때 까지 순방향 전류 흐름이 지속된다.

한편, 전류 인가 방향의 반복에 의해 특성 변화가 생기면, 제1 더미셀 사인 검출 신호(+D.C)의 논리가 바뀐다. 이에 따라, 상기 제2 스위치(SW2)가 스위칭 온된다. 그리고, 도 8의 회로가 동작되어 제2 더미셀 사인 검출 신호(-D.C)의 논리가 바뀌는지의 여부가 상기 제2 스위치(SW2)가 스위칭 온으로 될 때마다 모니터링된다.

이와 같이, 더미 셀을 가장 최악의 환경 상태로 두고 특성 변화를 체크함에 의해 리드 전류의 방향을 제1 방향에서 제2 방향으로 바꾸거나 제2 방향에서 제1 방향으로 바꾸는 제2 실시 예가 설명되었다.

이제 제3 실시 예가 설명될 것이다.

제3 실시 예의 경우에는 온도 센서가 활용된다.

즉, 리드 동작 시에 상기 제1 방향 및 제2 방향 중 어느 하나의 방향은 온도 센서의 온도 감지 신호를 체크함에 따라 선택될 수 있다.

예를 들어, 상기 온도 감지신호가 기준 온도에 비해 고온 상태로 체크되면 상기 리드 명령의 수신 시마다 상기 제1 방향과 상기 제2 방향으로 교대로 상기 리드 전류가 인가될 수 있다. 한편, 상기 온도 감지신호가 기준 온도에 비해 저온 상태로 체크되면 상기 제1 방향과 상기 제2 방향중 설정된 하나의 방향으로 상기 리드 전류가 인가될 수 있다.

도 10은 본 발명의 개념적 제3 실시 예에 따른 리드 전류 인가 제어부의 예시도이다.

도 10을 참조하면, 온도 센서(170)는 메모리 셀 어레이의 주변에 설치되어 메모리 셀의 온도를 감지한다. 전류의 인가 방향을 결정하는 판정회로(152)는 상기 온도 센서(170)에서 인가되는 온도 감지 신호(T_SEN)을 수신하여, 온도 감지 상태에 따라 방향 고정 신호(Fix Signal)나 방향 교대 신호(Turn Signal)를 발생한다.

방향 교대 신호(Turn Signal)는 상기 온도 감지 신호(T_SEN)가 기준 온도에 비해 고온 상태로 체크될 경우에 발생된다. 이에 따라, 리드 명령의 수신 시마다 상기 제1 방향과 상기 제2 방향으로 교대로 상기 리드 전류가 인가된다.

한편, 방향 고정 신호(Fix Signal)는 상기 온도 감지신호(T_SEN)가 기준 온도에 비해 저온 상태로 체크될 경우에 발생된다. 이에 따라, 상기 제1 방향과 상기 제2 방향중 설정된 하나의 방향으로 상기 리드 전류가 온도 감지신호(T_SEN)가 변화될 때까지 인가된다.

설명의 편의상, 상기 기준 온도를 기준으로 2개의 온도 영역들로 나눌 시에 고온 영역과 저온 영역에서 1 및 0이 각기 생성되는 것으로 가정한다.

고온으로 감지된 경우에 상기 판정회로(152)는 방향 교대 신호(Turn Signal)를 'H'레벨로 출력한다.

저온으로 감지된 경우에 판정회로(152)는 상기 방향 고정 신호(Fix Signal)를 'H'레벨로 출력한다.

도 11은 본 발명이 개념적 실시 예에 적용되는 자기 메모리 장치의 개략적 블록도이다.

도 11을 참조하면, 자기 메모리 장치는, 메모리 셀 어레이(110), 어드레스 디코더(120), 리드/라이트 회로(130), 데이터 입출력(I/O)회로(140), 제어회로(150), 전압 발생회로(160), 및 온도 센서(170)를 포함한다.

상기 메모리 셀 어레이(110)에는 비트라인과 소스라인 간에 연결된 메모리 셀이 행과 열의 매트릭스 형태로 복수로 배치될 수 있다. 또한, 노말 메모리 셀들이외에 제2 실시예의 구현을 위해 더미 메모리 셀들도 설치될 수 있다.

상기 메모리 셀은 하나의 억세스 트랜지스터와 하나의 자기 터널 접합(MTJ)소자로 구성될 수 있다.

또한, 제3 실시 예의 구현을 위해, 온도 센서(170)는 메모리 셀 어레이(110)의 온도를 감지하여 온도 감지 신호를 생성한다. 상기 MTJ는 온도 변화에 따라 민감하게 반응하는 특성이 있다. 따라서, 온도 센서(170)는 메모리 셀 또는 메모리 셀 어레이(150)의 온도를 감지한다. 온도 센서(170)는 감지된 온도에 따라 온도 감지 신호를 생성할 때, 특정한 온도를 기준으로 고온과 저온을 나타내는 정보를 기본적으로 생성할 수 있다. 즉, 상대적으로 고온인 경우에 '1'이 상기 온도 센서(170)로부터 출력되고, 상대적으로 저온인 경우에 '0'이 상기 온도 센서(170)로부터 출력될 수 있다. 그러나, 이는 예시적인 것에 불과하며 본 발명은 한정되지 않는다. 즉, 온도 영역을 다수개의 영역들로 분할할 경우에 복수의 비트들을 가진 디지털 온도 센싱 신호가 생성될 수 있다.

전압 발생회로(160)는 상기 메모리 셀로부터 데이터를 리드하는 리드 동작이 수행될 때 리드 전압을 발생하고, 상기 메모리 셀에 데이터를 저장하는 라이트 동작이 수행될 때 라이트 전압을 생성한다.

어드레스 디코더(120)는 상기 메모리 셀 어레이(110)의 로우와 컬럼을 선택하기 위해 로우 어드레스 및 컬럼 어드레스를 디코딩한다. 상기 어드레스 디코더(120)의 디코딩 동작에 따라 복수의 메모리 셀들 중에서 특정한 메모리 셀이 선택될 수 있다. 상기 어드레스 디코더(120)는 어드레스의 프리 디코딩을 위한 프리(Pre) 디코더를 포함할 수 있다.

리드/라이트 회로(130)는 리드 동작 시에 선택된 메모리 셀로부터 데이터를 리드하고, 라이트 동작 시에 선택된 메모리 셀에 라이트 데이터를 저장한다. 라이트 동작 내의 셋 동작 시에 선택된 메모리 셀에는 데이터"0"이 저장된다. 한편, 라이트 동작 내의 리셋 동작 시에 선택된 메모리 셀에는 데이터 "1"이 저장된다.

데이터 입출력(I/O)회로(140)는 리드 동작 시에 리드 데이터를 입출력(I/O)포트로 출력하고, 라이트 동작 시에 인가되는 라이트 데이터를 라이트 회로(130)로 전달한다.

제어 회로(150)는 도 5의 코맨드 버퍼(50)로부터 인가되는 코맨드를 디코딩하여 자기 메모리 장치(100)의 리드 동작이나 라이트 동작을 제어할 수 있다. 라이트 동작이 수행될 때, 상기 제어 회로(150)는 전압 발생회로(160)와 상기 라이트회로(130)를 제어하여 메모리 셀 어레이(110)내의 선택된 메모리 셀에 라이트 데이터가 라이트 되도록 할 수 있다. 리드 동작이 수행될 때, 상기 제어 회로(150)는 상기 전압 발생회로(160)와 상기 리드회로(130)를 제어하여, 상기 메모리 셀 어레이(110)내의 선택된 메모리 셀에 저장된 데이터를 리드 할 수 있다. 상기 제어 회로(150)는 리드 동작의 제어 시에 도 12와 같은 제어 흐름 동작을 수행하여, 리드 동작 시의 리드 에러율이 최소화 또는 저감되도록 한다.

도 12는 도 11의 장치에 의해 수행되는 리드 동작 제어 흐름도이다.

도 12를 참조하면, 제어 회로(150)는 단계 S120에서 리드 코맨드를 수신한다.

리드 코맨드의 수신 시에 상기 제어 회로(150)는 단계 S130을 수행하여 제1 내지 제3 실시 예들의 방법들 중 하나를 결정할 수 있다.

즉, 단계 S130에서 홀수 번째의 리드 명령이냐 짝수 번째의 리드 명령이냐에 따라 리드 전류의 인가 방향이 교대로 바뀔 수 있다. 즉, 이는 제1 실시 예의 교번적 전류 인가 방법이 된다.

또한, 단계 S130에서 양방향 중 하나의 방향으로 리드 동작을 반복적으로 수행하는 중에 더미 메모리 셀의 특성 변화가 있으면, 리드 전류의 인가 방향이 바뀔 수 있다. 즉, 이는 제2 실시 예의 더미 메모리 셀 활용 방법이 된다.

또한, 단계 S130에서 온도 센서의 온도 감지 신호가 고온인지 아닌 지에 따라 리드 전류의 인가 방향이 교대로 바뀌거나 한 방향으로 고정될 수 있다. 즉, 이는 제3 실시 예의 온도 센서 활용 방법이 된다.

상기한 방법들 중 하나의 방법의 결정은 안티퓨즈 박스나 메탈 옵션 또는 모드 레지스터 셋을 통해 구현될 수 있을 것이다.

단계 S130에서 리드 전류가 양방향 중 어느 한 방향으로 인가되면, 단계 S140에서 상기 리드 전류의 흐름 세기를 감지하여 상기 선택된 자기 메모리 셀에 저장된 데이터를 리드하는 리드 동작이 실행된다.

이와 같이, 양방향으로 리드 전류를 인가하는 본 발명의 방법들에 의해, 리드 에러율은 최소화 또는 저감된다.

도 13은 본 발명에 적용가능한 자기 메모리 셀의 동작 원리를 보여주기 위한 도면이다.

도 13을 참조하면, STT-MRAM 셀은 자기 터널 접합(MTJ)소자(105), 트랜지스터(110), 비트 라인(120), 및 워드 라인(130)을 포함한다. 예를 들어, MTJ 소자(105)는 예시된 것처럼, 절연(터널 배리어)층에 의해 분리되는 핀드층(pinned layer) 및 프리층(free layer)으로 형성되며, 이들 각각은 자기장을 보유할 수 있다. 소스 라인(140)은 라인(114)을 통해 상기 트랜지스터(110)에 연결된다.

감지 증폭기(150)는 비트 라인 레퍼런스(170)의 신호레벨과 비트 라인(120)의 신호레벨을 비교하고 그 비교된 차이를 증폭한다. 도 11의 참조부호 130에 대응되는 리드/라이트 회로(160)는 상기 비트 라인(120)과 상기 소스 라인(140) 사이에 연결된다.

자기 터널 접합(MTJ)소자(105)는 바닥 전극(BE) 플레이트(180)로서 알려진 금속층 상에서 성장될 수 있으며, 상기 바닥 전극(BE) 플레이트(180)는 시드(미도시)를 통해 트랜지스터(110)의 상부 부분(112)에 접속된다. 상기 BE 플레이트(180)의 기계적 표면 특성들, 이를 테면 표면 평탄도(flatness)또는 조도(roughness)는 MTJ 소자(105)의 성능에 영향을 미친다. 일반적으로, BE 플레이트(180)는 강성의 연마된 금속 이를 테면 MTJ 소자(105)상에 형성하기에 적합한 기계적 특성들을 갖는 티타늄 합금 또는 이와 유사한 금속으로 형성된다.

MRAM은 자성의 성질 중에서 스핀이 업(Up)과 다운(Down)으로 나뉘어지는 것을 이용하는 메모리이다. 즉, MRAM은 자성 요소들을 이용하는 비휘발성 메모리 기술인 것이다. 예를 들어, 스핀 전달 토크 자기저항 랜덤 액세스 메모리(STT-MRAM)는 전자들이 박막(스핀 필터)을 통과함에 따라 스핀-편광되는 전자들을 이용한다. 또한, STT-MRAM은 스핀 전달 토크 RAM(STT-RAM), 스핀 토크 전달 자화 스위칭 RAM(Spin-RAM), 및 스핀 모멘텀 전달 RAM(SMT-RAM)으로 나뉠 수 있다.

자기장을 이용하여 도전성 물질의 저항을 변화시키는 이른바 자기 저항 효과(magneto-resistance effect)를 이용하는 전형적인 MRAM은 MTJ(Magnetic Tunnel Junction)로 형성된 다수의 저항 메모리 셀을 포함한다.

강자성체의 자화 상태에 따라 MTJ를 통과하여 흐르는 터널링 전류(또는 터널링 저항)가 변화된다. MTJ가 중간에 개재된 강자성체는 자유층(free layer) 및 고정층(pinned layer)를 포함하며, 자유층과 고정층에서 자화 방향이 서로 평행할 경우 터널링 저항은 최소이며, 자유층과 고정층에서의 자화 방향이 서로 반평행할 경우 터널링 저항은 최대일 수 있다. 고정층에 피닝층(pinning layer)으로 지칭되는 반강자성층(anti-ferromagnetic layer)이 부가될 경우 고정층의 자화 방향은 고정되어, 터널링 저항은 자유층의 자화 방향에 따라 변할 수 있다. 여기서 자유층의 자화 방향은 비트 라인 및 워드 라인을 따라 흐르는 전류에 의해 형성되는 자기장을 이용하여 스위치할 수 있다. 그런데, 상기와 같은 방법은 저항 메모리 장치가 고집적화될수록 자유층의 보자력(coercivity)이 증가하여 원하지 않는 자유층이 스위치될 수 있다. 따라서, 스핀 전달 토크(STT; Spin Transfer Torque) 방식을 이용하는 자기 메모리 장치나 토글 스위칭(toggle switching) 라이팅 방식을 이용하는 자기 메모리 장치에 대한 관심이 보다 높다.

스핀 전달 토크 방식을 이용한 자기 메모리 장치는 자기 메모리 장치에서 스핀이 분극화되는 방향으로 전류를 제공함으로써 전자의 스핀 전달(spin transfer of electron)을 이용하여 자유층을 원하는 방향으로 스위치할 수 있다. 이는 셀 사이즈가 감소함에 따라 요구되는 전류의 양이 상대적으로 감소하므로, 저항 메모리 장치를 고집적화시킬 수 있다.

워드 라인 및 비트 라인은 교차점에서 45°방향만큼 비스듬하게 배치될 수 있으며, MTJ는 순차적으로 적층된 제2 마그네틱 영역, 터널링 배리어 및 제1 마그네틱 영역을 포함할 수 있다. 여기서, 제1 및 제2 마그네틱 영역은 상부 강자성층, 하부 강자성층 및 이들 사이에 삽입된 반자성 커플링 스페이서층을 포함하는 SAF(Synthetic Anti-Ferromagnetic) 구조체를 포함할 수 있다.

도 14는 도 13의 메모리 셀의 등가 회로도이다.

도 14를 참조하면, STT-MRAM 셀은 억세스 트랜지스터(510)에 연결된 워드라인(WL)을 포함한다. 데이터 저장 소자인 MTJ(520)소자는 단순한 저항(R)으로 표현되어 있다. 억세스 트랜지스터(510) 및 자기 터널 접합 소자(520)는 비트 라인(BL)과 소스 라인(SL) 사이에 배치된다. 라이트 동작 동안 상태 "0"에 대해서 WL=H, BL=H 그리고 SL=L이다. 또한, 상태 "1"에 대해서 WL=H, BL=L 그리고 SL=H이다.

본 발명의 실시예에서 사용될 때, H는 높은 전압/로직 레벨이고 L은 낮은 전압/로직 레벨이다. 전압 레벨들은 공급 전압 레벨들(예를 들어, Vdd 및 0)일수 있거나 공급 전압 레벨들보다 높거나 이보다 낮을 수 있다. 상기 배열 및 상태 조건들은 단지 본 발명의 실시예의 논의를 위해 제공된 것이며, 논의된 상태나 조건들에 제한되지 않음을 인식하여야 할 것이다.

도 15는 모바일 기기에 적용된 본 발명의 응용 예를 도시한 개략적 회로 블록도이다.

도 15를 참조하면, 모바일 기기는 멀티 포트 MRAM(100), 제1 프로세서(200), 제2 프로세서(300), 디스플레이부(400), 유우저 인터페이스(500), 카메라 유닛(600), 및 모뎀(700)을 포함할 수 있다.

상기 멀티 포트 MRAM(100)은 제1-3버스들(B10,B20,B22)과 연결되는 3개의 포트들을 가지며, 상기 제1 프로세서(200)와 제2 프로세서(300)에 연결되어 있다. 보다 구체적으로, 상기 멀티포트 MRAM(100)의 제1 포트는 제1 버스(B10)를 통해 베이스밴드 프로세서인 제1 프로세서(200)에 연결되고, 멀티포트 MRAM(100)의 제2 포트는 제2 버스(B20)를 통해 응용 프로세서인 제2 프로세서(300)에 연결된다. 또한, 멀티포트 MRAM(100)의 제3 포트는 제3 버스(B22)를 통해 상기 제2 프로세서(300)에 연결된다.

따라서, 하나의 멀티 포트 MRAM(100)은 하나의 스토리지 메모리와 두개의 DRAM을 대체할 수 있다.

결국, 도 15의 멀티포트 MRAM(100)은 3개의 포트를 구비하고 DRAM과 플래시 메모리의 역할을 함께 수행할 수 있다. 그러한 경우에 상기 멀티포트 MRAM(100)은리드 에러율이 낮은 리드 전류 인가 방식으로 리드 동작이 수행되므로, 리드 오류가 저감된다. 또한, 하나의 메모리 장치가 2개의 DRAM과 하나의 플래시 메모리를 겸하게 되므로, 시스템의 사이즈가 축소되고, 시스템 구현 비용이 저렴해질 수 있다. 더구나, 기존의 프로세서들의 연결구성을 변경함이 없이 그대로 채용할 수 있으므로 호환성이 개선된다.

상기 제1 버스(B10)의 인터페이스는 휘발성 메모리 인터페이스일 수 있으며, 상기 제1 포트는 상기 제1 프로세서(200)로부터 발생된 제1 패킷 데이터(DQ1/ADDR1/CMD1)를 수신하여 멀티포트 MRAM(100)의 내부 회로블록으로 전달한다. 또한, 상기 제1 포트는 상기 멀티포트 MRAM(100)의 제1 데이터를 상기 제1 프로세서(200)로 제공한다. 이 경우에 상기 제1 데이터는 병렬 데이터일 수 있다.

상기 제3 버스(B22)의 인터페이스도 휘발성 메모리 인터페이스일 수 있으며, 상기 제3 포트는 상기 제2 프로세서(200)로부터 발생된 제3 패킷 데이터(DQ3/ADDR3/CMD3)를 수신하여 멀티포트 MRAM(100)의 내부 회로블록으로 전달한다. 또한, 상기 제3 포트는 상기 멀티포트 MRAM(100)의 제3 데이터를 상기 제2 프로세서(300)로 제공한다.

이 경우에 상기 제1,3 데이터는 직렬 또는 병렬 데이터일 수 있다. 미도시된 클럭 발생기는 외부 클럭신호(CLK)에 기초하여 제1 내부 클럭신호(ICLK1) 및 제3 내부 클럭신호(ICLK3)를 발생할 수 있다. 이 경우에 제1 내부 클럭신호(ICLK1)와 제3 내부 클럭신호(ICLK3)는 주파수가 서로 다를 수 있다.

한편, 상기 제2 버스(B20)의 인터페이스는 낸드 플래시와 같은 불휘발성 메모리 인터페이스일 수 있으며, 상기 제2 포트는 상기 제2 프로세서(300)로부터 발생된 제2 패킷 데이터(DQ2/ADDR2/CMD2)를 수신하여 멀티포트 MRAM(100)의 내부 회로블록으로 전달한다. 또한, 상기 제2 포트는 상기 멀티포트 MRAM(100)의 제2 데이터를 상기 제2 프로세서(300)로 제공한다. 이 경우에 상기 제2 데이터는 직렬 또는 병렬 데이터일 수 있다.

상기 제1,2 프로세서들(200,300)과 상기 MRAM(100)은 경우에 따라 하나의 칩으로 제조 또는 패키징될 수 있다. 결국, 상기 MRAM(100)은 상기 모바일 기기에 임베디드될 수도 있다.

상기 모바일 기기가 휴대용 통신 디바이스인 경우에, 상기 제1 프로세서(200)에는 통신 데이터의 송수신 및 데이터 변복조 기능을 수행하는 모뎀(700)이 연결될 수 있다.

대용량의 정보 저장을 위해 상기 제1 프로세서(200) 또는 제2 프로세서(300)에는 노어 타입 혹은 낸드 타입 플래시 메모리가 추가로 연결될 수 있다.

상기 디스플레이 부(400)는 백라이트를 갖는 액정이나 LED 광원을 갖는 액정 또는 OLED 등의 소자로서 터치 스크린을 가질 수 있다. 상기 디스플레이 부(400)는 문자,숫자,그림 등의 이미지를 컬러로 표시하는 출력 소자로서 기능한다.

상기 모바일 기기는 모바일 통신 장치의 위주로 설명되었으나, 필요한 경우에 구성 요소를 가감하여 스마트 카드로서 기능할 수 있다.

상기 모바일 기기는 별도의 인터페이스를 외부의 통신 장치와 연결될 수 있다. 상기 통신 장치는 DVD(digital versatile disc) 플레이어, 컴퓨터, 셋 탑 박스(set top box, STB), 게임기, 디지털 캠코더 등일 수 있다.

카메라 유닛(600)은 카메라 이미지 프로세서(Camera Image Processor: CIS)를 포함하며 상기 제2 프로세서(300)와 연결된다.

비록 도면에는 도시되지 않았지만, 상기 모바일 기기에는 응용 칩셋(Application chipset)이나 모바일 디램 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 가진 자에게 자명하다.

상기 MRAM(100)칩이나 상기 플래시 메모리의 칩은 각기 혹은 함께 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 칩은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등의 패키지로서 패키지화될 수 있다.

비록, 도 15에서 MRAM 이 설치된 것을 예로 들었으나, 다양한 종류의 불휘발성 메모리가 사용될 수 있다.

상기 불휘발성 메모리는 텍스트, 그래픽, 소프트웨어 코드 등과 같은 다양한 데이터 형태들을 갖는 데이터 정보를 저장할 수 있다.

상기 불휘발성 메모리는, 예를 들면, EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(flash memory), Conductive bridging RAM(CBRAM), FeRAM (Ferroelectric RAM), OUM(Ovonic Unified Memory)라고도 불리는 PRAM(Phase change RAM), 저항성 메모리 (Resistive RAM: RRAM 또는 ReRAM), 나노튜브 RRAM (Nanotube RRAM), 폴리머 RAM(Polymer RAM: PoRAM), 나노 부유 게이트 메모리(Nano Floating Gate Memory: NFGM), 홀로그래픽 메모리 (holographic memory), 분자 전자 메모리 소자(Molecular Electronics Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)로 구현될 수 있다.

도 11의 자기 메모리 장치(100)는 셀룰러 폰, 태플릿 피씨, 또는 노트북 컴퓨터에 DRAM과 소용량 플래시 메모리를 대체하는 메모리로서 적용될 수 있다.

도 16은 본 발명의 개념에 따른 자기 메모리 장치를 갖는 스마트 카드를 도시한 도면이다.

도 16을 참조하면, 스마트 카드(10)는 메모리 콘트롤러(14)와 반도체 메모리 장치(12)를 포함한다. 여기서, 상기 반도체 메모리 장치(12)는 예를 들어, MRAM으로 구현될 수 있다. 상기 메모리 콘트롤러(14)는 상기 MRAM(12)에 스마트 카드의 동작에 필요한 데이터를 라이트한다. 상기 MRAM(12)은 리드 명령을 수신 시에, 자기 메모리 셀에 제1 방향 및 제2 방향 중 선택된 어느 하나의 방향으로 리드 전류를 인가하고, 상기 리드 전류의 흐름 세기를 감지하여 상기 선택된 자기 메모리 셀에 저장된 데이터를 리드한다.

도 17은 본 발명의 개념에 따른 자기 메모리 장치를 갖는 메모리 시스템을 도시한 도면이다.

도 17을 참조하면, 메모리 시스템(20)은 버스(21)에 전기적으로 연결된 CPU(22), 에스램(24), 메모리 콘트롤러(26) 및 MRAM(28)를 포함한다. 여기서 MRAM(28)은 본 발명의 개념에 따라 설명된 바와 같은 리드 동작을 가질 수 있다.

MRAM(28)에는 CPU(22)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그보다 큰 정수)가 메모리 콘트롤러(26)를 통해 저장될 수 있다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 시스템(20)에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 인가될 수 있다. 메모리 콘트롤러(26)와 MRAM(28)은, 예를 들면, SSD(Solid State Drive/Disk)로 구성될 수도 있다.

도 16 및 도 17의 경우에 MRAM은 리드 동작 시 양방향으로 리드 전류가 흐를 수 있으므로 리드 에러율이 줄어든다. 따라서, 리드 동작의 오류가 줄어들어 스마트 카드나 시스템의 동작 신뢰성이 개선된다.

도 18은 메모리 카드에 적용된 본 발명의 응용 예를 도시한 도면이다.

본 발명의 개념에 따른 MRAM(1210)는 메모리 카드(1200)에 응용될 수 있다. 일예로, 메모리 카드(1200)는 호스트와 MRAM(1210) 간의 제반 데이터 교환을 제어하는 메모리 콘트롤러(1220)를 포함할 수 있다.

상기 메모리 콘트롤러(1220)내에서, 에스램(1221)은 중앙처리장치(CPU:1222)의 동작 메모리로서 사용될 수 있다. 호스트 인터페이스(1223)는 메모리 카드(1200)와 접속되는 호스트(Host)의 데이터 교환 프로토콜을 구비할 수 있다. 오류 수정 코드(ECC:1224)는 저항성 메모리 장치(1210)로부터 리드된 데이터에 포함되는 오류를 검출 및 정정할 수 있다. 메모리 인터페이스(1225)는 저항성 메모리 장치(1210)와 메모리 콘트롤러(1220)간의 인터페이싱을 담당한다. 중앙처리장치(1222)는 메모리 콘트롤러(1220)의 데이터 교환을 위한 제반 제어 동작을 수행한다.

상기 MRAM(1210)의 선택된 메모리 셀에는 리드 동작 시에 리드 전류가 양방향으로 번갈아 인가될 수 있다. 따라서, 자기 터널 접합 소자의 특성 변화에 기인하여 발생되는 리드 에러율이 줄어들므로, 메모리 카드의 동작 퍼포먼스가 개선된다.

도 19는 정보 처리 시스템에 적용된 본 발명의 응용 예를 도시한 도면이다. 도 19를 참조하면, 정보 처리 시스템(1300)은 본 발명의 개념에 따른 MRAM(1311)을 구비한 메모리 시스템(1310)을 포함할 수 있다. 정보 처리 시스템(1300)은 모바일 기기나 컴퓨터 등을 포함할 수 있다. 일예로, 정보 처리 시스템(1300)은 메모리 시스템(1310)과 각각 시스템 버스(1360)에 전기적으로 연결된 모뎀(MODEM:1320), CPU(1330), 램(1340), 유저 인터페이스(1350)를 포함할 수 있다. 메모리 시스템(1310)에는 CPU(1330)에 의해 처리된 데이터 또는 외부에서 입력된 데이터가 저장될 수 있다. 정보 처리 시스템(1300)은 반도체 디스크 장치(Solid State Disk), 카메라 이미지 프로세서(Camera Image Sensor) 및 그 밖의 응용 칩셋(Application Chipset)으로 제공될 수 있다. 일예로, 메모리 시스템(1310)은 반도체 디스크 장치(SSD)로 구성될 수 있으며, 이 경우 정보 처리 시스템(1300)은 대용량의 데이터를 메모리 시스템(1310)에 안정적으로 그리고 신뢰성 있게 저장할 수 있다.

메모리 콘트롤러(1312)와 함께 상기 메모리 시스템(1310)을 구성하는 상기 MRAM(1311)의 선택된 메모리 셀에는 리드 동작 시에 리드 전류가 양방향으로 번갈아 인가될 수 있다. 따라서, 자기 터널 접합 소자의 특성 변화에 기인하여 발생되는 리드 에러율이 줄어들므로, 정보 처리 시스템의 퍼포먼스가 개선된다.

이상에서와 같이 도면과 명세서를 통해 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 예를 들어, 사안이 다른 경우에 본 발명의 기술적 사상을 벗어남이 없이, 리드 동작 시에 리드 전류의 양방향 인가 방식을 다양하게 변경 및 변형할 수 있을 것이다.

*도면의 주요 부분에 대한 부호의 설명*
100: 반도체 메모리 장치
110: 메모리 셀 어레이
150: 제어회로
170: 온도 센서

Claims

리드 명령을 수신하고;
자기 메모리 셀에 제1 방향 및 제2 방향 중 선택된 어느 하나의 방향으로 리드 전류를 인가하고;
상기 리드 전류의 흐름 세기를 감지하여 상기 선택된 자기 메모리 셀에 저장된 데이터를 리드하는 자기 메모리 장치의 데이터 리드 방법.
제1항에 있어서,
상기 제1 방향 및 제2 방향 중 어느 하나의 방향은 상기 리드 명령의 수신이 홀수 번째인지 짝수 번째인지에 따라 선택되는 자기 메모리 장치의 데이터 리드 방법.
제1항에 있어서,
상기 리드 명령의 수신이 홀수 번째이면 상기 제1 방향으로 상기 리드 전류가 인가되고 상기 리드 명령의 수신이 짝수 번째이면 상기 제2 방향으로 상기 리드 전류가 인가되는 자기 메모리 장치의 데이터 리드 방법.
제1항에 있어서,
상기 제1 방향 및 제2 방향 중 어느 하나의 방향은 더미 메모리 셀의 특성 변화를 체크함에 따라 선택되는 자기 메모리 장치의 데이터 리드 방법.
제4항에 있어서,
상기 더미 메모리 셀의 특성이 변하기 이전에는 상기 제1 방향으로 상기 리드 전류가 상기 리드 명령의 수신이 있을 때마다 인가되고, 상기 더미 메모리 셀의 특성이 변한 후에는 상기 제2 방향으로 상기 리드 전류가 상기 리드 명령의 수신이 있을 때마다 인가되는 자기 메모리 장치의 데이터 리드 방법.
제1항에 있어서,
상기 제1 방향 및 제2 방향 중 어느 하나의 방향은 온도 센서의 온도 감지 신호를 체크함에 따라 선택되는 자기 메모리 장치의 데이터 리드 방법.
비트라인과 소스라인에 연결된 자기 메모리 셀이 행과 열의 매트릭스 형태로 복수로 배치된 메모리 셀 어레이;
상기 메모리 셀 어레이 내의 선택된 자기 메모리 셀에 리드 전류를 인가하고 상기 리드 전류의 흐름 세기를 감지하여 상기 선택된 자기 메모리 셀에 저장된 데이터를 리드하는 리드 회로; 및
리드 명령에 응답하여, 상기 리드 전류가 제1 방향 및 제2 방향 중 선택된 어느 하나의 방향으로 인가되도록 제어하는 제어회로를 포함하는 자기 메모리 장치.
제7항에 있어서,
상기 제어회로는, 상기 리드 명령이 홀수 번째인지 짝수 번째인지에 따라 상기 제1 방향 및 제2 방향 중 어느 하나의 방향이 선택되도록 하는 자기 메모리 장치.
제8항에 있어서,
상기 제1 방향 및 제2 방향 중 어느 하나의 방향은 더미 메모리 셀의 특성 변화의 유무에 따라 선택되는 자기 메모리 장치.
제8항에 있어서,
상기 제1 방향 및 제2 방향 중 어느 하나의 방향은 온도 센서의 온도 감지 신호를 상기 제어회로가 체크함에 따라 고정되거나 번갈아 선택되는 자기 메모리 장치.