JP6557488B2 - 不揮発性メモリ装置及びそれを含む格納装置、それの書込み方法及び読出し方法 - Google Patents
不揮発性メモリ装置及びそれを含む格納装置、それの書込み方法及び読出し方法 Download PDFInfo
- Publication number
- JP6557488B2 JP6557488B2 JP2015056454A JP2015056454A JP6557488B2 JP 6557488 B2 JP6557488 B2 JP 6557488B2 JP 2015056454 A JP2015056454 A JP 2015056454A JP 2015056454 A JP2015056454 A JP 2015056454A JP 6557488 B2 JP6557488 B2 JP 6557488B2
- Authority
- JP
- Japan
- Prior art keywords
- complementary
- line
- voltage
- cells
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 21
- 230000000295 complement effect Effects 0.000 claims description 287
- 230000004044 response Effects 0.000 claims description 29
- 230000005291 magnetic effect Effects 0.000 claims description 19
- 230000004913 activation Effects 0.000 claims description 8
- 241001272684 Xanthomonas campestris pv. oryzae Species 0.000 description 22
- 238000010586 diagram Methods 0.000 description 21
- 230000005415 magnetization Effects 0.000 description 19
- 235000010957 calcium stearoyl-2-lactylate Nutrition 0.000 description 16
- 108010020053 Staphylococcus warneri lipase 2 Proteins 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000005290 antiferromagnetic effect Effects 0.000 description 4
- AYTAKQFHWFYBMA-UHFFFAOYSA-N chromium dioxide Chemical compound O=[Cr]=O AYTAKQFHWFYBMA-UHFFFAOYSA-N 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910003321 CoFe Inorganic materials 0.000 description 2
- 229910016555 CuOFe2O3 Inorganic materials 0.000 description 2
- 229910052692 Dysprosium Inorganic materials 0.000 description 2
- 229910016697 EuO Inorganic materials 0.000 description 2
- 229910015191 FeOFe2O3 Inorganic materials 0.000 description 2
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910017955 MgOFe2O3 Inorganic materials 0.000 description 2
- -1 MnAs Inorganic materials 0.000 description 2
- 229910016629 MnBi Inorganic materials 0.000 description 2
- 229910016987 MnOFe2O3 Inorganic materials 0.000 description 2
- 229910016964 MnSb Inorganic materials 0.000 description 2
- 229910005857 NiOFe2O3 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910009493 Y3Fe5O12 Inorganic materials 0.000 description 2
- PGTXKIZLOWULDJ-UHFFFAOYSA-N [Mg].[Zn] Chemical compound [Mg].[Zn] PGTXKIZLOWULDJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 102100029824 ADP-ribosyl cyclase/cyclic ADP-ribose hydrolase 2 Human genes 0.000 description 1
- 102100037086 Bone marrow stromal antigen 2 Human genes 0.000 description 1
- 229910019236 CoFeB Inorganic materials 0.000 description 1
- 229910021580 Cobalt(II) chloride Inorganic materials 0.000 description 1
- 101000794082 Homo sapiens ADP-ribosyl cyclase/cyclic ADP-ribose hydrolase 2 Proteins 0.000 description 1
- 101000740785 Homo sapiens Bone marrow stromal antigen 2 Proteins 0.000 description 1
- 101001099051 Homo sapiens GPI inositol-deacylase Proteins 0.000 description 1
- 101001063878 Homo sapiens Leukemia-associated protein 1 Proteins 0.000 description 1
- 101000581402 Homo sapiens Melanin-concentrating hormone receptor 1 Proteins 0.000 description 1
- 101100028951 Homo sapiens PDIA2 gene Proteins 0.000 description 1
- 229910021577 Iron(II) chloride Inorganic materials 0.000 description 1
- 102100030893 Leukemia-associated protein 1 Human genes 0.000 description 1
- 201000002832 Lewy body dementia Diseases 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910021570 Manganese(II) fluoride Inorganic materials 0.000 description 1
- 229910017231 MnTe Inorganic materials 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 102100036351 Protein disulfide-isomerase A2 Human genes 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- 102000037055 SLC1 Human genes 0.000 description 1
- 102000037062 SLC2 Human genes 0.000 description 1
- 108091006209 SLC2 Proteins 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000002885 antiferromagnetic material Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QYHKLBKLFBZGAI-UHFFFAOYSA-N boron magnesium Chemical compound [B].[Mg] QYHKLBKLFBZGAI-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(II) oxide Inorganic materials [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 1
- CTNMMTCXUUFYAP-UHFFFAOYSA-L difluoromanganese Chemical compound F[Mn]F CTNMMTCXUUFYAP-UHFFFAOYSA-L 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- NMCUIPGRVMDVDB-UHFFFAOYSA-L iron dichloride Chemical compound Cl[Fe]Cl NMCUIPGRVMDVDB-UHFFFAOYSA-L 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
実施形態において、前記第1及び第2ワードラインの伸張方向は、前記第1ソースライン及び前記第2相補ソースラインの伸張方向と同一である。
実施形態において、カラム選択信号に応答して前記ビットラインの中でいずれか1つをデータラインに連結するビットライン選択トランジスタと、
前記カラム選択信号に応答して前記相補ビットラインの中でいずれか1つを相補データラインに連結する相補ビットライン選択トランジスタと、を含む。
実施形態において、前記第1及び第2トゥルーセルの中でいずれか1つの書込み動作の時、前記ビットラインにプリチャージ電圧が印加された後、選択されたビットラインに接地電圧が印加され、選択されたワードラインにオープン電圧が印加され、前記第1ソースラインに書込み電圧が印加される。
実施形態において、前記データライン及び前記相補データラインに流れる電圧或いは電流を感知する感知増幅器をさらに含む。
実施形態において、前記第1及び第2トゥルーセルの中でいずれか1つの読出し動作の時、前記ビットラインに接地電圧が印加された後、選択されたワードラインにオープン電圧が印加され、前記第1ソースラインに接地電圧が印加される。
実施形態において、ソースライン制御信号に応答して前記第1ソースラインと前記第1相補ソースラインとを独立的に制御するソースライン制御回路をさらに含む。
実施形態において、データ、読出し活性化信号、書込み活性化信号を受信し、前記ソースライン制御信号を発生するソースライン制御信号発生器をさらに含む。
実施形態において、前記第1及び第2オープン電圧は、電源電圧である。
実施形態において、読出し動作の時、前記ビットラインと前記相補ビットラインとに接地電圧が印加され、選択されたワードラインに前記オープン電圧を印加し、前記ソースラインと前記相補ソースラインとに読出し電圧が印加され、選択されたビットライン及び選択された相補ビットラインの電圧或いは電流が感知される。
実施形態において、前記書込み電圧を印加する段階は、前記ソースラインに書込み電圧が印加され、前記相補ソースラインに前記接地電圧を印加する段階を含む。
実施形態において、前記プリチャージする段階は、前記ビットライン及び前記相補ビットラインに接地電圧を印加する段階を含む。
実施形態において、前記読出し電圧を印加する段階は、前記ソースラインと前記相補ソースラインとに接地電圧を印加する段階を含む。
本発明の実施形態による不揮発性メモリ装置はデータを格納するトゥルーセル(true cells)と相補データを格納するコンプリメンタリセル(complementary cells)との各々を1T−nCell構造で具現することによって、センシングマージンを極大化させながら、同時にチップサイズを大幅に減らすことができる。ここで、1T−nCell構造は1つのトランジスタの一端が複数のメモリセルの各々の一端に連結され、複数のメモリセルの各々の他端はビットラインに連結された構造である。ここで、複数のメモリセルの各々はトゥルーセル或いはコンプリメントセルである。
メモリセルアレイ110に含まれるトゥルーセル/コンプリメンタリセルは行アドレス及び列アドレスによって選択される。行アドレスによってワードラインWLsの中で少なくとも1つのワードラインが選択され、列アドレスによって複数のビットラインBLs、BLBsの中で少なくとも1つのビットラインが選択される。図示しないが、いずれか1つのワードラインに複数のトゥルーセル/コンプリメンタリセルが連結される。
ビットライン選択回路130は列アドレスに応答してデータラインDLを選択されたビットライン/相補ビットラインに連結する。例示的に、アドレスデコーダ120は行デコーダ、列デコーダ、アドレスバッファ等のような構成要素を含むことができる。
感知増幅器は選択されたビットライン/相補ビットラインを通じて流れる電流或いは選択されたビットライン/相補ビットラインに印加された電圧を感知して、メモリセルを読み出す。感知増幅回路150は読み出されたデータをデータ入出力回路160に出力する。
制御ロジック170は不揮発性メモリ装置100の諸般動作を制御する。制御ロジック170は外部から入力される命令或いは制御信号に応答して動作する。
また、本発明の実施形態による不揮発性メモリ装置100は1つのワードラインに複数のトゥルーセル/コンプリメントセルを連結することによって、従来のそれと比較してメモリセルアレイ110の大きさを大幅に減らすことができる。
ビットライン選択トランジスタBST1、BST2はカラム選択信号C1、C2に応答してビットラインBL1、BL2の中でいずれか1つを感知増幅器SAのデータラインDL1に連結する。相補ビットライン選択トランジスタBSTB1、BSTB2はカラム選択信号C1、C2に応答して相補ビットラインBLB1、BLB2の中でいずれか1つを感知増幅器SAの相補データラインDLB1に連結する。
一方、図2では1T−nCell構造はトゥルーセルとコンプリメンタリセルとが交互に配置されている。しかし、本発明がここに制限される必要はない。本発明の1T−nCell構造はトゥルーセルグループとコンプリメンタリグループとに配置されてもよい。
第1サブワードラインSWL1に複数の第1トゥルーセルTC1、TC2が連結される。第1サブワードラインSWL1は第1トランジスタT1によって第1ソースラインSL1に連結される。ここで、第1トランジスタT1のゲートは第1ワードラインWL1に連結される。第1トゥルーセルTC1、TC2の各々は第1サブワードラインSWL1とビットラインBL1、BL2との間に連結される。
メモリセルMCに対する読出し動作の時、ワードラインWL1にロジックハイの電圧が提供される。ワードラインWL1電圧に応答してセルトランジスタCTがターンオンされる。また、可変抵抗素子VRの抵抗値を測定するためにビットラインBL1からソースラインSL方向に読出し電流(read current)が提供される。測定される抵抗値によって可変抵抗素子VRに格納されたデータが判別される。
実施形態において、ワードラインWL1の伸張方向とソースラインSL1の伸張方向とは同一である。
実施形態において、ワードラインWL1の伸張方向とビットラインBL1の伸張方向とは互いに直角である。
可変抵抗素子VRの抵抗値は自由層L1の磁化方向に沿って変わる。可変抵抗素子に読出し電流Iを提供すれば、可変抵抗素子の抵抗値にしたがうデータ電圧が出力される。読出し電流Iの強さは書込み電流の強さより非常に小さいので、一般的に読出し電流Iによって自由層L1の磁化方向は変化しない。
図6を参照すれば、可変抵抗素子VRで自由層L1の磁化方向と固定層L3の磁化方向とが平行(parallel)に配置される。したがって、可変抵抗素子は低い抵抗値を有する。この場合、データは、例えば、‘0’として判別される。
一方、図6及び図7では、可変抵抗素子VRの自由層L1と固定層L3とを水平磁気素子として図示したが、本発明がこれに限定されることではない。他の実施形態として、自由層L1と固定層L3とは垂直磁気素子を利用して提供されることもある。
書込み動作の時、データDINは入力バッファIBFに入力され及び相補データDINBは相補入力バッファIBFBに入力される。カラム選択信号C1〜C8に応答して入力されたデータに対応するビットライン選択トランジスタがターンオンされることによって、入力バッファIBFに格納されたデータに対応する電圧或いは電流が対応する選択されたビットラインに提供される。
一方、図8ではトゥルーセルグループ112_IOはソースラインSL1を共有し、コンプリメンタリセルグループ114_IOはソースラインSLB1を共有する。しかし、本発明がここに制限されない。本発明のメモリセルアレイはソースラインを独立的に制御できるように具現される。
ソースライン制御回路171、172、171B、172Bの各々はソースライン制御信号SLC1、SLC2とソースライン制御信号SL<1>、SL<2>を受信してソースラインSL1、SL2、SLB1、SLB2を制御する。実施形態において、ソースライン制御回路171、172、171B、172Bの各々はNANDゲート回路で構成される。
図10は図9に図示された不揮発性メモリ装置100aの書込み動作と読出し動作とをさらに詳細に説明するためのブロック図である。図10を参照すれば、不揮発性メモリ装置100bは図9に図示された不揮発性メモリ装置100aと比較してカラムデコーダ122及びソースライン制御信号発生器175をさらに含む。
ソースライン制御信号発生器175は読出し活性化信号REE、書込み活性化信号WRE、及び入力データDINを受信し、ソースライン制御信号SL_sub、SLB_subを発生する。
入力バッファIBFは入力データDIN及び書込み活性化信号WREを受信して選択されたビットラインに対応する電圧/電流を提供する。相補入力バッファIBFBは入力データDINのインバーティングされた値と書込み活性化信号WREとを受信して選択された相補ビットラインに対応する電圧/電流を提供する。
感知増幅器SAは選択されたビットライン及び選択された相補ビットラインから感知された電圧或いは電流を基づいて出力データDOUTを出力する。
プリチャージ区間で、すべてのビットラインSEL BL、UNSEL BLsにプリチャージ電圧Vpreを印加するように非選択カラム選択ラインUNSEL CSLs及び選択カラム選択ラインSEL CSLに選択電圧Vselが印加される。同時に非選択ビットラインUNSEL BLs及び選択ビットラインSEL BLにプリチャージ電圧Vpreが印加される。ワードラインSEL WL、UNSEL WLs及びソースラインSL_subに接地電圧GNDが印加される。
プリチャージ区間で、すべてのビットラインSEL BL、UNSEL BLsに接地電圧GNDを印加するように非選択カラム選択ラインUNSEL CSLs及び選択カラム選択ラインSEL CSLは選択電圧Vselが印加される。同時に非選択相補ビットラインUNSEL BLBs及び選択相補ビットラインSEL BLBに接地電圧GNDが印加される。共有されたワードラインSEL WL、UNSEL WLs及び相補ソースラインSL_subは接地電圧GNDが印加される。
トゥルーセルが連結されたビットラインBLsとコンプリメンタリセルが連結された相補ビットラインBLBsとに互に異なるプリチャージ電圧によってプリチャージされる。例えば、図11及び図12で説明されたように、プリチャージ区間でトゥルーセルTCの書込み動作のためにビットラインBLsにプリチャージ電圧Vpreが印加され、コンプリメンタリセルCCの書込み動作のために相補ビットラインBLBsに接地電圧GNDが印加される(S110)。
所定の時間の間にソースラインSLと相補ソースラインSLBとに互に異なる書込み電圧が印加される。例えば、図11に示されたようにソースラインSLに書込み電圧Vwriteが印加され、図12に示したようにこの相補ソースラインSLBに接地電圧GNDが印加される(S130)。
プリチャージ区間で、すべてのビットラインSEL BL、UNSEL BLsに接地電圧GNDを印加するように非選択カラム選択ラインUNSEL CSLs及び選択カラム選択ラインSEL CSLに選択電圧Vselが印加される。同時に非選択ビットラインUNSEL BLs及び選択ビットラインSEL BLに接地電圧GNDが印加される。ワードラインSEL WL、UNSEL WLs及びソースラインSL_subに接地電圧GNDが印加される。
プリチャージ区間で、すべての相補ビットラインSEL BLB、UNSEL BLBsに接地電圧GNDを印加するように非選択カラム選択ラインUNSEL CSLs及び選択カラム選択ラインSEL CSLに選択電圧Vselが印加される。同時に非選択ビットラインUNSEL BLBs及び選択相補ビットラインSEL BLBに接地電圧GNDが印加される。ワードラインSEL WL、UNSEL WLs及び相補ソースラインSL_subに接地電圧GNDが印加される。
トゥルーセルが連結されたビットラインBLsとコンプリメンタリセルが連結された相補ビットラインBLBsとに同一のプリチャージ電圧がプリチャージされる。例えば、図14及び図15で説明したように、プリチャージ区間でトゥルーセルTCの読出し動作のためにビットラインBLsに接地電圧GNDが印加され、コンプリメンタリセルCCの読出し動作のために相補ビットラインBLBsに接地電圧GNDが印加される(S210)。
選択されたビットラインSEL BLと選択された相補ビットラインSEL BLBとが感知増幅器SAに連結される。感知増幅器SAは選択されたビットラインSEL BL及び選択された相補ビットラインSEL BLBの電圧或いは電流を感知することによってトゥルーセルに格納されたデータを判別する(S230)。
不揮発性メモリ装置100は図1乃至図16で説明したように同一の構成或いは方法で具現される。実施形態において、不揮発性メモリ装置100はDRAMインターフェイスを通じてメモリ制御器200と通信する。
本発明の実施形態による格納装置10はメモリモジュールに適用される。
以下では本発明の不揮発性メモリ装置に対する応用例を説明する。
メモリ制御器1200はホストインターフェイス1150を通じてホストとデータ等を送受信し、フラッシュインターフェイス1160を通じてフラッシュメモリ装置1100とデータ等を送受信する。ホストインターフェイス1150はPATAバス(parallel AT attachment bus)、SATAバス(serial AT attachment bus)、SCSI、USB、PCIe、SD、SAS、UFS、NANDインターフェイス等を通じてホストと連結される。
実施形態において、メモリ制御器1200は無線通信機能(例えば、WiFi)を搭載することができる。
本発明はメモリカードにも適用できる。図19は本発明の実施形態によるメモリカード2000を例示的に示すブロック図である。メモリカードは、例えばMMCカード、SDカード、マルチユーズ(multiuse)カード、マイクロSDカード、メモリスティック、コンパクトSDカード、IDカード、PCMCIAカード、SSDカード、チップカード(chipcard)、スマトカード(smartcard)、USBカード等である。
本発明はUFS(uiversal flash storage)にも適用できる。図20は本発明の実施形態によるUFSシステムを例示的に示すブロック図である。図20を参照すれば、UFSシステム3000はUFSホスト3100、少なくとも1つの埋め込み型UFS装置3200、着脱型UFSカード3300を含む。UFSホスト3100及び埋め込み型UFS装置3200の間の通信及びUFSホスト3100及び着脱型UFSカード3300の間の通信はM−PHY階層を通じて遂行することができる。
一方、ホスト3100は着脱型UFSカード3400はUFSプロトコルではない他のプロトコルによって通信するようにブリッジ(bridge)を具備してもよい。UFSホスト3100と着脱型UFSカード3400とは多様なカードプロトコル(例えば、UFDs、MMC、eMMC SD(secure digital)、mini SD、Micro SD等)によって通信できる。
110 メモリアレイ
112 トゥルーセルアレイ
114 コンプリメンタリセルアレイ
120 アドレスデコーダ
130 ビットライン選択回路
140 書込みドライバ回路
150 感知増幅回路
160 データ入出力回路
170 制御回路
TC トゥルーセル
CC コンプリメンタリセル
10 格納装置
200 メモリ制御器
Claims (20)
- データを格納する第1及び第2トゥルーセルと、
前記データの相補データを格納する第1及び第2コンプリメンタリセルと、
前記第1及び第2トゥルーセルの各々の一端に連結されるビットラインと、
前記第1及び第2コンプリメンタリセルの各々の一端に連結される相補ビットラインと、
前記第1トゥルーセルの各々の他端に連結される第1サブワードラインと、
前記第2トゥルーセルの各々の他端に連結される第2サブワードラインと、
前記第1コンプリメンタリセルの各々の他端に連結される第1相補サブワードラインと、
前記第2コンプリメンタリセルの各々の他端に連結される第2相補サブワードラインと、
第1ワードラインに印加された第1オープン電圧に応答して前記第1サブワードラインを第1ソースラインに連結する第1トランジスタと、
前記第1オープン電圧に応答して前記第1相補サブワードラインを第1相補ソースラインに連結する第1相補トランジスタと、
第2ワードラインに印加された第2オープン電圧に応答して前記第2サブワードラインを前記第1ソースラインに連結する第2トランジスタと、
前記第2オープン電圧に応答して前記第2相補サブワードラインを前記第1相補ソースラインに連結する第2相補トランジスタと、を含み、
前記第1及び第2ワードラインの伸張方向は、前記第1ソースライン及び前記第1相補ソースラインの伸張方向と同一である不揮発性メモリ装置。 - 前記第1及び第2トゥルーセル及び前記第1及び第2コンプリメンタリセルの各々は、磁気トンネル接合素子(magnetic tunnel junction、MTJ)セルである請求項1に記載の不揮発性メモリ装置。
- カラム選択信号に応答して前記ビットラインの中のいずれか1つをデータラインに連結するビットライン選択トランジスタと、
前記カラム選択信号に応答して前記相補ビットラインの中のいずれか1つを相補データラインに連結する相補ビットライン選択トランジスタと、を含む請求項1に記載の不揮発性メモリ装置。 - 前記データラインに前記データに対応する電圧を提供する入力バッファと、
前記相補データラインに前記相補データに対応する電圧を提供する相補入力バッファと、をさらに含む請求項3に記載の不揮発性メモリ装置。 - 前記第1及び第2トゥルーセルの中でいずれか1つの書込み動作の時、前記ビットラインにプリチャージ電圧が印加された後、選択されたビットラインに接地電圧が印加され、選択されたワードラインにオープン電圧が印加され、前記第1ソースラインに書込み電圧が印加される請求項4に記載の不揮発性メモリ装置。
- 前記第1及び第2コンプリメンタリセルの中でいずれか1つの書込み動作の時、前記相補ビットラインに接地電圧が印加された後、選択された相補ビットラインに前記プリチャージ電圧が印加され、選択されたワードラインにオープン電圧が印加され、前記第1相補ソースラインに接地電圧が印加される請求項5に記載の不揮発性メモリ装置。
- 前記データライン及び前記相補データラインに流れる電流或いは電圧を感知する感知増幅器をさらに含む請求項3に記載の不揮発性メモリ装置。
- 前記第1及び第2トゥルーセルの中でいずれか1つの読出し動作の時、前記ビットラインに接地電圧が印加された後、選択されたワードラインにオープン電圧が印加され、前記第1ソースラインに接地電圧が印加される請求項7に記載の不揮発性メモリ装置。
- 前記第1及び第2コンプリメンタリセルの中でいずれか1つの読出し動作の時、前記相補ビットラインに接地電圧が印加された後、選択されたワードラインにオープン電圧が印加され、前記第1相補ソースラインに接地電圧が印加される請求項7に記載の不揮発性メモリ装置。
- ソースライン制御信号に応答して前記第1ソースラインと前記第1相補ソースラインとを独立的に制御するソースライン制御回路をさらに含む請求項1に記載の不揮発性メモリ装置。
- データ、読出し活性化信号、書込み活性化信号を受信し、前記ソースライン制御信号を発生するソースライン制御信号発生器をさらに含む請求項10に記載の不揮発性メモリ装置。
- 前記第1及び第2オープン電圧は、電源電圧である請求項1に記載の不揮発性メモリ装置。
- 少なくとも1つの不揮発性メモリ装置と、
前記少なくとも1つの不揮発性メモリ装置を制御するメモリ制御器と、を含み、
前記少なくとも1つの不揮発性メモリ装置は、
書込み動作の時、互に異なるプリチャージ電圧でビットラインと相補ビットラインとをプリチャージし、選択されたワードラインにオープン電圧を印加することによって、ソースラインをトゥルーセルに連結するか、或いは前記選択されたワードラインに前記オープン電圧を印加することによって、相補ソースラインをコンプリメンタリセルに連結し、前記ソースラインと前記相補ソースラインとに互に異なる書込み電圧を印加することによって、前記トゥルーセルにデータを格納し、前記コンプリメンタリセルに相補データを格納するメモリセルアレイを含み、
前記トゥルーセルの各々の一端は、サブワードラインに連結され、
前記コンプリメンタリセルの各々の一端は、相補サブワードラインに連結され、
前記トゥルーセルの各々の他端は、前記ビットラインに連結され、
前記コンプリメンタリセルの各々の他端は、前記相補ビットラインに連結され、
前記選択されたワードラインに印加された前記オープン電圧に応答して前記サブワードラインを前記ソースラインに連結するトランジスタと、
前記選択されたワードラインに印加された前記オープン電圧に応答して前記相補サブワードラインを前記相補ソースラインに連結する相補トランジスタと、を含み、
前記ソースラインと前記相補ソースラインとは、伸長方向が前記ワードラインと同一である格納装置。 - 読出し動作の時、前記ビットラインと前記相補ビットラインとに接地電圧が印加され、選択されたワードラインに前記オープン電圧を印加し、前記ソースラインと前記相補ソースラインとに読出し電圧が印加され、選択されたビットライン及び選択された相補ビットラインの電圧或いは電流が感知される請求項13に記載の格納装置。
- 1つのトランジスタの一端が複数のメモリセルの各々の一端に連結され、前記複数のメモリセルの各々の他端がビットラインに連結され、前記複数のメモリセルは、データを格納するトゥルーセルと相補データを格納するコンプリメンタリセルとを含む不揮発性メモリ装置の書込み方法において、
互に異なるプリチャージ電圧でビットラインと相補ビットラインとをプリチャージする段階と、
選択されたワードラインをオープンし、書き込まれるデータ及び相補データに対応する電圧に選択されたビットライン及び相補ビットラインを設定する段階と、
前記オープンされたワードラインによって前記トゥルーセルとサブワードラインを介して連結されたソースライン及び前記オープンされたワードラインによって前記コンプリメンタリセルと相補サブワードラインを介して連結された相補ソースラインに互に異なる書込み電圧を印加する段階と、を含む書込み方法。 - 前記プリチャージする段階は、前記ビットラインにプリチャージ電圧が印加され、前記相補ビットラインに接地電圧を印加する段階を含む請求項15に記載の書込み方法。
- 前記書込み電圧を印加する段階は、前記ソースラインに書込み電圧が印加され、前記相補ソースラインに前記接地電圧を印加する段階を含む請求項16に記載の書込み方法。
- 1つのトランジスタの一端が複数のメモリセルの各々の一端に連結され、前記複数のメモリセルの各々の他端がビットラインに連結され、前記複数のメモリセルは、データを格納するトゥルーセルと相補データを格納するコンプリメンタリセルとを含む不揮発性メモリ装置の読出し方法において、
ビットラインと相補ビットラインとをプリチャージする段階と、
選択されたワードラインをオープンし、ソースラインからサブワードラインに読出し電圧を印加し、相補ソースラインから相補サブワードラインに読出し電圧を印加する段階と、
選択されたビットラインと選択された相補ビットラインとの電圧或いは電流を感知する段階と、を含む読出し方法。 - 前記プリチャージする段階は、前記ビットライン及び前記相補ビットラインに接地電圧を印加する段階を含む請求項18に記載の読出し方法。
- 前記読出し電圧を印加する段階は、前記ソースラインと前記相補ソースラインとに接地電圧を印加する段階を含む請求項18に記載の読出し方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461969911P | 2014-03-25 | 2014-03-25 | |
US61/969,911 | 2014-03-25 | ||
KR1020140065176A KR102235211B1 (ko) | 2014-03-25 | 2014-05-29 | 비휘발성 메모리 장치 및 그것을 포함하는 저장 장치, 그것의 쓰기 방법 및 읽기 방법 |
KR10-2014-0065176 | 2014-05-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015185201A JP2015185201A (ja) | 2015-10-22 |
JP6557488B2 true JP6557488B2 (ja) | 2019-08-07 |
Family
ID=54345144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015056454A Active JP6557488B2 (ja) | 2014-03-25 | 2015-03-19 | 不揮発性メモリ装置及びそれを含む格納装置、それの書込み方法及び読出し方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6557488B2 (ja) |
KR (1) | KR102235211B1 (ja) |
TW (1) | TWI647697B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102517711B1 (ko) * | 2016-06-30 | 2023-04-04 | 삼성전자주식회사 | 메모리 셀 및 이를 포함하는 메모리 장치 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4731041B2 (ja) * | 2001-05-16 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
JP4737886B2 (ja) * | 2001-08-09 | 2011-08-03 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
JP4355136B2 (ja) * | 2002-12-05 | 2009-10-28 | シャープ株式会社 | 不揮発性半導体記憶装置及びその読み出し方法 |
JP2006294179A (ja) * | 2005-04-14 | 2006-10-26 | Renesas Technology Corp | 不揮発性記憶装置 |
JP5002844B2 (ja) * | 2007-09-05 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7995378B2 (en) * | 2007-12-19 | 2011-08-09 | Qualcomm Incorporated | MRAM device with shared source line |
US8144509B2 (en) * | 2008-06-27 | 2012-03-27 | Qualcomm Incorporated | Write operation for spin transfer torque magnetoresistive random access memory with reduced bit cell size |
KR101057724B1 (ko) * | 2009-05-13 | 2011-08-18 | 주식회사 하이닉스반도체 | 반도체 메모리 장치와 그의 구동 방법 |
US8432727B2 (en) * | 2010-04-29 | 2013-04-30 | Qualcomm Incorporated | Invalid write prevention for STT-MRAM array |
US8315079B2 (en) * | 2010-10-07 | 2012-11-20 | Crossbar, Inc. | Circuit for concurrent read operation and method therefor |
JP2014017042A (ja) * | 2012-07-11 | 2014-01-30 | Toppan Printing Co Ltd | 不揮発性メモリセル、不揮発性メモリセルアレイおよび不揮発性メモリ |
KR102116719B1 (ko) * | 2013-12-24 | 2020-05-29 | 삼성전자 주식회사 | 자기 메모리 장치 |
-
2014
- 2014-05-29 KR KR1020140065176A patent/KR102235211B1/ko active IP Right Grant
-
2015
- 2015-01-22 TW TW104102123A patent/TWI647697B/zh active
- 2015-03-19 JP JP2015056454A patent/JP6557488B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR20150111803A (ko) | 2015-10-06 |
KR102235211B1 (ko) | 2021-04-05 |
TW201543477A (zh) | 2015-11-16 |
TWI647697B (zh) | 2019-01-11 |
JP2015185201A (ja) | 2015-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102237735B1 (ko) | 저항성 메모리 장치의 메모리 코어, 이를 포함하는 저항성 메모리 장치 및 저항성 메모리 장치의 데이터 감지 방법 | |
US9711203B2 (en) | Memory device including boosted voltage generator | |
US9620191B2 (en) | Memory device and memory system including the same | |
US20180060194A1 (en) | Semiconductor Memory Devices with Error Correction and Methods of Operating the Same | |
US9275746B2 (en) | Source line floating circuits, memory devices including the same and methods of reading data in a memory device | |
US20160147599A1 (en) | Memory Systems that Perform Rewrites of Resistive Memory Elements and Rewrite Methods for Memory Systems Including Resistive Memory Elements | |
KR20170134989A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
US10338835B2 (en) | Memory device | |
US9431083B2 (en) | Nonvolatile memory device and storage device having the same | |
US20140140124A1 (en) | Resistive memory device having selective sensing operation and access control method thereof | |
US10224086B2 (en) | Memory device with temperature-dependent reading of a reference cell | |
US20140016397A1 (en) | Nonvolatile memory device and write method thereof | |
US8953368B2 (en) | Magnetic memory device having bidirectional read scheme | |
CN107086048A (zh) | 电子装置 | |
KR102663649B1 (ko) | 쓰기 방향에 따른 비대칭 쓰기 동작을 실행하도록 구성되는 메모리 장치 | |
US20170345475A1 (en) | Resistive-type memory devices and integrated circuits including the same | |
US9311981B2 (en) | Semiconductor memory device having variable resistance memory and operating method | |
CN111755050A (zh) | 非易失性存储器件 | |
US20200098411A1 (en) | Semiconductor memory device | |
JP6557488B2 (ja) | 不揮発性メモリ装置及びそれを含む格納装置、それの書込み方法及び読出し方法 | |
KR20140065319A (ko) | 선택 센싱 동작을 갖는 저항성 메모리 장치 및 그에 따른 억세스 동작 제어방법 | |
KR102666047B1 (ko) | 비휘발성 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20161222 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20161228 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6557488 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |