JP2018129105A - 磁気抵抗メモリ装置 - Google Patents

磁気抵抗メモリ装置 Download PDF

Info

Publication number
JP2018129105A
JP2018129105A JP2017020282A JP2017020282A JP2018129105A JP 2018129105 A JP2018129105 A JP 2018129105A JP 2017020282 A JP2017020282 A JP 2017020282A JP 2017020282 A JP2017020282 A JP 2017020282A JP 2018129105 A JP2018129105 A JP 2018129105A
Authority
JP
Japan
Prior art keywords
value
current
current value
write
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017020282A
Other languages
English (en)
Inventor
義明 園部
Yoshiaki Sonobe
義明 園部
園田　正俊
Masatoshi Sonoda
正俊 園田
加藤　剛志
Tsuyoshi Kato
剛志 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2017020282A priority Critical patent/JP2018129105A/ja
Priority to KR1020170057527A priority patent/KR102351687B1/ko
Priority to US15/841,454 priority patent/US10431279B2/en
Publication of JP2018129105A publication Critical patent/JP2018129105A/ja
Priority to US16/529,920 priority patent/US10679686B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

【課題】書き込み失敗、及び／または、誤った書き込みを低減する磁気抵抗メモリ装置を提供すること。
【解決手段】磁気抵抗メモリ装置１００は、磁気トンネル接合素子を有する、複数のメモリセル１０１−１〜１０１−ｎと、メモリセル単位で書き込み可能となる電流値を検出する検出回路１０４と、検出回路１０４で検出した書き込み可能となる電流値の最大値及び最小値の少なくとも一方を記憶する電流値記憶器１０５と、最大値に基づいてメモリセル１０１−１〜１０１−ｎの書き込み電流値を制御する動作、及び最小値に基づいてメモリセル１０１−１〜１０１−ｎの読み出し電流値を制御する動作、の少なくとも一方の制御動作を行う電流制御回路１０６と、を備える。
【選択図】図１

Description

本発明は磁気抵抗メモリ装置に関し、特にスピン注入磁化反転効果を用いた、高集積の垂直磁化型ＳＴＴ（Spin Transfer Torque）−ＭＲＡＭ（Magnetoresistive Random Access Memory）に用いられる磁気トンネル接合素子を有する磁気抵抗メモリ装置に関する。
垂直磁化を有し、磁気抵抗効果によって読み出しを行う磁気トンネル接合素子は、微細化に対する熱擾乱耐性が高く、次世代のメモリ等として期待されている。
この次世代メモリは、磁化方向が可変である自由層と、所定の磁化方向を維持する参照層と、この自由層と参照層との間に設けられた絶縁層を有する磁気トンネル接合層を備えた磁気トンネル接合（Magnetic tunnel junction:MTJ）素子から構成される。
磁気トンネル接合素子を用いたメモリは、一般に高温になると、反転電流（最小書込電流）が小さくなってしまう。７５℃での書込電流は、約１０％低下してしまうので、室温（２５℃）での書込電流をそのまま高温時に利用すると、非選択メモリセルにおいてディスターブが発生することになる。
その際、書込電流源回路の電流駆動能力自体も温度上昇に伴って低下するので、書込電流は僅かに減少するが、反転電流の減少に追従するまでは減少しない。このような高温化による反転電流の減少は、メモリセルの微細化と共に顕著になり、書込マージンが大きく減少することになる。
また、読出についても、高温化による読出マージンの低下が知られている。ＭＴＪ素子は、一般に、抵抗ＲおよびコンダンタクスＧが、電圧依存性を有すると共に、温度依存性を有することが知られている。従って、ＭＲ比および電流差も温度依存性を有することになるので、温度上昇に伴って読出マージンが低下してしまう。
また、例えばＭＲＡＭにおける読出電流は、磁性体間のトンネル電流であるので、温度上昇に伴って、磁性膜の磁化が減少すると共に、熱励起によってトンネル確率が増加することによって、トンネル電流は増大し、磁気抵抗比が急激に減少して、読出マージンが低下する。このような読出マージンの低下は、同様にして、メモリセルの微細化により、より温度依存性が大きくなってしまう。
特許文献１の第八実施の形態には、トンネル磁気抵抗素子を利用した半導体記憶装置において、ゲート電圧の温度変化による変動によって、所望の温度依存性を備えた書込電流を出力する、温度補償電圧源回路及び書込電流源を備えることにより、温度依存性をできるだけ抑制することによって、温度変化による書込マージン及び読出マージンの変化を少なくして、書込マージン及び読出マージンを確保することが記載されている。
特開２００３−２５７１７５号公報
しかしならが、特許文献１に記載された半導体記憶装置では、セル単位のばらつきを考慮した書き込み電流の具体的な設定値を検討していないので、書き込みに必要な電流値より小さい電流値で書き込むことにより書き込みに失敗すること、及び／または、読み出しに必要な電流値より大きな電流値で読み出すことにより誤った書き込みまたは読み出しが起きてしまうこと、という問題があった。
一実施形態の磁気抵抗メモリ装置は、磁気トンネル接合素子を有する、複数のメモリセルと、前記メモリセル単位で書き込み可能となる電流値を検出する検出回路と、前記検出回路で検出した書き込み可能となる電流値の最大値及び最小値の少なくとも一方を記憶する電流値記憶器と、前記最大値に基づいて前記メモリセルの書き込み電流値を制御する動作、及び前記最小値に基づいて前記メモリセルの読み出し電流値を制御する動作、の少なくとも一方の制御動作を行う電流制御回路と、を備えるようにした。
好ましくは、一実施形態の磁気抵抗メモリ装置は、前記電流制御回路は、前記メモリセルの書き込み電流値を前記最大値以上に制御するようにしてもよい。
好ましくは、一実施形態の磁気抵抗メモリ装置は、前記電流制御回路は、前記メモリセルの読み出し電流値を前記最小値以下に制御するようにしてもよい。
一実施形態の磁気抵抗メモリ装置によれば、メモリセル単位で書き込み可能となる電流値を検出し、書き込み可能となる電流値の最大値及び最小値の少なくとも一方を記憶し、最大値に基づいてメモリセルの書き込み電流値を制御する動作、及び最小値に基づいてメモリセルの読み出し電流値を制御する動作、の少なくとも一方の制御動作を行うことにより、メモリセルの温度が変動しても、書き込み失敗、及び／または、誤った書き込みを低減することができる
好ましくは、一実施形態の磁気抵抗メモリ装置は、前記磁気抵抗メモリ装置の温度を測定する温度センサと、を備え、前記電流値記憶器は、前記最大値及び前記最小値の少なくとも一方と、前記温度センサが測定した温度との対応関係を記憶し、前記電流制御回路は、書き込み時の温度に対応する前記最大値に基づいて前記メモリセルの書き込み電流値を制御する動作、書き込み時の温度に対応する前記最小値に基づいて前記メモリセルの読み出し電流値を制御する動作、の少なくとも一方の制御動作を行うようにしてもよい。
一実施形態の磁気抵抗メモリ装置によれば、書き込み電流値の最大値及び最小値の少なくとも一方と、温度センサが測定した温度との対応関係を記憶し、書き込み時の温度に対応する最大値に基づいてメモリセルの書き込み電流値を制御する動作、書き込み時の温度に対応する最小値に基づいてメモリセルの読み出し電流値を制御する動作、の少なくとも一方の制御動作を行うことにより、メモリセルの温度が変動しても、書き込み失敗、及び／または、誤った書き込みを低減することができる。
好ましくは、一実施形態の磁気抵抗メモリ装置は、前記電流値記憶器は、前記最大値及び前記最小値の少なくとも一方を検出したメモリセルのアドレスを記憶し、前記アドレスのメモリセルの書き込み電流値に基づいて前記最大値及び前記最小値の少なくとも一方の記憶を更新するようにしてもよい。
一実施形態の磁気抵抗メモリ装置によれば、書き込み電流値の最大値及び最小値の少なくとも一方を検出したメモリセルのアドレスを記憶し、このアドレスのメモリセルの書き込み電流値に基づいて書き込み電流値の最大値及び最小値の少なくとも一方の記憶を更新することにより、経年劣化により特性が変動しても、書き込み失敗、及び／または、誤った書き込みを低減することができる。
好ましくは、一実施形態の磁気抵抗メモリ装置は、前記メモリセルは、磁化方向が可変である自由層と、磁化方向を所定の方向に維持する固定層と、前記自由層と前記固定層との間に設けられた絶縁層と、を備え、前記自由層は、垂直保持層と高分極率磁性層とを含むようにしてもよい。
本発明によれば、書き込み失敗、及び／または、誤った書き込みを低減する磁気抵抗メモリ装置を提供することができる。
実施の形態１に係る磁気抵抗メモリ装置の概略構成を示すブロック図である。 テストモードにおける、温度と書き込み電流値の最大値と最小値の関係を示すグラフである。 実施の形態１に係る磁気抵抗メモリ装置の書き込み／読み出し回路の概略構成を示すブロック図である。 実施の形態１に係る磁気抵抗メモリ装置の最小電流検出器の概略構成を示すブロック図である。 実施の形態１に係る磁気抵抗メモリ装置の最大電流検出器の概略構成を示すブロック図である。 磁気トンネル接合素子を用いたメモリにおける磁化反転確率と電流値との関係を示す図である。 磁気トンネル接合素子を用いたメモリにおける磁化反転確率と電流値との関係を示す図である。 磁気トンネル接合素子を用いたメモリにおける磁化反転確率と電流値との関係を示す図である。 温度と書き込み電流値の最大値と最小値の関係を示すグラフである。 実施の形態２に係る磁気抵抗メモリ装置の概略構成を示すブロック図である。 実施の形態３にかかる磁気トンネル接合素子の概略構成を示す断面図である。 実施形態４に係る磁気抵抗メモリの一例の要部を表す斜視図である。
（実施の形態１）
以下、図面を参照して本発明の実施の形態について説明する。図１は、実施の形態１に係る磁気抵抗メモリ装置の概略構成を示すブロック図である。図１において、磁気抵抗メモリ装置１００は、メモリセル１０１−１〜１０１−ｎと、セレクタ１０２と、書き込み／読み出し回路１０３と、電流検出器１０４と、電流値記憶器１０５と、電流制御器１０６と、温度検知器１０７と、を備える。
メモリセル１０１−１〜１０１−ｎは、それぞれ情報の最小単位である“０”または“１”から成る１ビット、あるいはそれ以上の情報を保持するために必要な回路である。メモリセル１０１は、セレクタ１０２からの選択信号が有効である場合に、情報を記憶し、また記憶した情報を出力する。例えば、メモリセル１０１−１〜１０１−ｎは、ＭＲＡＭで構成されることが好適である。
セレクタ１０２は、書き込みまたは読み出しを行うメモリセル１０１−１〜１０１−ｎを選択する選択信号を書き込み／読み出し回路１０３−１〜１０３−ｎに出力する。例えば、ランダムアクセスする場合、セレクタ１０２は、所望のメモリセル１０１−１〜１０１−ｎに対応した書き込み／読み出し回路１０３−１〜１０３−ｎに選択信号を出力する。また、メモリセル１０１−１〜１０１−ｎの書き込み電流の最大値及び／または最小値を検出するテストモードでは、セレクタ１０２は、順序通りに書き込み／読み出し回路１０３−１〜１０３−ｎに選択信号を出力する。
セレクタ１０２からの選択信号を受けると、対応するメモリセル１０１−１〜１０１−ｎに情報を書き込む、または対応するメモリセル１０１−１〜１０１−ｎから情報を読み出す。そして、書き込み／読み出し回路書き込み時に、メモリセル１０１−１〜１０１−ｎに流れる電流を電流検出器１０４に出力する。
電流検出器１０４は、書き込み時に、メモリセル１０１−１〜１０１−ｎに流れる電流値を検出する。そして、電流検出器１０４は、電流値の最大値及び／または最小値を電流値記憶器１０５に出力する。
電流値記憶器１０５は、メモリセル１０１−１〜１０１−ｎに流れる電流の最大値及び／または最小値を記憶する。例えば、テストモードでは、電流値記憶器１０５は、書き込み時のメモリセル１０１−１〜１０１−ｎの温度と該電流の最大値及び／または最小値とを対応付けて記憶する。そして、電流値記憶器１０５は、温度検知器１０７から出力された温度に対応する電流値の最大値及び／または最小値を電流制御器１０６に出力する。
該電流の最大値及び／または最小値を記憶する記憶領域は、ＭＲＡＭセルとは別の素子とすることもできるし、あるいはＭＲＡＭセルアレイ中に多数決やＥＣＣ符号を含む信頼性の高い形で格納してもよい。
電流制御器１０６は、電流値記憶器１０５から出力された該電流の最大値に基づいてメモリセル１０１−１〜１０１−ｎの書き込み電流値を制御する。例えば、電流制御器１０６は、メモリセル１０１−１〜１０１−ｎの書き込み電流値を該電流の最大値以上に制御する。
また、電流制御器１０６は、電流値記憶器１０５から出力された該電流の最小値に基づいてメモリセル１０１−１〜１０１−ｎの読み出し電流値を制御する。例えば、電流制御器１０６は、メモリセル１０１−１〜１０１−ｎの読み出し電流値を該電流の最小値以下に制御する。
また、テストモードでは、電流制御器１０６は、メモリセル１０１−１〜１０１−ｎに流す書き込み電流値を連続的（または段階的に）変化させる。この電流値の変化により、電流検出器１０４が該電流値の最大値及び／または最小値を検出することができ、そして電流値記憶器１０５が該電流値の最大値及び／または最小値を記憶することができる。
温度検知器１０７は、磁気抵抗メモリ装置１００の温度を検出し、検出した温度を電気信号に変換する。そして、温度検知器１０７は、温度を示す電気信号を電流値記憶器１０５に出力する。具体的には、温度検知器１０７は、検出した温度を電気信号に変換する温度センサと、電気信号を増幅するアンプと、電気信号をアナログ信号からデジタル信号に変換するＡＤ変換器を備えてもよい。
以上の構成により、磁気抵抗メモリ装置１００は、書き込み電流値及び読み出し電流値を制御する。次に、磁気抵抗メモリ装置１００が書き込み電流値及び読み出し電流値を制御する動作について説明する。
まず、メモリセル１０１−１〜１０１−ｎの書き込み電流値の最大値及び最小値を求める動作（テストモード）について説明する。メモリセル１０１−１〜１０１−ｎは、個々の素子のばらつき等により、書き込み電流値及び読み出し電流値にばらつきがある。そこで、書き込み／読み出し回路１０３−１がメモリセル１０１−１〜１０１−ｎに情報を書き込むのに必要な最低限の書き込み電流値をメモリセル単位で検出する。そして、電流検出器１０４は、それぞれのメモリセル１０１−１〜１０１−ｎの書き込み電流値の最大値と最小値をそれぞれ検出する。
具体的には、電流制御器１０６が書き込み／読み出し回路１０３−１に書き込み電流を所定の最低電流値に設定する。そして、書き込み／読み出し回路１０３−１は、所定の最低電流値で書き込み電流を流して、メモリセル１０１−１に情報を書き込む。その後、書き込み／読み出し回路１０３−１は、メモリセル１０１−１から情報を読み出す。
書き込み／読み出し回路１０３−１は、メモリセル１０１−１に書き込んだ情報と、メモリセル１０１−１から読み出した情報が一致している場合、書き込みが成功したと判断し、書き込み電流値を電流検出器１０４に出力する。また、書き込み／読み出し回路１０３−１は、書き込み成功の結果をセレクタ１０２及び電流制御器１０６に出力する。
書き込み／読み出し回路１０３−１は、メモリセル１０１−１に書き込んだ情報と、メモリセル１０１−１から読み出した情報が一致していない場合、書き込みが失敗したと判断し、書き込み失敗の結果を電流制御器１０６に出力する。
電流制御器１０６が書き込み失敗の結果を受けた場合、電流制御器１０６は、書き込み電流値を増加させる指示を書き込み／読み出し回路１０３−１に出力する。書き込み電流値を増加させる幅は、予め設定された値が好適である。
書き込み／読み出し回路１０３−１は、書き込み電流値を増加させる指示に従い、メモリセル１０１−１に情報を書き込む。その後、書き込み／読み出し回路１０３−１は、メモリセル１０１−１から情報を読み出す。そして、上述と同様に、書き込み／読み出し回路１０３−１は、メモリセル１０１−１に書き込んだ情報と、メモリセル１０１−１から読み出した情報が一致しているか否か判断する。
メモリセル１０１−１に書き込んだ情報と、メモリセル１０１−１から読み出した情報が一致している場合の動作は、上述の通りである。また、メモリセル１０１−１に書き込んだ情報と、メモリセル１０１−１から読み出した情報が一致していない場合の動作も、上述の通りである。
メモリセル１０１−１に書き込んだ情報と、メモリセル１０１−１から読み出した情報が一致するまで上述の動作を繰り返す。
セレクタ１０２が書き込み成功の結果を受けると、セレクタ１０２は、書き込み及び読み出しする対象をメモリセル１０１−１からメモリセル１０１−２に変更する。また、電流制御器１０６が書き込み成功の結果を受けると、電流制御器１０６は、書き込み／読み出し回路１０３−２に書き込み電流を所定の最低電流値に設定する。
そして、メモリセル１０１−１に対する上述の動作と同様に、電流制御器１０６は、メモリセル１０１−２に書き込んだ情報と、メモリセル１０１−２から読み出した情報が一致するまで、書き込み電流値を段階的に増加させる。そして、書き込み／読み出し回路１０３−２は、メモリセル１０１−２に書き込んだ情報と、メモリセル１０１−２から読み出した情報が一致している場合、書き込みが成功したと判断し、書き込み電流値を電流検出器１０４に出力する。
同様に、メモリセル１０１−３〜１０１−ｎの書き込み電流値についても情報を書き込むのに必要な最低限の書き込み電流値をメモリセル単位で検出する。
このように、電流制御器１０６及び書き込み／読み出し回路１０３−１〜１０３−ｎは、メモリセル単位でメモリセル１０１−３〜１０１−ｎの書き込み電流値を検出する。
以上の動作により書き込み電流値が検出される。次に、上述の温度と書き込み電流値の最大値と最小値の関係について説明する。図２は、テストモードにおける、温度と書き込み電流値の最大値と最小値の関係を示すグラフである。図２において、縦軸は書き込み電流値を示し、横軸はメモリセルの温度を示す。
上述のテストモードのように、所定の最低電流値で書き込みが成功するか否か判断し、成功するまで書き込み電流値を増加させる場合、図２に示すように、最も早く書き込みに成功したセルの書き込み電流値が、書き込み電流値の最小値となる。そして、図２に示すように、最も遅く書き込みに成功したセルの書き込み電流値が、書き込み電流値の最大値となる。
図２に示すように一つの温度におけるセルの書込み特性のばらつきを、電流値記憶器１０５は記憶することになる。
つぎに、書き込み／読み出し回路１０３−１〜１０３−ｎの詳細について説明する。以下、書き込み／読み出し回路１０３−１〜１０３−ｎの構成を、書き込み／読み出し回路１０３として説明する。図３は、実施の形態１に係る磁気抵抗メモリ装置の書き込み／読み出し回路の概略構成を示すブロック図である。図３において、書き込み／読み出し回路１０３は、書き込み回路１３１と、読み出し回路１３２と、判定器１３３と、レジスタ１３４とを備える。
書き込み回路１３１は、データバスを介して外部等から書き込む情報を受け取る。そして、書き込み回路１３１は、セレクタ１０２から対応するメモリセル１０１が選択されている場合に、電流制御器１０６から指示された書き込み電流でメモリセル１０１に情報を書き込む。また、書き込み回路１３１は、書き込む情報を判定器１３３に出力する。
読み出し回路１３２は、セレクタ１０２から対応するメモリセル１０１が選択されている場合に、メモリセル１０１から情報を読み出す。そして、読み出し回路１３２は、読み出した情報を判定器１３３に出力する。また、読み出し回路１３２は、読み出した情報を、データバスを介して外部等に出力する。
判定器１３３は、書き込み回路１３１から出力された情報と、読み出し回路１３２から出力された情報とが同じであるか否か判定する。そして、書き込み回路１３１から出力された情報と、読み出し回路１３２から出力された情報とが同じである場合、判定器１３３は、レジスタ１３４が記憶した書き込み電流値を出力することを、レジスタ１３４に指示する。
レジスタ１３４は、電流制御器１０６から指示された書き込み電流を記憶する。電流制御器１０６から新たな書き込み電流値が指示された場合、レジスタ１３４は、新たに指示された書き込み電流値を記憶する。そして、判定器１３３から指示された場合、レジスタ１３４は、記憶した書き込み電流値を電流検出器１０４に出力する。
以上の構成により、書き込み／読み出し回路１０３−１〜１０３−ｎは、情報を書き込むのに必要な最低限の書き込み電流値をメモリセル単位で検出する。
次に、電流検出器１０４の詳細について説明する。図１に示すように電流検出器１０４は、最小電流検出器１０４−１と、最大電流検出器１０４−２とを備える。最小電流検出器１０４−１は、メモリセル１０１−１〜１０１−ｎの書き込み電流の最小値を検出する。そして、最大電流検出器１０４−２は、メモリセル１０１−１〜１０１−ｎの書き込み電流の最大値を検出する。
まず、最小電流検出器１０４−１の構成について説明する。図４は、実施の形態１に係る磁気抵抗メモリ装置の最小電流検出器の概略構成を示すブロック図である。図４において、最小電流検出器１０４−１は、比較器１４２とレジスタ１４３と、とを備える。
比較器１４２は、レジスタ１４３に記憶した書き込み電流値と、書き込み／読み出し回路１０３−１〜１０３−ｎから出力された書き込み電流値とを比較する。そして、比較器１４２は、比較した結果、電流値が小さい書き込み電流値をレジスタ１４３及び電流値記憶器１０５に出力する。
レジスタ１４３は、比較器１４２から出力された書き込み電流値を記憶する。
以上の構成により、最小電流検出器１０４−１は、メモリセル１０１−１〜１０１−ｎの書き込み電流の最小値を検出する。
次に、最大電流検出器１０４−２の構成について説明する。図５は、実施の形態１に係る磁気抵抗メモリ装置の最大電流検出器の概略構成を示すブロック図である。図５において、最大電流検出器１０４−２は、比較器１４４とレジスタ１４５と、とを備える。
比較器１４４は、レジスタ１４５に記憶した書き込み電流値と、書き込み／読み出し回路１０３−１〜１０３−ｎから出力された書き込み電流値とを比較する。そして、比較器１４４は、比較した結果、電流値が大きい書き込み電流値をレジスタ１４５及び電流値記憶器１０５に出力する。
レジスタ１４５は、比較器１４４から出力された書き込み電流値を記憶する。
以上の構成により、最大電流検出器１０４−２は、メモリセル１０１−１〜１０１−ｎの書き込み電流の最大値を検出する。
このように、実施の形態１の磁気抵抗メモリ装置によれば、メモリセル単位で書き込み可能となる電流値を検出し、書き込み可能となる電流値の最大値及び最小値の少なくとも一方を記憶し、最大値に基づいてメモリセルの書き込み電流値を制御する動作、及び最小値に基づいてメモリセルの読み出し電流値を制御する動作、の少なくとも一方の制御動作を行うことにより、メモリセルの温度が変動しても、書き込み失敗、及び／または、誤った書き込みを低減することができる。
なお、この書き込み電流値の最大値と最小値は、メモリセルの温度により変化する。図６〜８は、磁気トンネル接合素子を用いたメモリにおける磁化反転確率と電流値との関係を示す図である。図６〜８において、横軸は記録電流（書き込み電流値）を示し、縦軸は、メモリの記憶槽の磁化反転確率を示す。また、図６〜８において、ＥＣＣ（Exchange Coupled Composite）、ＴＣＣ（TC Controlled:キュリー温度制御）、ＴＯＣ ＥＣＣ−ｌｉｋｅは、磁気トンネル結合素子を用いたメモリの構造を示す。図６は、２７３Ｋ（０℃）における磁化反転確率と電流値との関係を示す。図７は、３００Ｋ（２７℃）における磁化反転確率と電流値との関係を示す。図８は、３５３Ｋ（８０℃）における磁化反転確率と電流値との関係を示す。図６〜８に示すように、低温では記録電流が増加する。これは複合膜の熱安定性が向上しているのと相関する。逆に、高温では記録電流が小さくなる。
このように、メモリセルには、書き込み電流値及び読み込み電流値に温度依存性があるので、磁気抵抗メモリ装置１００は、メモリセルの温度に基づいて書き込み電流値の最大値及び／または最小値を制御する。
具体的には、上述のテストモードの動作を温度別に行い、各温度単位で電流検出器１０４が、この検出した書き込み電流値の最大値と最小値を検出する。
そして、電流値記憶器１０５は、書き込み時のメモリセル１０１−１〜１０１−ｎの温度と該電流の最大値及び／または最小値とを対応付けて記憶する。
その後、電流値記憶器１０５は、温度検知器１０７から出力された温度に対応する電流値の最大値及び／または最小値を電流制御器１０６に出力する。
電流制御器１０６は、電流値記憶器１０５から出力された該電流の最大値に基づいてメモリセル１０１−１〜１０１−ｎの書き込み電流値を制御する。また、電流制御器１０６は、電流値記憶器１０５から出力された該電流の最小値に基づいてメモリセル１０１−１〜１０１−ｎの読み出し電流値を制御する。
次に、温度依存性を考慮した書き込み電流値と読み出し電流値の例について説明する。図９は、温度と書き込み電流値の最大値と最小値の関係を示すグラフである。図９において、縦軸は書き込み電流値を示し、横軸はメモリセルの温度を示す。
図９において、書き込み電流予測曲線は、電流値記憶器１０５に記憶した温度と書き込み電流値の最大値との関係から導かれる曲線である。そして、書き込み電流調整値は、電流制御器１０６が制御する書き込み電流値である。
同様に、読み出し電流予測曲線は、電流値記憶器１０５に記憶した温度と書き込み電流値の最小値との関係から導かれる曲線である。そして、読み出し電流調整値は、電流制御器１０６が制御する読み出し電流値である。
温度依存をモデル化した計算式を用いてもよいし、あるいは事前にモデル化した温度依存性をもとにしたルックアップテーブルを保持しておいてもよい。
このように、実施の形態１の磁気抵抗メモリ装置によれば、書き込み電流値の最大値及び最小値の少なくとも一方と、温度センサが測定した温度との対応関係を記憶し、書き込み時の温度に対応する最大値に基づいてメモリセルの書き込み電流値を制御する動作、書き込み時の温度に対応する最小値に基づいてメモリセルの読み出し電流値を制御する動作、の少なくとも一方の制御動作を行うことにより、メモリセルの温度が変動しても、書き込み失敗、及び／または、誤った書き込みを低減することができる。
（実施の形態２）
実施の形態２では、書き込み電流値の最大値及び最小値の少なくとも一方を検出したメモリセルのアドレスを記憶し、このアドレスのメモリセルの書き込み電流値に基づいて書き込み電流値の最大値及び最小値の少なくとも一方の記憶を更新する例について説明する。
図１０は、実施の形態２に係る磁気抵抗メモリ装置の概略構成を示すブロック図である。図１０において、図１と同一の構成については、同一の番号を付し、説明を省略する。図１０において、磁気抵抗メモリ装置２００は、メモリセル１０１−１〜１０１−ｎと、セレクタ２０１と、書き込み／読み出し回路１０３と、電流検出器１０４と、電流値記憶器２０２と、電流制御器２０３と、温度検知器１０７と、を備える。
セレクタ２０１は、セレクタ１０２の機能に加えて、最大値及び最小値の少なくとも一方を検出したメモリセルのアドレスを電流値記憶器２０２に出力する。
電流値記憶器２０２は、電流値記憶器１０５の機能に加えて、書き込み電流の最大値及び最小値の少なくとも一方を検出したメモリセルのアドレスを記憶する。具体的には、電流値記憶器２０２は、書き込み電流の最大値が電流検出器１０４から出力されたタイミングでセレクタ２０１から出力されたメモリセルのアドレスを記憶する。同様に電流値記憶器２０２は、書き込み電流の最小値が電流検出器１０４から出力されたタイミングでセレクタ２０１から出力されたメモリセルのアドレスを記憶する。
電流制御器２０３は、電流制御器１０６の機能に加えて、任意のタイミングで実施の形態１で説明したテストモードを、電流値記憶器２０２に記憶したアドレスのメモリセルに対して実行する。
以上の構成により、磁気抵抗メモリ装置２００は、任意のタイミングで、書き込み電流の最大値及び最小値の少なくとも一方を更新することができる。
例えば、実際の製品では経年劣化による特性の変動が問題となる可能性も考えられる。実施の形態２の磁気抵抗メモリ装置２００は経年劣化への対応を可能とするものである。
例えば、この動作は、市場で製品の使用が始まった後に、例えば１ヶ月おきなど決められた期間ごとに、量産試験時と同様の試験を行う。実施の形態１との違いは、量産試験時に限界電流を与える最も書込みの遅いセル（書き込み電流値が最大のセル）と早いセル（書き込み電流値が最小のセル）のアドレスを記憶した「特徴アドレス」の情報を用い、そのアドレスの電流値の変動のみを試験することである。
このような仕組みにより、市場での動作中に長時間ユーザーの要求する動作を中断することなく、限界電流の記憶値のみを劣化に応じて更新することが出来る。具体的には、量産試験時の書込み電流検出とほとんど同じ動作を行うが、その検出対象は最も書込みの遅いセルと早いセルの２アドレスのみであり、その時の電流値と動作温度を新たな限界電流として上書き記憶する。
なお、実施の形態２では動作時に散発的にユーザーの要求しない読み書きが発生するので僅かな読み書きの性能劣化が発生するが、引き換えに長期的な信頼性の向上を実現できるので、例えばデータを長期間安定的に保持する必要のあるｅＦＬＡＳＨなどの置き換えに最適である。
このように、実施の形態２の磁気抵抗メモリ装置によれば、書き込み電流値の最大値及び最小値の少なくとも一方を検出したメモリセルのアドレスを記憶し、このアドレスのメモリセルの書き込み電流値に基づいて書き込み電流値の最大値及び最小値の少なくとも一方の記憶を更新することにより、経年劣化により特性が変動しても、書き込み失敗、及び／または、誤った書き込みを低減することができる。
（実施の形態３）
実施の形態３では、実施の形態１または実施の形態２で用いるメモリセルに用いられる磁気トンネル接合素子の具体例について説明する。
図１１は、実施の形態３にかかる磁気トンネル接合素子の概略構成を示す断面図である。図１１において、磁気トンネル接合素子１０は、基板１１と、バッファ層１２と、固定層１３と、絶縁層１４と、自由層１５と、キャップ層１６と、を備える。
基板１１は、Ｓｉ基板である。例えば、基板１１は、熱酸化膜付きＳｉ基板、またはＳｉ単結晶基板が好適である。
バッファ層１２は、基板１１上に形成された安定化層である。具体的には、バッファ層１２は、Ｃｒ、Ｔａ、Ａｕ、Ｗ、ＰｔまたはＴｉを含む層である。
固定層１３は、ホイスラー合金膜を主成分とする層１３Ａと、Ｃｏ／Ｐｔ多層膜１３Ｂとから構成される。好ましくはホイスラー合金膜を主成分とする層１３Ａは、Ｃｏ基フルホイスラー（Co-based full-Heusler）合金を主成分とする層である。具体的には、Ｃｏ基フルホイスラー合金は、Ｃｏ２ＦｅＳｉ、Ｃｏ２ＭｎＳｉ、Ｃｏ２ＦｅＭｎＳｉ、Ｃｏ２ＦｅＡｌ、またはＣｏ２ＣｒＡｌとすることができる。また、Ｃｏ／Ｐｔ多層膜１３Ｂは、大きな垂直磁気異方性を持たせるために備えられている。図１に示すように、ホイスラー合金膜を主成分とする層１３Ａは、絶縁層１４と接合し、Ｃｏ／Ｐｔ多層膜１３Ｂは、バッファ層１２と接合している。また、固定層１３は、参照層とも呼ばれる。
絶縁層１４は、絶縁物質を主成分とする層である。絶縁層１４は、強磁性を有する固定層１３及び自由層１５に挟まれている。そして、固定層１３及び自由層１５との接合面に対して垂直に電圧が印加されることにより、トンネル効果によって磁気トンネル接合素子１０に電流が流れる。
自由層１５は、垂直保持層１５Ａと、高分極率磁性層１５Ｂと、非磁性層１５Ｃを備える。図１に示すように、これらの層は、絶縁層１４側から垂直保持層１５Ａ、非磁性層１５Ｃ、高分極率磁性層１５Ｂの順に積層している。そして、高分極率磁性層１５Ｂにキャップ層１６が積層している。また、自由層１５は、記録層とも呼ばれる。
垂直保持層１５Ａは、磁化容易軸に磁場方向を保持する層である。以下、磁化容易軸と平行な方向を垂直方向、磁化容易軸に垂直な面を面内として説明する。そして、垂直保持層１５Ａは、温度上昇により磁気異方性が垂直から面内に変化する層である。例えば、垂直保持層１５Ａは、磁化率が０となる補償温度Ｔｎを有するフェリ磁性体であってもよい。また、例えば、垂直保持層１５Ａは、ＲＥ−ＴＭ(Rare Earth - Transition Metal:希土類−遷移金属)合金を主成分とする層である。具体的には、垂直保持層１５Ａは、Ｇｄ３２Ｆｅ６８−ｘＣｏｘ（ａｔ％）を主成分とする層である。Ｇｄ３２Ｆｅ６８−ｘＣｏｘとの表現は、Ｃｏがｘ（ａｔ％）含まれており、Ｇｄが３２−ｘ（ａｔ％）、Ｆｅ６８（ａｔ％）、それぞれ含まれていることを意味する。例えばｘは１０であり、垂直保持層１５Ａは、Ｇｄ２２Ｆｅ６８Ｃｏ１０を主成分とする層としてもよい。
また、垂直保持層１５Ａの膜厚は、５ｎｍ以上１０ｎｍ以下が好ましい。なお、垂直保持層１５Ａにおける、温度変化による磁気異方性の変化の詳細については、後述する。
高分極率磁性層１５Ｂは、高いスピン偏極率を有する層である。例えば、高分極率磁性層１５Ｂは、Ｌ２１構造またはＢ２構造をもつホイスラー合金膜を主成分とする層である。好ましくは高分極率磁性層１５Ｂは、Ｃｏ基フルホイスラー合金を主成分とする層である。具体的には、Ｃｏ基フルホイスラー合金は、ＣｏＦｅＢ、Ｃｏ２ＦｅＭｎＳｉ、Ｃｏ２ＦｅＳｉ、Ｃｏ２ＭｎＳｉ、Ｃｏ２ＦｅＡｌ、またはＣｏ２ＣｒＡｌとすることができる。
非磁性層１５Ｃは、非磁性の物質からなる層である。具体的には、非磁性層１５Ｃは、Ｔａ、Ｐｔ、ＰｄまたはＷを主成分とする層である。非磁性層１５Ｃは、垂直保持層１５Ａと高分極率磁性層１５Ｂとの間に積層されることにより、垂直保持層１５Ａと高分極率磁性層１５Ｂとのアシスト関係を制御する。
例えば、高分極率磁性層１５Ｂの垂直磁気が反転する時に、面内磁気が反転を妨げる等必要以上に影響しないように、且つ高分極率磁性層１５Ｂの垂直磁気が反転後に、垂直保持層１５Ａの磁化方向が高分極率磁性層１５Ｂの磁化方向と同じとなるようにすることが望ましい。
したがって、非磁性層１５Ｃは、垂直保持層１５Ａと高分極率磁性層１５Ｂが磁気的にカップリングできる程度の厚さとすることが望ましい。例えば、非磁性層１５Ｃの膜厚は１ｎｍ以下であることが好ましい。
キャップ層１６は、自由層１５上に形成された安定化層である。具体的には、キャップ層１６は、Ｒｕ及びＴａを含む層である。
この実施の形態３の磁気トンネル接合素子は、実施の形態１または実施の形態２の磁気抵抗メモリ装置に適用することができる。
（実施の形態４）
実施の形態４では、実施の形態１または実施の形態２で用いるメモリセルの具体例について説明する。具体的には、実施の形態４では、実施の形態３の磁気トンネル接合素子を用いた磁気抵抗メモリについて説明する。
図１２は、実施形態４に係る磁気抵抗メモリの一例の要部を表す斜視図である。
図１２において、磁気抵抗メモリは、メモリセル３０、ビット線３１、コンタクトプラグ３５及び３７、及びワード線３８を備える。
メモリセル３０は、半導体基板３２、拡散領域３３及び３４、ソース線３６、ゲート絶縁膜３９及び磁気トンネル接合素子１０を備える。磁気トンネル接合素子１０は、実施の形態１の磁気トンネル接合素子１０に対応するが、実施の形態２の磁気トンネル接合素子２０を用いてもよい。
磁気抵抗メモリは、複数のメモリセル３０をマトリクス状に配置し、複数本のビット線１及び複数本のワード線３８を用いて、互いに接続することにより形成される。ＭＲＡＭは、スピントルク注入方式を用いて、データの書き込み処理が実行される。
半導体基板３２は、上面に拡散領域３３及び３４を有し、拡散領域３３は、拡散領域３４から所定の間隔を空けて配置されている。拡散領域３３はドレイン領域として機能し、拡散領域３４はソース領域として機能する。拡散領域３３は、コンタクトプラグ３７を介して磁気トンネル接合素子１０に接続される。
ビット線側電極３１は、半導体基板３２の上方に配置されるとともに、磁気トンネル接合素子１０に接続される。ビット線３１は、書き込み回路（不図示）及び読み出し回路（不図示）に接続されている。
拡散領域３４はコンタクトプラグ３５を介してソース線３６に接続される。ソース線３６は、書き込み回路（不図示）及び読み出し回路（不図示）に接続されている。
ワード線３８は、拡散領域３３及び拡散領域３４に接するように、ゲート絶縁膜３９を介して半導体基板３２に配置される。ワード線３８とゲート絶縁膜３９とは、選択トランジスタとして機能する。ワード線３８は、図示しない回路から電流を供給されて活性化し、選択トランジスタとしてターンオンする。
この磁気抵抗メモリは、ビット線３１と拡散領域３３とが電極として、磁気トンネル接合素子１０に電圧を印加し、電圧印加により一定方向に揃えられた電子のスピントルクが強磁性体層の磁化方向を変化させる。そして、電流方向を変えることにより、磁気抵抗メモリに記録されるデータの値を変えることができる。
この実施の形態４の磁気抵抗メモリは、実施の形態１または実施の形態２の磁気抵抗メモリ装置に適用することができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。実施の形態１では、メモリセルが一次元である例について説明しているが二次元以上の配列であってもよい。この場合、メモリセルに対するアドレッシングはマトリックス状のアドレッシング回路により構成されることが好適である。
また、上記実施の形態では、温度センサを設ける例について説明しているが、装置の温度が一定である環境、または恒温装置内で備える場合には、温度センサ及び温度に関する制御の構成を備えなくてもよい。
また、上記実施の形態において、装置の温度を上昇させる方法は、回路動作による温度を上昇させてもよく、またヒータ回路を設ける等により温度を上昇させてもよい。
また、温度検知回路の特性の調整はヒューズ、不揮発セル、あるいはコマンドによって実行してもよい。また、温度検知信号の出力形態は、温度に正の依存を持つアナログ信号に限定されず、他の出力形態であってもよい。また、最適な電流に関する情報の信号、電流を調整する信号は代表的にはカレントミラー回路によって実現可能であるが、カレントミラー回路に限定されず、例えば電流設定値を量子化したデジタル信号等を用いてもよい。
また、この実施例では出荷後にユーザーの使用中の読み書きの性能に影響を与えないので、例えば高速なランダムアクセスを必要とするｅＳＲＡＭなどの置き換えに最適である。
本発明は周辺温度によって、データ書き換えのための反転記録電値とデータを読み取るときに必要なセンス電流を変化させる電流制御回路を具備することにより、−４０℃〜＋１２５℃の広範囲の動作温度でも、使用可能な低電力、高信頼性を有する磁気トンネル接合素子デバイスを提供するためのものである。
１００、２００ 磁気抵抗メモリ装置
１０１ メモリセル
１０２、２０１ セレクタ
１０３ 回路
１０４ 電流検出器
１０４−１ 最小電流検出器
１０４−２ 最大電流検出器
１０５、２０２ 電流値記憶器
１０６、２０３ 電流制御器
１０７ 温度検知器
１３１ 書き込み回路
１３２ 読み出し回路
１３３ 判定器
１３４、１４３、１４５ レジスタ
１４２、１４４ 比較器

Claims (6)

  1. 磁気トンネル接合素子を有する、複数のメモリセルと
    前記メモリセル単位で書き込み可能となる電流値を検出する検出回路と、
    前記検出回路で検出した書き込み可能となる電流値の最大値及び最小値の少なくとも一方を記憶する電流値記憶器と、
    前記最大値に基づいて前記メモリセルの書き込み電流値を制御する動作、及び前記最小値に基づいて前記メモリセルの読み出し電流値を制御する動作、の少なくとも一方の制御動作を行う電流制御回路と、を備える磁気抵抗メモリ装置。
  2. 前記電流制御回路は、前記メモリセルの書き込み電流値を前記最大値以上に制御する請求項１に記載の磁気抵抗メモリ装置。
  3. 前記電流制御回路は、前記メモリセルの読み出し電流値を前記最小値以下に制御する請求項１または２に記載の磁気抵抗メモリ装置。
  4. 前記磁気抵抗メモリ装置の温度を測定する温度センサと、を備え、
    前記電流値記憶器は、前記最大値及び前記最小値の少なくとも一方と、前記温度センサが測定した温度との対応関係を記憶し、
    前記電流制御回路は、書き込み時の温度に対応する前記最大値に基づいて前記メモリセルの書き込み電流値を制御する動作、書き込み時の温度に対応する前記最小値に基づいて前記メモリセルの読み出し電流値を制御する動作、の少なくとも一方の制御動作を行う、請求項１から３のいずれかに記載の磁気抵抗メモリ装置。
  5. 前記電流値記憶器は、前記最大値及び前記最小値の少なくとも一方を検出したメモリセルのアドレスを記憶し、前記アドレスのメモリセルの書き込み電流値に基づいて前記最大値及び前記最小値の少なくとも一方の記憶を更新する請求項１から４のいずれかに記載の磁気抵抗メモリ装置。
  6. 前記メモリセルは、磁化方向が可変である自由層と、
    磁化方向を所定の方向に維持する固定層と、
    前記自由層と前記固定層との間に設けられた絶縁層と、を備え、
    前記自由層は、垂直保持層と高分極率磁性層とを含む、請求項１から５のいずれかに記載の磁気抵抗メモリ装置。
JP2017020282A 2017-02-07 2017-02-07 磁気抵抗メモリ装置 Pending JP2018129105A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017020282A JP2018129105A (ja) 2017-02-07 2017-02-07 磁気抵抗メモリ装置
KR1020170057527A KR102351687B1 (ko) 2017-02-07 2017-05-08 자기저항 메모리 장치
US15/841,454 US10431279B2 (en) 2017-02-07 2017-12-14 Magnetoresistive memory device
US16/529,920 US10679686B2 (en) 2017-02-07 2019-08-02 Apparatus including magnetoresistive memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017020282A JP2018129105A (ja) 2017-02-07 2017-02-07 磁気抵抗メモリ装置

Publications (1)

Publication Number Publication Date
JP2018129105A true JP2018129105A (ja) 2018-08-16

Family

ID=63037310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017020282A Pending JP2018129105A (ja) 2017-02-07 2017-02-07 磁気抵抗メモリ装置

Country Status (3)

Country Link
US (2) US10431279B2 (ja)
JP (1) JP2018129105A (ja)
KR (1) KR102351687B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018129105A (ja) * 2017-02-07 2018-08-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気抵抗メモリ装置
US10930840B2 (en) 2018-01-23 2021-02-23 Seagate Technology Llc Exchange-coupled composites
KR102508925B1 (ko) 2019-04-18 2023-03-09 삼성전자주식회사 메모리 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288311A (ja) * 2003-03-24 2004-10-14 Toshiba Corp 半導体記憶装置及びその制御方法
JP2009289343A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 半導体メモリ
US20100073998A1 (en) * 2008-09-25 2010-03-25 Masahiko Nakayama Data writing method for magnetoresistive effect element and magnetic memory
WO2010137679A1 (ja) * 2009-05-28 2010-12-02 株式会社日立製作所 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
US20110078538A1 (en) * 2009-09-28 2011-03-31 Sumio Ikegawa Magnetic memory
JP2012022726A (ja) * 2009-09-28 2012-02-02 Toshiba Corp 磁気メモリ
US20120069638A1 (en) * 2010-09-21 2012-03-22 Renesas Electronics Corporation Semiconductor device
US20140211550A1 (en) * 2013-01-31 2014-07-31 Headway Technologies, Inc. Read circuit for memory

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3812498B2 (ja) 2001-12-28 2006-08-23 日本電気株式会社 トンネル磁気抵抗素子を利用した半導体記憶装置
JP4253225B2 (ja) 2003-07-09 2009-04-08 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4143020B2 (ja) 2003-11-13 2008-09-03 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4746326B2 (ja) 2005-01-13 2011-08-10 株式会社東芝 不揮発性半導体記憶装置
US7283414B1 (en) 2006-05-24 2007-10-16 Sandisk 3D Llc Method for improving the precision of a temperature-sensor circuit
US7755965B2 (en) 2008-10-13 2010-07-13 Seagate Technology Llc Temperature dependent system for reading ST-RAM
KR101161745B1 (ko) 2009-06-05 2012-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치
JP5072120B2 (ja) 2009-09-25 2012-11-14 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5503480B2 (ja) * 2010-09-29 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置
KR101844963B1 (ko) 2011-03-07 2018-04-04 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 동작 방법
KR101962784B1 (ko) 2012-10-09 2019-03-27 삼성전자주식회사 온도에 따라 차별화된 리드 동작 및 라이트 동작을 갖는 반도체 메모리 장치
KR20140052695A (ko) * 2012-10-25 2014-05-07 삼성전자주식회사 양방향 리드 스킴을 갖는 자기 메모리 장치
JP2014116474A (ja) 2012-12-10 2014-06-26 Samsung R&D Institute Japan Co Ltd 磁気抵抗素子
JP6276588B2 (ja) 2013-12-27 2018-02-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気トンネル接合素子
JP6346047B2 (ja) 2014-09-18 2018-06-20 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
JP6553857B2 (ja) 2014-09-18 2019-07-31 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
JP6630035B2 (ja) 2014-09-18 2020-01-15 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
JP6483403B2 (ja) 2014-10-30 2019-03-13 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気抵抗素子、及びｓｔｔ−ｍｒａｍ
JP2018129105A (ja) * 2017-02-07 2018-08-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気抵抗メモリ装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288311A (ja) * 2003-03-24 2004-10-14 Toshiba Corp 半導体記憶装置及びその制御方法
US20050036362A1 (en) * 2003-03-24 2005-02-17 Yoshihisa Iwata Semiconductor memory device having memory cells including ferromagnetic films and control method thereof
JP2009289343A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 半導体メモリ
US20100073998A1 (en) * 2008-09-25 2010-03-25 Masahiko Nakayama Data writing method for magnetoresistive effect element and magnetic memory
JP2010079985A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 磁気抵抗効果素子のデータ書き込み方法及び磁気ランダムアクセスメモリ
WO2010137679A1 (ja) * 2009-05-28 2010-12-02 株式会社日立製作所 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
US20110078538A1 (en) * 2009-09-28 2011-03-31 Sumio Ikegawa Magnetic memory
JP2012022726A (ja) * 2009-09-28 2012-02-02 Toshiba Corp 磁気メモリ
US20120069638A1 (en) * 2010-09-21 2012-03-22 Renesas Electronics Corporation Semiconductor device
JP2012069175A (ja) * 2010-09-21 2012-04-05 Renesas Electronics Corp 半導体装置
US20140211550A1 (en) * 2013-01-31 2014-07-31 Headway Technologies, Inc. Read circuit for memory

Also Published As

Publication number Publication date
US10431279B2 (en) 2019-10-01
KR102351687B1 (ko) 2022-01-14
US20190355403A1 (en) 2019-11-21
KR20180091666A (ko) 2018-08-16
US20180226115A1 (en) 2018-08-09
US10679686B2 (en) 2020-06-09

Similar Documents

Publication Publication Date Title
KR102379736B1 (ko) 개선된 온도 범위를 갖는 아날로그 강유전성 메모리
US9536621B2 (en) Nonvolatile memory
US6791865B2 (en) Memory device capable of calibration and calibration methods therefor
US7196957B2 (en) Magnetic memory structure using heater lines to assist in writing operations
JP5019223B2 (ja) 半導体記憶装置
US10679686B2 (en) Apparatus including magnetoresistive memory device
US10854253B2 (en) Magnetic storage device with voltage generator that varies voltages according to temperature
US9653182B1 (en) Testing method, manufacturing method, and testing device of memory device
TW202240578A (zh) 用於ｓｔｔ－ｍｒａｍ之中點感測參考產生
US8107285B2 (en) Read direction for spin-torque based memory device
US7154775B2 (en) Magnetic random access memory
JP4922374B2 (ja) 磁気メモリ
JP2018133474A (ja) 磁気トンネル接合素子及び磁気抵抗メモリ
JP2012203939A (ja) 半導体記憶装置
CN108701478B (zh) 存储设备、信息处理装置和存储设备控制方法
US6925003B2 (en) Magnetic memory cell structure
WO2021124638A1 (ja) 記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210406