KR20180091666A - 자기저항 메모리 장치 - Google Patents

자기저항 메모리 장치 Download PDF

Info

Publication number
KR20180091666A
KR20180091666A KR1020170057527A KR20170057527A KR20180091666A KR 20180091666 A KR20180091666 A KR 20180091666A KR 1020170057527 A KR1020170057527 A KR 1020170057527A KR 20170057527 A KR20170057527 A KR 20170057527A KR 20180091666 A KR20180091666 A KR 20180091666A
Authority
KR
South Korea
Prior art keywords
current value
value
write
memory cell
current
Prior art date
Application number
KR1020170057527A
Other languages
English (en)
Other versions
KR102351687B1 (ko
Inventor
마사토시 소노다
요시아키 소노베
타케시 카토
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20180091666A publication Critical patent/KR20180091666A/ko
Application granted granted Critical
Publication of KR102351687B1 publication Critical patent/KR102351687B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H01L43/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

자기저항 메모리 장치는 자기 터널 접합 소자를 가지는 복수의 메모리 셀들로 메모리 셀 단위로 쓰기 가능한 전류값을 검출하는 검출 회로와 검출 회로로 검출한 쓰기 가능한 전류값의 최대치 및 최소치 중의 적어도 하나를 기억하는 전류값 기억부와 최대치에 근거해 메모리 셀들의 쓰기 전류값을 제어하는 동작, 및 최소치에 근거해 메모리 셀들의 읽기 전류값을 제어하는 동작 중의 적어도 하나의 제어 동작을 실시하는 전류 제어 회로를 구비한다.

Description

자기저항 메모리 장치{MAGNETORESISTIVE MEMORY DEVICE}
본 발명은 자기저항 메모리 장치에 관련된 것으로, 특히 스핀 주입 자화 반전 효과를 이용한 고집적의 수직 자화형 STT(Spin Transfer Torque)－MRAM(Magnetoresistive Random Access Memory)에 이용되는 자기 터널 접합 소자를 가지는 자기저항 메모리 장치에 관한 것이다.
수직 자화를 갖고 자기 저항 효과에 의해 읽기하는 자기 터널 접합 소자는 미세화에 대한 열교란 내성이 높고 차세대의 메모리 등으로 기대되고 있다.
이 차세대 메모리는 자화 방향이 가변인 자유층, 소정의 자화 방향을 유지하는 참조층, 및 자유층과 참조층 사이에 배치된 절연층을 가지는 자기 터널 접합층을 포함하는 자기 터널 접합(Magnetic tunnel junction: MTJ) 소자로 구성된다.
자기 터널 접합 소자를 이용한 메모리는 일반적으로 고온에서 반전 전류(최소 쓰기 전류)가 작아져 버린다. 75℃에서의 쓰기 전류는 약 10% 저하되므로, 실온(25℃)에서의 쓰기 전류를 그대로 고온에서 이용하면 비선택 메모리 셀에 대해 교란(disturbance)이 발생하게 된다.
이 때, 쓰기 전류 소스 회로의 전류 구동 능력 자체도 온도 상승에 수반해 저하되므로 쓰기 전류는 약간 감소하지만, 반전 전류의 감소 만큼 감소하지는 않는다. 이러한 고온화에 의한 반전 전류의 감소는 메모리 셀의 미세화에 따라 현저하게 되어, 쓰기 마진이 크게 감소하게 된다.
또한, 읽기에 있어서도, 고온화에 의한 읽기 마진의 저하가 알려져 있다. MTJ 소자는 일반적으로 저항 R 및 진기 전도율(conductance) G가 전압 의존성을 가짐과 동시에, 온도 의존성을 가지는 것으로 알려져 있다. 따라서, MR 비 및 전류 차 또한 온도 의존성을 가지게 되므로, 온도 상승에 수반해 읽기 마진이 저하되어 버린다.
또한, 예를 들면 MRAM에 있어서의 읽기 전류는 자성체 사이의 터널 전류이므로, 온도 상승에 수반하여 자성막의 자화가 감소 함과 동시에 열 여기에 의해 터널 확률이 증가하는 것에 의해, 터널 전류는 증가되고 자기 저항비는 급격하게 감소되어 읽기 마진이 저하된다. 이러한 읽기 마진의 저하는 메모리 셀의 미세화에 의해 온도 의존성이 더욱 커진다.
특허 문헌 1의 제 8 실시예에는 터널 자기저항 소자를 이용한 반도체 기억장치에 있어서, 게이트 전압의 온도 변화에 의한 변동에 의해 소망하는 온도 의존성을 갖춘 쓰기 전류를 출력하는 온도 보상 전압 소스 회로 및 쓰기 전류 소스를 갖추는 것으로, 온도 의존성을 가능한 한 억제하는 것에 의해, 온도 변화에 의한 쓰기 마진 및 읽기 마진의 변화를 줄여, 쓰기 마진 및 읽기 마진을 확보하는 것이 기재되어 있다.
일본특허출원공개공보 제2003-257175호 공보
그렇지만, 특허 문헌 1에 기재된 반도체 기억장치에서는, 셀 단위의 산포를 고려한 쓰기 전류의 구체적인 설정 값을 검토하지 않기 때문에, 쓰기에 필요한 전류 값보다 작은 전류 값으로 쓰는 것에 의하여 쓰기 실패되는 것 및/또는 읽기에 필요한 전류 값보다 큰 전류 값으로 읽는 것에 의하여 잘못된 쓰기 또는 읽기가 일어나 버리는 문제가 있었다.
일 실시 예에 따른 자기저항 메모리 장치는, 자기 터널 접합 소자를 가지는 메모리 셀, 상기 메모리 셀 단위로 쓰기 가능한 전류 값을 검출하는 검출 회로, 상기 검출 회로로 검출한 쓰기 가능한 전류 값의 최대치 및 최소치 중의 적어도 하나를 기억하는 전류 값 기억부, 및 상기 최대치에 근거해 상기 메모리 셀의 쓰기 전류 값을 제어하는 동작과, 상기 최소치에 근거해 상기 메모리 셀의 읽기 전류 값을 제어하는 동작 중의 적어도 하나의 제어 동작을 실시하는 전류 제어 회로를 구비한다.
바람직하게, 일 실시 예에 따른 자기저항 메모리 장치에서의 상기 전류 제어 회로는 상기 메모리 셀의 쓰기 전류 값을 상기 최대치 이상으로 제어하다.
바람직하게, 일 실시 예에 따른 자기저항 메모리 장치에서의 상기 전류 제어 회로는 상기 메모리 셀의 읽기 전류 값을 상기 최소치 이하로 제어한다.
일 실시 예에 따른 자기저항 메모리 장치에 의하면, 메모리 셀들의 단위로 쓰기 가능한 전류 값을 검출하고, 쓰기 가능한 전류 값의 최대치 및 최소치 중의 적어도 하나를 기억하고, 및 최대치에 근거해 메모리 셀의 쓰기 전류 값을 제어하는 동작과 최소치에 근거해 메모리 셀의 읽기 전류 값을 제어하는 동작 중의 적어도 하나의 제어 동작을 실시하는 것으로, 메모리 셀의 온도가 변동하더라도 쓰기 실패 및/또는 잘못된 쓰기를 줄일 수 있다.
바람직하게, 일 실시 예에 따른 자기저항 메모리 장치는 상기 자기저항 메모리 장치의 온도를 측정하는 온도 센서를 구비하고, 상기 전류 값 기억부는 상기 최대치 및 상기 최소치 중의 적어도 하나와 상기 온도 센서가 측정한 온도와의 대응 관계를 기억하고, 상기 전류 제어 회로는 쓰기 시의 온도에 대응하는 상기 최대치에 근거해 상기 메모리 셀의 쓰기 전류 값을 제어하는 동작과 쓰기 시의 온도에 대응하는 상기 최소치에 근거해 상기 메모리 셀의 읽기 전류 값을 제어하는 동작 중의 적어도 하나의 제어 동작을 실시할 수 있다.
일 실시 예에 따른 자기저항 메모리 장치에 의하면, 쓰기 전류 값의 최대치 및 최소치 중의 적어도 하나와 온도 센서가 측정한 온도와의 대응 관계를 기억하고, 쓰기 시의 온도에 대응하는 최대치에 근거해 메모리 셀의 쓰기 전류 값을 제어하는 동작과 쓰기 시의 온도에 대응하는 최소치에 근거해 메모리 셀의 읽기 전류 값을 제어하는 동작 중의 적어도 하나의 제어 동작을 실시하는 것에 의하여, 메모리 셀의 온도가 변동하더라도 쓰기 실패 및/또는 잘못된 쓰기를 줄일 수 있다.
바람직하게, 일 실시 예에 따른 자기저항 메모리 장치에서의 상기 전류 값 기억부는 상기 최대치 및 상기 최소치 중의 적어도 하나를 검출한 메모리 셀의 주소를 기억하고, 상기 주소의 메모리 셀의 쓰기 전류 값에 근거해 상기 최대치 및 상기 최소치 중의 적어도 하나의 기억을 갱신할 수 있다.
일 실시 예에 따른 자기저항 메모리 장치에 의하면, 쓰기 전류 값의 최대치 및 최소치 중의 적어도 하나를 검출한 메모리 셀의 주소를 기억하고, 상기 주소의 메모리 셀의 쓰기 전류 값에 근거해 쓰기 전류 값의 최대치 및 최소치 중의 적어도 하나의 기억을 갱신하는 것에 위하여, 열화에 의해 특성이 변동되더라도 쓰기 실패 및/또는 잘못된 쓰기를 줄일 수 있다.
바람직하게, 일 실시 예에 따른 자기저항 메모리 장치에서의 상기 메모리 셀은 자화 방향이 가변인 자유층, 자화 방향을 소정의 방향으로 유지하는 고정층, 및 상기 자유층과 상기 고정층의 사이에 제공된 절연층을 구비하고, 상기 자유층은 수직 유지층과 고분극율 자성층을 포함할 수 있다.
본 발명에 의하면, 쓰기 실패 및/또는 잘못된 쓰기를 줄일 수 있는 자기저항 메모리 장치를 제공할 수가 있다.
도 1은 실시예 1과 관련된 자기저항 메모리 장치의 개략 구성을 나타내는 블럭도이다.
도 2는 테스트 모드에 있어서의 온도와 쓰기 전류 값의 최대치와 최소치의 관계를 나타내는 그래프이다.
도 3은 실시예 1과 관련된 자기저항 메모리 장치의 쓰기/읽기 회로의 개략 구성을 나타내는 블럭도이다.
도 4는 실시예 1과 관련된 자기저항 메모리 장치의 최소 전류 검출부의 개략 구성을 나타내는 블럭도이다.
도 5는 실시예 1과 관련된 자기저항 메모리 장치의 최대 전류 검출부의 개략 구성을 나타내는 블럭도이다.
도 6은 자기 터널 접합 소자를 이용한 메모리에 있어서의 자화 반전 확률과 전류 값과의 관계를 나타내는 도다.
도 7은 자기 터널 접합 소자를 이용한 메모리에 있어서의 자화 반전 확률과 전류 값과의 관계를 나타내는 도다.
도 8은 자기 터널 접합 소자를 이용한 메모리에 있어서의 자화 반전 확률과 전류 값과의 관계를 나타내는 도다.
도 9는 온도와 쓰기 전류 값의 최대치와 최소치의 관계를 나타내는 그래프이다.
도 10은 실시예 2와 관련된 자기저항 메모리 장치의 개략 구성을 나타내는 블럭도이다.
도 11은 실시예 3에 관련된 자기 터널 접합 소자의 개략 구성을 나타내는 단면도이다.
도 12는 실시 형태 4와 관련된 자기저항 메모리의 일 예의 주요부를 나타내는 사시도이다.
(실시예 1)
이하, 도면을 참조해 본 발명의 실시예에 대해 설명한다. 도 1은 실시예 1과 관련되는 자기저항 메모리 장치의 개략 구성을 나타내는 블럭도이다. 도 1에서, 자기저항 메모리 장치(100)는 메모리 셀들(101－1~101－n), 셀렉터(102), 쓰기/읽기 회로들(103-1~103-n), 전류 검출부(104), 전류값 기억부(105), 전류 제어부(106), 및 온도 검지부(107)를 포함한다.
메모리 셀들(101－1~101－n)은 각각 정보의 최소 단위인 “0” 또는 “1”으로부터 완성되는 1 비트 혹은 그 이상의 정보를 보관 유지하기 위해서 필요한 회로이다. 메모리 셀(101)은 셀렉터(102)로부터의 선택 신호가 유효한 경우에 정보를 기억하고 기억한 정보를 출력한다. 예를 들면, 메모리 셀들(101－1~101－n)은 MRAM으로 구성되는 것이 바람직하다.
셀렉터(102)는 쓰기 또는 읽기를 실시하는 메모리 셀들(101－1~101－n)을 선택하는 선택 신호를 쓰기/읽기 회로들(103－1~103－n)에 출력한다. 예를 들면, 랜덤 억세스하는 경우, 셀렉터(102)는 소망하는 메모리 셀들(101－1~101－n)에 각각 대응하는 쓰기/읽기 회로들(103－1~103－n)에 선택 신호를 출력한다. 또한, 메모리 셀들(101－1~101－n)의 쓰기 전류의 최대치 및/또는 최소치를 검출하는 테스트 모드에서, 셀렉터(102)는 순서대로에 쓰기/읽기 회로들(103－1~103－n)에 선택 신호를 출력한다.
셀렉터(102)로부터의 선택 신호를 받으면, 대응하는 메모리 셀들(101－1~101－n)에 정보를 쓰거나, 대응하는 메모리 셀들(101－1~101－n)로부터 정보를 읽어낸다. 그리고, 쓰기/읽기 회로의 쓰기 시에 메모리 셀들(101－1~101－n)에 흐르는 전류를 전류 검출부(104)에 출력한다.
전류 검출부(104)는 쓰기 시에 메모리 셀들(101－1~101－n)에 흐르는 전류 값을 검출한다. 그리고, 전류 검출부(104)는 전류 값의 최대치 및/또는 최소치를 전류값 기억부(105)에 출력한다.
전류값 기억부(105)는 메모리 셀들(101－1~101－n)에 흐르는 전류의 최대치 및/또는 최소치를 기억한다. 예를 들면, 테스트 모드에서, 전류값 기억부(105)는 쓰기 시의 메모리 셀들(101－1~101－n)의 온도와 전류의 최대치 및/또는 최소치를 기억한다. 그리고, 전류값 기억부(105)는 온도 검지부(107)로부터 출력된 온도에 대응하는 전류값의 최대치 및/또는 최소치를 전류 제어부(106)에 출력한다.
전류의 최대치 및/또는 최소치를 기억하는 기억 영역은 MRAM 셀과는 다른 소자로 가능할 수도 있다. 혹은, MRAM 셀 어레이 중에 다수결이나 ECC 부호를 포함한 신뢰성 높은 형태로 저장해도 좋다.
전류 제어부(106)는 전류값 기억부(105)로부터 출력된 전류의 최대치에 근거해 메모리 셀들(101－1~101－n)의 쓰기 전류값을 제어한다. 예를 들면, 전류 제어부(106)는 메모리 셀들(101－1~101－n)의 쓰기 전류값을 전류의 최대치 이상으로 제어한다.
또한, 전류 제어부(106)는 전류값 기억부(105)로부터 출력된 전류의 최소치에 근거해 메모리 셀들(101－1~101－n)의 읽기 전류값을 제어한다. 예를 들면, 전류 제어부(106)는 메모리 셀들(101－1~101－n)의 읽기 전류값을 전류의 최소치 이하로 제어한다.
또한, 테스트 모드에서, 전류 제어부(106)는 메모리 셀들(101－1~101－n)에 흘리는 쓰기 전류값을 연속적(또는 단계적으로) 변화시킨다. 이 전류값의 변화에 의해, 전류 검출부(104)가 전류값의 최대치 및/또는 최소치를 검출할 수 있고, 이에 따라 전류값 기억부(105)가 전류값의 최대치 및/또는 최소치를 기억할 수 있다.
온도 검지부(107)는 자기저항 메모리 장치(100)의 온도를 검출하고, 검출한 온도를 전기신호로 변환한다. 그리고, 온도 검지부(107)는 온도를 나타내는 전기신호를 전류값 기억부(105)에 출력한다. 구체적으로, 온도 검지부(107)는 검출한 온도를 전기신호로 변환하는 온도 센서와 전기신호를 증폭하는 앰프와 전기신호를 아날로그 신호로부터 디지탈 신호로 변환하는 AD 변환기를 구비할 수 있다.
이상의 구성에 의해, 자기저항 메모리 장치(100)는 쓰기 전류값 및 읽기 전류값을 제어한다. 다음에, 자기저항 메모리 장치(100)가 쓰기 전류값 및 읽기 전류값을 제어하는 동작에 대해 설명한다.
우선, 메모리 셀들(101－1~101－n)의 쓰기 전류값의 최대치 및 최소치를 요구하는 동작(테스트 모드)에 대해 설명한다. 메모리 셀들(101－1~101－n)은 개개의 소자의 분포 등에 의해 쓰기 전류값 및 읽기 전류값에 분포를 가질 수 있다. 쓰기/읽기 회로(103－1)는 메모리 셀들(101－1~101－n)에 정보를 쓰는데 필요한 최저한의 쓰기 전류값을 메모리 셀 단위로 검출한다. 그리고, 전류 검출부(104)는 각각의 메모리 셀들(101－1~101－n)의 쓰기 전류값의 최대치와 최소치를 각각 검출한다.
구체적으로, 전류 제어부(106)는 쓰기/읽기 회로(103－1)에 쓰기 전류를 소정의 최저 전류값으로 설정한다. 그리고, 쓰기/읽기 회로(103－1)는 소정의 최저 전류값으로 쓰기 전류를 흘려, 메모리 셀(101－1)에 정보를 쓰기 한다. 그 후, 쓰기/읽기 회로(103－1)는 메모리 셀(101－1)로부터 정보를 읽어낸다.
쓰기/읽기 회로(103－1)는 메모리 셀(101－1)에 기록한 정보와 메모리 셀(101－1)로부터 읽어낸 정보가 일치하는 경우 쓰기가 성공했다고 판단하고 쓰기 전류값을 전류 검출부(104)에 출력한다. 또한, 쓰기/읽기 회로(103－1)는 쓰기 성공의 결과를 셀렉터(102) 및 전류 제어부(106)에 출력한다.
쓰기/읽기 회로(103－1)는 메모리 셀(101－1)에 기록한 정보와 메모리 셀(101－1)로부터 읽어낸 정보가 일치하지 않는 경우 쓰기가 실패했다고 판단하고 쓰기 실패의 결과를 전류 제어부(106)에 출력한다.
전류 제어부(106)가 쓰기 실패의 결과를 받았을 경우, 전류 제어부(106)는 쓰기 전류값을 증가시키는 지시를 쓰기/읽기 회로(103－1)에 출력한다. 쓰기 전류값을 증가시키는 폭은 미리 설정된 값이 매우 적합하다.
쓰기/읽기 회로(103－1)는, 쓰기 전류값을 증가시키는 지시에 따라, 메모리 셀(101－1)에 정보를 쓰기한다. 그 후, 쓰기/읽기 회로(103－1)는 메모리 셀(101－1)로부터 정보를 읽어낸다. 그리고, 상술한 바와 같이, 쓰기/읽기 회로(103－1)는 메모리 셀(101－1)에 쓰기한 정보와 메모리 셀(101－1)로부터 읽어낸 정보가 일치하는지 아닌지 판단한다.
메모리 셀(101－1)에 쓰기한 정보와 메모리 셀(101－1)로부터 읽어낸 정보가 일치하는 경우의 동작은 상술한 대로이다. 또한, 메모리 셀(101－1)에 쓰기한 정보와 메모리 셀(101－1)로부터 읽어낸 정보가 일치하지 않는 경우의 동작도 상술한 대로이다.
메모리 셀(101－1)에 쓰기한 정보와 메모리 셀(101－1)로부터 읽어낸 정보가 일치할 때까지 상술의 동작을 반복한다.
셀렉터(102)가 쓰기 성공의 결과를 받으면 셀렉터(102)는 쓰기 및 읽기 대상을 메모리 셀(101－1)로부터 메모리 셀(101－2)로 변경한다. 또한, 전류 제어부(106)가 쓰기 성공의 결과를 받으면 전류 제어부(106)는 쓰기/읽기 회로(103－2)에 쓰기 전류를 소정의 최저 전류값으로 설정한다.
그리고, 메모리 셀(101－1)에 대한 상술의 동작과 동일하게, 전류 제어부(106)는 메모리 셀(101－2)에 쓰기한 정보와 메모리 셀(101－2)로부터 읽어낸 정보가 일치할 때까지 쓰기 전류값을 단계적으로 증가시킨다. 그리고, 쓰기/읽기 회로(103－2)는 메모리 셀(101－2)에 쓰기한 정보와 메모리 셀(101－2)로부터 읽어낸 정보가 일치하는 경우 쓰기가 성공했다고 판단하고 쓰기 전류값을 전류 검출부(104)에 출력한다.
마찬가지로, 메모리 셀들(101－3~101－n)의 쓰기 전류값에 대해서도 정보를 쓰기하는데 필요한 최저한의 쓰기 전류값을 메모리 셀 단위로 검출한다.
이와 같이, 전류 제어부(106) 및 쓰기/읽기 회로들(103－1~103－n)은 메모리 셀 단위로 메모리 셀들(101－3~101－n)의 쓰기 전류값을 검출한다.
이상의 동작에 의해 쓰기 전류값이 검출된다. 다음에, 상술의 온도와 쓰기 전류값의 최대치와 최소치의 관계에 대해 설명한다. 도 2는 테스트 모드에 있어서의 온도와 쓰기 전류값의 최대치와 최소치의 관계를 나타내는 그래프이다. 도 2에 있어서, 세로축은 쓰기 전류값을 나타내고, 횡축은 메모리 셀의 온도를 나타낸다.
상술의 테스트 모드와 같이, 소정의 최저 전류값으로 쓰기가 성공하는지 아닌지 판단하고 성공할 때까지 쓰기 전류값을 증가시키는 경우, 도 2에 도시된 바와 같이 가장 빨리 쓰기에 성공한 셀의 쓰기 전류값이 쓰기 전류값의 최소치가 된다. 그리고, 도 2에 도시된 바와 같이, 가장 늦게 쓰기에 성공한 셀의 쓰기 전류값이 쓰기 전류값의 최대치가 된다.
도 2에 도시된 바와 같이, 하나의 온도에 있어서의 셀의 기록 특성의 분포를 전류값 기억부(105)는 기억하게 된다.
다음, 쓰기/읽기 회로들(103－1~103－n)의 상세에 대하여 설명한다. 이하, 쓰기/읽기 회로들(103－1~103－n)의 구성을 쓰기/읽기 회로(103)로서 설명한다. 도 3은 실시예 1과 관련된 자기저항 메모리 장치의 쓰기/읽기 회로의 개략 구성을 나타내는 블럭도이다. 도 3에 있어서, 쓰기/읽기 회로(103)는 쓰기 회로(131), 읽기 회로(132), 판정부(133), 및 레지스터(134)를 포함한다.
쓰기 회로(131)는 데이터 버스를 매개하여 외부로부터 쓰기 정보를 받는다. 그리고, 쓰기 회로(131)는, 셀렉터(102)로부터 대응하는 메모리 셀(101)이 선택되는 경우, 전류 제어부(106)로부터 지시받은 쓰기 전류로 메모리 셀(101)에 정보를 쓰기한다. 또한, 쓰기 회로(131)는 쓰기한 정보를 판정부(133)에 출력한다.
읽기 회로(132)는, 셀렉터(102)로부터 대응하는 메모리 셀(101)이 선택되고 있는 경우, 메모리 셀(101)로부터 정보를 읽어낸다. 그리고, 읽기 회로(132)는 읽어낸 정보를 판정부(133)에 출력한다. 또한, 읽기 회로(132)는 읽어낸 정보를 데이터 버스를 매개하여 외부로 출력한다.
판정부(133)는 쓰기 회로(131)로부터 출력된 정보와 읽기 회로(132)로부터 출력된 정보가 같은가 아닌가를 판정한다. 그리고, 쓰기 회로(131)로부터 출력된 정보와 읽기 회로(132)로부터 출력된 정보가 같은 경우, 판정부(133)는 레지스터(134)가 기억한 쓰기 전류값을 출력할 것을 레지스터(134)에 지시한다.
레지스터(134)는 전류 제어부(106)로부터 지시받은 쓰기 전류를 기억한다. 전류 제어부(106)로부터 새로운 쓰기 전류값을 지시받은 경우, 레지스터(134)는 새롭게 지시받은 쓰기 전류값을 기억한다. 그리고, 판정부(133)로부터 지시받은 경우, 레지스터(134)는 기억한 쓰기 전류값을 전류 검출부(104)에 출력한다.
이상의 구성에 의해, 쓰기/읽기 회로들(103－1~103－n)은 정보를 쓰는 필요한 최저한의 쓰기 전류값을 메모리 셀 단위로 검출한다.
다음에, 전류 검출부(104)의 상세에 대하여 설명한다. 도 1에 도시된 바와 같이, 전류 검출부(104)는 최소 전류 검출부(104－1) 및 최대 전류 검출부(104－2)를 포함한다. 최소 전류 검출부(104－1)는 메모리 셀들(101－1~101－n)의 쓰기 전류의 최소치를 검출한다. 그리고, 최대 전류 검출부(104－2)는 메모리 셀들(101－1~101－n)의 쓰기 전류의 최대치를 검출한다.
우선, 최소 전류 검출부(104－1)의 구성에 대해 설명한다. 도 4는 실시예 1과 관련된 자기저항 메모리 장치의 최소 전류 검출부의 개략 구성을 나타내는 블럭도이다. 도 4에 있어서, 최소 전류 검출부(104－1)는 비교기(142) 및 레지스터(143)를 포함한다.
비교기(142)는 레지스터(143)에 기억한 쓰기 전류값과 쓰기/읽기 회로들(103－1~103－n)로부터 출력된 쓰기 전류값을 비교한다. 그리고, 비교기(142)는, 비교한 결과, 전류값이 작은 쓰기 전류값을 레지스터(143) 및 전류값 기억부(105)에 출력한다.
레지스터(143)는 비교기(142)로부터 출력된 쓰기 전류값을 기억한다.
이상의 구성에 의해, 최소 전류 검출부(104－1)는 메모리 셀들(101－1~101－n)의 쓰기 전류의 최소치를 검출한다.
다음에, 최대 전류 검출부(104－2)의 구성에 대해 설명한다. 도 5는 실시예 1과 관련된 자기저항 메모리 장치의 최대 전류 검출부의 개략 구성을 나타내는 블럭도이다. 도 5에 있어서, 최대 전류 검출부(104－2)는 비교기(144) 및 레지스터(145)를 포함한다.
비교기(144)는 레지스터(145)에 기억한 쓰기 전류값과 쓰기/읽기 회로들(103－1~103－n)로부터 출력된 쓰기 전류값을 비교한다. 그리고, 비교기(144)는, 비교한 결과, 전류값이 큰 쓰기 전류값을 레지스터(145) 및 전류값 기억부(105)에 출력한다.
레지스터(145)는 비교기(144)로부터 출력된 쓰기 전류값을 기억한다.
이상의 구성에 의해, 최대 전류 검출부(104－2)는 메모리 셀들(101－1~101－n)의 쓰기 전류의 최대치를 검출한다.
이와 같이, 실시예 1의 자기저항 메모리 장치에 의하면, 메모리 셀 단위로 쓰기 가능한 전류값을 검출하고, 쓰기 가능한 전류값의 최대치 및 최소치 중의 적어도 하나를 기억하고, 최대치에 근거해 메모리 셀의 쓰기 전류값을 제어하는 동작과 최소치에 근거해 메모리 셀의 읽기 전류값을 제어하는 동작 중의 적어도 하나의 제어 동작을 실시하는 것에 의하여, 메모리 셀의 온도가 변동되더라도 쓰기 실패 및/또는 잘못된 쓰기를 줄일 수 있다.
덧붙여, 이러한 쓰기 전류값의 최대치와 최소치는 메모리 셀의 온도에 의해 변화한다. 도 6 내지 도 8은 자기 터널 접합 소자를 이용한 메모리에 있어서의 자화 반전 확률과 전류값과의 관계를 나타낸다. 도 6 내지 도 8에 있어서, 횡축은 기록 전류(쓰기 전류값)를 나타내고, 세로축은 메모리의 기억 슬롯의 자화 반전 확률을 나타낸다. 또한, 도 6 내지 도 8에 있어서, ECC(Exchange Coupled Composite), TCC(TC Controlled: 퀴리 온도 제어), TOC　ECC－like는 자기 터널 결합 소자를 이용한 메모리의 구조를 나타낸다. 도 6은 273K (0℃)에서의 자화 반전 확률과 전류값과의 관계를 나타낸다. 도 7은 300K (27℃)에서의 자화 반전 확률과 전류값과의 관계를 나타낸다. 도 8은 353K (80℃)에서의 자화 반전 확률과 전류값과의 관계를 나타낸다. 도 6 내지 도 8에 도시된 바와 같이, 저온에서는 기록 전류가 증가한다. 이것은 복합막의 열안정성이 향상된 것과 관련된다. 반대로, 고온에서는 기록 전류가 작아진다.
이와 같이, 메모리 셀에서의 쓰기 전류값 및 읽기 전류값에 온도 의존성이 있으므로, 자기저항 메모리 장치(100)는 메모리 셀의 온도에 근거하여 쓰기 전류값의 최대치 및/또는 최소치를 제어한다.
구체적으로는, 상술한 테스트 모드의 동작을 온도별로 실시하여, 각 온도 단위로 전류 검출부(104)가 이러한 검출된 쓰기 전류값의 최대치와 최소치를 검출한다.
그리고, 전류값 기억부(105)는 쓰기 시의 메모리 셀들(101－1~101－n)의 온도와 전류의 최대치 및/또는 최소치를 대응하여 기억한다.
그 후, 전류값 기억부(105)는 온도 검지부(107)로부터 출력된 온도에 대응하는 전류값의 최대치 및/또는 최소치를 전류 제어부(106)에 출력한다.
전류 제어부(106)는 전류값 기억부(105)로부터 출력된 전류의 최대치에 근거하여 메모리 셀들(101－1~101－n)의 쓰기 전류값을 제어한다. 또한, 전류 제어부(106)는 전류값 기억부(105)로부터 출력된 전류의 최소치에 근거하여 메모리 셀들(101－1~101－n)의 읽기 전류값을 제어한다.
다음에, 온도 의존성을 고려한 쓰기 전류값과 읽기 전류값의 예에 대해 설명한다.
도 9는 온도와 쓰기 전류값의 최대치와 최소치의 관계를 나타내는 그래프이다. 도 9에 있어서, 세로축은 쓰기 전류값을 나타내고, 횡축은 메모리 셀의 온도를 나타낸다.
도 9에 있어서, 쓰기 전류 예측 곡선은 전류값 기억부(105)에 기억된 온도와 쓰기 전류값의 최대치와의 관계로부터 도출되는 곡선이다. 그리고, 쓰기 전류 조정치는 전류 제어부(106)가 제어하는 쓰기 전류값이다.
동일하게, 읽기 전류 예측 곡선은 전류값 기억부(105)에 기억된 온도와 쓰기 전류값의 최소치와의 관계로부터 도출되는 곡선이다. 그리고, 읽기 전류 조정치는 전류 제어부(106)가 제어하는 읽기 전류값이다.
온도 의존을 모델화한 계산식을 이용해도 괜찮고, 혹은 사전에 모델화한 온도 의존성을 기초로 한 룩업 테이블을 보관 유지해 두어도 괜찮다.
이와 같이, 실시예 1의 자기저항 메모리 장치에 의하면, 쓰기 전류값의 최대치 및 최소치 중의 적어도 하나와 온도 센서가 측정한 온도와의 대응 관계를 기억하여, 쓰기 시의 온도에 대응하는 최대치에 근거해 메모리 셀의 쓰기 전류값을 제어하는 동작과 쓰기 시의 온도에 대응하는 최소치에 근거해 메모리 셀의 읽기 전류값을 제어하는 동작 중의 적어도 하나의 제어 동작을 실시하는 것에 의하여, 메모리 셀의 온도가 변동하더라도 쓰기 실패 및/또는 잘못된 쓰기를 줄일 수 있다.
(실시예 2)
실시예 2에서, 쓰기 전류값의 최대치 및 최소치 중의 적어도 하나를 검출한 메모리 셀의 주소를 기억하여, 이 주소의 메모리 셀의 쓰기 전류값에 근거해 쓰기 전류값의 최대치 및 최소치 중의 적어도 하나의 기억을 갱신하는 예에 대해 설명한다.
도 10은 실시예 2와 관련된 자기저항 메모리 장치의 개략 구성을 나타내는 블럭도이다. 도 10에 있어서, 도 1과 동일한 구성에 대해서는 동일한 번호를 교부해 설명을 생략 한다.
도 10에 있어서, 자기저항 메모리 장치(200)는 메모리 셀들(101－1~101－n), 셀렉터(201), 쓰기/읽기 회로(103), 전류 검출부(104), 전류값 기억부(202), 전류 제어부(203), 및 온도 검지부(107)를 포함한다.
셀렉터(201)는, 셀렉터(102)의 기능에 더하여, 최대치 및 최소치 중의 적어도 하나를 검출한 메모리 셀의 주소를 전류값 기억부(202)에 출력한다.
전류값 기억부(202)는, 전류값 기억부(105)의 기능에 더하여, 쓰기 전류의 최대치 및 최소치 중의 적어도 하나를 검출한 메모리 셀의 주소를 기억한다. 구체적으로, 전류값 기억부(202)는 쓰기 전류의 최대치가 전류 검출부(104)로부터 출력된 타이밍에 셀렉터(201)로부터 출력된 메모리 셀의 주소를 기억한다. 마찬가지로, 전류값 기억부(202)는 쓰기 전류의 최소치가 전류 검출부(104)로부터 출력된 타이밍에 셀렉터(201)로부터 출력된 메모리 셀의 주소를 기억한다.
전류 제어부(203)는, 전류 제어부(106)의 기능에 더하여, 임의의 타이밍에 실시예 1로 설명한 테스트 모드를 전류값 기억부(202)에 기억된 주소의 메모리 셀에 대해서 실행한다.
이상의 구성에 의해, 자기저항 메모리 장치(200)는 임의의 타이밍으로 쓰기 전류의 최대치 및 최소치 중의 적어도 하나를 갱신할 수가 있다.
예를 들면, 실제의 제품에서는 열화에 의한 특성의 변동이 문제가 될 가능성이 고려될 수 있다.
실시예 2의 자기저항 메모리 장치(200)는 열화에 대한 대응을 가능하게 하는 것이다.
예를 들면, 이러한 동작은 시장에서 제품의 사용이 시작된 후에, 예를 들면, 1개월 간격 등의 결정할 수 있는 기간 마다, 양산 시험시와 같은 시험을 실시한다. 실시예 1과의 차이는 양산 시험시에 한계 전류를 주는 가장 늦게 기록된 셀(쓰기 전류값이 최대인 셀)과 가장 빠르게 기록된 셀(쓰기 전류값이 최소인 셀)의 주소를 기억한 “특징 주소”의 정보를 이용해 그 주소의 전류값의 변동만을 시험하는 것이다.
이러한 것에 의해, 시장에서의 동작 중에 장시간의 유저의 요구 동작을 중단하는 일 없이, 한계 전류의 기억치 만을 열화에 응해 갱신할 수가 있다. 구체적으로, 양산 시험시의 기록 전류 검출과 거의 같은 동작을 실시하지만, 그 검출 대상은 가장 늦게 기록된 셀과 가장 빠르게 기록된 셀의 2 주소뿐이므로, 그 때의 전류값과 동작 온도를 새로운 한계 전류로서 덧쓰기 하여 기억한다.
덧붙여, 실시예 2에서, 동작시에 유저의 요구하지 않는 읽고 쓰기가 산발적으로 발생하므로, 약간의 읽고 쓰기의 성능 열화가 발생하지만, 교환으로 장기적인 신뢰성의 향상을 실현할 수 있으므로, 예를 들면 데이터를 장기간 안정적으로 보관 유지할 필요가 있는 eFLASH 등의 치환에 최적이다.
이와 같이, 실시예 2의 자기저항 메모리 장치에 의하면, 쓰기 전류값의 최대치 및 최소치 중의 적어도 하나를 검출한 메모리 셀의 주소를 기억하고, 이 주소의 메모리 셀의 쓰기 전류값에 근거하여 쓰기 전류값의 최대치 및 최소치 중의 적어도 하나의 기억을 갱신하는 것에 의하여, 열화에 의해 특성이 변동되더라도 쓰기 실패 및/또는 잘못된 쓰기를 줄일 수 있다.
(실시예 3)
실시예 3에서는, 실시예 1 또는 실시예 2에서 이용되는 메모리 셀의 자기 터널 접합 소자의 구체적인 예에 대해 설명한다.
도 11은 실시예 3에 관련된 자기 터널 접합 소자의 개략 구성을 나타내는 단면도이다. 도 11에 있어서, 자기 터널 접합 소자(10)는 기판(11), 버퍼층(12), 고정층(13), 절연층(14), 자유층(15) 및 캡층(16)을 포함한다.
기판(11)은 Si 기판이다. 예를 들면, 기판(11)은 열산화막이 있는 Si 기판 또는 Si 단결정 기판이 매우 적합하다.
버퍼층(12)는 기판(11) 상에 형성된 안정화층이다. 구체적으로는, 버퍼층(12)은 Cr, Ta, Au, W, Pt 또는 Ti를 포함하는 층이다.
고정층(13)은 호이슬러 합금막(Heusler alloy film)을 주성분으로 하는 층(13A), 및 Co/Pt 다층막(13B)으로 구성된다. 바람직하게는, 호이슬러 합금막을 주성분으로 하는 층(13A)은 Co 기반의 호이슬러(Co-based full-Heusler) 합금을 주성분으로 하는 층이다. 구체적으로는, Co 기반의 호이슬러 합금은 Co2FeSi, Co2MnSi, Co2FeMnSi, Co2FeAl 또는 Co2CrAl일 수 있다. 또한, Co/Pt 다층막(13B)은 큰 수직 자기 이방성을 갖도록 구성될 수 있다. 도 11에 도시된 바와 같이, 호이슬러 합금막을 주성분으로 하는 층(13A)은 절연층(14)과 접하고, Co/Pt 다층막(13B)은 버퍼층(12)과 접한다. 또한, 고정층(13)은 참조층이라고도 불린다.
절연층(14)은 절연물질을 주성분으로 하는 층이다. 절연층(14)은 강자성을 가지는 고정층(13) 및 자유층(15) 사이에 끼워진다. 그리고, 고정층(13) 및 자유층(15)의 접합면에 대해서 수직으로 전압이 인가되므로, 터널 효과에 의해 자기 터널 접합 소자(10)에 전류가 흐른다.
자유층(15)은 수직 유지층(15A), 고분극율 자성층(15B), 및 비자성층(15C)을 포함한다. 도 11에 도시된 바와 같이, 이러한 층들은 절연층(14) 측으로부터 고분극율 자성층(15B), 비자성층(15C), 및 수직 유지층(15A)의 순서로 적층된다. 그리고, 수직 유지층(15A) 상에 캡층(16)이 적층된다. 또한, 자유층(15)은 기록층이라고도 불린다.
수직 유지층(15A)은 자화 용이 축으로 자기 방향을 보관 유지하는 층이다. 이하, 자화 용이축과 평행한 방향을 수직 방향, 자화 용이 축으로 수직인 면을 면내로 설명한다. 그리고, 수직 유지층(15A)은 온도 상승에 의해 자기 이방성이 수직으로부터 면내로 변화하는 층이다. 예를 들면, 수직 유지층(15A)은 자화율이 0이 되는 임계 온도를 가지는 페리 자성체이어도 괜찮다. 또한, 예를 들면, 수직 유지층(15A)은 RE－TM(Rare Earth - Transition Metal: 희토류-천이 금속) 합금을 주성분으로 하는 층이다. 구체적으로, 수직 유지층(15A)은 Gd32－xFe68Cox(at%)를 주성분으로 하는 층이다. Gd32－xFe68Cox라는 표현은 Co가 x(at%) 포함되어 있어 Gd가 32－x(at%), Fe가 68(at%) 각각 포함되어 있는 것을 의미한다. 예를 들면 x는 10이며, 수직 유지층(15A)은 Gd22Fe68Co10를 주성분으로 하는 층이라고 해도 좋다.
또한, 수직 유지층(15A)의 두께는 5 nm 이상 10 nm 이하가 바람직하다. 덧붙여, 수직 유지층(15A)에 있어서의 온도 변화에 의한 자기 이방성의 변화의 상세한 것에 대하여는 후술한다.
고분극율 자성층(15B)은 높은 스핀 편극율을 가지는 층이다. 예를 들면, 고분극율 자성층(15B)은 L21 구조 또는 B2구조를 가지는 호이슬러 합금막을 주성분으로 하는 층이다. 바람직하게는, 고분극율 자성층(15B)은 Co 기반의 호이슬러 합금을 주성분으로 하는 층이다. 구체적으로, Co 기반의 호이슬러 합금은 CoFeB, Co2FeMnSi, Co2FeSi, Co2MnSi, Co2FeAl, 또는 Co2CrAl일 수 있다.
비자성층(15C)은 비자성의 물질로 구성된 층이다. 구체적으로, 비자성층(15C)은 Ta, Pt, Pd 또는 W를 주성분으로 하는 층이다. 비자성층(15C)은 수직 유지층(15A)과 고분극율 자성층(15B) 사이에 적층되는 것으로, 수직 유지층(15A)과 고분극율 자성층(15B) 사이의 어시스트 관계를 제어한다.
예를 들면, 고분극율 자성층(15B)의 수직 자기가 반전할 때 면내 자기가 반전을 방해하는 등의 필요 이상으로 영향을 주지 않도록 하기 위하여, 고분극율 자성층(15B)의 수직 자기가 반전 후 수직 유지층(15A)의 자화 방향이 고분극율 자성층(15B)의 자화 방향과 같게 되도록 하는 것이 바람직하다.
따라서, 비자성층(15C)은 수직 유지층(15A)과 고분극율 자성층(15B)이 자기적으로 커플링될 수 있는 정도의 두께인 것이 바람직하다. 예를 들면, 비자성층(15C)의 두께는 1 nm이하인 것이 바람직하다.
캡층(16)은 자유층(15) 상에 형성된 안정화층이다. 구체적으로, 캡층(16)은 Ru 및 Ta를 포함할 수 있다.
실시예 3의 자기 터널 접합 소자는 실시예 1 또는 실시예 2의 자기저항 메모리 장치에 적용될 수가 있다.
(실시예 4)
실시예 4에서, 실시예 1 또는 실시예 2에서 이용되는 메모리 셀의 구체적인 예에 대해 설명한다. 구체적으로, 실시예 4에서, 실시예 3의 자기 터널 접합 소자를 이용한 자기저항 메모리에 대해 설명한다.
도 12는 실시예 4와 관련된 자기저항 메모리의 일 예의 주요부를 나타내는 사시도이다.
도 12에 있어서, 자기저항 메모리는 메모리 셀(30), 비트 라인(31), 컨택트 플러그(35, 37), 및 워드 라인(38)을 포함한다.
메모리 셀(30)은 반도체 기판(32), 확산 영역(33, 34), 소스선(36), 게이트 절연막(39) 및 자기 터널 접합 소자(10)를 포함한다. 자기 터널 접합 소자(10)는 실시예 1의 자기 터널 접합 소자(10)에 대응하지만, 실시예 2의 자기 터널 접합 소자를 이용해도 괜찮다.
자기저항 메모리는 복수의 메모리 셀들(30)을 매트릭스 형태로 배치하여, 복수 라인의 비트 라인들(31) 및 복수 라인의 워드 라인들(38)을 이용해, 서로 접속하도록 형성된다. MRAM은 스핀 토크 주입 방식을 이용하여 데이터의 쓰기 처리를 실행한다.
반도체 기판(32)은 표면에 확산 영역들(33, 34)을 가지고, 확산 영역(33)은 확산 영역(34)로부터 소정의 간격을 이격되어 배치된다. 확산 영역(33)은 드레인 영역으로서 기능하고, 확산 영역(34)은 소스 영역으로서 기능한다. 확산 영역(33)은 컨택트 플러그(37)를 개재하여 자기 터널 접합 소자(10)에 접속된다.
비트 라인(31)은 반도체 기판(32)의 윗쪽에 배치되고, 자기 터널 접합 소자(10)에 접속된다. 비트라인(31)은 쓰기 회로(미도시) 및 읽기 회로(미도시)에 접속된다.
확산 영역(34)은 컨택트 플러그(35)를 개재하여 소스 라인(36)에 접속된다. 소스 라인(36)은 쓰기 회로(미도시) 및 읽기 회로(미도시)에 접속된다.
워드 라인(38)은 확산 영역(33) 및 확산 영역(34)에 인접하도록, 게이트 절연막(39)을 개재하여 반도체 기판(32) 상에 배치된다. 워드 라인(38)과 게이트 절연막(39)은 선택 트랜지스터로서 기능한다. 워드 라인(38)은 도시하지 않는 회로로부터 전류가 공급되어 활성화되면, 선택 트랜지스터로서 턴온한다.
이 자기저항 메모리는 비트 라인(31)과 확산 영역(33)을 전극으로 하여 자기 터널 접합 소자(10)에 전압을 인가함에 따라, 전압 인가에 의해 일정 방향으로 정열된 전자의 스핀 토크가 강자성체층의 자화 방향을 변화시킨다. 그리고, 전류 방향을 바꾸는 것에 의하여, 자기저항 메모리에 기록되는 데이터의 값을 바꿀 수 있다.
실시예 4의 자기저항 메모리는 실시예 1 또는 실시예 2의 자기저항 메모리 장치에 적용할 수 있다.
덧붙여, 본 발명은 전술한 실시예들에 한정된 것은 아니고, 취지를 일탈하지 않는 범위에서 적당하게 변경하는 것이 가능하다. 실시예 1에서는, 메모리 셀이 일차원인 예에 대해 설명하고 있지만 이차원 이상의 배열이어도 괜찮다. 이 경우, 메모리 셀에 대한 어드레싱은 매트릭스 형태의 어드레싱 회로에 의해 구성되는 것이 매우 적합하다.
또한, 전술한 실시예들에서는 온도 센서를 구비하는 예에 대해 설명하고 있지만, 장치의 온도가 일정한 환경 또는 항온 장치 내에서 설치되는 경우에는 온도 센서 및 온도에 관한 제어의 구성을 구비하지 않아도 좋다.
또한, 전술한 실시예들에 있어서, 장치의 온도를 상승시키는 방법은 회로 동작에 의한 온도를 상승시켜도 좋고, 히터 회로를 구비하는 등에 의해 온도를 상승시켜도 괜찮다.
또한, 온도 검지 회로의 특성의 조정은 휴즈, 불휘발 셀, 혹은 커멘드에 의해 실행해도 괜찮다. 또한, 온도 검지 신호의 출력 형태는 온도에 양의 의존성을 갖는 아날로그 신호에 한정되지 않고 다른 출력 형태여도 괜찮다. 또한, 최적의 전류에 관한 정보의 신호 및 전류를 조정하는 신호는 대표적으로 커런트 미러(current mirror) 회로에 의해 실현 가능하지만, 커런트 미러 회로에 한정되지 않고, 예를 들면 전류 설정치를 양자화한 디지탈 신호 등을 이용해도 괜찮다.
또한, 이 실시예에서는 출하 후에 유저의 사용 중의 읽고 쓰기의 성능에 영향을 주지 않기 때문에, 예를 들면 고속의 랜덤 억세스를 필요로 하는 eSRAM 등의 치환에 최적이다.
본 발명은, 주변 온도에 의해, 데이터 개서를 위한 반전 기록 전류값과 데이터를 읽어낼 때 필요한 센스 전류를 변화시키는 전류 제어 회로를 구비하는 것으로써, －40℃ ~ ＋125℃의 광범위의 동작 온도에서도 사용 가능한 저전력 고신뢰성을 가지는 자기 터널 접합 소자 디바이스를 제공하기 위한 것이다.
100; 자기 저항 메모리 장치 101; 메모리 셀들
102; 셀렉터 103; 쓰기/읽기 회로들
104; 전류 검출부 105; 전류값 기억부
106; 전류 제어부 107; 온도 검지부
131; 쓰기 회로 132; 읽기 회로
133; 판정부 134; 레지스터

Claims (6)

  1. 자기 터널 접합 소자를 가지는 메모리 셀;
    상기 메모리 셀의 단위로 쓰기 가능한 전류값을 검출하는 검출 회로;
    상기 검출 회로로 검출한 쓰기 가능한 전류값의 최대치 및 최소치 중의 적어도 하나를 기억하는 전류값 기억부; 및
    상기 최대치에 근거해 상기 메모리 셀의 쓰기 전류값을 제어하는 동작과 상기 최소치에 근거해 상기 메모리 셀의 읽기 전류값을 제어하는 동작 중의 적어도 하나의 제어 동작을 실시하는 전류 제어 회로를 포함하는 자기저항 메모리 장치.
  2. 제1항에 있어서,
    상기 전류 제어 회로는 상기 메모리 셀의 쓰기 전류값을 상기 최대치 이상으로 제어하는 자기저항 메모리 장치.
  3. 제1항에 있어서,
    상기 전류 제어 회로는 상기 메모리 셀의 읽기 전류값을 상기 최소치 이하로 제어하는 자기저항 메모리 장치.
  4. 제1항에 있어서,
    상기 자기저항 메모리 장치의 온도를 측정하는 온도 센서를 더 포함하고,
    상기 전류값 기억부는 상기 최대치 및 상기 최소치 중의 적어도 하나와 상기 온도 센서가 측정한 온도와의 대응 관계를 기억하고,
    상기 전류 제어 회로는 쓰기시의 온도에 대응하는 상기 최대치에 근거해 상기 메모리 셀의 쓰기 전류값을 제어하는 동작과 쓰기시의 온도에 대응하는 상기 최소치에 근거해 상기 메모리 셀의 읽기 전류값을 제어하는 동작 중의 적어도 하나의 제어 동작을 실시하는 자기저항 메모리 장치.
  5. 제1항에 있어서,
    상기 전류값 기억부는 상기 최대치 및 상기 최소치 중의 적어도 하나를 검출한 메모리 셀의 주소를 기억하고, 상기 주소의 메모리 셀의 쓰기 전류값에 근거해 상기 최대치 및 상기 최소치 중의 적어도 하나의 기억을 갱신하는 자기저항 메모리 장치.
  6. 제1항에 있어서,
    상기 메모리 셀은,
    자화 방향이 가변인 자유층;
    자화 방향을 소정의 방향으로 유지하는 고정층; 및
    상기 자유층과 상기 고정층과의 사이에 배치된 절연층을 포함하고,
    상기 자유층은 수직 유지층과 고분극율 자성층을 포함하는 자기저항 메모리 장치.
KR1020170057527A 2017-02-07 2017-05-08 자기저항 메모리 장치 KR102351687B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-020282 2017-02-07
JP2017020282A JP2018129105A (ja) 2017-02-07 2017-02-07 磁気抵抗メモリ装置

Publications (2)

Publication Number Publication Date
KR20180091666A true KR20180091666A (ko) 2018-08-16
KR102351687B1 KR102351687B1 (ko) 2022-01-14

Family

ID=63037310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170057527A KR102351687B1 (ko) 2017-02-07 2017-05-08 자기저항 메모리 장치

Country Status (3)

Country Link
US (2) US10431279B2 (ko)
JP (1) JP2018129105A (ko)
KR (1) KR102351687B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11238918B2 (en) 2019-04-18 2022-02-01 Samsung Electronics Co., Ltd. Memory device having low write error rate

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018129105A (ja) * 2017-02-07 2018-08-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気抵抗メモリ装置
US10930840B2 (en) 2018-01-23 2021-02-23 Seagate Technology Llc Exchange-coupled composites

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257175A (ja) 2001-12-28 2003-09-12 Nec Corp トンネル磁気抵抗素子を利用した半導体記憶装置
JP2009289343A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 半導体メモリ
JP2012069175A (ja) * 2010-09-21 2012-04-05 Renesas Electronics Corp 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288311A (ja) * 2003-03-24 2004-10-14 Toshiba Corp 半導体記憶装置及びその制御方法
JP4253225B2 (ja) 2003-07-09 2009-04-08 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4143020B2 (ja) 2003-11-13 2008-09-03 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4746326B2 (ja) 2005-01-13 2011-08-10 株式会社東芝 不揮発性半導体記憶装置
US7283414B1 (en) 2006-05-24 2007-10-16 Sandisk 3D Llc Method for improving the precision of a temperature-sensor circuit
JP4738462B2 (ja) * 2008-09-25 2011-08-03 株式会社東芝 磁気ランダムアクセスメモリ
US7755965B2 (en) 2008-10-13 2010-07-13 Seagate Technology Llc Temperature dependent system for reading ST-RAM
TW201123569A (en) * 2009-05-28 2011-07-01 Hitachi Ltd Magneto-resistance effect element and random access memory using same
KR101161745B1 (ko) 2009-06-05 2012-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치
JP5072120B2 (ja) 2009-09-25 2012-11-14 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8347175B2 (en) * 2009-09-28 2013-01-01 Kabushiki Kaisha Toshiba Magnetic memory
JP4956640B2 (ja) * 2009-09-28 2012-06-20 株式会社東芝 磁気メモリ
JP5503480B2 (ja) * 2010-09-29 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置
KR101844963B1 (ko) 2011-03-07 2018-04-04 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 동작 방법
KR101962784B1 (ko) 2012-10-09 2019-03-27 삼성전자주식회사 온도에 따라 차별화된 리드 동작 및 라이트 동작을 갖는 반도체 메모리 장치
KR20140052695A (ko) * 2012-10-25 2014-05-07 삼성전자주식회사 양방향 리드 스킴을 갖는 자기 메모리 장치
JP2014116474A (ja) 2012-12-10 2014-06-26 Samsung R&D Institute Japan Co Ltd 磁気抵抗素子
US9105342B2 (en) * 2013-01-31 2015-08-11 International Business Machines Corporation Read circuit for memory
JP6276588B2 (ja) 2013-12-27 2018-02-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気トンネル接合素子
JP6346047B2 (ja) 2014-09-18 2018-06-20 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
JP6630035B2 (ja) 2014-09-18 2020-01-15 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
JP6553857B2 (ja) 2014-09-18 2019-07-31 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
JP6483403B2 (ja) 2014-10-30 2019-03-13 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気抵抗素子、及びｓｔｔ−ｍｒａｍ
JP2018129105A (ja) * 2017-02-07 2018-08-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気抵抗メモリ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257175A (ja) 2001-12-28 2003-09-12 Nec Corp トンネル磁気抵抗素子を利用した半導体記憶装置
JP2009289343A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 半導体メモリ
JP2012069175A (ja) * 2010-09-21 2012-04-05 Renesas Electronics Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11238918B2 (en) 2019-04-18 2022-02-01 Samsung Electronics Co., Ltd. Memory device having low write error rate
US11869575B2 (en) 2019-04-18 2024-01-09 Samsung Electronics Co., Ltd. Memory device having low write error rate

Also Published As

Publication number Publication date
US20180226115A1 (en) 2018-08-09
US10679686B2 (en) 2020-06-09
US10431279B2 (en) 2019-10-01
US20190355403A1 (en) 2019-11-21
JP2018129105A (ja) 2018-08-16
KR102351687B1 (ko) 2022-01-14

Similar Documents

Publication Publication Date Title
US6791865B2 (en) Memory device capable of calibration and calibration methods therefor
US8400824B2 (en) Non-volatile memory device and method for controlling the same
US7196957B2 (en) Magnetic memory structure using heater lines to assist in writing operations
JP4660529B2 (ja) 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法
JP4143094B2 (ja) 強誘電体記憶装置
TW200425161A (en) Temperature compensated RRAM circuit
US10679686B2 (en) Apparatus including magnetoresistive memory device
KR20140128492A (ko) 전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법
US20140056058A1 (en) Differential Sensing Method and System for STT MRAM
US10854253B2 (en) Magnetic storage device with voltage generator that varies voltages according to temperature
US10679681B1 (en) Sensing-amplifying device
US7447057B2 (en) Semiconductor integrated circuit device with a plurality of memory cells storing data
TWI782302B (zh) 半導體記憶裝置
US7154775B2 (en) Magnetic random access memory
US8107285B2 (en) Read direction for spin-torque based memory device
US20210343338A1 (en) Overwrite read methods for resistance switching memory devices
US11501811B2 (en) Semiconductor storage device and controlling method thereof
CN114830236A (zh) 存储装置
KR20020086115A (ko) 자기 저항 메모리 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant