CN114830236A - 存储装置 - Google Patents

存储装置 Download PDF

Info

Publication number
CN114830236A
CN114830236A CN202080085388.3A CN202080085388A CN114830236A CN 114830236 A CN114830236 A CN 114830236A CN 202080085388 A CN202080085388 A CN 202080085388A CN 114830236 A CN114830236 A CN 114830236A
Authority
CN
China
Prior art keywords
potential
memory cell
standard
storage device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080085388.3A
Other languages
English (en)
Inventor
手塚宙之
黑田真实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN114830236A publication Critical patent/CN114830236A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

在本发明中，依据存储装置的状态灵活地设定用于读出的标准电位。数据存储器单元组存储数据。参照存储器单元组存储多个参照电位。标准电位生成部从存储在参照存储器单元组中的多个参照电位中选择预定数量的参照电位，并且生成标准电位。参照电位选择控制部依据预定条件控制标准电位生成部的选择。感测放大器使用作为标准的标准电位来放大从数据存储器单元组读出的数据。

Description

存储装置
技术领域
本技术涉及存储装置。更具体地，本技术涉及通过使用标准电位从存储器读出数据的存储装置。
背景技术
当读出存储在存储装置中的数据时，使用标准电位来判定数据具有低电位还是高电位。该标准电位通常被设定为低电位与高电位之间的平均电位。但是，取决于存储装置的状态，平均电位未必总是最佳的，并且存在取决于状态需要进行调整的情况。因此，例如，提出了进行温度补偿的半导体存储装置(例如，参见专利文献1)。
[引文列表]
[专利文献]
[专利文献1]
JP 2003-257175A
发明内容
[技术问题]
在以上提及的相关技术中，通过根据温度改变供应给单元阵列的电流来进行温度补偿。然而，相关技术存在难以灵活控制标准电位的问题，因为该技术需要控制作为电流来源的电流源。
鉴于这种情况而创建了本技术，并且目的是根据存储装置的状态灵活地设定用于读出的标准电位。
[问题的解决方案]
已经做出本技术来解决以上提及的问题，并且其第一方面是一种存储装置，该存储装置包括：用于存储数据的数据存储器单元组；用于存储多个参照电位的参照存储器单元组；标准电位生成部，用于通过从存储在参照存储器单元组中的多个参照电位中选择预定数量的参照电位来生成标准电位；参照电位选择控制部，用于根据预定条件控制标准电位生成部中的选择；以及感测放大器，用于用设定为标准的标准电位对从数据存储器单元组读出的数据进行放大。这带来了通过根据预定条件选择的参照电位来设定感测放大器中的标准电位的效果。
此外，在第一方面中，参照存储器单元组可以存储第一电位和第二电位中的任意电位作为多个参照电位，并且标准电位生成部可以以预定的占比选择第一电位和第二电位作为预定数量的参照电位，以生成第一电位与第二电位之间的电位作为标准电位。这带来了根据预定条件以预定的占比选择第一电位和第二电位以生成标准电位的效果。
此外，在第一方面中，标准电位生成部可以通过使以预定的占比选择的第一电位与第二电位在信号线上短路来生成标准电位。这带来了通过使第一电位与第二电位在信号线上短路来生成标准电位的效果。
另外，在该第一方面中，参照电位选择控制部可以包括用于测量周围环境的物理量的传感器，并且可以根据作为预定条件的物理量的条件来控制标准电位生成部中的选择。这带来了通过根据由传感器测量的物理量条件选择的参照电位来设定感测放大器中的标准电位的效果。
此外，在该第一方面中，传感器可以测量温度、电压和磁力中的至少一个作为物理量。这带来了基于根据测量的温度、电压或磁力选择的参照电位来设定感测放大器中的标准电位的效果。
另外，在该第一方面中，参照电位选择控制部可以根据对于存储装置中的每个区域不同的物理量的条件来控制标准电位生成部中的选择。这带来了通过使用根据区域之间不同的物理量条件选择的参照电位来设定感测放大器中的标准电位的效果。
此外，在该第一方面中，进一步提供了命令控制部，该命令控制部接收给出访问数据存储器单元组的指令的命令，并且参照电位选择控制部在命令的执行过程中进行控制以抑制标准电位的改变。这带来了在命令执行期间抑制标准电位的改变的效果。
此外，在该第一方面中，参照电位选择控制部可以包括错误检测部，该错误检测部检测从数据存储器单元组读出的数据中的错误，并且可以根据作为预定条件的错误检测条件来控制标准电位生成部中的选择。这带来了通过使用根据错误检测条件选择的参照电位来设定感测放大器中的标准电位的效果。
此外，在该第一方面中，参照存储器单元组可以存储第一电位和第二电位中的任意电位作为多个参照电位，并且标准电位生成部可以以预定的占比选择第一电位和第二电位作为预定数量的参照电位以生成第一电位与第二电位之间的电位作为标准电位，并且参照电位选择控制部可以在检测出错误时依次改变第一电位和第二电位的占比。这带来了通过使用根据错误检测条件选择的参照电位来设定感测放大器中的标准电位而不中断读出操作的效果。
此外，在该第一方面中，参照电位选择控制部还包括计数器，该计数器用于切换第一电位和第二电位的占比的组合，并且参照电位选择控制部可以进行计数器的切换以改变第一电位与第二电位的占比直到检测不到错误。这带来了根据计数器的值改变第一电位与第二电位的占比以设定感测放大器中的标准电位的效果。
此外，在第一方面中，关于参照存储器单元组，可以假设电阻变化型存储器单元作为存储元件。
附图说明
图1是图示根据本技术的第一实施例的存储装置100的整体配置示例的图。
图2是图示根据本技术的实施例的存储器单元阵列110及其周围的配置示例的图。
图3是图示根据本技术的实施例的存储器单元阵列110的配置示例的图。
图4是图示当在作为数据单元的根据本技术的实施例的存储器单元111中实施读出时的状态的示例的图。
图5是图示当在作为参照单元的根据本技术的实施例的存储器单元111中实施读出时的状态的示例的图。
图6是图示根据本技术的实施例的电阻变化型元件112的电阻分布的示例的图。
图7是图示根据本技术的第一实施例的用于生成标准电位的电路示例的图。
图8图示了根据本技术的实施例的温度与电阻变化型元件112的电阻分布之间的关系的仿真结果的图。
图9是图示根据本技术的第一实施例的温度与参照单元的比率之间的关系的示例的图。
图10是图示在本技术的第一实施例中根据温度判定参照单元的比率的情况下的处理过程的示例的流程图。
图11是图示根据本技术的第一实施例的电压与参照单元的比率之间的关系的示例的图。
图12是图示根据本技术的第一实施例的存储装置100由层叠基板配置的情况的示例的图。
图13是图示根据本技术的第一实施例的电压与每个区域的参照单元的比率之间的关系的示例的图。
图14是图示根据本技术的第一实施例的修改示例的存储装置100的整体配置示例的图。
图15是图示在本技术的第一实施例的修改示例中根据温度判定参照单元的比率的情况下的处理过程的示例的流程图。
图16是图示根据本技术的第二实施例的存储装置200的整体配置示例的图。
图17是图示根据本技术的第二实施例的存储装置200的配置示例的主要部分的图。
图18是图示根据本技术的第二实施例的参照单元的比率的选项的示例的图。
图19是图示根据本技术的第二实施例的数据选择电路250的第一配置示例的图。
图20是图示根据本技术的第二实施例的数据选择电路250的第二配置示例的图。
图21是图示根据本技术的第二实施例的参照选择电路260的第一配置示例的图。
图22是图示根据本技术的第二实施例的参照选择电路260的第二配置示例的图。
图23是图示根据本技术的第二实施例的参照选择电路260的第三配置示例的图。
图24是图示根据本技术的第二实施例在根据错误检测状态改变参照单元的比率的情况下的处理过程的示例的流程图。
图25是图示根据本技术的第二实施例的错误检测器320和计数器330的布置示例的图。
图26是图示根据本技术的实施例的存储装置100和200的应用示例的图。
图27是图示根据本技术的实施例的存储装置100和200的另一应用示例的图。
图28是图示应用了根据本技术的实施例的存储装置100和200的电子装置700的配置示例的图。
具体实施方式
在下文中，将描述用于实施本技术的模式(在下文中称为实施例)。将按以下顺序给出描述。
1.第一实施例(根据测量的物理量选择参照单元的示例)
2.第二实施例(根据错误检测状态选择参照单元的示例)
3.应用示例
<1.第一实施例>
[存储装置]
图1是图示根据本技术的第一实施例的存储装置100的整体配置示例的图。
存储装置100包括存储器单元阵列110、选择电路151、物理量传感器160、感测放大器170、控制电路181和数据总线190。
通过将存储器单元布置为二维矩阵状态(阵列状态)来制成存储器单元阵列110。作为存储器单元，例如，假设根据电阻状态存储两个值之一的电阻变化型存储器单元。作为电阻变化型存储器单元，例如，假设使用磁隧道结(MTJ)元件的MRAM(磁阻随机存取存储器)，但是本实施例可以应用于以诸如铁电存储器(FeRAM：铁电随机存取存储器)之类的参照单元为前提的其它存储元件。存储器单元阵列110包括用于存储数据的数据存储器单元组和用于存储参照电位的参照存储器单元组。顺便提及，存储器单元阵列110是权利要求中描述的数据存储器单元组和参照存储器单元组的示例。
物理量传感器160是测量周围环境的物理量的传感器。物理量传感器160的输出用于根据预定条件在选择电路151中进行选择控制。例如假设温度、电压、磁力(磁场强度和磁通密度)作为由物理量传感器160测量的物理量。注意，物理量传感器160是权利要求中描述的传感器和参照电位选择控制部的示例。
选择电路151是从存储在存储器单元阵列110的参照存储器单元组中的多个参照电位中选择预定数量的参照电位的电路。基于由选择电路151选择的多个参照电位来生成标准电位。顺便提及，选择电路151是权利要求中描述的标准电位生成部的示例。
感测放大器170是用作为标准的生成的标准电位对从存储器单元阵列110的数据存储器单元组读出的数据进行放大的感测放大器。数据总线190是将感测放大器170的输出供应给控制电路181的总线。
控制电路181进行与主计算机500的输入/输出。控制电路181从主计算机500接收命令(CMD)和地址(ADD)信号，并基于这些信号控制存储器单元阵列110和感测放大器170。在读出命令的情况下，从存储器单元阵列110读出数据，并且数据由感测放大器170判定以经由数据总线190输出到控制电路181。控制电路181将从数据总线190输出的数据供应给主计算机500。另外，控制电路181进行物理量传感器160的各种设定，诸如物理量的灵敏度的设定和阈值的设定。注意，控制电路181是权利要求中描述的命令控制部的示例。
[存储器单元阵列]
图2是图示本技术的实施例中的存储器单元阵列110及其周围的配置示例的图。
存储装置100例如包括两个阵列#0(101-0)和#1(101-1)、感测放大器170、地址解码器180和数据总线190。阵列101-0和101-1中的每一个包括存储器单元阵列110。
地址解码器180对来自主计算机500的通过信号线103指示的地址进行解码，以生成存储器单元阵列110中的行地址和列地址。
感测放大器170是放大从阵列101-0和101-1中的每一个读出的值以用于输出的感测放大器。感测放大器170对应于存储器单元阵列110的一列或多个示例而设置。感测放大器170中的每一个具有两个输入端子，其中一个输入端子被输入感测目标的电位，并且另一个输入端子被输入标准电位。结果，感测放大器170用作为标准的标准电位来放大要感测的电位并输出读出数据。也就是说，感测放大器170根据供应给两个输入端子的电位的幅度关系来输出数据。
数据总线190是用于向主计算机500输入数据/从主计算机500输出数据的总线。也就是说，数据总线190经由输出数据Q端子109将来自感测放大器170的读出数据输出到主计算机500。此外，数据总线190经由输入数据D端子104从主计算机500接收写入数据，并将写入数据供应给阵列101-0和101-1。
除了存储器单元阵列110之外，阵列101-0和101-1中的每一个还包括行解码器120、字线驱动器130、写入读出电源电路140和列选择电路150。行解码器120对从地址解码器180供应的行地址进行解码。字线驱动器130是驱动由行解码器120解码的字线的驱动器。写入读出电源电路140是供应写入或读出所需的电源的电路。列选择电路150根据从地址解码器180供应的列地址来选择存储器单元阵列110的列。
通过信号线102从处理器向阵列101-0和101-1中的每一个供应命令。阵列101-0和101-1中的每一个根据该命令进行诸如读出和写入之类的必要操作。
图3是图示根据本技术的实施例的存储器单元阵列110的配置示例的图。
通过将存储器单元111布置为二维矩阵而配置存储器单元阵列110。由字线驱动器130在行方向上以字线为单位驱动存储器单元阵列110中的存储器单元111。此外，源极线和位线形成在列方向上，并且分别串联连接到存储器单元111。
存储器单元阵列110的字线包括用作正常数据的存储区域的数据字线和用作参照单元的参照字线。如上所述，参照单元用于在读出数据时生成标准电位。
在开放型配置的情况下，参照单元布置在字线方向上。也就是说，为了访问参照单元，需要激活参照单元的特定字线(参照字线：RWL)。注意，虽然这里假设为开放型配置，但配置不一定必须是开放型的。
在该示例中，参照字线被描绘在存储器单元阵列110的顶级行中，但是该线可以布置在任何行中。例如，从寄生电阻的观点来看，期望将参照字线布置在存储器单元阵列110的中央行中。
图4是图示当在作为数据单元的根据本技术的实施例的存储器单元111中实施读出时的状态的示例的图。
通过在源极线与位线之间串联连接电阻变化型元件112和开关113来形成存储器单元111。电阻变化型元件112根据电阻值分配逻辑值，诸如当电阻值R处于高电阻状态(RH)时为“1”，并且当电阻值R处于低电阻状态(RL)时为“0”。当通过使用具有两个输入端的感测放大器170来判定该逻辑值时，需要将电阻值转换为输入电位，从而使用电流注入型放大器。在该示例中，电流源141和开关142用作读出电流源。
电流源141是用于使电流通过存储器单元111的电阻的电流源。开关142控制读出电流源的操作，并且当电压Vcmn施加到栅极电极时，开关142变为导通并且使电流流向存储器单元111的电阻。
感测选择电路157连接在读出电流源与存储器单元111之间。由此，电流仅供应给由感测选择电路157选择的存储器单元111，并进行读出。
在这种情况下，假设从电流源141供应的电流值为i0，并且电阻变化型元件112的电阻值为R(R指示RH或RL)，观察端的电位vd逐渐变为等于“i0×R”。因此，可以通过测量输入到感测放大器170的电位来获知电阻变化型元件112的电阻值R。
图5是图示当在作为参照单元的本技术的实施例的存储器单元111中实施读出时的状态的示例的图。
尽管可以考虑几种生成方法来生成用于判定逻辑值的标准电位，但是使用存储器单元来生成标准电位也是合适的。这是从感测操作的稳健性的观点来看的。例如，在存储器单元生产工艺期间，由于某些参数变动而导致感测目标的存储器单元的电阻值发生偏差的情况下，标准电位也相应地发生偏差，从而抵消了影响。
因此，在该示例中，来自多个存储器单元(参照单元)的输出电位被短路以生成中间电位。因此，标准电位变为RL的电位与RH的电位之间的值。因此，使多个感测选择电路157导通。在这种情况下，假设从电流源141供应的电流值为i0，并且电阻变化型元件112的电阻值为Ri(i＝0至(n-1))，则观察端的电位vr逐渐变为等于“i0×ΣRi/n”。注意，连接数n为1或更多，并且随着数量变大，操作对于参照单元的电阻值变动变得更加稳健。
通过将以这种方式生成的两个观察端连接到感测放大器170的两个输入端，可以观察感测目标的逻辑状态。
[参照单元的比率]
图6是图示本技术的实施例中的电阻变化型元件112的电阻分布的示例的图。
例如，在MTJ元件的情况下，低电阻状态(RL)的分布集中在窄范围的电阻值内，而另一方面，高电阻状态(RH)的分布表现出相对宽范围的电阻值。因此，关于生成标准电位时的高电阻状态(RH)与低电阻状态(RL)的占比，1:1的占比并不总是最佳的，并且最佳占比取决于感测放大器170的操作点而不同。
因此，在本实施例中，如下所述，假设将通过以任意的占比使由高电阻状态(RH)中的电阻引起的电压与由低电阻状态(RL)中的电阻引起的电压短路而获得电位用作感测放大器170中的标准电位。
图7是图示在本技术的第一实施例中用于生成标准电位的电路示例的图。
在该示例中，为了简单起见，省略了恒流源和写入电源，并且图示了感测放大器170和连接到感测放大器170的仅一个存储器单元111。不用说，只要维持连接关系，可以包括多个感测放大器170和连接到感测放大器170并选择多条数据之一的选择电路。
该电路包括n个块，每个块通过将m个参照单元捆绑在一起制成，每个参照单元生成参照电位。然后，选择电路151被配置为针对每个块从m个单元中选择一个并将n个块的单元短路以生成标准电位。例如，在n＝2t(t为自然数)的情况下，当n个块中的k＝t个块处于高电阻状态(RH)并且其余的n-k＝t个块处于低电阻状态(RL)时，使参照电位约为与RH/RL相对应的电位的一半。这里，考虑与每个列号相对应的单元的电阻状态对于每个块不同的情况。然后，从物理量传感器160输出指示在选择电路151中选择哪个列号的选择信号FLG[p:0]。
[温度]
图8图示了本技术的实施例中的温度与电阻变化型元件112的电阻分布之间的关系的仿真结果的图。
在该仿真结果中，计算由与RH/RL的电阻值分布的0至±5σ相对应的电阻值生成的感测放大器170的输入电位，并且具有参照电位的RH/RL的不同比率的电位叠加在输入电位上以供针对每个温度展示。图中的曲线图a图示“-30℃”的情况，图中的b图示“25℃”的情况，图中的c图示“70℃”的情况，并且图中的d图示“125℃”的情况。在每种情况下，纵轴指示感测放大器170的输入电位，并且横轴指示时间经过。
在此，实线图示低电阻状态(RL)下的电位，并且按照从最早电位下降定时顺序，电阻值为“6KΩ”、“7KΩ”、“7.4KΩ”和“7.8KΩ”。另外，双点划线图示高电阻状态(RH)下的电位，并且按照从最早电位下降定时的顺序，电阻值为“10.3KΩ”、“11.2KΩ”、“12.3KΩ”和“14.7KΩ”。另外，点划线指示参照电位，并且按照从最早电位下降定时的顺序，RH:RL为“6:10”、“7:9”、“8:8”、“9:7”。
应当注意的是，这些电阻值是25℃时的RL/RH值。RL与RH的比率称为隧道磁阻(TMR)比，并且通常随着温度的升高而降低。
TMR＝RL/(RL+RH)
TMR＝TMR0×(1+Tc)×(温度(K)-25)
在图中，作为示例，假设TMR@25℃(TMR0)＝145％且Tc＝-0.0028(1/K)。
参照电位是由作为RH和RL的电阻分布的中位数的6KΩ和14.7KΩ的电阻统计生成的。因此，在125℃的情况下，当RH:RL的比率为“9:7”时，存储器单元阵列110中的少量低电阻元件(例如，RH＝10.3KΩ)可能被错误地判定为L。换言之，可以看出，可以通过取决于温度切换要使用的参照电位来优化读出裕度。
图9是图示本技术的第一实施例中的温度与参照单元的比率之间的关系的示例的图。
本示例是温度传感器用作物理量传感器160的情况下的示例，并且设定m＝4、n＝16且p＝1。据此，选择电路151进行选择，使得当由物理量传感器160指示的温度T低于25℃时，比率为“9:7”，当温度T为25℃以上且低于70℃时，比率为“8:8”，当温度T为70℃以上且低于125℃时，比率为“7:9”，并且当温度T为125℃以上时，比率为“6:10”。因此，可以根据温度判定参照单元的比率。
图10是图示在本技术的第一实施例中根据温度判定参照单元的比率的情况下的处理过程的示例的流程图。
某个温度的最佳RH/RL掺合比(blend ratio)(参照单元的比率)被识别并预先设定在参照单元中(步骤S911)。此外，在物理量传感器160中设定用于切换要使用的单元组的阈值(步骤S911)。
在物理量传感器160中温度超过阈值的情况下(步骤S912：是)，选择与温度相对应的掺合比(步骤S914)。然后，使用选择的掺合比的标准电位进行读出(步骤S915)。
应当注意，虽然这里已经描述了根据温度判定参照单元的比率的情况下的示例，但是类似的处理可以推广到所有物理量。
[电压]
在以上示例中，已经描述了使用温度传感器作为物理量传感器160的情况下的示例，但是在以下示例中，将描述使用电压传感器作为物理量传感器160的情况下的示例。
图11是图示本技术的第一实施例中的电压与参照单元的比率之间的关系的示例的图。
本示例是使用电压传感器作为物理量传感器160的示例，并且满足m＝4、n＝16且p＝1。据此，在选择电路151中进行选择，使得当由物理量传感器160指示的电压VDD小于1.0V(伏特)时，比率为“9:7”，当电压VDD为1.0V以上且小于1.1V时，比率为“8:8”，当电压VDD为1.1V以上且小于1.2V时，比率为“7:9”，并且当电压VDD为1.2V以上时，比率为“6:10”。因此，可以根据电压判定参照单元的比率。
[对于每个区域]
在以上示例中，已经描述了对整个存储器单元阵列110使用统一的参照单元比率的示例，但是在以下示例中，将描述针对存储器单元阵列110的每个区域改变参照单元比率的处理的示例。
图12是图示根据本技术的第一实施例的存储装置100由层叠基板配置的情况下的示例的图。
在该示例中，假设存储器电路810和逻辑电路820形成在不同的基板上以形成层叠基板。存储器电路810包括存储器单元阵列110的区域A 811和区域B 812以及温度传感器813。逻辑电路820包括低负载电路821和高负载电路822。区域A 811被堆叠在靠近低负载电路821的地方，并且区域B 812被堆叠在靠近高负载电路822的地方。也就是说，在区域B 812中生成热点，其温度高于区域A 811中的温度。
在这种情况下，物理量传感器160所在位置的温度与存储器电路810的局部温度之间存在相关性。也就是说，在由物理量传感器160指示的温度达到特定温度的情况下(高温T＝TH)，可以估计区域B 812处的温度变为高温T＝TH'。因此，考虑到这种关系，参照单元的RH/RL之比在区域A 811与区域B 812之间改变。结果，即使在存储器电路810中只有一个物理量传感器160，也可以在存储器电路810中设定对于每个区域不同的多个RH/RL之比。不用说，RH/RL之比不同的区域的数量不限于两个，并且可以是三个或更多个，并且温度分类的数量也可以是三个或更多个。
此外，当具有不同特性的存储器单元混合安装在一个存储器宏中时，针对每个区域的这种设定是有用的。例如，即使在同一个MRAM单元中，数据保持、写入速度或电阻值也可能取决于调谐而改变，从而一个存储器宏可以实现多个存储器功能。例如，可以通过增加构成存储器单元的磁性材料的体积来改善保持特性(数据保持)。此外，可以通过降低热稳定性指数Δ(能量势垒)来提高写入速度。更进一步的，通过调整MTJ的直径以使得直径增加或减少，电阻值改变为低或高，并且可以调整能量消耗。
图13是图示本技术的第一实施例中的电压与每个区域的参照单元的比率之间的关系的示例的图。
据此，当由物理量传感器160指示的温度T小于70℃时，在选择电路151中进行选择，使得区域A和B中的比率变为“8:8”。另外当由物理量传感器160指示的温度T为70℃以上时，在选择电路151中进行选择，使得区域A中比率变为“7:9”，并且区域B比率变为“6:10”。由此，可以根据每个区域的电压来判定参照单元的比率。
[修改示例]
图14是图示本技术的第一实施例的修改示例中的存储装置100的整体配置示例的图。
在本修改中，命令信号由控制电路181监测，并且在发出读出命令的情况下，控制来自物理量传感器160的参照单元的选择信号直到读出完成为止不发生改变。结果，可以防止因读出期间使用的参照单元的指令变动而引起的问题。
图15是图示在本技术的第一实施例的修改示例中根据温度判定参照单元的比率的情况下的处理过程的示例的流程图。
某个温度的最佳RH/RL掺合比(参照单元的比率)被识别并预先设定在参照单元中(步骤S911)。此外，在物理量传感器160中设定用于切换要使用的单元组的阈值(步骤S911)。
在物理量传感器160中温度超过阈值的情况下(步骤S912：是)，当没有正在读出时(步骤S913：否)，选择根据温度的掺合比(步骤S914)。当正在进行读出时(步骤S913：是)，掺合比不改变。然后，通过使用选择的掺合比的标准电位来进行读出(步骤S915)。
要注意的是，尽管这里描述了根据温度来判定参照单元的比率的情况下的示例，但也可以将类似的处理推广到所有的物理量。
如上所述，根据本技术的第一实施例，可以根据由物理量传感器160测量的物理量通过参照单元的比率来设定感测放大器170中的标准电位。
也就是说，在电阻变化型存储器中，即使在读出裕度通常降低的高温下，也可以通过使读出裕度最大化来改善成品率并提高操作速度。此外，过去难以实现的存储器宏内读出裕度的局部优化也可以变为可能。
<2.第二实施例>
[存储装置]
图16是图示根据本技术的第二实施例的存储装置200的整体配置示例的图。
存储装置200包括数据存储器单元210、参照存储器单元220、地址控制部230、命令控制部240、数据选择电路250、参照选择电路260、写入控制部270和读出电流源/感测放大器280、初始写入控制部290、编码电路310、错误检测器320、计数器330和校正电路340。
数据存储器单元210是存储数据的存储器单元的二维矩阵阵列。参照存储器单元220是存储参照电位的存储器单元的二维矩阵阵列。数据存储器单元210和参照存储器单元220均具有与上述第一实施例中的存储器单元阵列110类似的配置。注意，数据存储器单元210是权利要求中描述的数据存储器单元组的示例。此外，参照存储器单元220是权利要求中描述的参照存储器单元组的示例。
地址控制部230接收从主计算机500输入的地址，并根据地址控制在数据存储器单元210中访问的存储器单元。
命令控制部240接收从主计算机500输入的命令，并根据命令控制数据存储器单元210以使数据存储器单元210写入或读出。
数据选择电路250选择数据存储器单元210中的字线、位线和源极线。参照选择电路260选择参照存储器单元220中的字线、位线和源极线。顺便提及，参照选择电路260是权利要求中描述的标准电位生成部的示例。
写入控制部270控制对数据存储器单元210的写入。
读出电流源/感测放大器280是用于从数据存储器单元210读出的电流源和感测放大器。
初始写入控制部290控制参照存储器单元220用于初始写入的写入，使得参照存储器单元220预先具有预定电阻状态之比。例如，初始写入定时可以是工厂出货时间、上电定时或周期性定时。
编码电路310为从主计算机500输入的写入数据生成纠错码的校验码。在下文中，将编码之前的写入数据称为信息位，并且将生成的校验码称为校验位。
错误检测器320是检测关于从数据存储器单元210读出的信息位和校验位的位错误的电路。在检测到位错误的情况下，错误检测器320输出指示检测到错误的读出数据(信息位和校验位)的位数的校正位数。顺便提及，错误检测器320是权利要求中描述的错误检测部和参照电位选择控制部的示例。
计数器330是切换参照电位的RL与RH的占比的组合的计数器。计数器330依次计数，直到错误检测器320检测不到错误。结果，依次改变参照电位的RL与RH的占比的组合。
校正电路340根据从错误检测器320输出的校正位数对读出数据(信息位和校验位)进行校正，并输出与信息位相对应的数据。
图17是图示根据本技术的第二实施例的存储装置200的配置示例的主要部分的图。
存储装置200包括感测放大器281、数据电流源282和参照电流源283作为以上提及的读出电流源/感测放大器280。
数据选择电路250从数据存储器单元210的N个数据电阻变化型存储元件212中选择一个元件，并且使来自数据电流源282的电流流过该元件。由此生成的电位被输入到感测放大器281的一个输入端子。
参照选择电路260从参照存储器单元220的L组参照电阻变化型存储元件222中选择一组，并且使来自参照电流源283的电流流过该组。由于在每组中连接了M个参照电阻变化型存储元件222，因此由它们生成的电位在信号线上短路。生成的电位被输入到感测放大器281的另一个输入端子。
例如，在M＝8的情况下，同时参照的M个参照存储器单元220理想地形成四个低电阻和四个高电阻的组合。随着M的值变更大，每步的改变量变更小，并且可以进行微调。在存储器单元的MR比(磁阻比)小的情况下，存在如果出现变化大约5σ的元件则无法执行正常读出的风险。
因此，如下所图示的，预先准备诸如5:3或3:5之类的低电阻与高电阻之比的组合，并且当错误检测器320检测到错误时，切换参照选择电路260以尝试恢复，并在不中断读出操作的情况下扩大读出裕度。
[参照单元的比率]
图18是图示本技术的第二实施例中的参照单元的比率的选项的示例的图。
选项A图示了在M＝8的情况下四个低电阻和四个高电阻的组合。选项B图示了低电阻与高电阻之比为5:3的组合。选项C图示了低电阻与高电阻之比为3:5的组合。当错误检测器320检测到错误时，计数器330从“1”开始依次计数，并且参照选择电路260相应地改变参照单元的低电阻与高电阻的比率。结果，当错误检测器320开始检测不到错误时，此时读出的数据被视为正确数据，并且读出操作终止。
这里，要从错误中消除的缺陷位是电阻RL偏高(σ是正方向)的单元或电阻RH偏低(σ是负方向)的单元。具有这两种性质的单元出现在一个单元的概率将是标准偏差的两倍，并且该情况极为罕见，因此可以通过将其偏向任一侧来减轻错误。
[数据选择电路]
图19是图示根据本技术的第二实施例的数据选择电路250的第一配置示例的图。
在该第一配置示例中，在列方向上布置用于选择存储器单元的N个选择晶体管251。此时，用于选择选择晶体管的布线是字线，并且施加读出电流的布线是源极线。
图20是图示根据本技术的第二实施例的数据选择电路250的第二配置示例的图。
在该第二配置示例中，通过在行方向上布置第一配置示例的单元来在两级中布置选择机构。当I组字线之一被选择时，J个选择晶体管251被电连接，并且通过由开关252选择J个源极线之一，将读出电流施加到目标存储器单元。此时满足N＝I×J。
[参照选择电路]
图21是图示本技术的第二实施例中的参照选择电路260的第一配置示例的图。
在该第一配置示例中，沿着源极线在列方向上布置用于选择存储器单元的L个选择晶体管261。源极线分支成M个线，这些线在行方向上排列。当选择一个字线时，从M个存储器单元实施读出，这M个存储器单元在源极线上短路。
图22是图示根据本技术的第二实施例的参照选择电路260的第二配置示例的图。
该第二配置示例具有其中第一配置示例的P个被布置在行方向上的配置，并且是在字线选择和源极线选择两个级中进行选择的示例。当P个开关262之一被选择并且O个选择晶体管261之一被选择时，从M个存储器单元进行读出，然后在源极线上短路。这种情况下的组合满足L＝O×P。
图23是图示根据本技术的第二实施例的参照选择电路260的第三配置示例的图。
该第三配置示例是其中M个源极线短路的位置与第二配置示例不同并且在选择源极线之前使源极线短路的示例。
[操作]
图24是图示在本技术的第二实施例中根据错误检测状态改变参照单元的比率的情况下的处理过程的示例的流程图。
首先，判定数据选择电路250和参照选择电路260中的选择状态(步骤S951)。也就是说，在数据选择电路250中，判定要从数据存储器单元210读出的数据。此外，参照选择电路260中的低电阻与高电阻的比率被设定为初始状态。然后，从数据电流源282和参照电流源283施加读出电流(步骤S952)。
用从参照选择电路260供应的电位作为标准电位在感测放大器281中进行读出(步骤S953)，结果，在错误检测器320中判定错误检测。当在错误检测器320中检测到错误时(步骤S954：是)，根据计数器330切换参照选择电路260中的选择(步骤S955)。然后，用从切换之后的参照选择电路260供应的电位作为标准电位在感测放大器281中再次进行读出(步骤S953)。计数器330被依次计数，并且这些过程被重复直到在错误检测器320中检测不到错误。
在相关技术中，由于在电阻变化型存储器中读出期间电流继续流向参照存储器单元，因此用于改变参照电平的写入电流不能施加到参照存储器单元，因此需要停止读出操作一次。另一方面，在本实施例中，由于提供了预先执行写入以使得参照电平不同的参照存储器单元220，所以可以在不中断用于读出的电流源的供应的情况下切换参照电平。
[修改示例]
图25是图示本技术的第二实施例中的错误检测器320和计数器330的布置示例的图。
如图的a中所示，上述第二实施例中的存储装置200在内部内置有错误检测器320和计数器330。然而，如图的b中所示，错误检测器320和计数器330可以布置在存储装置200外部的存储控制装置400中。此外，如图的c中所示，一部分可以布置在存储装置200中，并且另一部分可以布置在存储控制装置400中。
如上所述，根据本技术的第二实施例，可以根据错误检测器320中的错误检测状态通过参照单元的比率来设定感测放大器281中的标准电位。这使得可以切换参照电平而不中断用于读出的电流源的供应。
也就是说，可以在抑制电路的性能劣化和面积的同时容易地维持高度可靠的存储器读出。此外，由于该方法导致对参照存储器单元220的不必要的写入操作的抑制和对缺陷位的重写操作的抑制，因此可以加长使用对写入操作的数量具有上限的存储器单元的存储器电路和其上安装有该电路的系统的寿命。
<3.应用示例>
图26和图27是图示本技术的实施例中的存储装置100或200的应用示例的图。
根据本公开的实施例的存储装置100或200中的一个或多个可以结合在与控制存储装置100或200的控制电路相同的半导体装置中，或者可以结合在与控制电路不同的半导体装置中。
图26的示例是其中存储装置100或200连接到包括信号处理电路611的半导体装置610的系统600的示例。信号处理电路611是生成用于对存储装置100或200读出和写入数据的信号的电路。
图27的示例是其中存储装置100或200设置在包括信号处理电路611的半导体装置610内部的系统600的示例。
图28是图示应用了根据本技术的实施例的存储装置100或200的电子装置700的配置示例的图。
作为电子装置700，假设智能手机、数码相机、数码摄像机、音乐播放器、机顶盒、计算机、电视、时钟、有源扬声器、耳机、游戏机、收音机、测量仪器、电子标签、信标等。例如，电子装置700包括电源790以及诸如输入装置770和显示装置760之类的接口。
存储装置100可以连接为存储装置720或750，存储装置720或750连接到安装在封装系统701(或片上系统)上的处理器710。
无线通信接口730具有移动通信、Wi-Fi(注册商标)或短距离通信的功能，并且天线732和电阻变化型存储装置731可以连接到无线通信接口730。
音频电路740具有控制扬声器742和麦克风743的功能，并且电阻变化型存储装置741可以连接到音频电路740。
传感器780具有光学传感器、位置传感器、加速度传感器、生物传感器、磁传感器、机械量传感器、热传感器、电传感器或化学传感器的功能，并且电阻变化型存储装置781可以连接到传感器780。
应当注意的是，上述实施例展示了用于体现本技术的示例，并且实施例中的事项和在权利要求内指定发明的事项具有彼此对应的关系。类似地，在权利要求内指定本发明的事项和在本技术的实施例中具有相同名称的事项彼此具有对应的关系。然而，本技术不限于实施例，并且可以在不背离其主旨的情况下通过对实施例应用各种修改来体现。
此外，在上述实施例中描述的处理过程可以被认为是具有这些过程系列的方法，或者作为使计算机执行这些过程系列的程序，或者作为用于存储程序的记录介质。作为记录介质，可以使用例如CD(光碟)、MD(迷你光碟)、DVD(数字通用光碟)、存储器卡、蓝光光碟(Blu-ray(注册商标)光碟)等。
应当注意的是，本说明书中描述的效果仅仅是示例，并且本发明不限于此，并且可以获得其它效果。
本技术还可以具有以下配置。
(1)一种存储装置，包括：
用于存储数据的数据存储器单元组；
用于存储多个参照电位的参照存储器单元组；
标准电位生成部，用于通过从存储在所述参照存储器单元组中的所述多个参照电位中选择预定数量的参照电位来生成标准电位；
参照电位选择控制部，用于根据预定条件控制所述标准电位生成部中的选择；和
感测放大器，用于用设定为标准的所述标准电位对从所述数据存储器单元组读出的数据进行放大。
(2)根据(1)所述的存储装置，其中
所述参照存储器单元组存储第一电位和第二电位中的任意电位作为所述多个参照电位，以及
所述标准电位生成部以预定的占比选择所述第一电位和第二电位作为所述预定数量的参照电位，并且生成所述第一电位与所述第二电位之间的电位作为所述标准电位。
(3)根据(2)所述的存储装置，其中
所述标准电位生成部通过使以所述预定的占比选择的所述第一电位与所述第二电位在信号线上短路来生成所述标准电位。
(4)根据(1)至(3)中的任一项所述的存储装置，其中
所述参照电位选择控制部包括用于测量周围环境的物理量的传感器，并根据作为所述预定条件的物理量的条件来控制所述标准电位生成部中的选择。
(5)根据(4)所述的存储装置，其中
所述传感器测量温度、电压和磁力中的至少一个作为所述物理量。
(6)根据(4)所述的存储装置，其中
所述参照电位选择控制部根据对于所述存储装置中的每个区域不同的物理量条件来控制所述标准电位生成部中的选择。
(7)根据(4)所述的存储装置，还包括：
命令控制部，接收给出访问所述数据存储器单元组的指令的命令，其中
所述参照电位选择控制部在命令的执行过程中进行控制以抑制所述标准电位的改变。
(8)根据(1)至(3)中的任一项所述的存储装置，其中
所述参照电位选择控制部包括错误检测部，所述错误检测部检测从所述数据存储器单元组读出的数据中的错误，并且根据作为所述预定条件的错误检测条件来控制所述标准电位生成部中的选择。
(9)根据(8)所述的存储装置，其中
所述参照存储器单元组存储所述第一电位和第二电位中的任意电位作为所述多个参照电位，以及
所述标准电位生成部以预定的占比选择所述第一电位和第二电位作为所述预定数量的参照电位，并且生成所述第一电位与所述第二电位之间的电位作为所述标准电位，以及
所述参照电位选择控制部在检测出错误时依次改变所述第一电位和第二电位的占比。
(10)根据(9)所述的存储装置，其中
所述参照电位选择控制部还包括计数器，所述计数器切换所述第一电位和所述第二电位的占比的组合，并且所述参照电位选择控制部使所述计数器进行切换以改变所述第一电位与所述第二电位的占比直到检测不到错误。
(11)根据项(1)至(10)中的任一项所述的存储装置，其中
所述参照存储器单元组包括电阻变化型存储器单元作为存储元件。
[参考符号列表]
100：存储装置
110：存储器单元阵列
111：存储器单元
112：电阻变化型元件
113：开关
120：行解码器
130：字线驱动器
140：写入读出电源电路
150：列选择电路
151：选择电路
157：感测选择电路
160：物理量传感器
170：感测放大器
180：地址解码器
181：控制电路
190：数据总线
200：存储装置
210：数据存储器单元
212：数据电阻变化型存储元件
220：参照存储器单元
222：参照电阻变化型存储元件
230：地址控制部
240：命令控制部
250：数据选择电路
251：选择晶体管
252：开关
260：参照选择电路
261：选择晶体管
262：开关
270：写入控制部
280：读出电流源/感测放大器
281：感测放大器
282：数据电流源
283：参照电流源
290：初始写入控制部
310：编码电路
320：错误检测器
330：计数器
340：校正电路
400：存储控制装置
500：主计算机

Claims (11)

1.一种存储装置，包括：
存储数据的数据存储器单元组；
存储多个参照电位的参照存储器单元组；
标准电位生成部，通过从存储在所述参照存储器单元组中的所述多个参照电位中选择预定数量的参照电位来生成标准电位；
参照电位选择控制部，根据预定条件控制所述标准电位生成部中的选择；和
感测放大器，用设定为标准的所述标准电位对从所述数据存储器单元组读出的数据进行放大。
2.根据权利要求1所述的存储装置，其中
所述参照存储器单元组存储第一电位和第二电位中的任意电位作为所述多个参照电位，以及
所述标准电位生成部以预定的占比选择所述第一电位和第二电位作为所述预定数量的参照电位，并且生成所述第一电位与所述第二电位之间的电位作为所述标准电位。
3.根据权利要求2所述的存储装置，其中
所述标准电位生成部通过使以所述预定的占比选择的所述第一电位与所述第二电位在信号线上短路来生成所述标准电位。
4.根据权利要求1所述的存储装置，其中
所述参照电位选择控制部包括用于测量周围环境的物理量的传感器，并根据作为所述预定条件的物理量的条件来控制所述标准电位生成部中的选择。
5.根据权利要求4所述的存储装置，其中
所述传感器测量温度、电压和磁力中的至少一个作为所述物理量。
6.根据权利要求4所述的存储装置，其中
所述参照电位选择控制部根据对于所述存储装置中的每个区域不同的物理量的条件来控制所述标准电位生成部中的选择。
7.根据权利要求4所述的存储装置，还包括：
命令控制部，接收给出访问所述数据存储器单元组的指令的命令，其中
所述参照电位选择控制部在命令的执行过程中进行控制以抑制所述标准电位的改变。
8.根据权利要求1所述的存储装置，其中
所述参照电位选择控制部包括错误检测部，所述错误检测部检测从所述数据存储器单元组读出的数据中的错误，并且根据作为所述预定条件的错误检测条件来控制所述标准电位生成部中的选择。
9.根据权利要求8所述的存储装置，其中
所述参照存储器单元组存储所述第一电位和第二电位中的任意电位作为所述多个参照电位，以及
所述标准电位生成部以预定的占比选择所述第一电位和第二电位作为所述预定数量的参照电位，并且生成所述第一电位与所述第二电位之间的电位作为所述标准电位，以及
所述参照电位选择控制部在检测出错误时依次改变所述第一电位和第二电位的占比。
10.根据权利要求9所述的存储装置，其中
所述参照电位选择控制部还包括计数器，所述计数器切换所述第一电位和所述第二电位的占比的组合，并且所述参照电位选择控制部使所述计数器进行切换以改变所述第一电位与所述第二电位的占比直到检测不到错误。
11.根据权利要求1所述的存储装置，其中
所述参照存储器单元组包括电阻变化型存储器单元作为存储元件。
CN202080085388.3A 2019-12-16 2020-09-29 存储装置 Pending CN114830236A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019226704A JP2021096887A (ja) 2019-12-16 2019-12-16 記憶装置
JP2019-226704 2019-12-16
PCT/JP2020/036871 WO2021124638A1 (ja) 2019-12-16 2020-09-29 記憶装置

Publications (1)

Publication Number Publication Date
CN114830236A true CN114830236A (zh) 2022-07-29

Family

ID=76432123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080085388.3A Pending CN114830236A (zh) 2019-12-16 2020-09-29 存储装置

Country Status (4)

Country Link
US (1) US20220399049A1 (zh)
JP (1) JP2021096887A (zh)
CN (1) CN114830236A (zh)
WO (1) WO2021124638A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102060488B1 (ko) * 2012-12-27 2019-12-30 삼성전자주식회사 불휘발성 랜덤 액세스 메모리 장치 및 그것의 데이터 읽기 방법
JP2018147532A (ja) * 2017-03-03 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 半導体記憶装置及び情報処理装置
JP2018147544A (ja) * 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 制御回路、半導体記憶装置、情報処理装置及び制御方法
JP2018147545A (ja) * 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 制御回路、半導体記憶装置、情報処理装置及び制御方法
KR102445560B1 (ko) * 2018-03-09 2022-09-22 에스케이하이닉스 주식회사 저항성 메모리 장치 및 그의 동작 방법

Also Published As

Publication number Publication date
WO2021124638A1 (ja) 2021-06-24
JP2021096887A (ja) 2021-06-24
US20220399049A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
US10042588B2 (en) Electronic device and operating method thereof
US7839676B2 (en) Magnetic memory device
EP2972873B1 (en) Selective self-reference read
KR101797106B1 (ko) 저항성 메모리 장치와 상기 저항성 메모리 장치를 포함하는 전자 장치들
US9437289B2 (en) Electronic device
US8526210B2 (en) Semiconductor device with OTP memory cell
US9378815B2 (en) Resistive memory device capable of increasing sensing margin by controlling interface states of cell transistors
US20180277186A1 (en) Memory device
KR102435915B1 (ko) 사용자 정의 동작 및 관련 방법 및 시스템을 갖는 반도체 디바이스
KR20150020902A (ko) 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
US10210932B2 (en) Electronic device with semiconductor memory having variable resistance elements for storing data and associated driving circuitry
KR102520496B1 (ko) 오티피 메모리 장치 및 오피 메모리 장치의 테스트 방법
CN107527647A (zh) 半导体存储器件的延迟电路、半导体存储器件及操作方法
CN111883190A (zh) 电子器件以及电子器件的操作方法
US9450575B2 (en) Current comparator and electronic device including the same
US20140340959A1 (en) Nonvolatile memory device and data processing method thereof
US10679686B2 (en) Apparatus including magnetoresistive memory device
CN110383382B (zh) 控制电路、半导体存储器装置、信息处理装置及控制方法
US10121538B2 (en) Electronic device having semiconductor storage cells
CN106057235B (zh) 电子设备
US7266732B2 (en) MRAM with controller
CN110352457B (zh) 控制电路、半导体存储器设备、信息处理设备和控制方法
US20230178132A1 (en) Semiconductor device
WO2021124638A1 (ja) 記憶装置
US20150103587A1 (en) Electronic device and method for driving the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination