CN110352457B - 控制电路、半导体存储器设备、信息处理设备和控制方法 - Google Patents

控制电路、半导体存储器设备、信息处理设备和控制方法 Download PDF

Info

Publication number
CN110352457B
CN110352457B CN201880014812.8A CN201880014812A CN110352457B CN 110352457 B CN110352457 B CN 110352457B CN 201880014812 A CN201880014812 A CN 201880014812A CN 110352457 B CN110352457 B CN 110352457B
Authority
CN
China
Prior art keywords
reference element
control circuit
semiconductor memory
memory device
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880014812.8A
Other languages
English (en)
Other versions
CN110352457A (zh
Inventor
手塚宙之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110352457A publication Critical patent/CN110352457A/zh
Application granted granted Critical
Publication of CN110352457B publication Critical patent/CN110352457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

[问题]提供一种能够在抑制功耗增加或成本增加的同时可靠地产生参考电位的控制电路。[解决方案]该控制电路执行控制，使得对第一参考元件和第二元件单独执行写入，其中，当产生将用于读取来自存储器元件的数据的参考电位时，第一参考元件被设置为第一电阻状态，并且第二参考元件与第一参考元件不同，且当产生参考电位时，第二参考元件被设置为与第一电阻状态不同的第二电阻状态。

Description

控制电路、半导体存储器设备、信息处理设备和控制方法
技术领域
本公开涉及控制电路、半导体存储器设备、信息处理设备和控制方法。
背景技术
作为在自旋转移力矩磁阻随机存取存储器(STT-MRAM)中产生感测放大器的参考电位的方法，已知一种提供参考单元的方法，其中多个存储器单元并联和串联连接，并且在参考电位产生时使用参考单元作为参考电阻器。此外，为了将参考单元的组合电阻值设置为高电阻(RH)和低电阻(RL)之间的期望值，还存在安装多个RH和RL单元，并使每个单元的比例可变的技术(专利文献1和2等)。
在使用磁隧道结(MTJ)元件的存储器设备中，已知存储在MTJ元件中的信息可能被无意地反转。因此，可靠读取需要定期刷新操作(重写入操作)。例如，专利文献3公开了一种用于与对存储器单元的写入操作并行地对参考单元执行刷新操作的技术。
引用列表
专利文献
专利文献1：日本专利申请公开第2009-187631号
专利文献2：日本专利申请公开第2013-4151号
专利文献3：PCT日本翻译专利公开第2013-524392号
发明内容
本发明要解决的问题
然而，与对存储器单元的写入操作并行地对参考单元执行刷新操作不仅增加了功耗，而且由于峰值电流的增加而导致芯片成本的增加。
因此，本公开提出了一种新颖且改进的控制电路、半导体存储器设备、信息处理设备和控制方法，其能够在抑制功耗增加和成本增加的同时可靠地产生参考电位。
问题的解决方法
根据本公开，提供了一种控制电路，该控制电路使得其对第一参考元件和第二参考元件单独执行写入处理，第一参考元件被设置为产生用于读取来自存储器元件的数据的参考电位时的第一电阻状态，第二参考元件与第一参考元件不同，第二参考元件被设置为产生参考电位时的与第一电阻状态不同的第二电阻状态。
此外，根据本公开，提供了一种半导体存储器设备，包括：存储器元件；第一参考元件，被设置为产生用于读取来自存储器元件的数据的参考电位时的第一电阻状态；与第一参考元件不同的第二参考元件，第二参考元件被设置为产生参考电位时的与第一电阻状态不同的第二电阻状态；以及控制电路，对第一参考元件和第二参考元件分别执行写入处理。
此外，根据本公开，提供了一种信息处理设备，包括至少一个上述半导体存储器设备。
此外，根据本公开，提供了一种控制方法，用于由处理器单独地对第一参考元件和第二参考元件执行写入处理，第一参考元件被设置为产生用于读取来自存储器元件的数据的参考电位时的第一电阻状态，第二参考元件与第一参考元件不同，第二参考元件被设置为产生参考电位时的与第一电阻状态不同的第二电阻状态。
发明效果
如上所述，本公开可以提供一种新颖且改进的控制电路、半导体存储器设备、信息处理设备和控制方法，其能够在抑制功耗增加和成本增加的同时可靠地产生参考电位。
注意，上述效果不一定是限制性的，并且本说明书中所示的任何效果或可以从本说明书中理解的其他效果可以与上述效果一起展示，或者代替上述效果。
附图说明
图1是示出根据本公开的实施方式的半导体存储器设备的功能配置的示例的说明图。
图2是示出存储器单元阵列10、参考单元阵列20及其外围的电路配置的示例的说明图。
图3是示出存储器单元阵列10和存储器单元阵列10的外围的电路配置的示例的说明图。
图4是示出参考单元阵列20和参考单元阵列20的外围的电路配置的示例的说明图。
图5是示出AND门的说明图。
图6是示出根据同一实施方式的半导体存储器设备1的功能配置的示例的说明图。
图7是示出图6中所示的存储器单元和参考单元的电路配置的示例的说明图。
图8是示出控制电路100输出刷新使能信号的示例的说明性表格。
图9是示出根据同一实施方式的半导体存储器设备1的功能配置的另一示例的说明图。
图10是示出图9中所示的存储器单元和参考单元的电路配置的示例的说明图。
图11是示出控制电路100输出刷新使能信号的示例的说明性表格。
图12是示出控制电路100输出刷新使能信号的示例的说明性表格。
图13是示出控制电路100输出刷新使能信号的示例的说明性表格。
图14是示出控制电路100输出刷新使能信号的示例的说明性表格。
图15是示出根据同一实施方式的半导体存储器设备1在时序图中的操作的说明图。
图16是示出控制电路100输出刷新使能信号的示例的说明性表格。
图17是示出根据同一实施方式的半导体存储器设备1在时序图中的操作的说明图。
图18是示出根据同一实施方式的半导体存储器设备1的操作示例的流程图。
图19是示出根据同一实施方式的半导体存储器设备1的操作示例的流程图。
图20是示出根据同一实施方式的半导体存储器设备1的配置的示例的说明图。
图21是示出其上可以安装根据同一实施方式的半导体存储器设备1的电子设备1000的功能配置的示例的说明图。
具体实施方式
下面将参考附图详细描述本公开的优选实施方式。注意，在本说明书和附图中，对于具有基本相同的功能配置的组成元件给出相同的附图标记，并省略多余的说明。
注意，将按以下顺序给出描述。
1.本公开的实施方式
1.1.概述
1.2.配置示例
2.应用示例
3.结论
<1.本公开的实施方式>
[1.1.概述]
在详细描述本公开的实施方式之前，将描述本公开的实施方式的概述。
磁隧道结(MTJ)元件(可变电阻非易失性元件)是具有两个磁性层和设置在磁性层之间的非磁性层的元件。在MTJ元件中，取决于两个磁性层的磁化方向是否平行，两个磁性层之间的电阻值处于低电阻状态或高电阻状态。可变电阻元件可以以非易失性方式保持电阻状态。
如上所述，作为使用MTJ元件作为存储器元件在自旋转移力矩磁随机存取存储器(STT-MRAM)中产生感测放大器的参考电位的方法，已知一种提供参考单元的方法，其中多个存储器单元并联和串联连接，并且在参考电位产生时使用参考单元作为参考电阻器。此外，为了将参考单元的组合电阻值设定为高电阻(RH)和低电阻(RL)之间的期望值，还存在安装多个RH和RL单元，并使每个单元的比例可变的技术。
在使用MTJ元件的存储器设备中，存储在MTJ元件中的信息可能被以下机制无意地反转。因此，可靠读取需要定期刷新操作(重写入操作)。特别地，由于每次读取并将其用作存储数据的H/L确定的参考时访问参考单元，因此不允许无意的逻辑反转。
在导致意外逻辑反转的机制中，致命的一种是读取干扰。即使在读取时施加的微小电流等于或小于写入阈值，这也是以一定概率发生的逻辑反转，并且是一种不可忽视的现象，特别是在每次读取时访问的参考单元中。为了防止由于该逻辑反转引起的读取错误，通常需要执行写入操作(刷新写入)以在写入存储器单元(与写入并行)之后的参考单元上也重写所需数据。
可以提及以下两点作为与写入存储器单元并行刷新参考单元的原因。第一点是由于STT-MRAM针对非易失性存储器，因此不希望使用户知道刷新操作。第二点是即使在刷新参考单元的情况下，需要写入脉冲长度等于正常单元的写入脉冲长度，并且在写入以外的时刻在参考单元刷新期间发出读取命令的情况下，参考单元刷新可能是不完整的。
顺便提及，还提出了抑制上述逻辑反转发生的建议。例如，上面列出的专利文献2提出了不太可能发生读取干扰的参考单元的配置的布置。然而，已经提出的内容限于特定参考单元的配置，并且不能应用于参考单元的任意组合。为了实现更高效和更高质量的读出电路，可以假设具有与专利文献2中提出的配置不同的配置的参考单元，因此有必要在任意配置的基础上考虑电路和控制方法。
另一方面，与写入存储器单元并行刷新参考单元的缺点之一是电流消耗的增加。在当前写入型STT-MRAM中，写入时的功率固有地高，并且要写入的单元数量的增加导致峰值电流的增加。峰值电流的增加直接导致诸如写入电路和布线区域的芯片资源的增加，这也导致芯片成本的增加。此外，当功耗增加时，移动产品中电池的消耗增加，导致运行时间减少，这可能极大地损害产品价值。此外，发热的增加导致产品性能的降低和产品寿命的恶化，并导致成本的进一步增加，例如需要措施和防止它们的构件。
鉴于上述情况，当考虑STT-MRAM的实际应用及其值的改善时，认为抑制功耗非常重要，并且强烈要求降低操作功率。另一方面，为了保持作为存储器的功能，还必须可靠地防止上述逻辑反转。因此，需要同时清除以上几点。
因此，鉴于上述问题，本公开人员已经努力研究了用于实现可靠预防参考单元的逻辑反转和功耗抑制的技术。结果，如下所述，本公开人员开始设计用于实现可靠预防参考单元的逻辑反转和功耗抑制的技术。
[1.2.配置示例]
随后，将详细描述本公开的实施方式。图1是示出根据本公开的实施方式的半导体存储器设备的功能配置的示例的说明图。以下将参照图1描述根据本公开的实施方式的半导体存储器设备的功能配置的示例。
如图1所示，根据本公开的实施方式的半导体存储器设备1包括存储器单元阵列10、参考单元阵列20、VDD侧的列控制开关31和32、VSS侧的列控制开关33和34、列解码器41、字线解码器42、字线驱动器43、感测放大器50、控制电路100、命令计数器110和温度传感器120。
存储器单元阵列10包括具有以矩阵排列的存储器元件的存储器单元。在本实施方式中，作为存储器元件，使用利用电阻状态根据两端之间施加的电位差的极性可逆地改变以存储信息的事实的元件。作为这样的元件，如上所述可以使用MTJ元件。存储器元件具有两种可区分的电阻状态(低电阻状态和高电阻状态)。此外，存储器单元阵列10还具有沿行方向(水平方向)延伸的多个字线，以及沿列方向(垂直方向)延伸的多个位线和多个源极线。每个字线的一端连接到字线驱动器43，并且每个位线连接到VDD侧的列控制开关31和VSS侧的列控制开关33。
参考单元阵列20具有以矩阵排列的多个参考单元。此外，与存储器单元阵列10类似，参考单元阵列20具有沿行方向(水平方向)延伸的多个字线，以及沿列方向(垂直方向)延伸的多个位线和多个源极线。每个字线的一端连接到字线驱动器43，并且每个位线连接到VDD侧的列控制开关32和VSS侧的列控制开关34。
在本实施方式中，参考单元阵列20中设置的参考单元具有高电阻参考单元和低电阻参考单元。利用高电阻参考单元和低电阻参考单元，使参考单元的组合电阻值成为高电阻和低电阻之间的期望值。
列控制开关31至34基于控制信号将与存储器单元有关的位线和源极线连接到未示出的位线驱动单元和源极线驱动单元，该存储器单元在存储器单元阵列10的多个位线和源极线中被驱动。提供给列控制开关31至34的控制信号包括读使能信号RDen和写使能信号WRen。此外，数据信号Data和来自列解码器41的信号(解码的列地址信号)被发送到列控制开关31至34。
列解码器41对地址信号进行解码，并将解码后的信号发送到列控制开关31至34。字线解码器42对地址信号进行解码，并将解码后的信号发送给字线驱动器43。字线驱动器43基于控制信号选择要在存储单元阵列10中驱动的存储单元。具体地，字线驱动器43将信号施加到存储器单元阵列10的字线，以选择要进行数据写入或读取操作的存储器单元所属的行。除了来自字线解码器42的信号之外，用于激活字线的信号ACTen被发送到字线驱动器43。
当读取来自存储器单元阵列10的存储器单元的数据时，感测放大器50将通过位线输出的电位与参考单元阵列20的参考单元产生的参考电位进行比较，并输出表示电位是否比参考电位高(H)或低(L)的数据。
这里，示出了存储器单元阵列10、参考单元阵列20及其外围的电路配置的示例。图2是示出存储器单元阵列10、参考单元阵列20及其外围的电路配置的示例的说明图。
列控制开关31包括MOS晶体管Tr1和Tr2。列控制开关32包括MOS晶体管Tr11和Tr12。列控制开关33包括MOS晶体管Tr3和Tr4。列控制开关32包括MOS晶体管Tr13和Tr14。此外，在列控制开关31和感测放大器50之间提供MOS晶体管Tr21，并且在列控制开关32和感测放大器50之间提供MOS晶体管Tr22。通过读使能信号RDen切换导通和断开MOS晶体管Tr21和Tr22。
存储器单元阵列10具有这样的配置，其中具有选择晶体管Tr5和存储器元件R1的存储器单元布置在矩阵上。注意，在图2中，为了简化描述，示出了存储器单元阵列10，其中仅提供一个存储器单元。
参考单元阵列20具有这样的配置，其中具有选择晶体管Tr15和存储器元件R11的参考单元布置在矩阵上。注意，在图2中，为了简化描述，示出了参考单元阵列20，其中仅提供了两个参考单元。
图3是示出存储器单元阵列10和存储器单元阵列10的外围的的电路配置的示例的说明图。图3中所示的存储器单元阵列10的外围电路是用于对存储器单元执行写入操作的电路。图3示出寄存器61和63、NOT门62和64、NAND门65至68、晶体管Tr1至Tr5以及存储器元件R1。在存储器单元阵列10中，当由NOT门62和64导通晶体管Tr1和Tr2中的一个并导通晶体管Tr3和Tr4中的一个时，可以执行向存储器元件R1的数据写入，换句话说，可以改变存储器元件R1的电阻状态。
图4是示出参考单元阵列20和参考单元阵列20的外围的电路配置的示例的说明图。图4所示的参考单元阵列20外围的电路是用于对参考单元执行写入操作的电路。图4示出寄存器71和73、NOT门72和74、NAND门75至78、晶体管Tr11至Tr15、以及存储器元件R11。此外，图5是示出AND门的说明图，并且是示出AND门79的说明图，AND门79从刷新使能信号RREF使能和写入使能信号WRen产生到参考单元的写入使能信号WRenrf。换句话说，写入使能信号WRenrf仅在刷新使能信号RREF使能和写入使能信号WRen都变为1的情况下变为1。在参考单元阵列20中，当通过NOT门72和74导通晶体管Tr11和Tr12中的一个并且导通晶体管Tr13和Tr14中的一个时，可以执行向存储器元件R11的数据写入，换句话说，可以改变存储器元件R11的电阻状态。
控制电路100是控制参考单元阵列20的刷新操作的电路。在本实施方式中，如下所述，在高电阻参考单元和低电阻参考单元之间改变刷新操作。更具体地，控制电路100操作以相对于参考单元执行刷新操作，在该参考单元中的读取干扰比不容易发生读取干扰的参考单元更容易频繁发生。换句话说，控制电路100独立地输出用于对高电阻参考单元执行刷新操作的刷新使能信号和用于对低电阻参考单元执行刷新操作的刷新使能信号。
命令计数器110对已发出写入命令和读取命令的次数进行计数，并将计数值输出到控制电路100。控制电路100基于由命令计数器110计数的值对参考单元阵列20执行刷新操作。
温度传感器120感测存储器单元阵列10和参考单元阵列20周围的温度，并将感测结果输出到控制电路100。控制电路100基于温度传感器120的感测结果对参考单元阵列20执行刷新操作。例如，控制电路100可以根据温度传感器120感测的温度是否等于或高于预定阈值或小于阈值来改变参考单元阵列20上的刷新操作的模式。
图6是示出根据本实施方式的半导体存储器设备1的功能配置的示例的说明图，并且示出了用于改变高电阻参考单元和低电阻参考单元之间的刷新操作的半导体存储器设备1的功能配置的示例。此外，图7是示出图6中所示的存储器单元和参考单元的电路配置的示例的说明图，并且示出了在由高电阻参考单元和低电阻参考单元产生参考电位的情况下的示例。
图6示出其中正常存储器单元连接到感测放大器50的一侧，并且一个高电阻(RH)参考单元和一个低电阻(RL)参考单元并联连接作为另一侧的参考单元的配置。当然，高电阻参考单元和低电阻参考单元的组的数量不限于一个，并且稍后将描述存在多个这样的组的示例。
参考单元的源极线经由高电阻侧和低电阻侧的开关(MOS晶体管)连接到感测放大器50。控制电路100被配置为将刷新使能信号输出到高电阻参考单元和低电阻参考单元。此外，在本实施方式的配置中，仅在低电阻参考单元中发生读取干扰。因此，控制电路100操作以比高电阻参考单元更频繁地执行关于低电阻参考单元的刷新操作。图6示出用于高电阻参考单元的列控制开关32a和34a以及用于低电阻参考单元的列控制开关32b和34b。
例如，控制电路100可以与对正常存储器单元的写入操作的定时同步地仅将刷新使能信号输出到低电阻参考单元。图8是示出由控制电路100向图6和图7所示的高电阻参考单元和低电阻参考单元输出刷新使能信号的示例的说明表。如上所述，刷新使能信号未被输出到高电阻参考单元，并且刷新使能信号与对正常存储器单元的写入操作的定时同步地被输出到低电阻参考单元。如上所述，根据本实施方式的半导体存储器设备1可以通过控制电路100仅向低电阻参考单元输出刷新使能信号来实现可靠地防止参考单元的逻辑反转，并且抑制功耗。
图9是示出根据本实施方式的半导体存储器设备1的功能配置的另一示例的说明图，并且示出了用于改变高电阻参考单元和低电阻参考单元之间的刷新操作的半导体存储器设备1的功能配置的示例。此外，图10是示出图9中所示的存储器单元和参考单元的电路配置的示例的说明图，并且示出了在由高电阻参考单元和低电阻参考单元产生参考电位的情况下的示例。
图9和图10示出了半导体存储器设备1的示例，其中，两个高阻参考单元和两个低阻参考单元并联连接作为参考单元。换句话说，图9和图10示出一种配置，其中，正常存储器单元连接到感测放大器50的一侧，并且两个高电阻(RH)参考单元和两个低电阻(RL)参考单元并联连接作为另一侧的参考单元。
图11是表示由控制电路100向图9和图10所示的高电阻参考单元和低电阻参考单元输出刷新使能信号的示例的说明表。如上所述，刷新使能信号未被输出到高电阻参考单元，并且刷新使能信号与对正常存储器单元的写入操作的定时同步地被输出到低电阻参考单元。
注意，在未发生读取干扰的高电阻参考单元中，可能以非常小的概率发生由于热波动而随机发生的逻辑反转(保持失败)。因此，控制电路100可以周期性地对高电阻参考单元执行刷新操作。在图11所示的示例中，每当控制电路100将刷新使能信号输出到低电阻参考单元256次时，控制电路100也将刷新使能信号输出到高电阻参考单元。
图12是示出由控制电路100向图9和图10所示的高电阻参考单元和低电阻参考单元输出刷新使能信号的示例的说明表。在图12所示的示例中，控制电路100将刷新使能信号输出到低电阻参考单元255次后，控制电路100仅在下一个刷新操作时刻将刷新使能信号输出到高电阻参考单元。
图13是表示由控制电路100向图9和图10所示的高电阻参考单元和低电阻参考单元输出刷新使能信号的示例的说明表。在图13所示的示例中，控制电路100将刷新使能信号交替地输出到低电阻参考单元，并且在256次和257次的刷新操作时刻，控制电路100仅交换地将刷新使能信号输出到高电阻参考单元。
注意，高电阻参考单元的刷新操作是在存储器单元材料的性能低的情况下主要需要的操作，并且是具有理想或接近理想性能的存储器单元材料不需要的操作。高电阻参考单元的刷新使能信号的输出频率可以根据存储器单元材料的性能、电流值和控制电路100的比例适当选择，并且可以在预先准备的寄存器中进行所需的设置。
控制电路100可以考虑刷新使能信号RREF的输出中的读取次数。由于读取干扰引起的故障概率随着读取命令的次数增加而增加。因此，可以预先设置读取命令的允许次数，并且控制电路100可以在读取命令发布的次数达到设定值之后在发出写入命令的时刻对低电阻参考单元执行刷新操作。
图14是示出由控制电路100向图6和图7所示的高电阻参考单元和低电阻参考单元输出刷新使能信号的示例的说明表。在图14所示的示例中，在读取命令发布的次数达到3次时，刷新使能信号RREF在发出写入命令的时刻输出到低电阻参考单元。
图15是通过时序图示出半导体存储器设备1的操作的说明图，并且是如图14所示的操作的示例，当读取命令发布的次数达到3时，在发出写入命令的时刻，刷新使能信号RREF被输出到低电阻参考单元。此后，当读取命令发布的次数达到三次时，已经将刷新使能信号RREF输出到已经发出写入命令的低电阻参考单元的控制电路100在发出写入命令的定时将刷新使能信号RREF输出到低电阻参考单元。注意，图15示出以下内容。
控制电路100可以在刷新使能信号RREF的输出处考虑来自温度传感器120的信号。例如，在温度传感器120可以输出指示两种状态，低温状态和高温状态的信号的情况下，控制电路100可以根据输出温度传感器120指示低温状态的信号的情况，还是输出温度传感器120指示高温状态的信号的情况，将用于输出刷新使能信号RREF的间隔改变为低电阻参考单元。在STT-MRAM的情况下，由于逻辑反转的概率随着温度升高而增加，所以希望控制电路100频繁地输出刷新使能信号RREF。例如，在温度超过预先设定的温度的情况下，控制电路100还可以执行控制以使刷新使能信号RREF的输出频率加倍。
图16是示出由控制电路100向图6和图7所示的高电阻参考单元和低电阻参考单元输出刷新使能信号的示例的说明表。在图16所示的示例中，在低温状态，当写入命令发出的次数达到256时，刷新使能信号RREF在发出写入命令的时刻被输出到低电阻参考单元，而在高温状态下，当写入命令发布的次数达到128时，刷新使能信号RREF在发出写入命令的时刻被输出到低电阻参考单元。
图17是通过时序图示出半导体存储器设备1的操作的说明图，并且如图16所示，是在低温状态和高温状态下改变刷新使能信号RREF的输出频率的情况下的示例。如上所述，在低温状态下，当写入命令发布的次数达到256，并且在高温状态下，当写入命令发布的次数达到128时，控制电路100在发出写入命令的时刻将刷新使能信号RREF输出到低电阻参考单元。
图18是示出根据本公开的实施方式的半导体存储器设备1的操作示例的流程图。在下文中，将参照图18描述根据本公开的实施方式的半导体存储器设备1的操作的示例。
当满足预定条件时，半导体存储器设备1仅从控制电路100向预定的参考单元发出刷新使能信号，主要是可能发生读取干扰的单元(步骤S101)。预定条件是，例如，写入命令发布的次数已达到预定次数。
当从控制电路100仅向预定的参考单元(主要是其中可能发生读取干扰的单元)发出刷新使能信号时，半导体存储器设备1随后对已经接收到刷新使能信号的参考单元执行刷新(步骤S102)。
图19是示出根据本公开的实施方式的半导体存储器设备1的操作示例的流程图。在下文中，将参照图19描述根据本公开的实施方式的半导体存储器设备1的操作的示例。
当命令计数器110发出命令(写入命令或读取命令)时，半导体存储器设备1对与刷新操作的频率有关的命令的次数计数(步骤S111)。然后，考虑到从温度传感器120等输出的信号，半导体存储器设备1确定由命令计数器110计数的计数值是否已达到预定值(步骤S112)。控制电路100可以在步骤S112中进行确定。
如果在步骤S112中确定计数值尚未达到预定值(步骤S112中的“否”)，则半导体存储器设备1返回到步骤S111的处理。另一方面，如果计数值已经达到预定值(步骤S112中的“是”)，则控制电路100仅向预定的参考单元发出刷新使能信号，主要是可能发生读取干扰的单元(步骤S113))。
当从控制电路100仅向其中可能发生读取干扰的单元发出刷新使能信号时，随后，半导体存储器设备1对已经接收到刷新使能信号的参考单元执行刷新(步骤S114)。当对参考单元的刷新操作完成时，半导体存储器设备1随后重置由命令计数器110计数的计数值(步骤S115)，并再次开始计数命令的次数。
通过执行如上所述的一系列操作，根据本公开的实施方式的半导体存储器设备1可以实现可靠地防止参考单元的逻辑反转，并且抑制功耗。
<2.应用示例>
在根据本公开实施方式的半导体存储器设备1中，所有配置可以形成在一个芯片上，并且一些配置可以形成在另一芯片上。图20是示出根据本公开的实施方式的半导体存储器设备1的配置示例的说明图。例如，半导体存储器设备1可以包括存储器芯片2和处理芯片3。如图20所示，命令计数器110和温度传感器120可以形成在处理芯片3中，并且其他配置可以形成在存储器芯片2中。然后，可以将存储器芯片2和处理芯片3安装在封装系统或片上系统中。
然后，根据本公开的实施方式的半导体存储器设备1可以安装在各种电子设备上。可以安装根据本公开实施方式的半导体存储器设备1的电子设备的示例包括智能手机、平板终端、数字静态相机、数字摄像机、音乐播放器、机顶盒、电脑、电视、手表、有源音箱、耳机、游戏机、收音机、测量仪器、电子标签和标灯。
图21是示出其上可以安装根据本公开实施方式的半导体存储器设备1的电子设备1000的功能配置的示例的说明图。图21所示的电子设备1000包括封装系统1100、天线1110、扬声器112、麦克风1130、显示设备1140、输入设备1150、传感器1160和电源1170。封装系统1100包括处理器1200、无线通信接口1210和音频电路1220。
天线1110是用于执行移动通信、无线LAN或近场通信的天线，并且连接到无线通信接口1210。扬声器1120输出声音并连接到音频电路1220。麦克风1130用于收集电子设备1000周围的声音，并且连接到音频电路1220。
显示设备1140包括例如液晶显示器、有机EL显示器、发光二极管(LED)指示器等，并且连接到处理器1200。输入装置1150包括例如键盘、按钮、触摸板等，并连接到处理器1200。
传感器1160具有诸如光学传感器、位置传感器、加速度传感器、活体传感器、磁传感器、机械量传感器、热传感器、电传感器或化学传感器的功能。根据本公开的实施方式的可变电阻半导体存储器设备1可以连接到传感器1160。电源1170向电子设备1000供电，并且是从例如电池或AC适配器供应的电源。
处理器1200是用于控制电子设备1000的操作的电子电路，并且根据本公开的实施方式的可变电阻半导体存储器设备1可以连接到封装系统1100的内部或外部。
无线通信接口1210具有移动通信、无线LAN或近场通信的功能。根据本公开的实施方式的可变电阻半导体存储器设备1可以连接到无线通信接口1210。音频电路1220具有控制扬声器1120和麦克风1130的功能，并且根据本公开的实施例的可变电阻半导体存储器设备1可以连接到音频电路1220。
通过安装根据本公开实施方式的可变电阻半导体存储器设备1，这种电子器件1000可以在抑制功耗的同时提高数据读取时的可靠性。
<3.结论>
如上所述，根据本公开的实施方式，提供了能够实现可靠地防止参考单元的逻辑反转和抑制功耗的半导体存储器设备1，以及控制半导体存储器设备1的操作的控制电路100。
虽然已经参考附图在上面详细描述了本公开的优选实施方式，但是本公开的技术范围不限于这些示例。显然，在本公开所属的技术领域中具有普通知识的人员可以在权利要求中描述的技术构思的范围内构思出各种变化和修改，当然，可以理解这些变化和修改属于本公开的技术范围。
此外，本说明书中描述的效果仅是说明性或示例性的，而不是限制性的。也就是说，根据本公开的技术可以从本说明书的描述以及上述效果或代替上述效果展示对于本领域技术人员显而易见的其他效果。
注意，以下配置也在本公开的技术范围内。
(1)
一种控制电路，其对第一参考元件和第二参考元件单独执行写入处理，第一参考元件被设置为产生用于读取来自存储器元件的数据的参考电位时的第一电阻状态，第二参考元件与第一参考元件不同，第二参考元件被设置为产生参考电位时的与第一电阻状态不同的第二电阻状态。
(2)
根据上述(1)的控制电路，其中，对其中发生读取干扰的第一参考元件和第二参考元件中的一个参考元件的写入处理的频率与对其中未发生读取干扰的第一参考元件和第二参考元件中的另一参考元件的写入处理的频率相比增加地更多。
(3)
根据上述(2)的控制电路，其中，每次对其中发生读取干扰的一个参考元件的写入处理的次数达到预定值时，还执行对其中未发生读取干扰的另一参考元件的写入处理。
(4)
根据上述(2)的控制电路，其中，每次对其中发生读取干扰的一个参考元件的写入处理的次数达到预定值时，仅执行对其中未发生读取干扰的另一参考元件的写入处理。
(5)
根据上述(3)或(4)的控制电路，其中，根据第一参考元件和第二参考元件周围的温度改变预定值。
(6)
根据上述(5)的控制电路，其中，在温度等于或高于预定温度的情况与温度低于预定温度的情况之间改变预定值。
(7)
一种半导体存储器设备，包括：
存储器元件；
第一参考元件，被设置为产生用于读取来自存储器元件的数据的参考电位时的第一电阻状态；
与第一参考元件不同的第二参考元件，第二参考元件被设置为产生参考电位时的与第一电阻状态不同的第二电阻状态；以及
控制电路，对第一参考元件和第二参考元件分别执行写入处理。
(8)
根据上述(7)的半导体存储器设备，其中，控制电路对其中发生读取干扰的第一参考元件和第二参考元件中的一个参考元件的写入处理的频率与对其中未发生读取干扰的第一参考元件和第二参考元件中的另一参考元件的写入处理的频率相比增加地更多。
(9)
根据上述(8)的半导体存储器设备，其中，每次对其中发生读取干扰的一个参考元件的写入处理的次数达到预定值时，控制电路还执行对其中未发生读取干扰的另一参考元件的写入处理。
(10)
根据上述(8)的半导体存储器设备，其中，每次对其中发生读取干扰的一个参考元件的写入处理的次数达到预定值时，控制电路仅执行对其中未发生读取干扰的另一参考元件的写入处理。
(11)
根据上述(9)或(10)的半导体存储器设备，其中，控制电路根据第一参考元件和第二参考元件周围的温度改变预定值。
(12)
根据上述(11)的半导体存储器设备，其中，控制电路在温度等于或高于预定温度的情况与温度低于预定温度的情况之间改变预定值。
(13)
根据上述(7)至(12)中任一项的半导体存储器设备，其中，存储器元件是可变电阻存储器元件。
(14)
根据上述(13)的半导体存储器设备，其中存储器元件是可变磁阻存储器元件。
(15)
一种信息处理设备，包括至少一个根据上述(7)的半导体存储器设备。
(16)
一种控制方法，用于单独地对第一参考元件和第二参考元件执行写入处理，第一参考元件被设置为产生用于读取来自存储器元件的数据的参考电位时的第一电阻状态，第二参考元件与第一参考元件不同，第二参考元件被设置为产生参考电位时的与第一电阻状态不同的第二电阻状态。
参考符号列表
1半导体存储器设备
100控制电路。

Claims (14)

1.一种控制电路，所述控制电路对第一参考元件和第二参考元件单独执行写入处理，所述第一参考元件被设置为产生用于读取来自存储器元件的数据的参考电位时的第一电阻状态，所述第二参考元件与所述第一参考元件不同，所述第二参考元件被设置为产生所述参考电位时的与所述第一电阻状态不同的第二电阻状态，
其中，对其中发生读取干扰的所述第一参考元件和所述第二参考元件中的一个参考元件的写入处理的频率与对其中未发生所述读取干扰的所述第一参考元件和所述第二参考元件中的另一参考元件的写入处理的频率相比增加地更多。
2.根据权利要求1所述的控制电路，其中，每次对其中发生所述读取干扰的所述一个参考元件的写入处理的次数达到预定值时，还执行对其中未发生所述读取干扰的所述另一参考元件的写入处理。
3.根据权利要求1所述的控制电路，其中，每次对其中发生所述读取干扰的所述一个参考元件的写入处理的次数达到预定值时，仅执行对其中未发生所述读取干扰的所述另一参考元件的写入处理。
4.根据权利要求2所述的控制电路，其中，根据所述第一参考元件和所述第二参考元件周围的温度改变所述预定值。
5.根据权利要求4所述的控制电路，其中，在所述温度等于或高于预定温度的情况与所述温度低于所述预定温度的情况之间改变所述预定值。
6.一种半导体存储器设备，包括：
存储器元件；
第一参考元件，被设置为产生用于读取来自所述存储器元件的数据的参考电位时的第一电阻状态；
与所述第一参考元件不同的第二参考元件，所述第二参考元件被设置为产生所述参考电位时的与所述第一电阻状态不同的第二电阻状态；以及
控制电路，对所述第一参考元件和所述第二参考元件分别执行写入处理，
其中，所述控制电路对其中发生读取干扰的所述第一参考元件和所述第二参考元件中的一个参考元件的写入处理的频率与对其中未发生所述读取干扰的所述第一参考元件和所述第二参考元件中的另一参考元件的写入处理的频率相比增加地更多。
7.根据权利要求6所述的半导体存储器设备，其中，每次对其中发生所述读取干扰的所述一个参考元件的写入处理的次数达到预定值时，所述控制电路还执行对其中未发生所述读取干扰的所述另一参考元件的写入处理。
8.根据权利要求6所述的半导体存储器设备，其中，每次对其中发生所述读取干扰的所述一个参考元件的写入处理的次数达到预定值时，所述控制电路仅执行对其中未发生所述读取干扰的所述另一参考元件的写入处理。
9.根据权利要求7所述的半导体存储器设备，其中，所述控制电路根据所述第一参考元件和所述第二参考元件周围的温度改变所述预定值。
10.根据权利要求9所述的半导体存储器设备，其中，所述控制电路在所述温度等于或高于预定温度的情况与所述温度低于所述预定温度的情况之间改变所述预定值。
11.根据权利要求6所述的半导体存储器设备，其中，所述存储器元件是可变电阻存储器元件。
12.根据权利要求6所述的半导体存储器设备，其中，所述存储器元件是可变磁阻存储器元件。
13.一种信息处理设备，包括至少一个根据权利要求6所述的半导体存储器设备。
14.一种控制方法，用于由处理器单独地执行对第一参考元件和第二参考元件的写入处理，所述第一参考元件被设置为产生用于读取来自存储器元件的数据的参考电位时的第一电阻状态，所述第二参考元件与所述第一参考元件不同，所述第二参考元件被设置为产生所述参考电位时的与所述第一电阻状态不同的第二电阻状态，
其中，对其中发生读取干扰的所述第一参考元件和所述第二参考元件中的一个参考元件的写入处理的频率与对其中未发生所述读取干扰的所述第一参考元件和所述第二参考元件中的另一参考元件的写入处理的频率相比增加地更多。
CN201880014812.8A 2017-03-09 2018-02-14 控制电路、半导体存储器设备、信息处理设备和控制方法 Active CN110352457B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-044961 2017-03-09
JP2017044961A JP2018147544A (ja) 2017-03-09 2017-03-09 制御回路、半導体記憶装置、情報処理装置及び制御方法
PCT/JP2018/005047 WO2018163731A1 (ja) 2017-03-09 2018-02-14 制御回路、半導体記憶装置、情報処理装置及び制御方法

Publications (2)

Publication Number Publication Date
CN110352457A CN110352457A (zh) 2019-10-18
CN110352457B true CN110352457B (zh) 2023-09-15

Family

ID=63448747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880014812.8A Active CN110352457B (zh) 2017-03-09 2018-02-14 控制电路、半导体存储器设备、信息处理设备和控制方法

Country Status (6)

Country Link
US (1) US11087813B2 (zh)
JP (1) JP2018147544A (zh)
KR (1) KR102432411B1 (zh)
CN (1) CN110352457B (zh)
DE (1) DE112018001251T5 (zh)
WO (1) WO2018163731A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916292B1 (en) * 2019-08-28 2021-02-09 Micron Technology, Inc. Performing a refresh operation based on system characteristics
JP2021096887A (ja) * 2019-12-16 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 記憶装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009073221A1 (en) * 2007-12-06 2009-06-11 Spansion Llc Semiconductor device and control method thereof
CN101958146A (zh) * 2009-07-15 2011-01-26 旺宏电子股份有限公司 一种存储器装置及其操作方法
CN103140895A (zh) * 2010-09-08 2013-06-05 高通股份有限公司 用于共享感测mram的系统和方法
CN103531235A (zh) * 2012-06-29 2014-01-22 三星电子株式会社 用于电阻型存储器的感测放大器电路
CN104040632A (zh) * 2011-11-17 2014-09-10 艾沃思宾技术公司 用于自旋矩mram的混合读取方案
US8923032B2 (en) * 2011-12-07 2014-12-30 Panasonic Corporation Crosspoint nonvolatile memory device and forming method thereof
CN105027218A (zh) * 2013-03-08 2015-11-04 密克罗奇普技术公司 电阻式随机存取存储器(reram)与导电桥式随机存取存储器(cbram)交叉耦合的熔丝与读取方法及系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4113423B2 (ja) * 2002-12-04 2008-07-09 シャープ株式会社 半導体記憶装置及びリファレンスセルの補正方法
WO2005096315A2 (en) * 2004-04-01 2005-10-13 Koninklijke Philips Electronics N.V. Thermally stable reference voltage generator for mram
JP5044432B2 (ja) 2008-02-07 2012-10-10 株式会社東芝 抵抗変化メモリ
KR101649395B1 (ko) 2009-12-02 2016-08-19 마이크론 테크놀로지, 인크. 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘
US8446753B2 (en) 2010-03-25 2013-05-21 Qualcomm Incorporated Reference cell write operations at a memory
US8913444B1 (en) * 2011-03-01 2014-12-16 Adesto Technologies Corporation Read operations and circuits for memory devices having programmable elements, including programmable resistance elements
JP2013004151A (ja) 2011-06-20 2013-01-07 Toshiba Corp 半導体記憶装置
KR102049306B1 (ko) * 2011-12-12 2019-11-27 삼성전자주식회사 메모리 셀의 리드 또는 라이트 동작 방법 과 장치 및 이를 포함하는 메모리 시스템
US9251881B2 (en) 2013-09-27 2016-02-02 Qualcomm Incorporated System and method to trim reference levels in a resistive memory
KR102189824B1 (ko) * 2014-08-04 2020-12-11 삼성전자주식회사 메모리 장치의 단위 어레이, 이를 포함하는 메모리 장치 및 메모리 시스템
JP2017021877A (ja) 2015-07-13 2017-01-26 ソニー株式会社 不揮発メモリ、メモリコントローラ、記憶装置、情報処理システムおよび不揮発メモリの制御方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009073221A1 (en) * 2007-12-06 2009-06-11 Spansion Llc Semiconductor device and control method thereof
CN101958146A (zh) * 2009-07-15 2011-01-26 旺宏电子股份有限公司 一种存储器装置及其操作方法
CN103140895A (zh) * 2010-09-08 2013-06-05 高通股份有限公司 用于共享感测mram的系统和方法
CN104040632A (zh) * 2011-11-17 2014-09-10 艾沃思宾技术公司 用于自旋矩mram的混合读取方案
US8923032B2 (en) * 2011-12-07 2014-12-30 Panasonic Corporation Crosspoint nonvolatile memory device and forming method thereof
CN103531235A (zh) * 2012-06-29 2014-01-22 三星电子株式会社 用于电阻型存储器的感测放大器电路
CN105027218A (zh) * 2013-03-08 2015-11-04 密克罗奇普技术公司 电阻式随机存取存储器(reram)与导电桥式随机存取存储器(cbram)交叉耦合的熔丝与读取方法及系统

Also Published As

Publication number Publication date
WO2018163731A1 (ja) 2018-09-13
JP2018147544A (ja) 2018-09-20
KR20190125320A (ko) 2019-11-06
US11087813B2 (en) 2021-08-10
US20210134338A1 (en) 2021-05-06
CN110352457A (zh) 2019-10-18
DE112018001251T5 (de) 2019-12-19
KR102432411B1 (ko) 2022-08-16

Similar Documents

Publication Publication Date Title
US11379299B2 (en) Semiconductor device with user defined operations and associated methods and systems
CN110383382B (zh) 控制电路、半导体存储器装置、信息处理装置及控制方法
CN110352457B (zh) 控制电路、半导体存储器设备、信息处理设备和控制方法
CN110352458B (zh) 半导体存储装置和信息处理设备
US8638621B2 (en) Semiconductor memory device having a hierarchical bit line scheme
KR20130093394A (ko) 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법
CN106057235B (zh) 电子设备
WO2020095522A1 (ja) 記憶制御装置、記憶装置、および、情報処理システム
CN110383381B (zh) 控制电路、半导体存储器设备、信息处理设备以及控制方法
KR20110064041A (ko) 워드 라인에 접속된 감지 증폭기를 포함하는 반도체 장치들
WO2021124638A1 (ja) 記憶装置
US9378807B2 (en) Non-volatile static random access memory circuits
US20240038286A1 (en) Resistance change memory, memory device, and memory system
WO2020026929A1 (ja) メモリ回路
CN112216325A (zh) 包括与电源电压无关地操作的开关电路的存储设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant