JP2018147544A - 制御回路、半導体記憶装置、情報処理装置及び制御方法 - Google Patents

Abstract

【課題】消費電力の増加やコストの増大を抑えつつ、確実な参照電位の生成が可能な制御回路を提供する。【解決手段】メモリ素子からのデータの読み出しに用いられる参照電位を生成する際の第１の抵抗状態に設定された第１の参照素子と、前記参照電位を生成する際の、前記第１の抵抗状態とは異なる第２の抵抗状態に設定された、前記第１の参照素子と異なる第２の参照素子と、に対する書き込み処理を個別に実行するよう制御する、制御回路。【選択図】図１

Description

本開示は、制御回路、半導体記憶装置、情報処理装置及び制御方法に関する。

ＳＴＴ−ＭＲＡＭ（Ｓｐｉｎ Ｔｒａｎｓｆｅｒ Ｔｏｒｑｕｅ Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ；スピン注入磁気メモリ）におけるセンスアンプの参照電位の生成方法として、複数のメモリセルを並行および直列に接続したリファレンスセルを設け、参照電位生成時の参照抵抗としてリファレンスセルを使用する方法が知られている。また、リファレンスセルの合成抵抗値を、高抵抗（ＲＨ）と低抵抗（ＲＬ）の中間の所望の値とするために、ＲＨ及びＲＬのセルを複数個ずつ搭載し、各々のセルの割合を可変にする技術もある（特許文献１、２等）。

磁気トンネル接合（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ；ＭＴＪ）素子を使用したメモリデバイスでは、ＭＴＪ素子に蓄えた情報が意図せず反転する可能性があることが知られている。そのため、確実な読出しには定期的にリフレッシュ動作（再書き込み動作）が必要である。例えば特許文献３では、メモリセルへの書き込み動作と並行して、リファレンスセルに対するリフレッシュ動作を行う技術が開示されている。

特開２００９−１８７６３１号公報 特開２０１３−４１５１号公報 特表２０１３−５２４３９２号公報

しかし、メモリセルへの書き込み動作と並行して、リファレンスセルに対するリフレッシュ動作を行うと、消費電力が増大するだけでなく、ピーク電流の増加に伴うチップコストの増加にも繋がる。

そこで本開示では、消費電力の増加やコストの増大を抑えつつ、確実な参照電位の生成が可能な、新規かつ改良された制御回路、半導体記憶装置、情報処理装置及び制御方法を提案する。

本開示によれば、メモリ素子からのデータの読み出しに用いられる参照電位を生成する際の第１の抵抗状態に設定された第１の参照素子と、前記参照電位を生成する際の、前記第１の抵抗状態とは異なる第２の抵抗状態に設定された、前記第１の参照素子と異なる第２の参照素子と、に対する書き込み処理を個別に実行するよう制御する、制御回路が提供される。

また本開示によれば、メモリ素子と、前記メモリ素子からのデータの読み出しに用いられる参照電位を生成する際の第１の抵抗状態に設定された第１の参照素子と、前記参照電位を生成する際の、前記第１の抵抗状態とは異なる第２の抵抗状態に設定された、前記第１の参照素子と異なる第２の参照素子と、前記第１の参照素子と前記第２の参照素子とに対する書き込み処理を個別に実行する制御回路と、を備える、半導体記憶装置が提供される。

また本開示によれば、上記半導体記憶装置を少なくとも１つ備える、情報処理装置が提供される。

また本開示によれば、プロセッサが、メモリ素子からのデータの読み出しに用いられる参照電位を生成する際の第１の抵抗状態に設定された第１の参照素子と、前記参照電位を生成する際の、前記第１の抵抗状態とは異なる第２の抵抗状態に設定された、前記第１の参照素子と異なる第２の参照素子と、に対する書き込み処理を個別に実行する、制御方法が提供される。

以上説明したように本開示によれば、消費電力の増加やコストの増大を抑えつつ、確実な参照電位の生成が可能な、新規かつ改良された制御回路、半導体記憶装置、情報処理装置及び制御方法を提供することが出来る。

なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。

本開示の実施の形態に係る半導体記憶装置の機能構成例を示す説明図である。 メモリセルアレイ１０及びリファレンスセルアレイ２０並びにそれらの周辺の回路構成例を示す説明図である。 メモリセルアレイ１０及びメモリセルアレイ１０の周辺の回路構成例を示す説明図である。 リファレンスセルアレイ２０及びリファレンスセルアレイ２０の周辺の回路構成例を示す説明図である。 ＡＮＤゲートを示す説明図である。 同実施の形態に係る半導体記憶装置１の機能構成例を示す説明図である。 図６に示したメモリセル及びリファレンスセルの回路構成例を示す説明図である。 制御回路１００によるリフレッシュイネーブル信号の出力例を示す説明図である。 同実施形態に係る半導体記憶装置１の別の機能構成例を示す説明図である。 図９に示したメモリセル及びリファレンスセルの回路構成例を示す説明図である。 制御回路１００によるリフレッシュイネーブル信号の出力例を示す説明図である。 制御回路１００によるリフレッシュイネーブル信号の出力例を示す説明図である。 制御回路１００によるリフレッシュイネーブル信号の出力例を示す説明図である。 制御回路１００によるリフレッシュイネーブル信号の出力例を示す説明図である。 同実施の形態に係る半導体記憶装置１の動作をタイミングチャートで示す説明図である。 制御回路１００によるリフレッシュイネーブル信号の出力例を示す説明図である。 同実施の形態に係る半導体記憶装置１の動作をタイミングチャートで示す説明図である。 同実施の形態に係る半導体記憶装置１の動作例を示す流れ図である。 同実施の形態に係る半導体記憶装置１の動作例を示す流れ図である。 同実施の形態に係る半導体記憶装置１の構成例を示す説明図である。 同実施の形態に係る半導体記憶装置１が搭載されうる電子デバイス１０００の機能構成例を示す説明図である。

以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

なお、説明は以下の順序で行うものとする。
１．本開示の実施の形態
１．１．概要
１．２．構成例
２．応用例
３．まとめ

＜１．本開示の実施の形態＞
［１．１．概要］
本開示の実施の形態について詳細に説明する前に、本開示の実施の形態の概要について説明する。

抵抗変化型不揮発性素子である磁気トンネル接合（ＭＴＪ）素子は、２つの磁性層と、それらの磁性層の間に設けられる非磁性層と、を有する素子である。ＭＴＪ素子は、２つの磁性層の磁化の向きが平行であるか否かによって、２つの磁性層間の抵抗値が低抵抗状態か高抵抗状態のいずれかの状態をとる。抵抗変化型素子は、抵抗状態を不揮発の保持することが出来る。

上述したように、ＭＴＪ素子を記憶素子として用いるＳＴＴ−ＭＲＡＭ（スピン注入磁気メモリ）におけるセンスアンプの参照電位の生成方法として、複数のメモリセルを並行および直列に接続したリファレンスセルを設け、参照電位生成時の参照抵抗としてリファレンスセルを使用する方法が知られている。また、リファレンスセルの合成抵抗値を、高抵抗（ＲＨ）と低抵抗（ＲＬ）の中間の所望の値とするために、ＲＨ及びＲＬのセルを複数個ずつ搭載し、各々のセルの割合を可変にする技術もある。

ＭＴＪ素子を使用したメモリデバイスでは、次に挙げるメカニズムによってＭＴＪ素子に蓄えた情報が意図せず反転する可能性がある。そのため、確実な読出しには定期的にリフレッシュ動作（再書き込み動作）が必要である。特に、リファレンスセルは、リードの度にアクセスされ、蓄えられたデータのＨ／Ｌ判定の基準として使用されるために、意図しない論理反転は許されない。

意図しない論理反転を引き起こすメカニズムのうち致命的なのが読み出しディスターブ（Ｒｅａｄ ｄｉｓｔｕｒｂ）である。これはリード時に印可される微小電流が書き込み閾値以下であっても、ある確率で生じる論理反転であり、リードの度に毎回アクセスされるリファレンスセルでは特に無視することができない現象である。この論理反転によるリードエラーを防ぐために、一般的にはメモリセルへの書き込みの裏側で（書き込みと並行して）リファレンスセルにも所望データを上書きする書き込み動作（リフレッシュ書き込み）を行う必要がある。

メモリセルへの書き込みと並行してリファレンスセルをリフレッシュすることの理由としては、大きく次の２点が挙げられる。１点目は、ＳＴＴ−ＭＲＡＭは不揮発メモリを目指しているため、ユーザにリフレッシュ動作を意識させたくないことである。２点目は、リファレンスセルのリフレッシュであっても通常のセルと同じだけの書き込みパルス長が必要であり、書き込み以外のタイミングではリファレンスセルのリフレッシュ中にリードコマンドが発行された場合、リファレンスセルのリフレッシュが不完全になってしまう可能性があるためである。

ところで前述の論理反転の発生を抑制するような提案もなされている。例えば、先に挙げた特許文献２では、リファレンスセルの構成を読み出しディスターブが起きにくい配置にすることを提案している。しかしながら、提案されているのはある特定のリファレンスセルの構成に限られ、任意のリファレンスセルの組合せに適用することはできない。より効率的で高品質な読出し回路の実現には、特許文献２で提案されたものとは異なる構成のリファレンスセルも想定されうるため、任意の構成を前提として回路や制御方法を考える必要がある。

一方、メモリセルへの書き込みと並行してリファレンスセルをリフレッシュする場合のデメリットの１つとして、消費電流の増加が挙げられる。電流書込み型ＳＴＴ−ＭＲＡＭは本質的に書き込み時の電力が大きく、書き込むセル数が増すことはピーク電流が増大することに繋がる。ピーク電流が増大することは、書き込み回路や配線面積等のチップリソースの増大にも直結するため、チップコストの増加にもつながる。また、消費電力が大きくなると、モバイル製品では電池の消費が多くなり、稼働時間の減少に繋がるため、製品価値を大きく毀損しうる。また、発熱が大きくなることは製品のパフォーマンス低下や製品寿命の悪化に繋がり、またそれらを防ぐための対策や部材が必要となるなどのさらなるコスト増の要因となる。

以上を鑑みると、ＳＴＴ−ＭＲＡＭの実用化とその価値の向上を考えた際には、消費電力の抑制が非常に重要と考えられ、動作電力の削減が強く求められている。一方で、メモリとしての機能を保つため、前述の論理反転を確実に防ぐことも必要である。従って、前述の点を同時にクリアにする必要がある。

そこで本件開示者は、上述した点に鑑み、リファレンスセルの論理反転を確実に防ぐことと、消費電力を抑制することとを両立させるための技術について、鋭意検討を行った。その結果、本件開示者は、以下で説明するように、リファレンスセルの論理反転を確実に防ぐことと、消費電力を抑制することとを両立させるための技術を考案するに至った。

［１．２．構成例］
続いて、本開示の実施の形態について詳細に説明する。図１は、本開示の実施の形態に係る半導体記憶装置の機能構成例を示す説明図である。以下、図１を用いて、本開示の実施の形態に係る半導体記憶装置の機能構成例について説明する。

図１に示したように、本開示の実施の形態に係る半導体記憶装置１は、メモリセルアレイ１０と、リファレンスセルアレイ２０と、ＶＤＤ側のカラム制御スイッチ３１、３２と、ＶＳＳ側のカラム制御スイッチ３３、３４と、カラムデコーダ４１と、ワード線デコーダ４２と、ワード線ドライバ４３と、センスアンプ５０と、制御回路１００と、コマンドカウンタ１１０と、温度センサ１２０と、を含んで構成される。

メモリセルアレイ１０は、マトリクス状に配置された、記憶素子を有するメモリセルを有している。本実施形態では、記憶素子として、両端間に印加される電位差の極性に応じて可逆的に抵抗状態が変化することを利用して、情報の記憶を行う素子を用いる。そのような素子としては、上述のようにＭＴＪ素子を用いることが出来る。記憶素子は、２つの識別可能な抵抗状態（低抵抗状態および高抵抗状態）を有するものである。また、メモリセルアレイ１０は、行方向（横方向）に延伸する複数のワード線と、列方向（縦方向）に延伸する複数のビット線および複数のソース線とを有している。各ワード線の一端はワード線ドライバ４３に接続され、各ビット線はＶＤＤ側のカラム制御スイッチ３１と、ＶＳＳ側のカラム制御スイッチ３３と、に接続されている。

リファレンスセルアレイ２０は、マトリクス状に配置された複数のリファレンスセルを有している。また、リファレンスセルアレイ２０は、メモリセルアレイ１０と同様に、行方向（横方向）に延伸する複数のワード線と、列方向（縦方向）に延伸する複数のビット線および複数のソース線とを有している。各ワード線の一端はワード線ドライバ４３に接続され、各ビット線はＶＤＤ側のカラム制御スイッチ３２と、ＶＳＳ側のカラム制御スイッチ３４と、に接続されている。

本実施形態では、リファレンスセルアレイ２０に設けられるリファレンスセルは、高抵抗のリファレンスセルと、低抵抗のリファレンスセルと、を有する。高抵抗のリファレンスセルと、低抵抗のリファレンスセルと、を有することで、リファレンスセルの合成抵抗値を、高抵抗と低抵抗の中間の所望の値としている。

カラム制御スイッチ３１〜３４は、制御信号に基づいて、メモリセルアレイ１０の複数のビット線やソース線のうちの、駆動対象となるメモリセルに係るビット線やソース線を、図示しないビット線駆動部やソース線駆動部と接続するものである。カラム制御スイッチ３１〜３４に供給される制御信号には、リードイネーブル信号ＲＤｅｎ、ライトイネーブル信号ＷＲｅｎがある。またカラム制御スイッチ３１〜３４には、データ信号Ｄａｔａと、カラムデコーダ４１からの信号（カラムアドレス信号をデコードしたもの）が送られる。

カラムデコーダ４１は、アドレス信号をデコードし、デコードした信号をカラム制御スイッチ３１〜３４に送る。ワード線デコーダ４２は、アドレス信号をデコードし、デコードした信号をワード線ドライバ４３に送る。ワード線ドライバ４３は、制御信号に基づいて、メモリセルアレイ１０における、駆動対象となるメモリセルを選択するものである。具体的には、ワード線ドライバ４３は、メモリセルアレイ１０のワード線に信号を印加することにより、データの書込動作または読出動作の対象となるメモリセルの属する行を選択する。ワード線ドライバ４３には、ワード線デコーダ４２からの信号に加え、ワード線をアクティベートとするための信号ＡＣＴｅｎが送られる。

センスアンプ５０は、メモリセルアレイ１０のメモリセルからデータを読み出す際に、ビット線を通じて出力される電位と、リファレンスセルアレイ２０のリファレンスセルが生成する参照電位とを比較して、参照電位より高い（Ｈ）か、低い（Ｌ）かを示すデータを出力する。

ここで、メモリセルアレイ１０及びリファレンスセルアレイ２０並びにそれらの周辺の回路構成例を示す。図２は、メモリセルアレイ１０及びリファレンスセルアレイ２０並びにそれらの周辺の回路構成例を示す説明図である。

カラム制御スイッチ３１は、ＭＯＳトランジスタＴｒ１、Ｔｒ２を含んで構成される。カラム制御スイッチ３２は、ＭＯＳトランジスタＴｒ１１、Ｔｒ１２を含んで構成される。カラム制御スイッチ３３は、ＭＯＳトランジスタＴｒ３、Ｔｒ４を含んで構成される。カラム制御スイッチ３２は、ＭＯＳトランジスタＴｒ１３、Ｔｒ１４を含んで構成される。またカラム制御スイッチ３１とセンスアンプ５０との間にはＭＯＳトランジスタＴｒ２１が設けられ、カラム制御スイッチ３２とセンスアンプ５０との間にはＭＯＳトランジスタＴｒ２２が設けられる。ＭＯＳトランジスタＴｒ２１、Ｔｒ２２は、リードイネーブル信号ＲＤｅｎによってオン、オフが切り替わる。

メモリセルアレイ１０は、選択トランジスタＴｒ５と、記憶素子Ｒ１と、を有するメモリセルが、マトリクス上に配置された構成を有する。なお図２では説明を簡易なものとするために、メモリセルアレイ１０にはメモリセルが１つのみ設けられたものが図示されている。

リファレンスセルアレイ２０は、選択トランジスタＴｒ１５と、記憶素子Ｒ１１と、を有するリファレンスセルが、マトリクス上に配置された構成を有する。なお図２では説明を簡易なものとするために、リファレンスセルアレイ２０にはリファレンスセルが２つのみ設けられたものが図示されている。

図３は、メモリセルアレイ１０及びメモリセルアレイ１０の周辺の回路構成例を示す説明図である。図３に示したメモリセルアレイ１０の周辺の回路は、メモリセルに対して書き込み動作を実行するための回路である。図３には、レジスタ６１、６３と、ＮＯＴゲート６２、６４と、ＮＡＮＤゲート６５〜６８と、トランジスタＴｒ１〜Ｔｒ５と、記憶素子Ｒ１と、が示されている。メモリセルアレイ１０は、ＮＯＴゲート６２、６４により、トランジスタＴｒ１、Ｔｒ２のいずれか一方がオンになり、トランジスタＴｒ３、Ｔｒ４のいずれか一方がオンになることで、記憶素子Ｒ１へのデータの書き込みを行うこと、すなわち、記憶素子Ｒ１の抵抗状態を変化させることが出来る。

図４は、リファレンスセルアレイ２０及びリファレンスセルアレイ２０の周辺の回路構成例を示す説明図である。図４に示したリファレンスセルアレイ２０の周辺の回路は、リファレンスセルに対して書き込み動作を実行するための回路である。図４には、レジスタ７１、７３と、ＮＯＴゲート７２、７４と、ＮＡＮＤゲート７５〜７８と、トランジスタＴｒ１１〜Ｔｒ１５と、記憶素子Ｒ１１と、が示されている。また図５は、ＡＮＤゲートを示す説明図であり、リフレッシュイネーブル信号ＲＲＥＦ ｅｎａｂｌｅとライトイネーブル信号ＷＲｅｎとから、リファレンスセルへのライトイネーブル信号ＷＲｅｎｒｆを生成するＡＮＤゲート７９を示す説明図である。すなわち、リフレッシュイネーブル信号ＲＲＥＦ ｅｎａｂｌｅとライトイネーブル信号ＷＲｅｎの両方が１となった場合にのみライトイネーブル信号ＷＲｅｎｒｆは１となる。リファレンスセルアレイ２０は、ＮＯＴゲート７２、７４により、トランジスタＴｒ１１、Ｔｒ１２のいずれか一方がオンになり、トランジスタＴｒ１３、Ｔｒ１４のいずれか一方がオンになることで、記憶素子Ｒ１１へのデータの書き込みを行うこと、すなわち、記憶素子Ｒ１１の抵抗状態を変化させることが出来る。

制御回路１００は、リファレンスセルアレイ２０に対するリフレッシュ動作を制御する回路である。本実施形態では、以下で説明するように、高抵抗のリファレンスセルと、低抵抗のリファレンスセルとで、リフレッシュ動作を変化させている。より具体的には、制御回路１００は、読み出しディスターブが起こりやすいリファレンスセルに対しては、読み出しディスターブが起こりにくいリファレンスセルに比べて頻度を上げてリフレッシュ動作を行うよう動作する。すなわち、制御回路１００は、高抵抗のリファレンスセルに対するリフレッシュ動作を行うためのリフレッシュイネーブル信号と、低抵抗のリファレンスセルに対するリフレッシュ動作を行うためのリフレッシュイネーブル信号とを独立して出力する。

コマンドカウンタ１１０は、書き込みコマンドと読み出しコマンドが発行された回数をカウントして、カウントした値を制御回路１００に出力する。制御回路１００は、コマンドカウンタ１１０がカウントした値に基づいてリファレンスセルアレイ２０に対するリフレッシュ動作を実行する。

温度センサ１２０は、メモリセルアレイ１０やリファレンスセルアレイ２０の周囲の温度をセンシングし、センシングした結果を制御回路１００に出力する。制御回路１００は、温度センサ１２０のセンシング結果に基づいてリファレンスセルアレイ２０に対するリフレッシュ動作を実行する。例えば制御回路１００は、温度センサ１２０がセンシングした温度が所定の閾値以上である場合と、閾値未満である場合とで、リファレンスセルアレイ２０に対するリフレッシュ動作のパターンを変化させても良い。

図６は、本実施形態に係る半導体記憶装置１の機能構成例を示す説明図であり、高抵抗のリファレンスセルと、低抵抗のリファレンスセルとで、リフレッシュ動作を変化させるための、半導体記憶装置１の機能構成例を示したものである。また図７は、図６に示したメモリセル及びリファレンスセルの回路構成例を示す説明図であり、高抵抗のリファレンスセルと、低抵抗のリファレンスセルとで参照電位を生成する場合の例を示したものである。

図６には、センスアンプ５０の片側には通常のメモリセルが、他方にはリファレンスセルとして高抵抗（ＲＨ）のリファレンスセルと低抵抗（ＲＬ）のリファレンスセルとが１つずつ並列に接続された構成が示されている。もちろん高抵抗のリファレンスセルと低抵抗のリファレンスセルとの組の数は１つに限定されるものではなく、複数存在する場合の例は後述する。

リファレンスセルは、高抵抗側、低抵抗側ともに、ソース線がスイッチ（ＭＯＳトランジスタ）を介してセンスアンプ５０に接続されている。制御回路１００は、高抵抗のリファレンスセルと、低抵抗のリファレンスセルとに対してリフレッシュイネーブル信号を出力するよう構成されている。また本実施形態では、低抵抗のリファレンスセルのみ読み出しディスターブが生じる構成としている。従って、制御回路１００は、低抵抗のリファレンスセルに対しては、高抵抗のリファレンスセルに比べて頻度を上げてリフレッシュ動作を行うよう動作する。図６には、高抵抗のリファレンスセルに対するカラム制御スイッチ３２ａ、３４ａと、低抵抗のリファレンスセルに対するカラム制御スイッチ３２ｂ、３４ｂと、が示されている。

例えば制御回路１００は、通常のメモリセルへの書き込み動作のタイミングに同期して、低抵抗のリファレンスセルに対してのみリフレッシュイネーブル信号を出力してもよい。図８は、制御回路１００による、図６及び図７に示した高抵抗のリファレンスセルと低抵抗のリファレンスセルとに対するリフレッシュイネーブル信号の出力例を示す説明図である。このように、高抵抗のリファレンスセルにはリフレッシュイネーブル信号を出力せず、低抵抗のリファレンスセルには通常のメモリセルへの書き込み動作のタイミングに同期してリフレッシュイネーブル信号を出力する。このように制御回路１００が低抵抗のリファレンスセルに対してのみリフレッシュイネーブル信号を出力することで、本実施形態に係る半導体記憶装置１は、リファレンスセルの論理反転を確実に防ぐことと、消費電力を抑制することとを両立させることが可能となる。

図９は、本実施形態に係る半導体記憶装置１の別の機能構成例を示す説明図であり、高抵抗のリファレンスセルと、低抵抗のリファレンスセルとで、リフレッシュ動作を変化させるための、半導体記憶装置１の機能構成例を示したものである。また図１０は、図９に示したメモリセル及びリファレンスセルの回路構成例を示す説明図であり、高抵抗のリファレンスセルと、低抵抗のリファレンスセルとで参照電位を生成する場合の例を示したものである。

図９及び図１０に示したのは、リファレンスセルとして高抵抗のリファレンスセルと、低抵抗のリファレンスセルとをそれぞれ２つ並列に接続した半導体記憶装置１の例である。すなわち、図９及び図１０には、センスアンプ５０の片側には通常のメモリセルが、他方にはリファレンスセルとして高抵抗（ＲＨ）のリファレンスセルと低抵抗（ＲＬ）のリファレンスセルとが２つずつ並列に接続された構成が示されている。

図１１は、制御回路１００による、図９及び図１０に示した高抵抗のリファレンスセルと低抵抗のリファレンスセルとに対するリフレッシュイネーブル信号の出力例を示す説明図である。このように、高抵抗のリファレンスセルにはリフレッシュイネーブル信号を出力せず、低抵抗のリファレンスセルには通常のメモリセルへの書き込み動作のタイミングに同期してリフレッシュイネーブル信号を出力する。

なお、読み出しディスターブが起こらない高抵抗のリファレンスセルには、ごく小さな確率で、熱的な揺らぎからランダムに起こる論理反転（リテンション不良）が起こりうる。従って制御回路１００は、高抵抗のリファレンスセルに対して、定期的にリフレッシュ動作を行っても良い。図１１に示した例では、制御回路１００は、低抵抗のリファレンスセルに対して２５６回リフレッシュイネーブル信号を出力するたびに、高抵抗のリファレンスセルに対してもリフレッシュイネーブル信号を出力している。

図１２は、制御回路１００による、図９及び図１０に示した高抵抗のリファレンスセルと低抵抗のリファレンスセルとに対するリフレッシュイネーブル信号の出力例を示す説明図である。図１２に示した例では、制御回路１００は、低抵抗のリファレンスセルに対して２５５回リフレッシュイネーブル信号を出力すると、次のリフレッシュ動作のタイミングでは、高抵抗のリファレンスセルに対してのみリフレッシュイネーブル信号を出力している。

図１３は、制御回路１００による、図９及び図１０に示した高抵抗のリファレンスセルと低抵抗のリファレンスセルとに対するリフレッシュイネーブル信号の出力例を示す説明図である。図１３に示した例では、制御回路１００は、低抵抗のリファレンスセルに対して交互にリフレッシュイネーブル信号を出力し、２５６回目、２５７回目のリフレッシュ動作のタイミングでは、高抵抗のリファレンスセルに対してのみ交互にリフレッシュイネーブル信号を出力している。

なお、高抵抗のリファレンスセルに対するリフレッシュ動作は主にメモリセル材料の性能が低い場合に必要な動作であり、理想的、もしくはそれに近い性能のメモリセル材料では必要の無い動作である。高抵抗のリファレンスセルに対するリフレッシュイネーブル信号の出力頻度は、メモリセル材料の性能や電流値、制御回路１００の規模に応じて適当に選ぶことができ、予め用意されたレジスタに所望の設定をしてもよい。

制御回路１００は、リフレッシュイネーブル信号ＲＲＥＦの出力にリード回数を考慮しても良い。読み出しディスターブによる不良発生確率は、リードコマンドの回数が増えるに従って上昇する。従って、予め許容できるリードコマンドの回数を設定しておき、制御回路１００は、リードコマンドの発行回数がその設定値に達した後に、ライトコマンドが発行されたタイミングで、低抵抗のリファレンスセルに対するリフレッシュ動作を行っても良い。

図１４は、制御回路１００による、図６及び図７に示した高抵抗のリファレンスセル及び低抵抗のリファレンスセルに対するリフレッシュイネーブル信号の出力例を示す説明図である。図１４に示した例では、リードコマンドの発行回数が３回に達すると、ライトコマンドが発行されたタイミングで、低抵抗のリファレンスセルにリフレッシュイネーブル信号ＲＲＥＦを出力している。

図１５は、半導体記憶装置１の動作をタイミングチャートで示す説明図であり、図１４のように、リードコマンドの発行回数が３回に達すると、ライトコマンドが発行されたタイミングで、低抵抗のリファレンスセルにリフレッシュイネーブル信号ＲＲＥＦを出力する場合の動作例である。ライトコマンドが発行された低抵抗のリファレンスセルにリフレッシュイネーブル信号ＲＲＥＦを出力した制御回路１００は、その後、リードコマンドの発行回数が３回に達すると、ライトコマンドが発行されたタイミングで、再び低抵抗のリファレンスセルにリフレッシュイネーブル信号ＲＲＥＦを出力している。なお、図１５に示したのは、

制御回路１００は、リフレッシュイネーブル信号ＲＲＥＦの出力に、温度センサ１２０からの信号を考慮しても良い。例えば、温度センサ１２０が低温状態と高温状態の２つの状態を示す信号を出力出来る場合、制御回路１００は、温度センサ１２０が低温状態を示す信号を出力している場合と、高温状態を示す信号を出力している場合とで、低抵抗のリファレンスセルにリフレッシュイネーブル信号ＲＲＥＦを出力する間隔を変化させても良い。ＳＴＴ−ＭＲＡＭの場合、温度が高くなると論理反転する確率が高くなるため、制御回路１００は、リフレッシュイネーブル信号ＲＲＥＦの出力を高頻度で行うことが望ましい。例えば予め設定された温度を超えた場合に、制御回路１００は、リフレッシュイネーブル信号ＲＲＥＦの出力頻度を２倍にするという制御も可能である。

図１６は、制御回路１００による、図６及び図７に示した高抵抗のリファレンスセルと低抵抗のリファレンスセルとに対するリフレッシュイネーブル信号の出力例を示す説明図である。図１６に示した例では、低温状態であればライトコマンドの発行回数が２５６回に達すると、ライトコマンドが発行されたタイミングで、低抵抗のリファレンスセルにリフレッシュイネーブル信号ＲＲＥＦを出力して、高温状態であればライトコマンドの発行回数が１２８回に達すると、ライトコマンドが発行されたタイミングで、低抵抗のリファレンスセルにリフレッシュイネーブル信号ＲＲＥＦを出力している。

図１７は、半導体記憶装置１の動作をタイミングチャートで示す説明図であり、図１６のように、低温状態と高温状態とでリフレッシュイネーブル信号ＲＲＥＦの出力頻度を変化させる場合の例である。このように制御回路１００は、低温状態であればライトコマンドの発行回数が２５６回に達すると、高温状態であればライトコマンドの発行回数が１２８回に達すると、ライトコマンドが発行されたタイミングで、低抵抗のリファレンスセルにリフレッシュイネーブル信号ＲＲＥＦを出力している。

図１８は、本開示の実施の形態に係る半導体記憶装置１の動作例を示す流れ図である。以下、図１８を用いて本開示の実施の形態に係る半導体記憶装置１の動作例を説明する。

半導体記憶装置１は、所定の条件が満たされると、所定のリファレンスセル、主に読み出しディスターブが生じうるセルにのみリフレッシュイネーブル信号を制御回路１００から発行する（ステップＳ１０１）。所定の条件とは、例えば、ライトコマンドの発行回数が所定の回数に達したこと等である。

所定のリファレンスセル、主に読み出しディスターブが生じうるセルにのみリフレッシュイネーブル信号を制御回路１００から発行すると、続いて半導体記憶装置１は、リフレッシュイネーブル信号を受けたリファレンスセルに対するリフレッシュを実行する（ステップＳ１０２）。

図１９は、本開示の実施の形態に係る半導体記憶装置１の動作例を示す流れ図である。以下、図１９を用いて本開示の実施の形態に係る半導体記憶装置１の動作例を説明する。

半導体記憶装置１は、コマンドカウンタ１１０がコマンド（ライトコマンドまたはリードコマンド）の発行を受けて、リフレッシュ動作の頻度に関係するコマンドの回数をカウントする（ステップＳ１１１）。そして半導体記憶装置１は、温度センサ１２０等が出力する信号を加味して、コマンドカウンタ１１０がカウントしたカウント値が所定の値に達したかどうかを判断する（ステップＳ１１２）。ステップＳ１１２の判断は制御回路１００が行いうる。

ステップＳ１１２の判断の結果、カウント値が所定の値に達していなければ（ステップＳ１１２、Ｎｏ）、半導体記憶装置１は、ステップＳ１１１の処理に戻る。一方、カウント値が所定の値に達していれば（ステップＳ１１２、Ｙｅｓ）、所定のリファレンスセル、主に読み出しディスターブが生じうるセルにのみリフレッシュイネーブル信号を制御回路１００から発行する（ステップＳ１１３）。

読み出しディスターブが生じうるセルにのみリフレッシュイネーブル信号を制御回路１００から発行すると、続いて半導体記憶装置１は、リフレッシュイネーブル信号を受けたリファレンスセルに対するリフレッシュを実行する（ステップＳ１１４）。リファレンスセルに対するリフレッシュ動作が完了すると、続いて半導体記憶装置１は、コマンドカウンタ１１０がカウントしたカウント値をリセットして（ステップＳ１１５）、再びコマンドの回数のカウントを開始する。

本開示の実施の形態に係る半導体記憶装置１は、上述したような一連の動作を実行することで、リファレンスセルの論理反転を確実に防ぐことと、消費電力を抑制することとを両立させることが可能となる。

＜２．応用例＞
本開示の実施の形態に係る半導体記憶装置１は、１つのチップ上に全ての構成が形成されても良く、一部の構成が別のチップに形成されても良い、図２０は、本開示の実施の形態に係る半導体記憶装置１の構成例を示す説明図である。例えば半導体記憶装置１は、メモリチップ２と処理チップ３とから構成されても良い。処理チップ３には、図２０に示したように、コマンドカウンタ１１０及び温度センサ１２０が形成され、メモリチップ２にはその他の構成が形成されても良い。そしてメモリチップ２及び処理チップ３は、システムインパッケージもしくはシステムオンチップに搭載されてもよい。

そして、本開示の実施の形態に係る半導体記憶装置１は、様々な電子デバイスに搭載されうる。本開示の実施の形態に係る半導体記憶装置１が搭載されうる電子デバイスとしては、スマートフォン、タブレット型端末、デジタルスチルカメラ、デジタルビデオカメラ、音楽プレイヤー、セットトップボックス、コンピュータ、テレビ、時計、アクティブスピーカー、ヘッドセット、ゲーム機、ラジオ、計測器、電子タグ、ビーコンなどがある。

図２１は、本開示の実施の形態に係る半導体記憶装置１が搭載されうる電子デバイス１０００の機能構成例を示す説明図である。図２１に示した電子デバイス１０００は、システムインパッケージ１１００、アンテナ１１１０、スピーカ１１２０、マイク１１３０、表示装置１１４０、入力装置１１５０、センサ１１６０、電源１１７０を含む。またシステムインパッケージ１１００は、プロセッサ１２００、無線通信インターフェース１２１０、オーディオ回路１２２０を含む。

アンテナ１１１０は、移動体通信、無線ＬＡＮまたは近距離通信を行うためのアンテナであり、無線通信インターフェース１２１０と接続されている。スピーカ１１２０は、音を出力するものであり、オーディオ回路１２２０と接続されている。マイク１１３０は、電子デバイス１０００の周囲の音を集音するものであり、オーディオ回路１２２０と接続されている。

表示装置１１４０は、例えば液晶ディスプレイ、有機ＥＬディスプレイ、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）インジケータ等で構成され、プロセッサ１２００と接続されている。入力装置１１５０は、例えばキーボード、ボタン、タッチパネルなどで構成され、プロセッサ１２００と接続されている。

センサ１１６０は、光学センサ、位置センサ、加速度センサ、生体センサ、磁気センサ、機械量センサ、熱センサ、電気センサまたは化学センサ等の機能を有する。センサ１１６０には、本開示の実施の形態に係る抵抗変化型の半導体記憶装置１が接続されてもよい。電源１１７０は、電子デバイス１０００へ電源を供給するものであり、例えばバッテリやＡＣアダプタなどから供給される電源である。

プロセッサ１２００は、電子デバイス１０００の動作を制御するための電子回路であり、システムインパッケージ１１００の中に、またはシステムインパッケージ１１００の外に、本開示の実施の形態に係る抵抗変化型の半導体記憶装置１が接続されてもよい。

無線通信インターフェース１２１０は、移動体通信、無線ＬＡＮまたは近距離通信の機能を有する。無線通信インターフェース１２１０には、本開示の実施の形態に係る抵抗変化型の半導体記憶装置１が接続されてもよい。オーディオ回路１２２０は、スピーカ１１２０およびマイク１１３０を制御する機能を持ち、オーディオ回路１２２０には、本開示の実施の形態に係る抵抗変化型の半導体記憶装置１が接続されてもよい。

このような電子デバイス１０００は、本開示の実施の形態に係る抵抗変化型の半導体記憶装置１を搭載することで、消費電力を抑えながら、データ読出し時の信頼性を向上させることが可能となる。

＜３．まとめ＞
以上説明したように本開示の実施の形態によれば、リファレンスセルの論理反転を確実に防ぐことと、消費電力を抑制することとを両立させることが可能な半導体記憶装置１、及び半導体記憶装置１の動作を制御する制御回路１００が提供される。

以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。

なお、以下のような構成も本開示の技術的範囲に属する。
（１）
メモリ素子からのデータの読み出しに用いられる参照電位を生成する際の第１の抵抗状態に設定された第１の参照素子と、前記参照電位を生成する際の、前記第１の抵抗状態とは異なる第２の抵抗状態に設定された、前記第１の参照素子と異なる第２の参照素子と、に対する書き込み処理を個別に実行するよう制御する、制御回路。
（２）
前記第１の参照素子と前記第２の参照素子との内、読み出しディスターブが起きるものに対する書き込み処理の頻度を、読み出しディスターブが起きないものに対する書き込み処理の頻度と比べて多くする、前記（１）に記載の制御回路。
（３）
読み出しディスターブが起きるものに対する書き込み処理の回数が所定値に達するごとに読み出しディスターブが起きないものに対する書き込み処理も実行する、前記（２）に記載の制御回路。
（４）
読み出しディスターブが起きるものに対する書き込み処理の回数が所定値に達するごとに読み出しディスターブが起きないものに対する書き込み処理だけを実行する、前記（２）に記載の制御回路。
（５）
前記第１の参照素子及び前記第２の参照素子の周囲の温度に応じて前記所定値を変化させる、前記（３）または（４）に記載の制御回路。
（６）
前記温度が所定の温度以上の場合と該所定の温度未満の場合とで、前記所定値を変化させる、前記（５）に記載の制御回路。
（７）
メモリ素子と、
前記メモリ素子からのデータの読み出しに用いられる参照電位を生成する際の第１の抵抗状態に設定された第１の参照素子と、
前記参照電位を生成する際の、前記第１の抵抗状態とは異なる第２の抵抗状態に設定された、前記第１の参照素子と異なる第２の参照素子と、
前記第１の参照素子と前記第２の参照素子とに対する書き込み処理を個別に実行する制御回路と、
を備える、半導体記憶装置。
（８）
前記制御回路は、前記第１の参照素子と前記第２の参照素子との内、読み出しディスターブが起きるものに対する書き込み処理の頻度を、読み出しディスターブが起きないものに対する書き込み処理の頻度と比べて多くする、前記（７）に記載の半導体記憶装置。
（９）
前記制御回路は、読み出しディスターブが起きるものに対する書き込み処理の回数が所定値に達するごとに読み出しディスターブが起きないものに対する書き込み処理も実行する、前記（８）に記載の半導体記憶装置。
（１０）
前記制御回路は、読み出しディスターブが起きるものに対する書き込み処理の回数が所定値に達するごとに読み出しディスターブが起きないものに対する書き込み処理だけを実行する、前記（８）に記載の半導体記憶装置。
（１１）
前記制御回路は、前記第１の参照素子及び前記第２の参照素子の周囲の温度に応じて前記所定値を変化させる、前記（９）または（１０）に記載の半導体記憶装置。
（１２）
前記制御回路は、前記温度が所定の温度以上の場合と該所定の温度未満の場合とで、前記所定値を変化させる、前記（１１）に記載の半導体記憶装置。
（１３）
前記メモリ素子は抵抗変化型のメモリ素子である、前記（７）〜（１２）のいずれかに記載の半導体記憶装置。
（１４）
前記メモリ素子は磁気抵抗変化型のメモリ素子である、前記（１３）に記載の半導体記憶装置。
（１５）
請求項１に記載の半導体記憶装置を少なくとも１つ備える、情報処理装置。
（１６）
メモリ素子からのデータの読み出しに用いられる参照電位を生成する際の第１の抵抗状態に設定された第１の参照素子と、前記参照電位を生成する際の、前記第１の抵抗状態とは異なる第２の抵抗状態に設定された、前記第１の参照素子と異なる第２の参照素子と、に対する書き込み処理を個別に実行する、制御方法。

１ 半導体記憶装置
１００ 制御回路

Claims (16)

1. メモリ素子からのデータの読み出しに用いられる参照電位を生成する際の第１の抵抗状態に設定された第１の参照素子と、前記参照電位を生成する際の、前記第１の抵抗状態とは異なる第２の抵抗状態に設定された、前記第１の参照素子と異なる第２の参照素子と、に対する書き込み処理を個別に実行するよう制御する、制御回路。
2. 前記第１の参照素子と前記第２の参照素子との内、読み出しディスターブが起きるものに対する書き込み処理の頻度を、読み出しディスターブが起きないものに対する書き込み処理の頻度と比べて多くする、請求項１に記載の制御回路。
3. 読み出しディスターブが起きるものに対する書き込み処理の回数が所定値に達するごとに読み出しディスターブが起きないものに対する書き込み処理も実行する、請求項２に記載の制御回路。
4. 読み出しディスターブが起きるものに対する書き込み処理の回数が所定値に達するごとに読み出しディスターブが起きないものに対する書き込み処理だけを実行する、請求項２に記載の制御回路。
5. 前記第１の参照素子及び前記第２の参照素子の周囲の温度に応じて前記所定値を変化させる、請求項３に記載の制御回路。
6. 前記温度が所定の温度以上の場合と該所定の温度未満の場合とで、前記所定値を変化させる、請求項５に記載の制御回路。
7. メモリ素子と、
   前記メモリ素子からのデータの読み出しに用いられる参照電位を生成する際の第１の抵抗状態に設定された第１の参照素子と、
   前記参照電位を生成する際の、前記第１の抵抗状態とは異なる第２の抵抗状態に設定された、前記第１の参照素子と異なる第２の参照素子と、
   前記第１の参照素子と前記第２の参照素子とに対する書き込み処理を個別に実行する制御回路と、
   を備える、半導体記憶装置。
8. 前記制御回路は、前記第１の参照素子と前記第２の参照素子との内、読み出しディスターブが起きるものに対する書き込み処理の頻度を、読み出しディスターブが起きないものに対する書き込み処理の頻度と比べて多くする、請求項７に記載の半導体記憶装置。
9. 前記制御回路は、読み出しディスターブが起きるものに対する書き込み処理の回数が所定値に達するごとに読み出しディスターブが起きないものに対する書き込み処理も実行する、請求項８に記載の半導体記憶装置。
10. 前記制御回路は、読み出しディスターブが起きるものに対する書き込み処理の回数が所定値に達するごとに読み出しディスターブが起きないものに対する書き込み処理だけを実行する、請求項８に記載の半導体記憶装置。
11. 前記制御回路は、前記第１の参照素子及び前記第２の参照素子の周囲の温度に応じて前記所定値を変化させる、請求項９に記載の半導体記憶装置。
12. 前記制御回路は、前記温度が所定の温度以上の場合と該所定の温度未満の場合とで、前記所定値を変化させる、請求項１１に記載の半導体記憶装置。
13. 前記メモリ素子は抵抗変化型のメモリ素子である、請求項７に記載の半導体記憶装置。
14. 前記メモリ素子は磁気抵抗変化型のメモリ素子である、請求項８に記載の半導体記憶装置。
15. 請求項７に記載の半導体記憶装置を少なくとも１つ備える、情報処理装置。
16. プロセッサが、メモリ素子からのデータの読み出しに用いられる参照電位を生成する際の第１の抵抗状態に設定された第１の参照素子と、前記参照電位を生成する際の、前記第１の抵抗状態とは異なる第２の抵抗状態に設定された、前記第１の参照素子と異なる第２の参照素子と、に対する書き込み処理を個別に実行する、制御方法。
    

Images