JP5044432B2 - 抵抗変化メモリ - Google Patents
抵抗変化メモリ Download PDFInfo
- Publication number
- JP5044432B2 JP5044432B2 JP2008027925A JP2008027925A JP5044432B2 JP 5044432 B2 JP5044432 B2 JP 5044432B2 JP 2008027925 A JP2008027925 A JP 2008027925A JP 2008027925 A JP2008027925 A JP 2008027925A JP 5044432 B2 JP5044432 B2 JP 5044432B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- transistor
- cell
- read
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008859 change Effects 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 6
- 101100152598 Arabidopsis thaliana CYP73A5 gene Proteins 0.000 description 35
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 35
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 35
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 35
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 32
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 32
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 32
- 101100512568 Arabidopsis thaliana MED33B gene Proteins 0.000 description 29
- 238000010586 diagram Methods 0.000 description 29
- 238000000034 method Methods 0.000 description 21
- 230000005415 magnetization Effects 0.000 description 18
- 238000002347 injection Methods 0.000 description 14
- 239000007924 injection Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 10
- 102100035420 DnaJ homolog subfamily C member 1 Human genes 0.000 description 9
- 101000804122 Homo sapiens DnaJ homolog subfamily C member 1 Proteins 0.000 description 9
- 239000000758 substrate Substances 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000006698 induction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
しかしながら、このような従来のスピン注入MRAMにおける読み出し回路では、次のような問題があった。
図1は、本発明の一実施形態に係る磁気ランダムアクセスメモリの模式図を示す。以下に、本発明の一実施形態に係る磁気ランダムアクセスメモリの概要について説明する。
[2−1]回路構成
図2は、本発明の一実施形態に係る参照セルの概略的な回路図を示す。以下に、中間抵抗Rmidを実現するための参照セルの回路構成について、メモリセルの回路構成と合わせて説明する。
図3は、本発明の一実施形態に係る磁気ランダムアクセスメモリの参照セルのレイアウト図を示す。図4は、図3のIV−IV線に沿った参照セルの模式的な断面図を示す。以下に、参照セルのレイアウト及び断面構造について説明する。
本実施形態の読み出し動作では、トンネル磁気抵抗効果を利用する。トンネル磁気抵抗効果とは、ピン層pとフリー層fの2つの磁化方向の相対的な関係(平行/反平行)により、MTJ素子の抵抗が変化する現象である。具体的には、フリー層fの磁化がピン層pに対して平行の場合に絶縁層を通して電流が流れ易くなり(抵抗が小さくなり)、反平行な場合に電流が流れ難くなる(抵抗が大きくなる)。フリー層fの磁化方向がピン層pに対して平行か反平行かによって、“0”又は“1”に対応させれば、MTJ素子の抵抗を読み取ることで、書き込まれたデータを読み取ることのできるメモリ素子を作ることができる。
図5は、本発明の一実施形態に係る磁気ランダムアクセスメモリの読み出し回路例1の概略的な回路図を示す。以下に、本実施形態の読み出し回路例1の回路構成について、メモリセルの回路構成と合わせて説明する。
図6は、本発明の一実施形態に係る磁気ランダムアクセスメモリの読み出し回路例2の概略的な回路図を示す。本図では、セルアレイCA1、CA2を省略して記載するが、読み出し回路例1のようにメモリセル群及び参照セル群が形成されるものとする。以下に、本実施形態の読み出し回路例2の回路構成について、メモリセルの回路構成と合わせて説明する。尚、ここでは、読み出し回路例1と同様の構成については説明を省略する。
図7及び図8は、本発明の一実施形態に係る磁気ランダムアクセスメモリの読み出し回路例3の概略的な回路図を示す。以下に、本実施形態の読み出し回路例3の回路構成について、メモリセルの回路構成と合わせて説明する。尚、ここでは、読み出し回路例1と同様の構成については説明を省略する。
図9は、本発明の一実施形態に係る磁気ランダムアクセスメモリの読み出し回路例4の概略的な回路図を示す。以下に、本実施形態の読み出し回路例4の回路構成について、メモリセルの回路構成と合わせて説明する。
本実施形態の書き込み動作では、スピン注入方式を採用する。スピン注入方式では、MTJ素子に直接電流を流し、フリー層の磁化を反転させる。電流の流す向きにより、フリー層のピン層に対する相対的な磁化方向が決定される。具体的には、フリー層側からピン層側にぬける電流により、フリー層とピン層の磁化は平行になり、ピン層側からフリー層側にぬける電流により、フリー層とピン層の磁化は反平行となる。従って、スピン注入方式では、MTJ素子に対して書き込み電流を両方向に流すことになる。
図10は、本発明の一実施形態に係る磁気ランダムアクセスメモリの書き込み回路例1の概略的な回路図を示す。以下に、本実施形態の書き込み回路例1の回路構成について説明する。
図11及び図12は、本発明の一実施形態に係る磁気ランダムアクセスメモリの書き込み回路例2の概略的な回路図を示す。以下に、本実施形態の書き込み回路例2の回路構成について説明する。
図13及び図14は、本発明の一実施形態に係る磁気ランダムアクセスメモリの書き込み回路例3の概略的な回路図を示す。以下に、本実施形態の書き込み回路例3の回路構成について説明する。
図15及び図16は、本発明の一実施形態に係る磁気ランダムアクセスメモリの書き込み回路例4の概略的な回路図を示す。以下に、本実施形態の書き込み回路例4の回路構成について説明する。
[5−1]ビット線方向の配置
図17乃至図19は、本発明の一実施形態に係る参照セルのビット線方向の配置例1乃至3の概略図を示す。以下に、本実施形態の参照セルのビット線方向の配置例について説明する。
図20及び図21は、本発明の一実施形態に係る参照セルのワード線方向の配置例1及び2の概略図を示す。以下に、本実施形態の参照セルのワード線方向の配置例について説明する。
上述する実施形態では、MTJ素子のピン層p側が選択トランジスタに接続されている場合を例に挙げて説明した。しかし、回路配置を変形することで、MTJ素子のフリー層f側を選択トランジスタに接続することも可能である。
本発明の一実施形態によれば、第1のビット線BL1に同じデータ(例えば“0”データ)が書き込まれた参照素子REF1、REF2を接続し、第2のビット線BL2に逆の同じデータ(例えば“1”データ)が書き込まれた参照素子REF3、REF4を接続し、参照素子REF1、REF2と参照素子REF3、REF4を第3のビット線BL3で接続している。従って、1つのデータカラムのみのコンパクトな回路により、あらかじめ“0”、“1”データに設定された参照素子REF1、REF2、REF3、REF4をもとに、読み出し時の参照信号となる中間抵抗(Rmax+Rmin)/2を生成できる。これにより、参照セル用の特別なスペースを設けることなく、読み出しマージンを大きく確保することができる。
Claims (5)
- 互いに同一方向に延在された第1及び第2のビット線と、
前記第1及び第2のビット線と平行に延在された第3のビット線と、
互いに同一方向に延在された第4及び第5のビット線と、
前記第4及び第5のビット線と平行に延在された第6のビット線と、
一端が前記第1のビット線に接続され、他端が前記第3のビット線に接続され、第1の抵抗状態又は第2の抵抗状態に変化する第1のメモリ素子と、
一端が前記第4のビット線に接続され、他端が前記第6のビット線に接続され、前記第1の抵抗状態に設定された第1の参照素子と、
前記第1の参照素子とペアになり、一端が前記第5のビット線に接続され、他端が前記第6のビット線に接続され、前記第2の抵抗状態に設定された第2の参照素子と、
第1の入力端子が前記第1のビット線に接続され、第2の入力端子が前記第4のビット線に接続されたセンスアンプと
を具備することを特徴とする抵抗変化メモリ。 - 前記第1のメモリ素子のデータを読み出す際、前記第1の参照素子に対して前記第1の抵抗状態に書き込まれる方向に読み出し電流を流し、かつ、前記第2の参照素子に対して前記第2の抵抗状態に書き込まれる方向に前記読み出し電流を流すことを特徴とする請求項1に記載の抵抗変化メモリ。
- 一端が前記第2のビット線に接続され、他端が前記第3のビット線に接続され、前記第1の抵抗状態又は前記第2の抵抗状態に変化する第2のメモリ素子をさらに具備することを特徴とする請求項1に記載の抵抗変化メモリ。
- 第1の電流経路の一端が前記第1のビット線に接続され、前記第1の電流経路の他端が前記第2のビット線に接続された第1のトランジスタと、
第2の電流経路の一端が前記第4のビット線に接続され、前記第2の電流経路の他端が前記第5のビット線に接続された第2のトランジスタと
をさらに具備し、
前記第1のメモリ素子の読み出しの場合、前記第1のトランジスタはOFFにし、
前記第2のメモリ素子の読み出しの場合、前記第1のトランジスタはONにし、
前記第1のメモリ素子又は前記第2のメモリ素子の読み出しにおいて、前記第1及び第2の参照素子が参照電位の生成に用いられる場合、前記第2のトランジスタはOFFにすることを特徴とする請求項3に記載の抵抗変化メモリ。
- 互いに同一方向に延在された第7及び第8のビット線と、
前記第7及び第8のビット線と平行に延在された第9のビット線と、
一端が前記第7のビット線に接続され、他端が前記第9のビット線に接続され、前記第1の抵抗状態に設定された第3の参照素子と、
前記第3の参照素子とペアになり、一端が前記第8のビット線に接続され、他端が前記第9のビット線に接続され、前記第2の抵抗状態に設定された第4の参照素子と
をさらに具備し、
前記第1のメモリ素子の読み出しにおいて、前記第1乃至第4の参照素子が参照電位の生成に用いられることを特徴とする請求項1に記載の抵抗変化メモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008027925A JP5044432B2 (ja) | 2008-02-07 | 2008-02-07 | 抵抗変化メモリ |
US12/366,396 US7952916B2 (en) | 2008-02-07 | 2009-02-05 | Resistance-change memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008027925A JP5044432B2 (ja) | 2008-02-07 | 2008-02-07 | 抵抗変化メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009187631A JP2009187631A (ja) | 2009-08-20 |
JP5044432B2 true JP5044432B2 (ja) | 2012-10-10 |
Family
ID=40938734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008027925A Expired - Fee Related JP5044432B2 (ja) | 2008-02-07 | 2008-02-07 | 抵抗変化メモリ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7952916B2 (ja) |
JP (1) | JP5044432B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10734055B2 (en) | 2018-03-15 | 2020-08-04 | Kabushiki Kaisha Toshiba | Memory device |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100302838A1 (en) * | 2009-05-26 | 2010-12-02 | Magic Technologies, Inc. | Read disturb-free SMT reference cell scheme |
JP2011003241A (ja) * | 2009-06-18 | 2011-01-06 | Toshiba Corp | 半導体記憶装置 |
US8213213B2 (en) * | 2009-11-09 | 2012-07-03 | National Tsing Hua University | Reference current generator for resistance type memory and method thereof |
JP5359798B2 (ja) * | 2009-11-10 | 2013-12-04 | ソニー株式会社 | メモリデバイスおよびその読み出し方法 |
US8416600B2 (en) * | 2009-11-25 | 2013-04-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reverse connection MTJ cell for STT MRAM |
US8724414B2 (en) * | 2010-02-09 | 2014-05-13 | Qualcomm Incorporated | System and method to select a reference cell |
US8446753B2 (en) * | 2010-03-25 | 2013-05-21 | Qualcomm Incorporated | Reference cell write operations at a memory |
US8587994B2 (en) * | 2010-09-08 | 2013-11-19 | Qualcomm Incorporated | System and method for shared sensing MRAM |
KR20120069380A (ko) * | 2010-12-20 | 2012-06-28 | 에스케이하이닉스 주식회사 | 자기 메모리 장치 및 이를 위한 레퍼런스 셀의 프로그램 방법 및 검증 방법 |
US8570797B2 (en) | 2011-02-25 | 2013-10-29 | Qualcomm Incorporated | Magnetic random access memory (MRAM) read with reduced disturb failure |
SG185894A1 (en) * | 2011-05-23 | 2012-12-28 | Agency Science Tech & Res | A current writing circuit for a resistive memory cell arrangement |
JP5811693B2 (ja) * | 2011-08-25 | 2015-11-11 | ソニー株式会社 | 抵抗変化型メモリデバイスおよびその駆動方法 |
US8593173B2 (en) * | 2011-09-26 | 2013-11-26 | Qualcomm Incorporated | Programmable logic sensing in magnetic random access memory |
KR101298190B1 (ko) * | 2011-10-13 | 2013-08-20 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치, 그 레이아웃 구조 및 센싱 회로 |
US8576617B2 (en) * | 2011-11-10 | 2013-11-05 | Qualcomm Incorporated | Circuit and method for generating a reference level for a magnetic random access memory element |
US8929132B2 (en) * | 2011-11-17 | 2015-01-06 | Everspin Technologies, Inc. | Write driver circuit and method for writing to a spin-torque MRAM |
US8687412B2 (en) | 2012-04-03 | 2014-04-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reference cell configuration for sensing resistance states of MRAM bit cells |
US8902641B2 (en) * | 2012-04-10 | 2014-12-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Adjusting reference resistances in determining MRAM resistance states |
US9159381B2 (en) * | 2012-05-04 | 2015-10-13 | Qualcomm Incorporated | Tunable reference circuit |
JP6131591B2 (ja) * | 2012-12-17 | 2017-05-24 | 凸版印刷株式会社 | D/a変換回路 |
JP6146004B2 (ja) * | 2012-12-17 | 2017-06-14 | 凸版印刷株式会社 | D/a変換回路 |
US9147449B2 (en) * | 2013-02-26 | 2015-09-29 | Macronix International Co., Ltd. | Reference and sensing with bit line stepping method of memory |
US8947920B2 (en) | 2013-03-22 | 2015-02-03 | Masahiro Takahashi | Memory device |
KR102020975B1 (ko) | 2013-07-30 | 2019-10-18 | 삼성전자주식회사 | 반도체 메모리 장치의 전류 센스앰프 회로 |
US9281039B2 (en) * | 2013-07-30 | 2016-03-08 | Qualcomm Incorporated | System and method to provide a reference cell using magnetic tunnel junction cells |
US9218867B2 (en) | 2013-08-23 | 2015-12-22 | Kabushiki Kaisha Toshiba | Memory device and memory system with sensor |
US20150055405A1 (en) | 2013-08-23 | 2015-02-26 | Kabushiki Kaisha Toshiba | Memory device and memory system with sensor |
US9153307B2 (en) * | 2013-09-09 | 2015-10-06 | Qualcomm Incorporated | System and method to provide a reference cell |
US9251881B2 (en) | 2013-09-27 | 2016-02-02 | Qualcomm Incorporated | System and method to trim reference levels in a resistive memory |
WO2015132980A1 (en) * | 2014-03-07 | 2015-09-11 | Akira Katayama | Memory device |
KR102116879B1 (ko) * | 2014-05-19 | 2020-06-01 | 에스케이하이닉스 주식회사 | 전자 장치 |
US9552859B2 (en) * | 2014-05-27 | 2017-01-24 | Purdue Research Foundation | Electronic memory including ROM and RAM |
CN104134458A (zh) * | 2014-07-17 | 2014-11-05 | 北京航空航天大学 | 一种可调的非易失性存储器参考单元 |
US9576632B2 (en) | 2015-03-03 | 2017-02-21 | Kabushiki Kaisha Toshiba | Magnetic storage device |
KR102358564B1 (ko) * | 2015-09-02 | 2022-02-04 | 삼성전자주식회사 | 단락된 메모리 셀의 가변 저항 소자를 갖는 반도체 메모리 장치 |
US9754639B2 (en) * | 2015-10-30 | 2017-09-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and reference circuit thereof |
JP2017162535A (ja) * | 2016-03-11 | 2017-09-14 | ソニー株式会社 | 記憶装置、情報処理装置、および、記憶装置の制御方法 |
KR102668728B1 (ko) * | 2016-08-10 | 2024-05-24 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
US9799386B1 (en) * | 2016-08-30 | 2017-10-24 | International Business Machines Corporation | STT MRAM midpoint reference cell allowing full write |
US9734883B1 (en) * | 2016-09-09 | 2017-08-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reference circuit and MRAM |
US10319423B2 (en) * | 2016-11-28 | 2019-06-11 | Taiwan Semiconductor Manufacturing Company Limited | Memory device with a low-current reference circuit |
JP2018147532A (ja) * | 2017-03-03 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | 半導体記憶装置及び情報処理装置 |
JP2018147544A (ja) | 2017-03-09 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | 制御回路、半導体記憶装置、情報処理装置及び制御方法 |
US11217290B2 (en) | 2018-01-11 | 2022-01-04 | Sony Semiconductor Solutions Corporation | Semiconductor device |
JP6937278B2 (ja) | 2018-02-28 | 2021-09-22 | 株式会社東芝 | 磁気メモリ及びメモリシステム |
US10515697B1 (en) * | 2018-06-29 | 2019-12-24 | Intel Corporation | Apparatuses and methods to control operations performed on resistive memory cells |
CN111584539B (zh) * | 2019-02-18 | 2023-05-12 | 联华电子股份有限公司 | 磁阻式存储器结构 |
DE102020120890A1 (de) * | 2019-10-30 | 2021-05-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Struktur für mehrere leseverstärker einer speichervorrichtung |
US11120857B2 (en) * | 2019-12-19 | 2021-09-14 | Globalfoundries U.S. Inc. | Low variability reference parameter generation for magnetic random access memory |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5019681B2 (ja) * | 2001-04-26 | 2012-09-05 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
US6445612B1 (en) * | 2001-08-27 | 2002-09-03 | Motorola, Inc. | MRAM with midpoint generator reference and method for readout |
US6608790B2 (en) * | 2001-12-03 | 2003-08-19 | Hewlett-Packard Development Company, L.P. | Write current compensation for temperature variations in memory arrays |
US6512689B1 (en) * | 2002-01-18 | 2003-01-28 | Motorola, Inc. | MRAM without isolation devices |
JP4407828B2 (ja) * | 2003-04-21 | 2010-02-03 | 日本電気株式会社 | データの読み出し方法が改善された磁気ランダムアクセスメモリ |
JP2006344258A (ja) * | 2005-06-07 | 2006-12-21 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2007311488A (ja) * | 2006-05-17 | 2007-11-29 | Toshiba Corp | 磁気記憶装置 |
JP4987616B2 (ja) * | 2006-08-31 | 2012-07-25 | 株式会社東芝 | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ |
-
2008
- 2008-02-07 JP JP2008027925A patent/JP5044432B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-05 US US12/366,396 patent/US7952916B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10734055B2 (en) | 2018-03-15 | 2020-08-04 | Kabushiki Kaisha Toshiba | Memory device |
Also Published As
Publication number | Publication date |
---|---|
US7952916B2 (en) | 2011-05-31 |
JP2009187631A (ja) | 2009-08-20 |
US20090201717A1 (en) | 2009-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5044432B2 (ja) | 抵抗変化メモリ | |
TWI666635B (zh) | Semiconductor memory device | |
KR100735750B1 (ko) | 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들 | |
JP5025702B2 (ja) | 半導体記憶装置 | |
US7286378B2 (en) | Serial transistor-cell array architecture | |
JP5100514B2 (ja) | 半導体メモリ | |
JP4883982B2 (ja) | 不揮発性記憶装置 | |
JP4987386B2 (ja) | 抵抗変化素子を有する半導体メモリ | |
KR100509774B1 (ko) | 자기 랜덤 액세스 메모리, 그 판독 방법 및 그 제조 방법 | |
US8233310B2 (en) | Resistance-change memory | |
JP5518777B2 (ja) | 半導体記憶装置 | |
US20070103964A1 (en) | Resistive memory devices including selected reference memory cells and methods of operating the same | |
JP2007115956A (ja) | 半導体記憶装置 | |
JP5197477B2 (ja) | 半導体記憶装置 | |
JP2013089662A (ja) | 半導体装置 | |
JP5045672B2 (ja) | 2t2mtjセルを用いたmram | |
US20080094874A1 (en) | Multiple-read resistance-variable memory cell structure and method of sensing a resistance thereof | |
JP5100530B2 (ja) | 抵抗変化型メモリ | |
JP5744164B2 (ja) | 抵抗ベースのランダムアクセスメモリ及びその操作方法 | |
JP2008004199A (ja) | 半導体記憶装置 | |
JP3866621B2 (ja) | 磁気ランダムアクセスメモリ | |
JP2010016193A (ja) | 抵抗変化型メモリ | |
JP2006019006A (ja) | マルチビット磁気ランダムアクセスメモリ要素 | |
WO2007066407A1 (ja) | 磁気メモリ装置及びその書き込み方法 | |
JP2007164837A (ja) | 不揮発性記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |