CN104134458A

CN104134458A - 一种可调的非易失性存储器参考单元

Info

Publication number: CN104134458A
Application number: CN201410341595.7A
Authority: CN
Inventors: 李政; 郭玮; 康旺; 赵巍胜
Original assignee: Beihang University
Current assignee: Beihang University
Priority date: 2014-07-17
Filing date: 2014-07-17
Publication date: 2014-11-05

Abstract

一种可调的非易失性存储器参考单元，由两列串联的R_X-NMOS-R_X-NMOS结构并联而成，M1、M3被配置成低阻态，M2、M4被配置成高阻态，或者M1、M2被配置成低阻态，M3、M4被配置成高阻态，得到高低阻态存储单元电导或电阻的算数平均值；M1、M2的顶端连接位线BL，NMOS晶体管N3、N4源极连接源极线SL，NMOS晶体管N1、N2栅极连接字线WL；在第一种方案中，NMOS晶体管N3、N4的栅极共同连接可调字线WL_A，为粗校准设计；在第二种方案中，NMOS晶体管N3、N4的栅极分别连接可调字线WL_A1和可调字线WL_A2，为精校准设计。本发明使信号接近最佳值，增大判决裕量，提高读取可靠性。

Description

一种可调的非易失性存储器参考单元

技术领域

本发明涉及一种可调的非易失性存储器参考单元，属于非易失性存储器技术领域。

背景技术

近年来材料物理与电子学科的快速发展，促使新型非易失存储器技术，比如自旋转移矩磁性随机存储器(Spin Transfer Torque Magnetic Random Access Memory，STT-MRAM)，相变随机存储器(Phase Change Random Access Memory，PCRAM)和氧化物电阻性随机存储器(OxideResistive Random Access Memory，OxRRAM)等不断涌现。典型的非易失性存储器的存储单元由一个非易失性存储器件R_X，如磁性隧道结(Magnetic Tunneling Junction，MTJ)或忆阻器(Memristor)等，和一个N型金属氧化物半导体(N-Metal Oxide Semiconductor，NMOS)晶体管串联组成，如附图1所示。其中R_X有低电阻态(电阻值记为R_L)和高电阻态(电阻值记为R_H)两种电阻态。因此，一个R_X可用于存储一比特二进制数据信息，而存储单元中的NMOS晶体管用于对存储单元进行访问控制。

非易失性存储器的读取操作基本分为两种：第一种是给存储单元和一个参考单元(电阻记为R_ref)施加相同的电压，用电流比较器比较其产生的电流信号，从而判决出目标存储单元的电阻为R_H还是R_L，如附图2所示。第二种是给存储单元和一个参考单元(电阻记为R_ref)施加相同的电流，用电压比较器比较其产生的电压信号，从而判决出目标存储单元的电阻为R_H还是R_L，如附图3所示。理论上，参考单元产生的参考电流I_ref或参考电压V_ref信号应等于存储单元产生的高低两种电流或电压信号的算数平均值，从而提高读取准确性。

由于工艺的不稳定，非易失性存储器的读取可靠性比较差。这主要是因为工艺偏差可能导致非易失性存储器件R_X的高、低两种电阻值R_H和R_L偏离目标值，同时，用于判决比较的参考单元内的R_ref也会偏离目标值。这就导致了读取判决裕量的降低，使读取放大器不能读出正确结果，从而影响到读取的可靠性。常规的外围电路级可靠性设计以及系统级可靠性设计方案，例如纠错编码，冗余修复等，并不能有效的显著提高读取电路对工艺偏差的容忍度。

发明内容

一、发明目的：

针对上述背景中提到的非易失性存储器的读取电路对工艺偏差容忍度低，读取可靠性差的问题，本发明一种可调的非易失性存储器参考单元提供了一种可以校准的参考单元组织方法，通过调节参考单元，使参考信号更接近理论最佳值，从而增大判决裕量，提高读取可靠性。

二、技术方案：

本发明一种可调的非易失性存储器参考单元的技术方案是通过调节参考单元中NMOS晶体管的栅极电压来调节整个参考单元的电阻或电导值。如附图4所示，在调节参考单元之前，参考单元的电阻(电导)分布偏差较大，判决裕量很低，极易产生读取错误。通过调节参考单元的电阻值，可以有效减小参考单元电阻(电导)的分布偏差，增大判决裕量。

本发明一种可调的非易失性存储器参考单元，如图5、图6、图7和图8所示，由两列串联的R_X-NMOS-R_X-NMOS结构并联而成。其中非易失性存储器件M1、M3被配置成低阻态，非易失性存储器件M2、M4被配置成高阻态，或者非易失性存储器件M1、M2被配置成低阻态，非易失性存储器件M3、M4被配置成高阻态，由此可得到高低阻态存储单元电导或电阻的算数平均值。非易失性存储器件M1、M2的顶端连接位线(BL)，NMOS晶体管N3、N4源极连接源极线(SL)，NMOS晶体管N1、N2的栅极连接字线(WL)。在第一种设计方案中，NMOS晶体管N3、N4的栅极共同连接可调字线(WL_A)，为粗校准设计，如图5和图7所示。在第二种设计方案中，NMOS晶体管N3、N4的栅极分别连接可调字线1(WL_A1)和可调字线2(WL_A2)，为精校准设计，如图6和图8所示。

所述参考单元中的NMOS晶体管N1和N2的栅极接字线(WL)。字线为低电平时，NMOS晶体管N1和N2处于断开状态，参考单元不可访问；当字线为高电平时且可调字线WL_A或WL_A1、WL_A2为高电平时，NMOS晶体管处于导通状态，参考单元可访问并且可校准。

参考单元的特点是通过改变其中NMOS晶体管栅极电压实现其电阻或电导可调。附图5、7中的粗调设计和附图6、8中的精调设计仅为一种实现形式。此外，还可以有多种实现形式。例如，在附图5、7中，还可以是N1、N2接WL_A，N3、N4接WL；或者N1、N4接WL_A，N2、N3接WL，或者N1、N2、N3都接WL_A，N4接WL，凡此种种，不一而举。

在粗校准设计中，可调字线WL_A提供包括Vdd在内的多种电压值，通过同时改变NMOS晶体管N3、N4的栅极电压而改变其电阻值，进而改变整个参考单元的电阻和电导值。

在精校准设计中，可调字线WL_A1和可调字线WL_A2均可提供包括Vdd在内的多种电压值，WL_A1和WL_A2有多种组合，每一组合都对应参考单元的一种电阻和电导值。

三、优点及功效:

本发明一种可调的新型非易失性存储器参考单元提供了一类可以校准调节的参考单元，通过调节参考单元，使参考信号更接近理论最佳值，从而增大判决裕量，提高读取可靠性。

附图说明

图1为典型非易失性存储器存储单元示意图，下同；

图2为非易失性存储器读取方式1示意图(施加相同电压，比较不同电流)；

图3为非易失性存储器读取方式2示意图(通入相同电流，比较不同电压)；

图4为可调参考单元减小参考单元电阻(电导)分布偏差示意图；

图5为本发明一种可调的新型非易失性存储器参考单元提出的用于读取方式1的参考单元粗校准设计示意图；

图6为本发明一种可调的新型非易失性存储器参考单元提出的用于读取方式1的参考单元精校准设计示意图；

图7为本发明一种可调的新型非易失性存储器参考单元提出的用于读取方式2的参考单元粗校准设计示意图；

图8为本发明一种可调的新型非易失性存储器参考单元提出的用于读取方式2的参考单元精校准设计示意图；

BL：表示位线，为Bit-Line的简称；

WL：表示字线，为Word-Line的简称；

SL：表示源极线，为Source-Line的简称；

NMOS：表示N型金属氧化物半导体，为N-Mental-Oxide-Semiconductor的简称；

图1、图2、图3、图5、图6、图7和图8中的表示R_X，其有高低两种电阻状态，其中图5、图6、图7和图8中的被配置为固定的电阻状态。

具体实施方式

参照附图，进一步说明本发明一种可调的新型非易失性存储器参考单元的实质性特点。

在此公开了详细的示例性实施例，其特定的结构细节和功能细节仅是描述特定实施例的目的，因此，可以以许多可选择的形式来实施本发明一种可调的新型非易失性存储器参考单元，且本发明一种可调的新型非易失性存储器参考单元不应该被理解为仅仅局限于在此提出的示例实施例，而是应该覆盖落入本发明一种可调的新型非易失性存储器参考单元范围内的所有变化、等价物和可替换物。另外，将不会详细描述或将省略本发明一种可调的新型非易失性存储器参考单元的众所周知的元件，器件与子电路，以免混淆本发明一种可调的新型非易失性存储器参考单元的实施例的相关细节。

图1为典型非易失性存储器存储单元示意图。

典型非易失性存储器的存储单元由一个非易失性存储器件R_X与一个NMOS晶体管串联构成。其中R_X用于存储数据信息，可以是MTJ，也可以是Memoristor等；NMOS晶体管用于对存储单元进行访问控制。非易失性存储器件R_X的一端连接位线BL，另一端连接NMOS晶体管的源极/漏极；NMOS晶体管的栅极连接字线WL，NMOS晶体管的另一个漏极/源极连接源线SL。通过控制字线的电压即可控制NMOS晶体管的开闭，从而控制存储单元的选择与否。更具体地，当字线为低电平时，NMOS晶体管处于非导通状态，存储单元不可访问；当字线为高电平时，NMOS晶体管处于导通状态，存储单元可访问，可对其进行读写操作。

图2为非易失性存储器读取方式1示意图(施加相同电压，比较不同电流)。

读操作时，给存储单元和其对应的参考单元施加相同的电压，同时二者的选通NMOS晶体管导通，存储单元支路产生I_data电流信号，参考单元支路产生I_ref电流信号。设R_X为低阻态时的存储单元电流信号为I_data(L)，R_X为高阻态时的存储单元电流信号为I_data(H)，I_data(L)>I_ref>I_data(H)，且I_ref应为I_data(L)与I_data(H)的算数平均值。读出放大器将I_data与I_ref的差值放大并输出逻辑电平值。设存储单元的电导值为G_data，参考单元的电导值为G_ref，根据I_data＝V_read*G_data及I_ref＝V_read*G_ref，所以G_ref应为G_data(L)与G_data(H)的算数平均值。

图3为非易失性存储器读取方式2示意图(通入相同电流，比较不同电压)。

读操作时，给存储单元和其对应的参考单元施加相同的电流，同时二者的选通NMOS晶体管导通，存储单元支路产生V_data电压信号，参考单元支路产生V_ref电流信号。设R_X为低阻态时的存储单元电压信号为V_data(L)，R_X为高阻态时的存储单元电压信号为I_data(H)，V_data(H)>V_ref>V_data(L)，且Vref应为V_data(L)与V_data(H)的算数平均值。读出放大器将V_data与V_ref的差值放大并输出逻辑电平值。设存储单元的电阻值为R_data，参考单元的电阻值为R_ref，根据V_data＝I_read*R_data及V_ref＝I_read*R_ref，所以R_ref应为R_data(L)与R_data(H)的算数平均值。

图4为可调参考单元减小参考单元电阻(电导)分布偏差示意图。

在调节参考单元之前，参考单元的电阻(电导)分布偏差较大，判决裕量很低。通过调节参考单元的电阻(电导)，可以减小参考单元电阻(电导)的分布偏差，增大判决裕量。

图5为本发明一种可调的非易失性存储器参考单元提出的用于读取方式1的参考单元粗校准设计示意图。

已知I_ref应为I_data(L)与I_data(H)的算数平均值。设存储单元的电导值为G_data，参考单元的电导值为G_ref，根据I_data＝V_read*G_data及I_ref＝V_read*G_ref，所以G_ref应为G_data(L)与G_data(H)的算数平均值。因此，在用于读取方式1的参考单元粗校准设计中，M1和M3被配置为低阻态，M2和M4被配置为高阻态。NMOS晶体管N3和N4的栅极共同连接可调字线WL_A。WL_A可提供包括非易失性存储器工作电压Vdd在内的多个电压值。考虑到可调参考单元应具备正负调节的能力，所以WL_A提供的多个电压值应同时包含大于Vdd和小于Vdd的值，相邻电压值的差可根据需要自行设置。

图6为本发明一种可调的非易失性存储器参考单元提出的用于读取方式1的参考单元精校准设计示意图。

已知I_ref应为I_data(L)与I_data(H)的算数平均值。设存储单元的电导值为G_data，参考单元的电导值为G_ref，根据I_data＝V_read*G_data及I_ref＝V_read*G_ref，所以G_ref应为G_data(L)与G_data(H)的算数平均值。因此，在用于读取方式1的参考单元精准设计中，非易失性存储器件M1和M3被配置为低阻态，M2和M4被配置为高阻态。NMOS晶体管N3和N4的栅极分别连接可调字线WL_A1和可调字线WL_A2。WL_A1和WL_A2均可提供包括非易失性存储器工作电压Vdd在内的多个电压值。

图7为本发明一种可调的非易失性存储器参考单元提出的用于读取方式2的参考单元粗校准设计示意图。

已知V_ref应为V_data(L)与V_data(H)的算数平均值。设存储单元的电阻值为R_data，参考单元的电阻值为R_ref，根据V_data＝I_read*R_data及V_ref＝I_read*R_ref，所以R_ref应为R_data(L)与R_data(H)的算数平均值。因此，在用于读取方式2的参考单元粗校准设计中，非易失性存储器件M1和M2被配置为低阻态，M3和M4被配置为高阻态。NMOS晶体管N3和N4的栅极共同连接可调字线WL_A。WL_A可提供包括非易失性存储器工作电压Vdd在内的多个电压值。

图8为本发明一种可调的非易失性存储器参考单元提出的用于读取方式2的参考单元精校准设计示意图。

已知V_ref应为V_data(L)与V_data(H)的算数平均值。设存储单元的电阻值为R_data，参考单元的电阻值为R_ref，根据V_data＝I_read*R_data及V_ref＝I_read*R_ref，所以R_ref应为R_data(L)与R_data(H)的算数平均值。因此，在用于读取方式2的参考单元精准设计中，非易失性存储器件M1和M2被配置为低阻态，M3和M4被配置为高阻态。NMOS晶体管N3和N4的栅极分别连接可调字线WL_A1和可调字线WL_A2。WL_A1和WL_A2均可提供包括非易失性存储器工作电压Vdd在内的多个电压值。

以上所述4种可调参考单元设计中，考虑到可调参考单元应具备正负调节的能力，WL_A或WL_A1和WL_A2所能提供的多个电压值应同时包含大于Vdd和小于Vdd的值。具体地，当WL_A或WL_A1、WL_A2的电压升高时，可调参考单元的电阻值会减小，电导值会增大；当WL_A或WL_A1、WL_A2的电压降低时，可调参考单元的电阻值会增大，电导值会减小。WL_A、WL_A1和WL_A2可提供的各电压值中相邻电压值的差可根据需要自行设置。

附图5、7中的粗调设计和附图6、8中的精调设计仅为一种实现形式。此外，还可以有多种实现形式。例如，在附图5、7中，还可以是N1、N2接WL_A，N3、N4接WL；或者N1、N4接WL_A，N2、N3接WL，或者N1、N2、N3都接WL_A，N4接WL，凡此种种，不一而举。

本发明一种可调的非易失性存储器参考单元通过改变参考单元中NMOS晶体管的栅极电压进而改变整个参考单元的电阻。本参考单元有多种实现形式，任何通过改变NMOS晶体管栅极电压改变总电阻的参考单元都属于本发明一种可调的新型非易失性存储器参考单元的覆盖范围。附图仅是最基本的两行两列的参考单元的示意图，可调参考单元可以是任意个电阻器、MTJ、Memristor等与任意个选通NMOS晶体管组合而成，其共同电阻值等于R_data(L)与R_data(H)的算术平均值，或者其共同电导值等于G_data(L)与G_data(H)的算数平均值。

Claims

1.一种可调的非易失性存储器参考单元，其特征在于：它由两列串联的R_X-NMOS-R_X-NMOS结构并联而成，其中非易失性存储器件M1、M3被配置成低阻态，非易失性存储器件M2、M4被配置成高阻态，或者非易失性存储器件M1、M2被配置成低阻态，非易失性存储器件M3、M4被配置成高阻态，由此得到高低阻态存储单元电导或电阻的算数平均值；非易失性存储器件M1、M2的顶端连接位线BL，NMOS晶体管N3、N4源极连接源极线SL，NMOS晶体管N1、N2的栅极连接字线WL；在第一种设计方案中，NMOS晶体管N3、N4的栅极共同连接可调字线WL_A，为粗校准设计；在第二种设计方案中，NMOS晶体管N3、N4的栅极分别连接可调字线WL_A1和可调字线WL_A2，为精校准设计；

该参考单元中的NMOS晶体管N1和N2的栅极接字线WL，字线为低电平时，NMOS晶体管N1和N2处于断开状态，参考单元不可访问；当字线为高电平时且可调字线WL_A或WL_A1、WL_A2为高电平时，NMOS晶体管处于导通状态，参考单元可访问并且可校准；

在粗校准设计中，可调字线WL_A提供包括Vdd在内的多种电压值，通过同时改变NMOS晶体管N3、N4的栅极电压而改变其电阻值，进而改变整个参考单元的电阻和电导值；

在精校准设计中，可调字线WL_A1和可调字线WL_A2均提供包括Vdd在内的多种电压值，WL_A1和WL_A2有多种组合，每一组合都对应参考单元的一种电阻和电导值。