CN103811059B - 一种非挥发存储器参考校准电路与方法 - Google Patents
一种非挥发存储器参考校准电路与方法 Download PDFInfo
- Publication number
- CN103811059B CN103811059B CN201410072147.1A CN201410072147A CN103811059B CN 103811059 B CN103811059 B CN 103811059B CN 201410072147 A CN201410072147 A CN 201410072147A CN 103811059 B CN103811059 B CN 103811059B
- Authority
- CN
- China
- Prior art keywords
- switch
- calibrations
- sub
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 101100083446 Danio rerio plekhh1 gene Proteins 0.000 claims description 35
- 238000013500 data storage Methods 0.000 claims description 23
- 238000003860 storage Methods 0.000 claims description 13
- 230000000694 effects Effects 0.000 claims description 10
- 238000009826 distribution Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 101100243965 Arabidopsis thaliana PRR1 gene Proteins 0.000 claims description 4
- 101000589301 Homo sapiens Natural cytotoxicity triggering receptor 1 Proteins 0.000 claims description 4
- 101001137525 Homo sapiens Nucleolin Proteins 0.000 claims description 4
- 102100032870 Natural cytotoxicity triggering receptor 1 Human genes 0.000 claims description 4
- 102100021010 Nucleolin Human genes 0.000 claims description 4
- 101150103743 plr1 gene Proteins 0.000 claims description 4
- 102100031658 C-X-C chemokine receptor type 5 Human genes 0.000 claims description 3
- 102100034460 Cytosolic iron-sulfur assembly component 3 Human genes 0.000 claims description 3
- 101000922405 Homo sapiens C-X-C chemokine receptor type 5 Proteins 0.000 claims description 3
- 101000710266 Homo sapiens Cytosolic iron-sulfur assembly component 3 Proteins 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
一种非挥发存储器参考校准电路，它是由参考单元、位线选择晶体管、钳位晶体管、负载晶体管、参考校准电阻和参考校准开关组成；一种非挥发存储器参考校准电路的校准方法，该方法有七大步骤。本发明解决非挥发存储器由于工艺参数偏差导致的参考失配问题，从而提高非挥发存储器的读取判决裕量，以提高其数据存储可靠性。它在非挥发性存储器技术领域里具有较好的实用价值和广阔地应用前景。
Description
技术领域
本发明涉及一种非挥发存储器参考校准电路与方法，用于提高非挥发存储器的读取可靠性，属于非挥发性存储器技术领域。
背景技术
随着制造工艺尺寸的不断缩减，基于场效应晶体管（MOS）或互补金属氧化物半导体（CMOS）的传统挥发型存储器，如静态随机存储器（SRAM）与动态随机存储器（DRAM）等的功耗（包括静态功耗与动态功耗）越来越大，限制了其进一步的小型化与大规模集成。近年来新型非挥发存储器技术，如自旋转移矩磁性随机存储器（SpinTransferTorqueMagneticRandomAccessMemory，STT-MRAM），阻变式随机存储器（ResistiveRandomAccessMemory，RRAM），与相变随机存储器（PhaseChangeRandomAccessMemory，PCRAM）等不断发展，其已变得越来越成熟。在学术界与工业界的共同推动下，这些存储器已经逐步开始用于实工业设计与生产。这些非挥发存储器技术的基本存储原理是通过改变其存储单元的电阻状态，使其可以在高电阻态RH和低电阻态RL之间进行切换，从而利用这种性质储存数据信息，如RH对应数据比特“1”，RL对应数据比特“0”，或者反之亦可。典型的存储单元由数据存储部分（具有RL与RH两种电阻态，可表示为一个可变电阻RX）与访问控制部分（NMOS字线选择晶体管）组成，称为1R1T结构，如附图1所示。一般而言，一个存储器包含两种存储单元，一种是数据单元，其电阻状态可变，用于存储二进制数据；另一种是参考单元，其电阻状态已知，记为Rref，用于读取数据时，给数据单元提供判决参考，如附图2所示。读取数据时，通过给数据单元和参考单元同时施加相同的电流（或电压）来检测它们相应的电压（或电流），然后进行对比，即可判断出存储的数据信息，如附图3所示。更具体地，如果数据单元为低电阻态RL，则可检测到数据单元的电压Vdata=VL（或电流Vdata=IL）小于参考单元的电压Vref（或电流Iref），则判决为数据比特为“0”；如果数据单元为低电阻态RH，则检测到数据单元的电压Vdata=VH（或电流Vdata=IH）大于参考单元的电压Vref（或电流Iref），则判决为数据比特为“1”，或者反之亦可。
理想情况下，同一个存储器中的所有存储单元在高电阻态时都具有相同的电阻值RH_ideal，而在低电阻态时都具有相同的电阻值RL_ideal，此时为了得到最佳的读取判决裕量（定义为参考单元电压（或电流）与数据单元电压（或电流）的差值的绝对值的最小值），参考单元的电阻值Rref_ideal必须满足Rref_ideal=(RH_ideal+RL_ideal)/2，如附图4所示。但是，在实际情况中，由于工艺参数偏差的存在，尤其是深亚微米工艺下（如28纳米），存储单元之间会出现参数失配，因此同一个存储器中的数据单元即使在相同的电阻状态（高电阻态或低电阻态）下，也具有不同的电阻值，分别记为RH_actual与RL_acrual，此时RH_actual与RL_actual的值呈现出一个概率分布，如附图4所示。同时参考单元的电阻值Rref也有可能偏离原来的预设值。因此为了获得最佳的读取判决裕量，实际参考单元的电阻值Rref_actual可能不再等于原来的(RH_ideal+RL_ideal)/2。实际参考单元电阻值Rref_actual与理想参考单元电阻值Rref_ideal之间的差异定义为参考失配。参考失配直接导致数据单元读取判决裕量的减小，当读取判决裕量不能克服读取电路本身的输入失配，则可能产生读取错误，严重影响存储器的数据可靠性。
发明内容
一、发明目的：
针对上述背景中提到的非挥发存储器面临的参考失配问题，本发明提供了一种非挥发存储器参考校准电路与方法。它克服了现有技术的不足，解决非挥发存储器存在的参考失配问题，来提高非挥发存储器的读取判决裕量，从而提高其存储可靠性。
二、技术方案：
本发明的技术方案是：
（1）本发明一种非挥发存储器参考校准电路，如附图5所示，其特征是该参考校准电路由参考单元，位线选择晶体管，钳位晶体管，负载晶体管，参考校准电阻以及参考校准开关组成。它们之间的位置连接关系及信号走向是：参考单元的一端接地（即Vss），另一端通过位线与位线选择晶体管的源极相连，位线选择晶体管的栅极由VG_sel信号进行控制，其漏极与钳位晶体管的源极相连，钳位晶体管的栅极由VG_clamp信号进行控制，其漏极与负载晶体管的源极相连，负载晶体管的栅极由VG_load信号进行控制，其漏极接供电电压源Vdd，参考校准电阻同时与钳位晶体管的漏极以及负载晶体管的源极相连，参考校准开关的各个子开关输入端分别连接在参考校准电阻的各个子电阻的两端，其共享输出端与参考单元电压输出端Vref相连。当各个晶体管在控制信号的作用下同时导通后，电流从Vdd经过负载晶体管，钳位晶体管，位线选择晶体管，以及参考单元，最终流向地电位。由于参考单元中RL支路与RH支路的电阻不同，因此会产生不同的电流，分别记为Iref0与Iref1，从而在负载晶体管的作用下，两个支路会在负载晶体管与钳位晶体管之间产生不同的电压，分别记为VL与VH，参考校准开关动态选择接通的子开关输入端的位置，即调整参考单元电压输出端Vref与VL以及VH之间的参考校准子电阻的个数，从而对参考单元电压进行校准，使其可以在VL与VH之间进行浮动。
所述参考单元由一个配置成低电阻态RL和一个配置成高电阻态RH的数据单元组成，其中，每一个数据单元由数据存储部分（可变电阻RX）与NMOS字线选择晶体管（NAR0与NAR1）串联组成，它们之间的关系是：数据存储部分的底端电极跟NMOS字线选择晶体管的漏极相连，NMOS字线选择晶体管的源极接地，栅极接字线（WL）。数据存储部分用于存储数据信息，字线选择晶体管由字线控制，用于对数据单元进行访问控制；
所述位线选择晶体管是NSR0与NSR1，由VG_sel信号进行控制，用于读取数据单元时，选取合适的参考单元；
所述钳位晶体管是NCR0与NCR1，由VG_clamp信号进行控制，用于钳制参考单元位线（BLR0与BLR1）的电压；防止参考单元被击穿；
所述负载晶体管是PLR0与PLR1，由VG_load信号进行控制，用于提供参考单元电流到电压的转换；
所述参考校准电阻与参考校准开关是本发明的核心器件，其中参考校准电阻由N个子电阻ΔR串联组成，而参考校准开关由N+1个子开关组成，其中N+1个子开关各有一个输入端，但共享同一个输出端（Ssel），每个子电阻两端都连接一个子开关输入端。同一时刻，有且只有一个子开关为闭合状态，即该子开关输入端与共享输出端（Ssel）相连（闭合），其他的子开关均为断开状态。根据存储器中低电阻态RL和高电阻态RH的分布情况，参考校准开关动态选择接通的子开关输入端的位置，从而对参考单元电压Vref进行校准，使其可以在VL与VH之间进行浮动，以获得最佳的读取判决裕量，从而使整个存储器获得最佳的读取可靠性性能；
其中，子电阻ΔR的取值范围是：0-10千欧；
其中，子开关可以是晶体管，也可以是门电路，其具体实施方式不做限定，各个子开关输入端连接在参考校准电阻中各个子电阻的两端，共享输出端（Ssel）与参考单元电压输出端Vref相连，通过控制子开关输入端与共享输出端的连接状态，来动态选择参考单元电压输出端在参考校准电阻中的位置，从而对参考单元电压进行校准；
（2）本发明一种非挥发存储器参考校准电路的校准方法，参照附图5和6，该方法具体步骤如下：
步骤一：选取初始参考单元电压为VL与VH的中间值，此时参考校准开关接通参考校准电阻最中间的子开关，即Ssel=SN/2；
步骤二：对数据单元块中的所有数据单元写入数据比特“0”，然后进行读取；
步骤三：根据是否产生读取错误对参考单元电压进行调整，确定读取数据比特“0”所需的最小参考电压Vmin0，同时确定此时参考校准开关的位置Smin0；更具体地，如果采用当前参考单元电压进行读取且未产生读取错误，则减小参考单元电压，即参考校准开关向VL方向移动；反之如果采用当前参考单元电压进行读取且产生读取错误，则增大参考单元电压，即参考校准开关向VH方向移动。
步骤四：对数据单元块中的所有数据单元写入数据比特“1”，然后进行读取；
步骤五：根据是否产生读取错误对参考单元电压进行调整，确定读取数据比特“1”所需的最大参考电压Vmax1，同时确定此时参考校准开关的位置Smax1；更具体地，如果采用当前参考单元电压进行读取且未产生读取错误，则增大参考单元电压，即参考校准开关向VH方向移动；反之如果采用当前参考单元电压进行读取且产生读取错误，则减小参考单元电压，即参考校准开关向VL方向移动。
步骤六：确定最佳的参考单元电压Vref_actual=(Vmax1+Vmin0)/2，同时确定参考校准开关的位置Ssel_actual，更具体地，若(max1+min0)为偶数，则Ssel_actual=S(max1+min0)/2；若(max1+min0)为奇数，则Ssel_actual=S(max1+min0+1)/2或Ssel_actual=S(max1+min0-1)/2；
步骤七：存储得到的参考校准开关最佳的子开关接通位置Ssel_actual，供数据单元块读取操作时使用。
每个存储器可以分为很多子存储块，每个子存储块包括数据单元块（MCB）与参考单元块（RCB），如图2所示。在存储器芯片出厂之后，根据本发明提出的参考校准电路与方法对每个参考单元块进行校准，并把校准信息保存起来，以后对数据单元块进行读取操作时，只需调取相应参考单元块的校准信息即可。此参考校准过程只在存储器出厂之后进行一次。
三、优点及功效:
本发明提供一种非挥发存储器参考校准电路与方法，解决非挥发存储器由于工艺参数偏差导致的参考失配问题，从而提高非挥发存储器的读取判决裕量，以提高其数据存储可靠性。
附图说明
图1为非挥发存储器1R1T存储单元结构示意图；
图2为非挥发存储器芯片基本整体结构示意图；
图3为非挥发存储器读取放大器电路示意图；
图4为非挥发存储器由于工艺参数偏差所导致的参考失配示意图；
图5为本发明提出的非挥发存储器参考校准电路示意图；
图6为本发明提出的非挥发存储器参考校准方法基本流程图.
其中，图1到图6中的参数定义为：
BL：表示位线，为Bit-Line的简称；
WL：表示字线，为Word-Line的简称；
SL：表示源极线，为Source-Line的简称；
RX：表示存储单元数据存储部分，表示为一个可变电阻；
RH：表示存储单元数据存储部分处于高电阻态是的电阻值；
RL：表示存储单元数据存储部分处于低电阻态是的电阻值；
NMOS：表示N型金属氧化物半导体，为N-Mental-Oxide-Semiconductor的简称；
MCB：表示数据单元块；
RCB：表示参考单元块；
BLD：表示数据单元位线；
BLR：表示参考单元位线；
I/O：表示输入/输出接口；
A：表示读取放大器；
Vdd：表示供电电压；
Vss：表示源极线电压，一般接地；
Rdata：表示数据单元数据存储部分的电阻态，可以为RL或RH；
Rref：表示虚拟参考单元数据存储部分的电阻态，Rref=(RH+RL)/2；
Idata：表示流过数据单元的电流；
Vdata：表示差分放大器输入端数据单元对应的电压；
Vref：表示差分放大器输入端参考单元对应的电压；
Iref0：表示流过参考单元中处于RL状态支路的电流；
Iref1：表示流过参考单元中处于RH状态支路的电流；
NAD：表示数据单元的NMOS字线选择晶体管；
NSD：表示数据单元的NMOS位线选择晶体管；
NCD：表示数据单元的NMOS钳位晶体管；
PLD：表示数据单元的PMOS（P-Mental-Oxide-Semiconductor）负载晶体管；
BLR0-BLR1：分别表示参考单元中处于RL状态和RH状态支路的位线；
NAR0-NAR1：分别表示参考单元中处于RL状态和RH状态支路的NMOS字线选择晶体管；
NSR0-NSR1：分别表示参考单元中处于RL状态和RH状态支路的NMOS位线选择晶体管；
NCR0-NCR1：分别表示参考单元中处于RL状态和RH状态支路的NMOS钳位晶体管；
PLR0-PLR1：分别表示参考单元中处于RL状态和RH状态支路的PMOS负载晶体管；
VL-VH：分别表示参考单元中处于RL状态和RH状态支路的电压值；
VG_clamp：表示钳位晶体管栅极控制信号；
VG_sel：表示位线选择晶体管栅极控制信号；
VG_load：表示负载选择晶体管栅极控制信号；
RL_ideal-RH_ideal：表示理想情况下，数据单元中数据存储部分分别处于低电阻态和高电阻态的电阻；
Rref_idel：表示理想情况下，参考单元数据存储部分的电阻；
RL_actual-RH_actual：表示实际情况中，数据单元中数据存储部分分别处于低电阻态和高电阻态的电阻；
Rref_actual：表示实际情况中，参考单元数据存储部分的电阻；
ΔR：表示参考校准电阻中子电阻的电阻值；
S1，S1，…，SN：分别表示参考校准开关中的子开关输入端，数字代表顺序；
Ssel：表示参考校准开关中的子开关共享输出端，或者表示当前处于接通状态的子开关；
Ssel_actual：表示实际情况中，参考校准开关最佳的子开关接通位置；
Vmin0，Smin0：分别表示读取数据“0”时最小的参考电压以及相应的参考校准开关处于接通状态的子开关；
Vmax1，Smax1：分别表示读取数据“1”时最大的参考电压以及相应的参考校准开关处于接通状态的子开关；
具体实施方式
参照附图，进一步说明本发明的实质性特点。在此公开了详细的示例性实施例，其特定的结构细节和功能细节仅是表示描述示例实施例的目的，因此，可以以许多可选择的形式来实施本发明，且本发明不应该被理解为仅仅局限于在此提出的示例实施例，而是应该覆盖落入本发明范围内的所有变化、等价物和可替换物。另外，将不会详细描述或将省略本发明的众所周知的元件，器件与子电路，以免混淆本发明的实施例的相关细节。
图1为非挥发存储器1R1T存储单元结构示意图；非挥发存储器1R1T存储单元由数据存储部分（具有RL与RH两种电阻态，可表示为一个可变电阻RX）与访问控制部分（NMOS字线选择晶体管）组成，数据存储部分的底端电极跟NMOS字线选择晶体管的漏极相连，NMOS字线选择晶体管的源极接地，栅极接字线（WL）。数据存储部分用于存储数据信息，字线选择晶体管由字线控制，用于对数据单元进行访问控制；
图2为使用本发明的非挥发存储器整体结构示意图，其主要由读取放大器，写入电路（与本发明无关，图中未标出），输入输出（I/O）接口，列译码器，行译码器，存储控制器，数据单元块与参考单元块组成。其中存储控制器负责整个存储器的访问控制操作。行译码器根据存储控制器的地址信息选择相应的字线（WL），列译码器根据存储控制器的地址信息选择相应的数据单元位线（BLD）与参考单元位线（BLR），从而唯一确定读取操作时的数据单元与参考单元。读取放大器根据选择的参考单元，对待读取的数据单元，进行读取放大操作，并通过输入输出（I/O）接口输出存储在数据单元中的二进制数据信息。
图3为使用本发明的非挥发存储器读取放大器电路示意图，其由电压比较器（A），PMOS负载晶体管（PLD，PLR0与PLR1），NMOS钳位晶体管（NCD，NCR0，与NCR1），NMOS位线选择晶体管（NSD，NSR0与NSR1）组成。进行读取操作时，存储控制器通过字线（WL）与位线晶体管栅极控制信号（VG_sel）选择待读取的数据单元（其电阻状态Rdata未知，为RH或RL中的一种）与相应的参考单元（参考单元由两个配置成相反电阻状态RH与RL的数据单元组成，整个参考单元可以看作数据存储部分电阻状态Rref=(RH+RL)/2的虚拟参考单元），同时通过钳位晶体管栅极控制信号VG_clamp控制位线电压，防止数据单元与参考单元因为位线电压过大而击穿。在位线电压的作用下，会产生流过数据单元的电流（Idata）与流过参考单元的电流（Iref0与Iref1，其中Iref0表示流过参考单元中处于RL状态支路的电流；而Iref1表示流过参考单元中处于RH状态支路的电流），在电流均衡线的作用下，对Iref0与Iref1进行均衡，产生均衡后的参考电流Iref=Iref0+Iref1)/2。然后在PMOS负载晶体管（记其负载电阻值为Rload）的作用下，Idata与Iref被转换成相应的数据单元的电压Vdata=Idata×Rload与参考单元的电压Vref=Iref×Rload，由于数据单元与参考单元具有不同的电阻值，因此Idata≠Iref，从而Vdata=Idata×Rload≠Vref=Iref×Rload。最后Vdata与Vref被同时接入电压比较器的两个输入端，进行比较并放大，输出最终的二进制数据信号。更具体地，如果数据单元为低电阻态RL，则Vdata=VL＜Vref，输出数据比特为“0”；反之如果数据单元为低电阻态RH，则Vdata=VH＞Vref，输出数据比特为“1”。为了得到最佳的读取判决裕量，理想情况下必须满足Vref=(VL+VH)/2，但是在实际情况中，由于工艺参数偏差的影响，数据单元与参考单元会存在参数偏差，导致不同数据单元的RL与RH不再一致，呈现出一个概率分布，如附图4所示。同时读取电路本身的晶体管也会存在参数偏差（例如数据单元支路与参考单元支路的负载晶体管的电阻不相等）。这些因素导致读取放大器存在参考失配，从而影响读取判决裕量，降低存储器的数据可靠性。
图4为非挥发存储器由于工艺参数偏差所导致的参考失配示意图；理想情况下，同一个存储器中的所有存储单元在高电阻态时都具有相同的电阻值RH_ideal，而在低电阻态时都具有相同的电阻值RL_ideal，此时为了得到最佳的读取判决裕量，参考单元的电阻值Rref_ideal必须满足Rref_ideal=(RH_ideal+RL_ideal)/2。但是，在实际情况中，由于工艺参数偏差的存在，存储单元之间会出现参数失配，因此同一个存储器中的数据单元即使在相同的电阻状态（高电阻态或低电阻态）下，也具有不同的电阻值，分别记为RH_actual与RL_actual，此时RH_actual与RL_actual呈现出一个概率分布。因此为了获得最佳的读取判决裕量，实际参考单元的电阻值Rref_actual可能不再等于原来的(RH_ideal+RL_ideal)/2。实际参考单元电阻值Rref_actual与理想参考单元电阻值Rref_ideal之间的差异定义为参考失配。参考失配直接导致数据单元读取判决裕量的减小，当读取判决裕量不能克服读取电路本身的输入失配，则可能产生读取错误，严重影响存储器的数据可靠性。
下面结合附图3，附图5与附图6，详细说明本发明的具体实施方式。
（1）本发明一种非挥发存储器参考校准电路，如附图5所示，其特征是该参考校准电路由参考单元，位线选择晶体管，钳位晶体管，负载晶体管，参考校准电阻以及参考校准开关组成。它们之间的位置连接关系及信号走向是：参考单元的一端接地（即Vss），另一端通过位线与位线选择晶体管的源极相连，位线选择晶体管的栅极由VG_sel信号进行控制，其漏极与钳位晶体管的源极相连，钳位晶体管的栅极由VG_clamp信号进行控制，其漏极与负载晶体管的源极相连，负载晶体管的栅极由VG_load信号进行控制，其漏极接供电电压源Vdd，参考校准电阻同时与钳位晶体管的漏极以及负载晶体管的源极相连，参考校准开关的各个子开关输入端分别连接在参考校准电阻的各个子电阻的两端，其共享输出端与参考单元电压输出端Vref相连。当各个晶体管在控制信号的作用下同时导通后，电流从Vdd经过负载晶体管，钳位晶体管，位线选择晶体管，以及参考单元，最终流向地电位，由于参考单元中RL支路与RH支路的电阻不同，因此会产生不同的电流，分别记为Iref0与Iref1，从而在负载晶体管的作用下，两个支路会在负载晶体管与钳位晶体管之间产生不同的电压，分别记为VL与VH。参考校准开关动态选择接通的子开关输入端的位置，即调整参考单元电压输出端Vref与VL以及VH之间参考校准子电阻的个数，从而对参考单元电压进行校准，使其可以在VL与VH间进行浮动。
所述参考单元由一个配置成低电阻态RL和一个配置成高电阻态RH的数据单元组成，其中，每一个数据单元由数据存储部分（可变电阻RX）与NMOS字线选择晶体管（NAR0与NAR1）串联组成，它们之间的关系是：数据存储部分的底端电极跟NMOS字线选择晶体管的漏极相连，NMOS字线选择晶体管的源极接地，栅极接字线（WL）。数据存储部分用于存储数据信息，字线选择晶体管由字线控制，用于对数据单元进行访问控制；
所述位线选择晶体管是NSR0与NSR1，由VG_sel信号进行控制，用于读取数据单元时，选取合适的参考单元；
所述钳位晶体管是NCR0与NCR1，由VG_clamp信号进行控制，用于钳制参考单元位线（BLR0与BLR1）的电压；防止参考单元被击穿；
所述负载晶体管是PLR0与PLR1，由VG_load信号进行控制，用于提供参考单元电流到电压的转换；
所述参考校准电阻与参考校准开关是本发明的核心器件，其中参考校准电阻由N个子电阻ΔR串联组成，而参考校准开关由N+1个子开关组成，其中N+1个子开关各有一个输入端，但共享同一个输出端（Ssel），每个子电阻两端都连接一个子开关输入端。同一时刻，有且只有一个子开关为闭合状态，即该子开关输入端与共享输出端（Ssel）相连（闭合），其他的子开关均为断开状态。根据存储器中低电阻态RL和高电阻态RH的分布情况，参考校准开关动态选择接通的子开关输入端的位置，从而对参考单元电压Vref进行校准，使其可以在VL与VH之间进行浮动，以获得最佳的读取判决裕量，从而使整个存储器获得最佳的读取可靠性性能；
其中，子电阻ΔR的取值范围是：0-10千欧；
其中，子开关可以是晶体管，也可以是门电路，其具体实施方式不做限定，各个子开关输入端连接在参考校准电阻中各个子电阻的两端，共享输出端（Ssel）与参考单元电压输出端Vref相连，通过控制子开关输入端与共享输出端的连接状态，来动态选择参考单元电压输出端在参考校准电阻中的位置，从而对参考单元电压进行校准；
（2）本发明一种非挥发存储器参考校准电路的校准方法，该方法具体步骤如下：
步骤一：选取初始参考单元电压为VL与VH的中间值，此时参考校准开关接通参考校准电阻最中间的子开关，即Ssel=SN/2；
步骤二：对数据单元块中的所有数据单元写入数据比特“0”，然后用如附图3所示的读取放大器对数据单元块中的数据单元依次进行读取；
步骤三：根据是否产生读取错误对参考单元电压进行调整，确定读取数据比特“0”所需的最小参考电压Vmin0，同时确定此时参考校准开关的位置Smin0，并把Vmin0与Smin0的信息存入缓存中。更具体地，
（3.1）如果采用当前参考单元电压进行读取且未产生读取错误，则减小参考单元电压，此时参考校准开关向VL方向移动一格，即Ssel=Ssel-1；然后重新对数据单元块中的所有数据单元写入数据比特“0”，并进行读取；（3.1.A）如果存在读取错误，则调整参考校准开关向VH方向移动一格，即Ssel=Ssel+1，并确定当前参考单元电压为读取数据“0”时所需的最小参考电压Vmin0，同时确定当前参考校准开关的位置为Smin0；（3.1.B）如果不存在读取错误，则判断参考校准开关是否是最小子开关，即Ssel=S0是否成立；（3.1.B.a）如果成立，即Ssel=S0，则确定当前参考单元电压为读取数据“0”时所需的最小参考电压Smin0，同时确定当前参考校准开关的位置为Smin0；（3.1.B.b）如果不成立，即Ssel≠S0，则继续（3.1）过程，直到确定Vmin0与Smin0。
（3.2）如果采用当前参考单元电压进行读取且产生读取错误，则增大参考单元电压，此时参考校准开关向VH方向移动一格，即Ssel=Ssel+1；然后重新对数据单元块中的所有数据单元写入数据比特“0”，并进行读取；（3.2.A）如果不存在读取错误，则确定当前参考单元电压为读取数据“0”时所需的最小参考电压Vmin0，同时确定当前参考校准开关的位置为Smin0；（3.2.B）如果存在读取错误，则判断参考校准开关是否是最大子开关，即Ssel=SN是否成立；（3.2.B.a）如果成立，即Ssel=SN，则确定当前参考单元电压为读取数据“0”时所需的最小参考电压Smin0，同时确定当前参考校准开关的位置为Smin0；（3.2.B.b）如果不成立，即Ssel≠SN，则继续（3.2）过程，直到确定Vmin0与Smin0。
步骤四：对数据单元块中的所有数据单元写入数据比特“1”，然后用如附图3所示的读取放大器对数据单元块中的数据单元依次进行读取；
步骤五：根据是否产生读取错误对参考单元电压进行调整，确定读取数据比特“1”所需的最大参考电压Vmax1，同时确定此时参考校准开关的位置Smax1，并把Vmax1和Smax1的信息存入缓存中。更具体地，
（5.1）如果采用当前参考单元电压进行读取且产生读取错误，则判断当前参考校准开关的位置Ssel是否等于Smin0；（5.1.A）如果成立，即Ssel=Smin0，则确定当前参考单元电压为读取数据“1”时所需的最大参考电压Vmax1，同时确定当前参考校准开关的位置为Smax1；（5.1.B）如果不成立，即Ssel≠Smin0，则减小参考单元电压，此时参考校准开关向VL方向移动一格，即Ssel=Ssel-1，并确定当前参考单元电压为读取数据“1”时所需的最大参考电压Vmax1，同时确定当前参考校准开关的位置为Smax1。
（5.2）如果采用当前参考单元电压进行读取且未产生读取错误，则判断参考校准开关是否是最大子开关，即Ssel=SN是否成立；（5.2.A）如果成立，即Ssel=SN，则确定当前参考单元电压为读取数据“1”时所需的最大参考电压Vmax1，同时确定当前参考校准开关的位置为Smax1；（5.2.B）如果不成立，即Ssel≠SN，则增大参考单元电压，此时参考校准开关向VH方向移动一格，即Ssel=Ssel+1。然后对数据单元块中的所有数据单元写入数据比特“1”，并进行读取，判断是否产生读取错误，继续（5.1）或者（5.2）过程，直到确定Vmax1和Smax1。
步骤六：根据存储的Vmin0与Vmax1，则可确定最佳的参考单元电压，即Vref_actual=（Vmax1+Vmin0)/2，来获得最佳的读取判决裕量。根据存储的Smin0与Smax1，则可确定参考校准开关最佳的子开关接通位置Ssel_actual；更具体地，如果(max1+min0)为偶数，则Ssel_actual=S(max1+min0)/2；如果(max1+min0)为奇数，则Ssel_actual=S(max1+min0+1)/2或Ssel_actual=S(max1+min0-1)/2。
步骤七：存储得到的参考校准开关最佳的子开关接通位置Ssel_actual，供数据单元块读取操作时使用。
在存储控制器的控制下，依次对每个欲校准的参考单元块进行如上参考校准过程。此参考校准过程只在非挥发存储器出厂时执行一次。
Claims (4)
1.一种非挥发存储器参考校准电路，其特征在于：它是由参考单元、位线选择晶体管、钳位晶体管、负载晶体管、参考校准电阻和参考校准开关组成；参考单元的一端接地即Vss，另一端通过位线与位线选择晶体管的源极相连，位线选择晶体管的栅极由VG_sel信号进行控制，其漏极与钳位晶体管的源极相连，钳位晶体管的栅极由VG_clamp信号进行控制，其漏极与负载晶体管的源极相连，负载晶体管的栅极由VG_load信号进行控制，其漏极接供电电压源Vdd，参考校准电阻是连接在参考单元RL支路中钳位晶体管的漏极和负载晶体管的源极相连点与RH支路中钳位晶体管的漏极和负载晶体管的源极相连点之间，参考校准开关的各个子开关输入端分别连接在参考校准电阻的各个子电阻的两端，其共享输出端与参考单元电压输出端Vref相连；当各个晶体管在控制信号的作用下同时导通后，电流从Vdd经过负载晶体管，钳位晶体管，位线选择晶体管，以及参考单元，最终流向地电位；由于参考单元中RL支路与RH支路的电阻不同，因此会产生不同的电流，分别记为Iref0与Iref1，从而在负载晶体管的作用下，两个支路会在负载晶体管与钳位晶体管之间产生不同的电压，分别记为VL与VH，参考校准开关动态选择接通的子开关输入端的位置，即调整参考单元电压输出端Vref与VL以及VH之间的参考校准子电阻的个数，从而对参考单元电压进行校准，使其在VL与VH之间进行浮动；
所述参考单元由一个配置成低电阻态RL和一个配置成高电阻态RH的数据单元组成，其中，每一个数据单元由数据存储部分可变电阻Rx与NMOS字线选择晶体管NAR0与NAR1串联组成；数据存储部分的底端电极跟NMOS字线选择晶体管的漏极相连，NMOS字线选择晶体管的源极接地，栅极接字线WL；数据存储部分用于存储数据信息，字线选择晶体管由字线控制，用于对数据单元进行访问控制；
所述位线选择晶体管是NSR0与NSR1，由VG_sel信号进行控制，用于读取数据单元时，选取合适的参考单元；
所述钳位晶体管是NCR0与NCR1，由VG_clamp信号进行控制，用于钳制参考单元位线BLR0与BLR1的电压；防止参考单元被击穿；
所述负载晶体管是PLR0与PLR1，由VG_load信号进行控制，用于提供参考单元电流到电压的转换；
所述参考校准电阻与参考校准开关是本发明的核心器件，其中参考校准电阻由N个子电阻ΔR串联组成，而参考校准开关由N+1个子开关组成，其中N+1个子开关各有一个输入端，但共享同一个输出端Ssel，每个子电阻两端都连接一个子开关输入端；同一时刻，只有一个子开关为闭合状态，即该子开关输入端与共享输出端Ssel相连，其他的子开关均为断开状态；根据存储器中低电阻态RL和高电阻态RH的分布情况，参考校准开关动态选择接通的子开关输入端的位置，从而对参考单元电压Vref进行校准，使其在VL与VH之间进行浮动，以获得最佳的读取判决裕量，从而使整个存储器获得最佳的读取可靠性性能。
2.一种根据权利要求1所述的非挥发存储器参考校准电路来实现的校准方法，该方法具体步骤如下：
步骤一：选取初始参考单元电压为VL与VH的中间值，此时参考校准开关接通参考校准电阻最中间的子开关，即Ssel＝SN/2；
步骤二：对数据单元块中的所有数据单元写入数据比特“0”，然后进行读取；
步骤三：根据是否产生读取错误对参考单元电压进行调整，确定读取数据比特“0”所需的最小参考电压Vmin0，同时确定此时参考校准开关的位置Smin0；更具体地，如果采用当前参考单元电压进行读取且未产生读取错误，则减小参考单元电压，即参考校准开关向VL方向移动；反之如果采用当前参考单元电压进行读取且产生读取错误，则增大参考单元电压，即参考校准开关向VH方向移动；
步骤四：对数据单元块中的所有数据单元写入数据比特“1”，然后进行读取；
步骤五：根据是否产生读取错误对参考单元电压进行调整，确定读取数据比特“1”所需的最大参考电压Vmax1，同时确定此时参考校准开关的位置Smax1；更具体地，如果采用当前参考单元电压进行读取且未产生读取错误，则增大参考单元电压，即参考校准开关向VH方向移动；反之如果采用当前参考单元电压进行读取且产生读取错误，则减小参考单元电压，即参考校准开关向VL方向移动；
步骤六：确定最佳的参考单元电压Vref_actual＝(Vmax1+Vmin0)/2，同时确定参考校准开关的位置Ssel_actual，更具体地，若(max1+min0)为偶数，则Ssel_actual＝S(max1+min0)/2；若(max1+min0)为奇数，则Ssel_actual＝S(max1+min0+1)/2或Ssel_actual＝S(max1+min0-1)/2；
步骤七：存储得到的参考校准开关最佳的子开关接通位置Ssel_actual，供数据单元块读取操作时使用；每个存储器能分为很多子存储块，每个子存储块包括数据单元块MCB与参考单元块RCB，在存储器芯片出厂之后，根据提出的参考校准电路与方法对每个参考单元块进行校准，并把校准信息保存起来，以后对数据单元块进行读取操作时，只需调取相应参考单元块的校准信息即可，此参考校准过程只在存储器出厂之后进行一次。
3.根据权利要求1所述的一种非挥发存储器参考校准电路，其特征在于：该子电阻ΔR的取值范围是：0-10千欧。
4.根据权利要求1所述的一种非挥发存储器参考校准电路，其特征在于：该子开关是晶体管，或者是门电路，其具体实施方式不做限定，各个子开关输入端连接在参考校准电阻中各个子电阻的两端，共享输出端Ssel与参考单元电压输出端Vref相连，通过控制子开关输入端与共享输出端的连接状态，来动态选择参考单元电压输出端在参考校准电阻中的位置，从而对参考单元电压进行校准。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410072147.1A CN103811059B (zh) | 2014-02-28 | 2014-02-28 | 一种非挥发存储器参考校准电路与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410072147.1A CN103811059B (zh) | 2014-02-28 | 2014-02-28 | 一种非挥发存储器参考校准电路与方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103811059A CN103811059A (zh) | 2014-05-21 |
| CN103811059B true CN103811059B (zh) | 2016-04-13 |
Family
ID=50707719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410072147.1A Active CN103811059B (zh) | 2014-02-28 | 2014-02-28 | 一种非挥发存储器参考校准电路与方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103811059B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104134460B (zh) * | 2014-07-17 | 2017-12-26 | 北京航空航天大学 | 一种基于动态参考的非挥发存储器读取电路 |
| CN106328211B (zh) * | 2015-06-15 | 2021-06-08 | 中兴通讯股份有限公司 | 一种实现时序测试的方法及装置 |
| JP6640677B2 (ja) * | 2016-08-19 | 2020-02-05 | キオクシア株式会社 | 半導体記憶装置 |
| CN110060727B (zh) * | 2018-01-19 | 2021-08-10 | 长鑫存储技术有限公司 | 半导体存储器件的检测方法 |
| CN110197681B (zh) * | 2018-02-27 | 2021-04-27 | 上海磁宇信息科技有限公司 | 一种mram读出电路 |
| CN111243654A (zh) | 2018-11-28 | 2020-06-05 | 北京知存科技有限公司 | 一种闪存芯片及其校准方法和装置 |
| CN112259140B (zh) * | 2020-09-24 | 2023-04-07 | 浙江驰拓科技有限公司 | 读出电路以及存储芯片的读出电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1700354A (zh) * | 2004-03-10 | 2005-11-23 | 三星电子株式会社 | 用于产生可变参考电平的读出放大器及方法 |
| CN1841566A (zh) * | 2005-01-12 | 2006-10-04 | 国际商业机器公司 | 用于校准磁随机存取存储器的电流检测放大器的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110096845A (ko) * | 2010-02-23 | 2011-08-31 | 삼성전자주식회사 | 캘리브레이션 회로 |
| WO2012032775A1 (ja) * | 2010-09-07 | 2012-03-15 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置の検査方法および抵抗変化型不揮発性記憶装置 |
-
2014
- 2014-02-28 CN CN201410072147.1A patent/CN103811059B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1700354A (zh) * | 2004-03-10 | 2005-11-23 | 三星电子株式会社 | 用于产生可变参考电平的读出放大器及方法 |
| CN1841566A (zh) * | 2005-01-12 | 2006-10-04 | 国际商业机器公司 | 用于校准磁随机存取存储器的电流检测放大器的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103811059A (zh) | 2014-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103811059B (zh) | 一种非挥发存储器参考校准电路与方法 | |
| US11164635B2 (en) | Operations on memory cells | |
| US11430511B2 (en) | Comparing input data to stored data | |
| EP2678864B1 (en) | Resistive memory sensing methods and devices | |
| US11177009B2 (en) | Multi-state programming of memory cells | |
| US11783902B2 (en) | Multi-state programming of memory cells | |
| US11869588B2 (en) | Three-state programming of memory cells | |
| CN104134460A (zh) | 一种基于动态参考的非挥发存储器读取电路 | |
| CN104036824A (zh) | 半导体装置和信息读取方法 | |
| CN103811046A (zh) | 一种新型高可靠性读取电路 | |
| US11887665B2 (en) | Memory cell programming that cancels threshold voltage drift | |
| US11705199B2 (en) | Programming memory cells using asymmetric current pulses | |
| CN204667887U (zh) | 存储器件 | |
| CN201655330U (zh) | 一种相变随机存储器 | |
| CN104134458A (zh) | 一种可调的非易失性存储器参考单元 | |
| Yang et al. | A 2Mb ReRAM with two bits error correction codes circuit for high reliability application | |
| CN101740121A (zh) | 一种相变随机存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210220 Address after: 100191 rooms 504a and 504b, 5th floor, 23 Zhichun Road, Haidian District, Beijing Patentee after: Zhizhen storage (Beijing) Technology Co.,Ltd. Address before: 100191 No. 37, Haidian District, Beijing, Xueyuan Road Patentee before: BEIHANG University |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231222 Address after: Room 1605, Building 1, No. 117 Yingshan Red Road, Huangdao District, Qingdao City, Shandong Province, 266400 Patentee after: Qingdao Haicun Microelectronics Co.,Ltd. Address before: 100191 rooms 504a and 504b, 5th floor, 23 Zhichun Road, Haidian District, Beijing Patentee before: Zhizhen storage (Beijing) Technology Co.,Ltd. |