CN106328211B - 一种实现时序测试的方法及装置 - Google Patents

一种实现时序测试的方法及装置 Download PDF

Info

Publication number
CN106328211B
CN106328211B CN201510330900.7A CN201510330900A CN106328211B CN 106328211 B CN106328211 B CN 106328211B CN 201510330900 A CN201510330900 A CN 201510330900A CN 106328211 B CN106328211 B CN 106328211B
Authority
CN
China
Prior art keywords
ddr
reference voltage
time sequence
sequence test
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510330900.7A
Other languages
English (en)
Other versions
CN106328211A (zh
Inventor
李为龙
陈之光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201510330900.7A priority Critical patent/CN106328211B/zh
Priority to PCT/CN2015/087857 priority patent/WO2016201781A1/zh
Publication of CN106328211A publication Critical patent/CN106328211A/zh
Application granted granted Critical
Publication of CN106328211B publication Critical patent/CN106328211B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种实现时序测试的方法及装置，包括：向上偏拉输出至时序测试的时序测试的双倍速率同步动态随机存储器(DDR)的标准参考电压，直至DDR异常时，将当前电压值作为最大参考电压值；向下偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最小参考电压值；根据最大参考电压值和最小参考电压值，确定DDR是否满足时序测试要求。本发明方法根据最大参考电压值和最小参考电压值在DDR标准参考电压允许变换的范围，反过来确定DDR满足时序测试要求，避免了由于读写分离困难或存在对示波器自带选件和测试人员的业务能力的依赖，以及测试点不易点测的问题对时序测试造成的影响，提高了时序测试的工作效率。

Description

一种实现时序测试的方法及装置
技术领域
本发明涉及动态存储器测试技术，尤指一种实现时序测试的方法及装置。
背景技术
双倍速率同步动态随机存储器(DDR SDRAM，Double Date Rate SynchronousDynamic Random Access Memory，简称为DDR)，最早是由三星公司于1996年提出，由日本电气、三菱、富士通、东芝、日立、德州仪器、三星及现代等八家公司协议订立的内存规格。由于这种存储器在时钟信号的上升沿与下降沿均可进行数据处理，因此它可以使数据传输率达到同步动态随机存储器(SDRAM)的两倍。而DDR的寻址与控制信号则与SDRAM相同，仅在时钟上升沿传送。
由于在时钟信号的上升沿与下降沿均可进行数据处理，因此DDR的核心频率很高；以DDR3为例，目前主流的核心频率为400MHz到800MHz。核心频率高时，数据传输速率相应的也得到提高，高速率影响了时序信号的测试(简称时序测试)。其中，对于时序测试时，由于DDR数据读写是在线路上双向进行的，如何分离读写会很困难。目前，DDR读写分离方法主要有三种方法：幅度分离法、前导码分离法和相位分离法；其中，幅度分离法主要是利用线路衰减来区分数据线的读与写，读写幅度在走线较短的场合差异很小，不易进行区分；前导码分离法主要利用DDR规格书中对读与写前导码宽度要求的不同进行区分，但DDR规格书只对前导宽度进行了简要说明，并未明确定义宽度大小，实际测试分离困难；相位分离法主要是根据DDR数据读写时，DDR的数据锁存(DQS，Data Strobe)与是DDR的数据(DQ)的相位差来区分读写，DDR规范规定，DDR写操作时，DQS与DQ同相位，DDR读操作时，DQS与DQ相伴相差四分之一时钟周期，理论上该方法可以百分之百地区分读写，但区分读写需要抓取大量数据进行分析，非常依赖示波器自带选件和测试人员的业务能力。另外，由于DDR采用球栅阵列(BGA)结构的印制电路板封装，由于设计中采用背靠背布局，通过内层走线，进行时序测试时找不到用于探头点测的测试点。申请号为“201420634930.8”，发明名称为“一种DDR测试治具”的在先申请，虽然可以解决测试点不易点测的问题，但是该治具本身很大，在实际应用中，会占据很大空间，对于高密度单板来说，不宜使用。
综上所述，由于读写分离困难或存在对示波器自带选件和测试人员的业务能力的依赖，以及测试点不易点测的问题，影响了时序测试的工作效率。
发明内容
为了解决上述技术问题，本发明提供一种实现时序测试的方法及装置，能够提高时序测试的工作效率。
为了达到本发明目的，本发明提供了一种实现时序测试的方法，包括：
向上偏拉输出至时序测试的时序测试的双倍速率同步动态随机存储器DDR的标准参考电压，直至DDR异常时，将当前电压值作为最大参考电压值；向下偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最小参考电压值；
根据最大参考电压值和最小参考电压值，确定DDR是否满足时序测试要求。
进一步地，确定DDR是否满足时序测试要求具体包括：
所述最大参考电压大于时序测试的最大要求值，和所述最小参考电压小于时序测试的最小要求值时，确定DDR满足时序测试要求；
所述最大参考电压小于或等于时序测试的最大要求值，或所述最小参考电压大于或等于时序测试的最小要求值时，确定DDR不满足时序测试要求。
进一步地，该方法之前还包括：
断开DDR所在系统或单板为DDR提供的电压输入；
通过基准电压源的数字模拟转换器DAC为DDR输出电压；通过基准电压源的模拟数据转换器ADC采样DDR获得的电压；基于采样DDR获得的电压，对ADC为DDR输出电压进行校正，获得输出至DDR的所述标准参考电压。
进一步地，所述时序测试的最大要求值为所述标准参考电压的1.1倍；
所述时序测试的最小要求值为所述标准参考电压的0.9倍。
进一步地，向上或向下偏拉输出至DDR的标准参考电压具体包括：
根据DDR标准参考电压确定向上或向下偏拉的单位步长；
根据确定的单位步长向上或向下偏拉输出至DDR的标准参考电压。
另一方面，本申请还提供一种实现时序测试的装置，包括：偏拉获取单元和确定单元；其中，
偏拉获取单元，向上偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最大参考电压值；向下偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最小参考电压值；
确定单元，根据最大参考电压值和最小参考电压值，确定DDR是否满足时序测试要求。
进一步地，确定单元具体用于，
所述最大参考电压大于时序测试的最大要求值，和所述最小参考电压小于时序测试的最小要求值时，确定DDR满足时序测试要求；
所述最大参考电压小于或等于时序测试的最大要求值，或所述最小参考电压大于或等于时序测试的最小要求值时，确定DDR不满足时序测试要求。
进一步地，该装置还包括基准电压源单元，用于断开DDR所在系统或单板为DDR提供的电压输入；
通过DAC为DDR输出电压；通过ADC采样DDR获得的电压；基于采样DDR获得的电压，对ADC为DDR输出电压进行校正，获得输出至DDR的所述标准参考电压。
进一步地，所述时序测试的最大要求值为所述标准参考电压的1.1倍；
所述时序测试的最小要求值为所述标准参考电压的0.9倍。
进一步地，偏拉获取单元具体用于，根据确定的单位步长向上偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最大参考电压值；根据确定的单位步长向下偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最小参考电压值；
所述确定的单位步长根据DDR标准参考电压确定。
与现有技术相比，本申请技术方案包括：向上偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最大参考电压值；向下偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最小参考电压值；根据最大参考电压值和最小参考电压值，确定DDR是否满足时序测试要求。本发明方法根据最大参考电压值和最小参考电压值在DDR标准参考电压允许变换的范围，反过来确定DDR满足时序测试要求，避免了由于读写分离困难或存在对示波器自带选件和测试人员的业务能力的依赖，以及测试点不易点测的问题对时序测试造成的影响，提高了时序测试的工作效率。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实现时序测试的方法的流程图；
图2为本发明实现时序测试的装置的结构程图；
图3为本发明第一实施例的基准电压源单元示意图；
图4为本发明第一实施例的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
发明人发现，根据双速型电机综合保护器(JESD)中DDR时序定义，分析DDR的信号完整性和时序与DDR参考电压有着密切的对应关系。从理论上来说，通过测试DDR标准参考电压允许变换的范围可以反过来确定DDR的时序测试是否满足要求。
图1为本发明实现时序测试的方法的流程图，如图1所示，包括：
步骤100、向上偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最大参考电压值；向下偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最小参考电压值；
需要说明的是，当出现DDR异常时，一般会在系统中进行消息显示，例如显示无法进行打印，通过获取该类信息，可以确定DDR异常。如何获取该类信息的具体实现为本领域技术人员的惯用技术手段，在此不做赘述。
本步骤中，向上或向下偏拉输出至DDR的标准参考电压具体包括：
根据DDR标准参考电压确定向上或向下偏拉的单位步长；
根据确定的单位步长向上或向下偏拉输出至DDR的标准参考电压。
需要说明的是，向上或向下偏拉的单位步长的确定主要基于时序测试的标准参考电压确定；一般的，时序测试的最大要求值为标准参考电压的1.1倍；时序测试的最小要求值为标准参考电压的0.9倍。即偏拉标准参考电压在以10％作为偏拉范围，将标准参考电压大小乘以10％后，将获得的值均分为两段到两段以上获得单位步长，具体设定为本领域技术人员的惯用技术手段，在此不做赘述。
本步骤之前还包括：
断开DDR所在系统或单板为DDR提供的电压输入；
通过基准电压源的数字模拟转换器(DAC)为DDR输出电压；通过基准电压源的模拟数据转换器(ADC)采样DDR获得的电压；基于采样DDR获得的电压，对ADC为DDR输出电压进行校正，获得输出至DDR的标准参考电压。
步骤101、根据最大参考电压值和最小参考电压值，确定DDR是否满足时序测试要求。
本步骤中，确定DDR是否满足时序测试要求具体包括：
最大参考电压大于时序测试的最大要求值，和最小参考电压小于时序测试的最小要求值时，确定DDR满足时序测试要求；
最大参考电压小于或等于时序测试的最大要求值，或最小参考电压大于或等于时序测试的最小要求值时，确定DDR不满足时序测试要求。
这里，时序测试的最大要求值为标准参考电压的1.1倍；
时序测试的最小要求值为标准参考电压的0.9倍。
本发明方法根据最大参考电压值和最小参考电压值在DDR标准参考电压允许变换的范围，反过来确定DDR满足时序测试要求，避免了由于读写分离困难或存在对示波器自带选件和测试人员的业务能力的依赖，以及测试点不易点测的问题对时序测试造成的影响，提高了时序测试的工作效率。
图2为本发明实现时序测试的装置的结构程图，如图2所示，包括：偏拉获取单元和确定单元；其中，
偏拉获取单元，向上偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最大参考电压值；向下偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最小参考电压值；
偏拉获取单元具体用于，根据确定的单位步长向上偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最大参考电压值；根据确定的单位步长向下偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最小参考电压值；
确定的单位步长根据DDR标准参考电压确定。
确定单元，根据最大参考电压值和最小参考电压值，确定DDR是否满足时序测试要求。
确定单元具体用于，
最大参考电压大于时序测试的最大要求值，和最小参考电压小于时序测试的最小要求值时，确定DDR满足时序测试要求；
最大参考电压小于或等于时序测试的最大要求值，或最小参考电压大于或等于时序测试的最小要求值时，确定DDR不满足时序测试要求。
时序测试的最大要求值为标准参考电压的1.1倍；
时序测试的最小要求值为标准参考电压的0.9倍。
本发明装置还包括基准电压源单元，用于断开DDR所在系统或单板为DDR提供的电压输入；
通过DAC为DDR输出电压；通过ADC采样DDR获得的电压；基于采样DDR获得的电压，对ADC为DDR输出电压进行校正，获得输出至DDR的标准参考电压。
以下通过具体实施例对本发明方法进行清楚详细的说明，实施例仅用于陈述本发明，并不用于限制本发明方法的保护范围。
实施例1
在进行本实施方法时，需要断开单板或系统为DDR提供的电压输入，本实施例通过基准电压源单元为DDR提供标准参考电压，图3为本发明第一实施例的基准电压源单元示意图，包括基准电压、ADC和DAC，基准电压通过DAC输出至DDR后，ADC对DDR上的电压进行采样获得DDR获得的准确的电压值，通过采样获得的准确的电压值，对基准电压的输出进行调整，直至ADC采用获得DDR的电压值为标准参考电压。
图4为本发明第一实施例的方法流程图，如图4所示，包括：
步骤400、按照确定的单位步长，向上拉偏输出至时序测试的DDR的标准参考电压，当出现DDR异常时，将当前电压值作为最大参考电压值；
步骤401、按照确定的单位步长，向下拉偏输出至时序测试的DDR的标准参考电压，当出现DDR异常时，将当前电压值作为最小参考电压值；
步骤400和步骤401的顺序可以进行调换。
步骤402、根据最大参考电压值和最小参考电压值，确定DDR是否满足时序测试要求。具体的，
最大参考电压大于时序测试的最大要求值，和最小参考电压小于时序测试的最小要求值时，确定DDR满足时序测试要求；
最大参考电压小于或等于时序测试的最大要求值，或最小参考电压大于或等于时序测试的最小要求值时，确定DDR不满足时序测试要求。
时序测试的最大要求值为标准参考电压的1.1倍；
时序测试的最小要求值为所述标准参考电压的0.9倍。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (8)

1.一种实现时序测试的方法，其特征在于，包括：
向上偏拉输出至时序测试的双倍速率同步动态随机存储器DDR的标准参考电压，直至DDR异常时，将当前电压值作为最大参考电压值；向下偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最小参考电压值；
根据最大参考电压值和最小参考电压值，确定DDR是否满足时序测试要求；
所述确定DDR是否满足时序测试要求具体包括：
所述最大参考电压大于时序测试的最大要求值，和所述最小参考电压小于时序测试的最小要求值时，确定DDR满足时序测试要求；
所述最大参考电压小于或等于时序测试的最大要求值，或所述最小参考电压大于或等于时序测试的最小要求值时，确定DDR不满足时序测试要求。
2.根据权利要求1所述的方法，其特征在于，该方法之前还包括：
断开DDR所在系统或单板为DDR提供的电压输入；
通过基准电压源的数字模拟转换器DAC为DDR输出电压；通过基准电压源的模拟数据转换器ADC采样DDR获得的电压；基于采样DDR获得的电压，对ADC为DDR输出电压进行校正，获得输出至DDR的所述标准参考电压。
3.根据权利要求1所述的方法，其特征在于，
所述时序测试的最大要求值为所述标准参考电压的1.1倍；
所述时序测试的最小要求值为所述标准参考电压的0.9倍。
4.根据权利要求1所述的方法，其特征在于，向上或向下偏拉输出至DDR的标准参考电压具体包括：
根据DDR标准参考电压确定向上或向下偏拉的单位步长；
根据确定的单位步长向上或向下偏拉输出至DDR的标准参考电压。
5.一种实现时序测试的装置，其特征在于，包括：偏拉获取单元和确定单元；其中，
偏拉获取单元，向上偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最大参考电压值；向下偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最小参考电压值；
确定单元，根据最大参考电压值和最小参考电压值，确定DDR是否满足时序测试要求；
所述确定单元具体用于，
所述最大参考电压大于时序测试的最大要求值，和所述最小参考电压小于时序测试的最小要求值时，确定DDR满足时序测试要求；
所述最大参考电压小于或等于时序测试的最大要求值，或所述最小参考电压大于或等于时序测试的最小要求值时，确定DDR不满足时序测试要求。
6.根据权利要求5所述的装置，其特征在于，该装置还包括基准电压源单元，用于断开DDR所在系统或单板为DDR提供的电压输入；
通过DAC为DDR输出电压；通过ADC采样DDR获得的电压；基于采样DDR获得的电压，对ADC为DDR输出电压进行校正，获得输出至DDR的所述标准参考电压。
7.根据权利要求5所述的装置，其特征在于，
所述时序测试的最大要求值为所述标准参考电压的1.1倍；
所述时序测试的最小要求值为所述标准参考电压的0.9倍。
8.根据权利要求5所述的装置，其特征在于，所述偏拉获取单元具体用于，根据确定的单位步长向上偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最大参考电压值；根据确定的单位步长向下偏拉输出至时序测试的DDR的标准参考电压，直至DDR异常时，将当前电压值作为最小参考电压值；
所述确定的单位步长根据DDR标准参考电压确定。
CN201510330900.7A 2015-06-15 2015-06-15 一种实现时序测试的方法及装置 Active CN106328211B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510330900.7A CN106328211B (zh) 2015-06-15 2015-06-15 一种实现时序测试的方法及装置
PCT/CN2015/087857 WO2016201781A1 (zh) 2015-06-15 2015-08-21 一种实现时序测试的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510330900.7A CN106328211B (zh) 2015-06-15 2015-06-15 一种实现时序测试的方法及装置

Publications (2)

Publication Number Publication Date
CN106328211A CN106328211A (zh) 2017-01-11
CN106328211B true CN106328211B (zh) 2021-06-08

Family

ID=57544745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510330900.7A Active CN106328211B (zh) 2015-06-15 2015-06-15 一种实现时序测试的方法及装置

Country Status (2)

Country Link
CN (1) CN106328211B (zh)
WO (1) WO2016201781A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109101384A (zh) * 2018-08-10 2018-12-28 晶晨半导体（深圳）有限公司 Ddr模块的调试方法及系统
CN111383684A (zh) * 2018-12-27 2020-07-07 深圳市中兴微电子技术有限公司 一种参考电压确定方法、装置及存储介质
CN109887538B (zh) * 2019-03-05 2021-10-19 晶晨半导体(上海)股份有限公司 一种存储器的干扰死机的测试方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811059A (zh) * 2014-02-28 2014-05-21 北京航空航天大学 一种非挥发存储器参考校准电路与方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3861874B2 (ja) * 2003-12-16 2006-12-27 株式会社デンソー Ａｄ変換器の故障検出装置
JP4957092B2 (ja) * 2006-06-26 2012-06-20 横河電機株式会社 半導体メモリテスタ
KR100770749B1 (ko) * 2006-07-11 2007-10-26 삼성전자주식회사 셀프 테스트 기능을 추가한 메모리 컨트롤러 및 이를이용한 방법
CN101645028A (zh) * 2009-09-04 2010-02-10 浪潮电子信息产业股份有限公司 一种基于刀片服务器内存电压的测试方法
CN102193890B (zh) * 2011-05-27 2013-06-26 上海华为技术有限公司 一种同步接口的时序调整方法及装置
KR20130050776A (ko) * 2011-11-08 2013-05-16 에스케이하이닉스 주식회사 반도체 장치와 반도체 장치를 포함하는 반도체 시스템 및 그 동작방법
CN104422903B (zh) * 2013-08-23 2017-09-26 中国科学院上海微系统与信息技术研究所 用于采用超导量子干涉器件的传感器的调试系统及方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811059A (zh) * 2014-02-28 2014-05-21 北京航空航天大学 一种非挥发存储器参考校准电路与方法

Also Published As

Publication number Publication date
CN106328211A (zh) 2017-01-11
WO2016201781A1 (zh) 2016-12-22

Similar Documents

Publication Publication Date Title
US10162373B1 (en) Variation immune on-die voltage droop detector
CN106328211B (zh) 一种实现时序测试的方法及装置
US7872488B2 (en) Tester for testing semiconductor device
US9159451B2 (en) Testing system and testing method thereof
US7596730B2 (en) Test method, test system and assist board
US8378699B2 (en) Self-test method for interface circuit
CN102928772A (zh) 时序测试系统及其测试方法
US20120126856A1 (en) Adjustable Voltage Comparing Circuit and Adjustable Voltage Examining Device
US7777513B2 (en) Power supply voltage detection circuit and semiconductor integrated circuit device
WO2016032847A1 (en) One-shot circuit
KR100736675B1 (ko) 반도체 소자 테스트 장치
US20080301509A1 (en) Method and apparatus for testing integrated circuits by employing test vector patterns that satisfy passband requirements imposed by communication channels
CN116384306A (zh) 时序仿真验证方法、验证装置、电子设备和可读存储介质
US20120280696A1 (en) Test chip and chip test system using the same
EP2772861A1 (en) Semiconductor test device and semiconductor test method
KR102538991B1 (ko) 반도체 테스트 장치 및 반도체 테스트 방법
US7706999B2 (en) Circuit testing apparatus
US20110134711A1 (en) Memory control circuit and memory control method
US10002650B1 (en) Signal quality detection circuit for generating signal quality detection result according to two-dimensional nominal sampling point pattern and associated signal quality detection method
CN113884852B (zh) 一种i2c链路信号的测试方法及电路
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
US20100027359A1 (en) Memory test circuit which tests address access time of clock synchronized memory
CN101742359A (zh) 视频检测方法、线路板检测方法及装置
JP2009301612A (ja) 半導体記憶装置
KR20080109267A (ko) 반도체 소자 테스트 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant