CN102193890B - 一种同步接口的时序调整方法及装置 - Google Patents
一种同步接口的时序调整方法及装置 Download PDFInfo
- Publication number
- CN102193890B CN102193890B CN 201110142083 CN201110142083A CN102193890B CN 102193890 B CN102193890 B CN 102193890B CN 201110142083 CN201110142083 CN 201110142083 CN 201110142083 A CN201110142083 A CN 201110142083A CN 102193890 B CN102193890 B CN 102193890B
- Authority
- CN
- China
- Prior art keywords
- reference voltage
- sync cap
- ratio value
- cap
- current loading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
本发明公开了一种同步接口的时序调整方法及装置,该方法包括:为同步接口加载参考电压;按照第一比例值上调同步接口当前加载的参考电压,获得上调参考电压;在上调参考电压下同步接口信号相对于时钟的建立时间增加,保持时间减小;检测在上调参考电压下所述同步接口读写是否成功,若成功,则按照第一比例值下调同步接口当前加载的参考电压,获得下调参考电压;在下调参考电压下同步接口信号相对于时钟的建立时间减小,保持时间增加;若在下调参考电压下同步接口读写成功,则保持同步接口当前加载的参考电压;其中,第一比例值与保持的同步接口当前加载的参考电压的乘积值作为同步接口信号相对于同步接口当前加载的参考电压的上下摆幅。
Description
技术领域
本发明涉及通信技术领域,具体涉及一种同步接口的时序调整方法及装置。
背景技术
目前,包括双倍数据速率(Double Data Rate,DDR)接口在内的同步接口的速率越来越高,使得同步接口的时序(包括信号相对于时钟的建立时间和保持时间)越来越小(通常只有几百皮秒),不但给测试带来了难度,而且时序调整也很困难。
以DDR接口为例,为了实现对DDR接口的时序调整,器件厂家针对DDR控制器设计了通过软件搜索时序窗口的功能,在配置时序窗口前,先尝试各配置的实际运行情况,找到DDR接口能够正常读写的时序窗口的配置范围,然后取该配置范围的中间值作为最终的调整配置,从而满足DDR接口的时序要求。
上述方法是通过软件的手段来进行时序调整的,受制于同步接口、器件类型等因素限制,应用的普遍性不强,例如,一些高速的以太网接口就不能适用。另外,上述方法也无法解决器件特性等原因造成的同步接口信号相对于同步接口的参考电压(Voltage Reference,VREF)上下摆幅不对称的问题。
发明内容
针对上述缺陷,本发明实施例提供一种同步接口的时序调整方法及装置,能够对同步接口的时序进行调整,以及使同步接口信号相对于参考电压的上下摆幅对称。
一种同步接口的时序调整方法,包括:
为同步接口加载参考电压;
按照第一比例值上调所述同步接口当前加载的参考电压,获得上调参考电压;在所述上调参考电压下所述同步接口信号相对于时钟的建立时间增加,保持时间减小;
检测在所述上调参考电压下所述同步接口读写是否成功,若成功,则按照所述第一比例值下调所述同步接口当前加载的参考电压,获得下调参考电压;在所述下调参考电压下所述同步接口信号相对于时钟的建立时间减小,保持时间增加;
若在所述下调参考电压下所述同步接口读写成功,则保持所述同步接口当前加载的参考电压;
所述第一比例值与保持的所述同步接口当前加载的参考电压的乘积值作为所述信号相对于所述同步接口当前加载的参考电压的上下摆幅。
一种同步接口的时序调整装置,包括:
加载单元,用于为同步接口加载参考电压;
上调单元,用于按照第一比例值上调所述同步接口当前加载的参考电压,获得上调参考电压;在所述上调参考电压下所述同步接口信号相对于时钟的建立时间增加,保持时间减小;
第一检测单元,用于检测在所述上调参考电压下所述同步接口读写是否成功;
下调单元,用于在所述第一检测单元的检测结果为是时,按照所述第一比例值下调所述同步接口当前加载的参考电压,获得下调参考电压;在所述下调参考电压下所述同步接口信号相对于时钟的建立时间减小,保持时间增加;
第二检测单元,用于检测在所述下调参考电压下所述同步接口读写是否成功;
控制单元,用于在所述第二检测单元的检测结果为是时,保持所述同步接口当前加载的参考电压;
其中,所述第一比例值与所述控制单元保持的所述同步接口当前加载的参考电压的乘积值作为所述信号相对于所述同步接口当前加载的参考电压的上下摆幅。
本发明实施例中,在上调参考电压下同步接口信号相对于时钟的建立时间增加,保持时间减小,而在下调参考电压下同步接口信号相对于时钟的建立时间减小,保持时间增加;因此在调整并确定同步接口当前加载的参考电压后,同步接口信号相对于时钟的建立时间,保持时间(即同步接口时序)也相应地被调整和确定,从而可以实现对同步接口时序的调整,达到优化同步接口时序的目的。另外,由于第一比例值与保持的同步接口当前加载的参考电压的乘积值作为信号相对于同步接口当前加载的参考电压的上下摆幅,在调整并确定同步接口当前加载的参考电压后,同步接口信号相对于同步接口当前加载的参考电压的上下摆幅可以实现对称。本发明实施例不依赖于同步接口、器件类型、环境(如温度)等因素影响,应用的普遍性比较强,而且可以规避由于器件等原因造成的同步接口信号相对于同步接口的参考电压上下摆幅不对称。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种同步接口的时序调整方法的流程图;
图2为本发明实施例提供的另一种同步接口的时序调整方法的流程图;
图3a为本发明实施例提供的一种正常参考电压下同步接口的时序图;
图3b为本发明实施例提供的一种上调参考电压下同步接口的时序图;
图3c为本发明实施例提供的一种下调参考电压下同步接口的时序图;
图4为本发明实施例提供的一种同步接口的时序调整装置的结构图;
图5为本发明实施例提供的另一种同步接口的时序调整装置的结构图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供了一种同步接口的时序调整方法及装置,用于对同步接口的时序进行调整,以及使同步接口信号相对于VREF的上下摆幅对称。以下分别进行详细说明。
实施例一:
请参阅图1,图1为本发明实施例提供的一种同步接口的时序调整方法的流程图。其中,该时序调整方法可以包括步骤:
101、为同步接口加载参考电压。
本发明实施例中,同步接口可以是DDR接口、高速的以太网接口;也可以是其他能够同时输出数据和时钟信号,并且该时钟信号用于接收端进行同步接收的处理器或控制器的接口,本发明实施例不作限定。
102、按照预设的第一比例值上调同步接口当前加载的参考电压,获得上调参考电压;其中,在上调参考电压下同步接口信号相对于时钟的建立时间增加,保持时间减小。
在同步接口中,上调参考电压会加大同步接口信号采样点的距离,使得步接口信号相对于时钟的建立时间增加,保持时间减小,这是本领域技术人员公知常识,本发明实施例不作赘述。
其中,步骤102中的同步接口当前加载的参考电压即是步骤101中的为同步接口加载的参考电压。
103、检测在上调参考电压下所述同步接口读写是否成功,若成功,则按照第一比例值下调同步接口当前加载的参考电压,获得下调参考电压;其中,在下调参考电压下所述同步接口信号相对于时钟的建立时间减小,保持时间增加。
相应地,在同步接口中,下调参考电压会减小同步接口信号采样点的距离,使得同步接口信号相对于时钟的建立时间减小,保持时间增加,这是本领域技术人员公知常识,本发明实施例不作赘述。
其中,步骤103中的同步接口当前加载的参考电压即是步骤101中的为同步接口加载的参考电压。
本发明实施例中,可以在软件代码中加入一个检测功能,在同步接口正常运行前,可以应用该测试功能对同步接口进行读写测试,如果在上调参考电压下同步接口读写测试成功,则表示在上调参考电压下同步接口时序满足要求,同步接口可以正常工作;反之,则表示在上调参考电压下同步接口时序不满足要求,同步接口无法正常工作。
104、若在下调参考电压下同步接口读写成功,则保持同步接口当前加载的参考电压;其中,第一比例值与保持的同步接口当前加载的参考电压的乘积值作为信号相对于同步接口当前加载的参考电压的上下摆幅。
本发明实施例中,如果在下调参考电压下同步接口读写测试成功,则表示在下调参考电压下同步接口时序也满足要求,同步接口可以正常工作。若在上调参考电压、下调参考电压下同步接口读写测试都成功,那么就可以找到同步接口能正常工作的时序窗口,达到调整同步接口时序、优化同步接口时序的目的。
其中,如果在上调参考电压、下调参考电压下同步接口读写测试都成功,则步骤104中保持的同步接口当前加载的参考电压即是步骤101中的为同步接口加载的参考电压。
本发明实施例一中,在上调参考电压下同步接口信号相对于时钟的建立时间增加,保持时间减小;而在下调参考电压下同步接口信号相对于时钟的建立时间减小,保持时间增加。因此,在同步接口当前加载的参考电压被调整并确定后,同步接口信号相对于时钟的建立时间,保持时间(即同步接口时序)也相应被调整并确定,从而可以实现对同步接口时序的调整,达到优化同步接口时序的目的。
另外,由于第一比例值与保持的同步接口当前加载的参考电压的乘积值作为信号相对于同步接口当前加载的参考电压的上下摆幅,在同步接口当前加载的参考电压被调整并确定后,同步接口信号相对于同步接口当前加载的参考电压的上下摆幅可以实现对称。
本发明实施例提供的同步接口的时序调整方法不依赖于同步接口、器件类型、环境(如温度)等因素影响,应用的普遍性比较强;可以规避由于器件等原因造成的同步接口信号相对于同步接口的参考电压上下摆幅不对称。
实施例二:
请参阅图2,图2为本发明实施例提供的另一种同步接口的时序调整方法的流程图。其中,该时序调整方法可以包括步骤:
201、为同步接口加载参考电压。
举例来说,上述步骤201中,为同步接口加载参考电压可以采用以下三种方式中的任意一种:
方式一、将数字电源控制器输出的电源电压加载至同步接口上。
本发明实施例中,可以直接采用数字电源控制器输出的电源电压作为同步接口的参考电压输入。这是一种采用数字控制器和模拟AD/DA转化,并利用Z变换采用模拟比例、积分、微分(Proportion Integration Differentiation,PID)参数调节输出的电源芯片,由于这种芯片支持系统管理总线(SystemManagement Bus,SMBus),可以和单板的处理器连接,因此可以通过软件灵活控制其输出的电源电压,其控制可以实现精度1%的精确调整。
方式二、将在线可编程电源监控和输出裕量调整控制器输出的电源电压加载至同步接口上。
本发明实施例中,可以将在线可编程电源监控和输出裕量调整控制器输出的电源电压加载至同步接口上。在线可编程电源监控和输出裕量调整控制器支持SMBus,可以和单板的处理器连接,可以精确输出电源电压,其控制可以实现精度1%的精确调整。
方式三、将电阻矩阵输出的电源电压加载至同步接口上。
本发明实施例中,可以将电阻矩阵输出的电源电压加载至同步接口上。其中,每个电阻是否在电阻矩阵中打开由逻辑器件进行控制。通过电阻矩阵中上、下拉电阻数目的不同可以实现输出多级别的电源电压,但此种方式的电压调整精度稍差。
202、按照3%上调同步接口当前加载的参考电压,获得上调参考电压;其中,在上调参考电压下同步接口信号相对于时钟的建立时间增加,保持时间减小。
其中,步骤202中按照3%上调同步接口当前加载的参考电压,即是按照3%上调步骤201中的为同步接口加载的参考电压。
本实施例二中,3%表示第一比例值,其中,第一比例值还可以是其他数值,本发明实施例不作限定。
请一并参阅图3a和图3b,图3a和图3b分别为同步接口在正常参考电压、上调参考电压下的时序图。从图3a和图3b对比可以看出,其中,在上调参考电压下同步接口信号(Data)相对于时钟的建立时间增加,保持时间减小。
其中,3a和图3b中,横坐标表示时间Time;纵坐标表示同步接口加载的参考电压;tVB表示同步接口信号相对于时钟的建立时间,tVA表示同步接口信号相对于时钟的保持时间。
203、检测在上调参考电压下同步接口读写是否成功,若否,则执行步骤204;若是,则执行步骤206。
204、检测是否已按照1%上调过同步接口加载的参考电压,如果否,则执行步骤205;如果是,则时序调整失败。
其中,步骤204中是否已按照1%上调过同步接口加载的参考电压是指是否按照1%上调过步骤201中的为同步接口加载的参考电压。
本实施例二中,1%表示第二比例值,其中,第二比例值还可以是其他数值,只要第二比例值小于第一比例值即可,本发明实施例不作限定。
205、按照1%下调同步接口加载的参考电压,并重新执行步骤202。
其中,步骤205按照1%下调同步接口加载的参考电压即是按照1%下调步骤201中的为同步接口加载的参考电压。
其中,如果检测在上调参考电压下同步接口读写失败,则说明该上调参考电压已经超出了同步接口正常工作的范围,如果没有按照1%上调过同步接口加载的参考电压,则可以采用1%来下调同步接口加载的参考电压,实现对步骤201中的为同步接口加载的参考电压的调整,并再次执行步骤202。
206、按照3%下调同步接口加载的参考电压,获得下调参考电压;其中,在下调参考电压下同步接口信号相对于时钟的建立时间减小,保持时间增加。
其中,如果步骤203检测出在上调参考电压下同步接口读写成功,则步骤206中的同步接口加载的参考电压即是步骤201中为同步接口加载的参考电压。如果步骤203检测出在上调参考电压下同步接口读写失败,并且还没有按照1%上调过同步接口加载的参考电,则步骤201中为同步接口加载的参考电压将按照1%下调,而步骤206中的同步接口加载的参考电压即是步骤201中为同步接口加载的参考电压按照1%下调后的参考电压。
请一并参阅图3a和图3c,图3a和图3c分别为同步接口在正常参考电压、下调参考电压下的时序图。从图3a和图3c对比可以看出,其中,在下调参考电压下同步接口信号(Data)相对于时钟的建立时间减小,保持时间增加。
图3c中,横坐标表示时间Time;纵坐标表示同步接口加载的参考电压;tVB表示同步接口信号相对于时钟的建立时间,tVA表示同步接口信号相对于时钟的保持时间。
207、检测在下调参考电压下同步接口读写是否成功,若是,则保持同步接口当前加载的参考电压;其中,3%与保持的同步接口当前加载的参考电压的乘积值作为信号相对于同步接口当前加载的参考电压的上下摆幅;若否,则执行步骤208。
图2描述的方法中,若该方法没有执行步骤204、步骤205,则步骤207中保持的同步接口当前加载的参考电压即是步骤201中为同步接口加载参考电压;若该方法执行步骤204、步骤205,则步骤207中保持的同步接口当前加载的参考电压即是步骤201中为同步接口加载的参考电压按照1%下调后的参考电压。
本发明实施例中,如果在下调参考电压下同步接口读写测试成功,则表示在下调参考电压下同步接口时序也满足要求,同步接口可以正常工作。若在上调参考电压、下调参考电压下同步接口读写测试都成功,那么就可以找到同步接口能正常工作的时序窗口,达到调整同步接口时序、优化同步接口时序的目的。
208、检测是否已按照1%下调过同步接口加载的参考电压,如果否,则执行步骤209;如果是,则时序调整失败。
其中,步骤208中是否已按照1%下调过同步接口加载的参考电压是指是否按照1%下调过步骤201中的为同步接口加载的参考电压。
209、按照1%上调同步接口加载的参考电压,并重新执行步骤202。
其中,如果检测在下调参考电压下同步接口读写失败,则说明该下调参考电压已经超出了同步接口正常工作的范围,如果没有按照1%下调过同步接口加载的参考电压,则可以采用1%来上调同步接口加载的参考电压,实现对步骤201中的为同步接口加载的参考电压的调整,并再次执行步骤202。
本发明实施例二中,在上调参考电压下同步接口信号相对于时钟的建立时间增加,保持时间减小,而在下调参考电压下同步接口信号相对于时钟的建立时间减小,保持时间增加。因此,在同步接口当前加载的参考电压被调整并确定后,同步接口信号相对于时钟的建立时间,保持时间(即同步接口时序)也相应被调整并确定,从而可以实现对同步接口时序的调整,使得同步接口的时序在一定范围内达到合理的配置,从而达到优化同步接口时序的目的。另外,由于第一比例值与同步接口当前加载的参考电压的乘积值作为信号相对于同步接口当前加载的参考电压的上下摆幅,在同步接口当前加载的参考电压被调整并确定后,同步接口信号相对于同步接口当前加载的参考电压的上下摆幅可以实现对称,从而使同步接口信号的高、低电平配置均衡。本发明实施例提供的同步接口的时序调整方法不依赖于同步接口、器件类型、环境等因素影响,应用的普遍性比较强;可以规避由于器件等原因造成的同步接口信号相对于同步接口的参考电压上下摆幅不对称。
本发明实施例通过调整同步接口参考电压的方法实现同步接口相对于时钟的建立时间、保持时间的调整,达到了同步接口时序优化配置的目的,对于特定的同步接口、器件类型、外部环境因素等依赖较小。
本发明实施例提供的同步接口的时序调整方法实施方便,不需要太多的软、硬件的冗余设计,也不涉及特定的器件模块,不会带来额外的成本增加。
本发明实施例提供的同步接口的时序调整方法相对于时间调节方式可以解决单方向的信号回沟问题。
本发明实施例提供的同步接口的时序调整方法可以用于摸索到信号相对于同步接口参考电压上下摆幅的极限,便于找到最佳的时序窗口好同步接口参考电压。
本发明实施例提供的同步接口的时序调整方法可以屏蔽芯片个体和环境因素差异,针对不同单板可以选取不同的参考电压。
实施例三:
请参阅图4,图4为本发明实施例提供的一种同步接口的时序调整装置的结构图。本发明实施例提供的同步接口的时序调整装置可以应用于基站、服务器等设备的单板上,本发明实施例不作限定。其中,该时序调整装置可以包括:
加载单元401,用于为同步接口加载参考电压;
上调单元402,用于按照第一比例值上调同步接口当前加载的参考电压,获得上调参考电压;在上调参考电压下同步接口信号相对于时钟的建立时间增加,保持时间减小;
第一检测单元403,用于检测在上调参考电压下同步接口读写是否成功;
下调单元404,用于在第一检测单元403的检测结果为是时,按照第一比例值下调同步接口当前加载的参考电压,获得下调参考电压;在下调参考电压下同步接口信号相对于时钟的建立时间减小,保持时间增加;
第二检测单元405,用于检测在下调参考电压下同步接口读写是否成功;
控制单元406,用于在第二检测单元405的检测结果为是时,保持同步接口当前加载的参考电压;其中,第一比例值与控制单元406保持的同步接口当前加载的参考电压的乘积值作为信号相对于同步接口当前加载的参考电压的上下摆幅。
请一并参阅图5,图5为本发明实施例提供的另一种同步接口的时序调整装置的结构图。其中,图5所示的时序调整装置是由图4所示的时序调整装置优化得到的。如图5所示,该时序调整装置还可以包括:
第三检测单元407,用于在第一检测单元403的检测结果为否时,检测是否已按照第二比例值上调过同步接口加载的参考电压;其中,第二比例值小于第一比例值;
相应地,控制单元406还用于在第三检测单元407的检测结果为否时,按照第二比例值下调同步接口加载的参考电压,并通知上调单元402在按照第二比例值下调同步接口加载的参考电压的基础上,重新按照第一比例值上调同步接口当前加载的参考电压。
第四检测单元408,用于在第二检测单元405的检测结果为否时,检测是否已按照第二比例值下调过同步接口加载的参考电压;
相应地,控制单元406还用于在第四检测单元408的检测结果为否时,按照第二比例值上调同步接口加载的参考电压,并通知上调单元402在按照第二比例值上调同步接口加载的参考电压的基础上,重新按照第一比例值上调同步接口当前加载的参考电压。
作为一种可选的实施方式,加载单元401可以用于将数字电源控制器输出的电源电压加载至同步接口上。
作为另一种可选的实施方式,加载单元401可以用于将在线可编程电源监控和输出裕量调整控制器输出的电源电压加载至同步接口上。
作为又一种可选的实施方式,加载单元401可以用于将电阻矩阵输出的电源电压加载至同步接口上。
本发明实施例中,在上调参考电压下同步接口信号相对于时钟的建立时间增加,保持时间减小,而在下调参考电压下同步接口信号相对于时钟的建立时间减小,保持时间增加。因此,在同步接口当前加载的参考电压被调整并确定后,同步接口信号相对于时钟的建立时间,保持时间(即同步接口时序)也相应被调整并确定,从而可以实现对同步接口时序的调整,达到优化同步接口时序的目的。另外,由于第一比例值与同步接口当前加载的参考电压的乘积值作为信号相对于同步接口当前加载的参考电压的上下摆幅,在同步接口当前加载的参考电压被调整并确定后,同步接口信号相对于同步接口当前加载的参考电压的上下摆幅可以实现对称。本发明实施例提供的同步接口的时序调整方法不依赖于同步接口、器件类型、环境等因素影响,应用的普遍性比较强;可以规避由于器件等原因造成的同步接口信号相对于同步接口的参考电压上下摆幅不对称。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括如下步骤:为同步接口加载参考电压;按照第一比例值上调所述同步接口当前加载的参考电压,获得上调参考电压;在所述上调参考电压下所述同步接口信号相对于时钟的建立时间增加,保持时间减小;检测在所述上调参考电压下所述同步接口读写是否成功,若成功,则按照所述第一比例值下调所述同步接口当前加载的参考电压,获得下调参考电压;在所述下调参考电压下所述同步接口信号相对于时钟的建立时间减小,保持时间增加;若在所述下调参考电压下所述同步接口读写成功,则保持所述同步接口当前加载的参考电压;所述第一比例值与保持的所述同步接口当前加载的参考电压的乘积值作为所述信号相对于所述同步接口当前加载的参考电压的上下摆幅。上述提到的存储介质可以是只读存储器(Read-Only Memory,ROM),磁盘或光盘等。
以上对本发明实施例所提供的同步接口的时序调整方法及装置进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种同步接口的时序调整方法,其特征在于,包括:
为同步接口加载参考电压;
按照第一比例值上调所述同步接口当前加载的参考电压,获得上调参考电压;在所述上调参考电压下所述同步接口信号相对于时钟的建立时间增加,保持时间减小;
检测在所述上调参考电压下所述同步接口读写是否成功,若成功,则按照所述第一比例值下调所述同步接口当前加载的参考电压,获得下调参考电压;在所述下调参考电压下所述同步接口信号相对于时钟的建立时间减小,保持时间增加;
若在所述下调参考电压下所述同步接口读写成功,则保持所述同步接口当前加载的参考电压;
所述第一比例值与保持的所述同步接口当前加载的参考电压的乘积值作为所述信号相对于所述同步接口当前加载的参考电压的上下摆幅。
2.根据权利要求1所述的方法,其特征在于,若在所述上调参考电压下所述同步接口读写失败,则所述方法还包括:
若未按照第二比例值上调过所述同步接口加载的参考电压,则按照所述第二比例值下调所述同步接口加载的参考电压,并在按照所述第二比例值下调所述同步接口加载的参考电压的基础上,执行所述按照第一比例值上调所述同步接口当前加载的参考电压的步骤;其中,所述第二比例值小于所述第一比例值。
3.根据权利要求2所述的方法,其特征在于,若在所述下调参考电压下所述同步接口读写失败,则所述方法还包括:
若未按照第二比例值下调过所述同步接口加载的参考电压,则按照所述第二比例值上调所述同步接口加载的参考电压,并在按照所述第二比例值上调所述同步接口加载的参考电压的基础上,执行所述按照第一比例值上调所述同步接口当前加载的参考电压的步骤。
4.根据权利要求1、2或3所述的方法,其特征在于,所述为同步接口加载参考电压包括:
将数字电源控制器输出的电源电压加载至同步接口上。
5.根据权利要求1、2或3所述的方法,其特征在于,所述为同步接口加载参考电压包括:
将在线可编程电源监控和输出裕量调整控制器输出的电源电压加载至同步接口上;或
将电阻矩阵输出的电源电压加载至同步接口上。
6.一种同步接口的时序调整装置,其特征在于,包括:
加载单元,用于为同步接口加载参考电压;
上调单元,用于按照第一比例值上调所述同步接口当前加载的参考电压,获得上调参考电压;在所述上调参考电压下所述同步接口信号相对于时钟的建立时间增加,保持时间减小;
第一检测单元,用于检测在所述上调参考电压下所述同步接口读写是否成功;
下调单元,用于在所述第一检测单元的检测结果为是时,按照所述第一比例值下调所述同步接口当前加载的参考电压,获得下调参考电压;在所述下调参考电压下所述同步接口信号相对于时钟的建立时间减小,保持时间增加;
第二检测单元,用于检测在所述下调参考电压下所述同步接口读写是否成功;
控制单元,用于在所述第二检测单元的检测结果为是时,保持所述同步接口当前加载的参考电压;
其中,所述第一比例值与所述控制单元保持的所述同步接口当前加载的参考电压的乘积值作为所述信号相对于所述同步接口当前加载的参考电压的上下摆幅。
7.根据权利要求6所述的装置,其特征在于,还包括:
第三检测单元,用于在所述第一检测单元的检测结果为否时,检测是否已按照第二比例值上调过所述同步接口加载的参考电压;其中,所述第二比例值小于所述第一比例值;
所述控制单元,还用于在所述第三检测单元的检测结果为否时,按照所述第二比例值下调所述同步接口加载的参考电压,并通知所述上调单元在按照所述第二比例值下调所述同步接口加载的参考电压的基础上,按照第一比例值上调所述同步接口当前加载的参考电压。
8.根据权利要求7所述的装置,其特征在于,还包括:
第四检测单元,用于在所述第二检测单元的检测结果为否时,检测是否已按照第二比例值下调过所述同步接口加载的参考电压;
所述控制单元,还用于在所述第四检测单元的检测结果为否时,按照所述第二比例值上调所述同步接口加载的参考电压,并通知所述上调单元在按照所述第二比例值上调所述同步接口加载的参考电压的基础上,按照第一比例值上调所述同步接口当前加载的参考电压。
9.根据权利要求6、7或8所述的装置,其特征在于,
所述加载单元,用于将数字电源控制器输出的电源电压加载至同步接口上。
10.根据权利要求6、7或8所述的装置,其特征在于,
所述加载单元,用于将在线可编程电源监控和输出裕量调整控制器输出的电源电压加载至同步接口上;或用于将电阻矩阵输出的电源电压加载至同步接口上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110142083 CN102193890B (zh) | 2011-05-27 | 2011-05-27 | 一种同步接口的时序调整方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110142083 CN102193890B (zh) | 2011-05-27 | 2011-05-27 | 一种同步接口的时序调整方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102193890A CN102193890A (zh) | 2011-09-21 |
CN102193890B true CN102193890B (zh) | 2013-06-26 |
Family
ID=44601980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110142083 Active CN102193890B (zh) | 2011-05-27 | 2011-05-27 | 一种同步接口的时序调整方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102193890B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013222782A1 (de) | 2013-11-08 | 2015-05-13 | Robert Bosch Gmbh | Teilnehmerstation für ein Bussystem und Verfahren zur Reduzierung von leitungsgebundenen Emissionen in einem Bussystem |
CN106328211B (zh) * | 2015-06-15 | 2021-06-08 | 中兴通讯股份有限公司 | 一种实现时序测试的方法及装置 |
KR20180091269A (ko) * | 2017-02-06 | 2018-08-16 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
CN111383684A (zh) * | 2018-12-27 | 2020-07-07 | 深圳市中兴微电子技术有限公司 | 一种参考电压确定方法、装置及存储介质 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5469082A (en) * | 1994-12-08 | 1995-11-21 | At&T Global Information Solutions Company | Peripheral component interfacing system with bus voltage/logic supply comparison means |
TW522309B (en) * | 2001-06-05 | 2003-03-01 | Via Tech Inc | Data transmission method among buses, bridging apparatus and relevant application system |
CN1430371A (zh) * | 2001-12-31 | 2003-07-16 | 深圳市中兴通讯股份有限公司上海第二研究所 | 相关数据流间相对时序调整的方法 |
JP4662536B2 (ja) * | 2004-12-28 | 2011-03-30 | パナソニック株式会社 | タイミング調整方法及び装置 |
-
2011
- 2011-05-27 CN CN 201110142083 patent/CN102193890B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102193890A (zh) | 2011-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9318182B2 (en) | Apparatus, method and system to determine memory access command timing based on error detection | |
CN102193890B (zh) | 一种同步接口的时序调整方法及装置 | |
CN101281415A (zh) | 电源管理技术中的动态电压频率调整方法 | |
US9830954B2 (en) | Method and system for dynamic power management of memories | |
CN203909531U (zh) | 一种模拟信号采集装置 | |
CN104090259B (zh) | 基于Python脚本的表计自动测试平台及测试方法 | |
EP3835963A1 (en) | Techniques for command bus training to a memory device | |
CN106571166A (zh) | 一种可定制流程的mt29f系列nand flash测试老炼系统 | |
CN103391362B (zh) | 一种基于功耗的应用分类方法及移动终端 | |
CN101741352A (zh) | 频率随温度变化的振荡器 | |
CN104660935B (zh) | 一种t‑con电压调整装置、系统及方法 | |
CN101446841A (zh) | 确定存储器控制器时钟校准值的方法及系统 | |
WO2019041662A1 (zh) | Dram测试装置及方法 | |
US9704581B2 (en) | Voltage ramping detection | |
CN115359821A (zh) | 用于存储器芯片行锤威胁背压信号和主机侧响应的方法和装置 | |
CN204288758U (zh) | 基于FPGA的MIPI液晶模组Vcom调校装置 | |
CN103730155A (zh) | 数据写入方法及装置 | |
CN104410400A (zh) | 一种电池管理系统实时时钟同步电路及其方法 | |
CN103019302B (zh) | 基于温度变化动态调整时序的方法、装置及网络设备 | |
CN103076990A (zh) | 一种基于fifo缓存结构的数据回放装置 | |
CN102163461A (zh) | 一种提高eeprom良率和读取可靠性的方法 | |
CN103956129A (zh) | 电子产品显示屏的自动识别系统 | |
CN104616697A (zh) | Qdr-sram的时钟相位调整方法和装置 | |
CN103487693B (zh) | 机框槽位的检测方法 | |
KR102071331B1 (ko) | 누설 전류 테스트 기능을 갖는 반도체 회로 및 누설 전류 테스트 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |