CN103076990A - 一种基于fifo缓存结构的数据回放装置 - Google Patents

Abstract

本发明公开了一种基于FIFO缓存结构的数据回放装置，属于模拟输出技术领域。本装置包括存储设备、控制平台、数据缓冲区FIFO和数模转换器，存储设备通过总线BUS0连接控制平台，控制平台通过总线BUS1连接数据缓冲区FIFO，数据缓冲区FIFO通过总线BUS2连接数模转换器；存储设备中存储测试数据；控制平台具有外部输入端口，能够根据设定的控制流程进行测试数据的读取和输出；设定数据缓冲区FIFO的输入数据位宽大于输出数据位宽；设定FIFO内满状态标识的有效限制；数模转换器接收来自数据缓冲区的测试数据，对测试数据进行数模转换，输出模拟信号；设置Bus0速率×Bus0有效位宽≥Bus1速率×Bus1有效位宽＞Bus2速率×Bus2有效位宽。本发明适用于大容量测试数据的回放。

Description

一种基于FIFO缓存结构的数据回放装置

技术领域

本发明属于模拟输出技术领域。

背景技术

当前测试领域，在对系统进行测试时，测试人员为节约测试成本，经常使用测试数据回放的方式来模拟信号环境。

为使模拟信号环境的更为真实，需要保证测试数据的模拟输出更新率，因此传统的数据回放装置采用独立存储器存储回放数据样本，并通过数模转换器将数据进行模拟输出，独立存储器大多为闪存，速度较硬盘快，而独立存储器容量有限制，因此这种模拟输出回放装置只能针对简单的系统以及数据样本量较少的情况。

当前系统复杂化、数据样本多样化的发展趋势，导致测试数据样本量骤增，超出了独立存储器容量的限制，因此传统的数据回放装置已经不能适应测试数据样本量巨大的现状。

而且在对信号环境进行模拟时，往往需要连续不间断输出样本数据，传统的数据回放装置直接对存储器中的数据样本进行数据输出，由于存储器容量的限制，因此数据样本输出一定时间之后，存储器将为空，这时就需要测试人员为存储器写入新的数据，由于需要频繁的人为操作，无法实现当前系统测试的高效率与自动化。

因此传统的数据回放装置已经不能够满足当前的复杂系统的测试需求。

发明内容

有鉴于此，本发明提供一种基于FIFO缓存结构的数据回放装置，可以实现在低速率读取测试数据的情况下对数据进行高速率输出，能够针对大批量的样本数据进行回放，突破了现有模拟输出回放装置存储容量的限制瓶颈；并且采用该装置可以实现样本数据自动地连续输出，能够保证数据的回放的连续性。

为达到上述目的，本发明的技术方案为：

一种基于FIFO缓存结构的数据回放装置，包括存储设备、控制平台、数据缓冲区FIFO和数模转换器，其中存储设备通过总线BUS0连接控制平台，控制平台通过总线BUS1连接数据缓冲区FIFO，数据缓冲区FIFO通过总线BUS2连接数模转换器；

存储设备中存储测试数据；

控制平台具有外部输入端口，接收用户输入的回放使能指令，同时读取数据缓冲区FIFO中的满状态标识，并根据设定的控制流程进行测试数据的读取和输出；

设定数据缓冲区FIFO的输入数据位宽大于输出数据位宽；

数据缓冲区FIFO中设有满状态标识，设定当数据缓冲区FIFO内部数据量剩余量所占数据容量的比例大于设定值时，满状态标识为有效，否则满状态标识为无效；

数模转换器接收来自数据缓冲区的测试数据，对测试数据进行数模转换，输出模拟信号；

控制平台中设定的控制流程如下：

首先向数据缓冲区FIFO中预写满数据，控制平台接收回放使能指令，检测数据缓冲区FIFO中的满状态标识，若满状态标识为有效，控制平台停止读取测试数据，同时停止向数据缓冲区FIFO写入数据，并实时检测满状态标识；若满状态标识为无效，则控制平台读取存储设备中的测试数据，然后将测试数据写入数据缓冲区FIFO；

总线BUS0、BUS1、BUS2的设置如下：

设置Bus0速率×Bus0有效位宽≥Bus1速率×Bus1有效位宽＞Bus2速率×Bus2有效位宽。

有益效果：

1、本发明所提供的数据回放装置使用控制平台直接对存储设备进行数据读取，同时使用FIFO缓存结构，设置其读写时钟，保证在低速率读取测试数据的情况下能够高速率输出数据，通过对总线的位宽进行特殊设置，可以保证FIFO中不会出现数据被读空的现象；基于该设计，数据回放装置中的存储设备可以是读取速率较低但容量大的硬盘，大大提高了数据样本的存储量，从而突破了现有模拟输出回放装置存储容量的限制；

2、由于本发明按照数据量设置总线速率与位宽，可以保证FIFO中不会出现数据被读空的现象，从而使得数据的连续稳定输出成为可能；本发明通过FIFO的状态标志，分别控制FIFO中测试数据的写入及输出，实现了连续不断的输出测试数据。

附图说明

图1为一种基于FIFO缓存结构的数据回放装置总体结构示意图；。

图2为数据缓冲区FIFO输入输出位宽控制示意图；

图3为数据回放的控制流程图。

具体实施方式

下面结合附图并举实施例，对本发明进行详细描述。

解决上述技术问题，本发明提供了一种基于FIFO缓存结构的数据回放装置，包括存储设备、控制平台、数据缓冲区FIFO和数模转换器。图1是本发明的一个实施例。如图1所示，本实施例中存储设备通过总线BUS0连接控制平台，控制平台通过总线BUS1连接数据缓冲区FIFO，数据缓冲区FIFO通过总线BUS2连接数模转换器。

本实施例中的存储设备用于存储测试数据，本实施例通过以下设计，使得存储设备可以使用硬盘，这样可以使样本数据的存储量大大提升。

控制平台与数据缓冲区FIFO进行通讯，读取FIFO中的满状态标识，控制平台具有外部输入端口，供用户输入回放使能指令。当用户输入回放使能指令，且FIFO中的满状态标识为无效，则控制平台访问存储设备，读出测试数据，控制平台将测试数据写入数据缓冲区FIFO。

设定数据缓冲区FIFO的输入数据位宽大于输出数据位宽，数据缓冲区FIFO中设有满状态标识。

本实施例中该数据缓冲区FIFO设定当数据缓冲区FIFO内部数据量剩余量所占FIFO总容量的比例大于设定值时，满状态标识为有效，即为已满，否则满状态标识为无效，即为未满。例如，本实施例中设定当数据缓冲区内部剩余数据量占FIFO总容量的90%及以上时其满状态标识为有效。

数模转换器接收来自数据缓冲区的测试数据，对测试数据进行数模转换，实现模拟信号的输出。

一般情况下，为了保证数据回放装置的数据输出速率满足要求，通常使用更新速率较快的数模转换器，因此为了能够匹配数模转换器的更新速率，传统的数据回放装置需使用读取速率较高的闪存，而由于闪存的存储容量较小，无法满足巨大的测试数据样本量的存储需求。

而本发明中由于加入了数据缓冲区FIFO，且设定数据缓冲区FIFO的输入数据位宽大于输出数据位宽，因此若设置数据缓冲区FIFO的读时钟小于写时钟，即FIFO的数据输出速率大于写入速率，通过计算可使FIFO的输入数据量大于输出数据量，由此保证了FIFO在低速率读取、高速率输出的情况下不会出现空状态。

图2是本实施例中数据缓冲区FIFO输入输出位宽控制示意图，本实施例中设定FIFO的测试数据输入位宽为64Bit，FIFO输出至数模转换器的测试数据位宽为16Bit，则根据位宽的比例，一定数据量的测试数据由FIFO输出至数模转换器时，FIFO的写入速率只需大于输出速率的四分之一即可，则控制平台对于存储设备内测试数据的读取速率不必过高即可将数据高速输出至数模转换器，

由此可以看出，本实施例中的数据回放装置对于存储设备的读取速率要求大大降低，因此本实施例中的存储设备可以是读取速率较低但存储容量大的硬盘，硬盘的使用大大提高了数据样本的存储量，从而突破了现有模拟输出回放装置的存储容量的限制。

基于以上设置，总线的速率与位宽需与以上设置相配合，本实施例中设置Bus0速率×Bus0有效位宽≥Bus1速率×Bus1有效位宽＞Bus2速率×Bus2有效位宽。

通过以上对控制总线速率以及位宽的设置，能够使控制平台由硬盘读取的数据量≥控制平台写入数据缓冲区FIFO的数据量＞数据缓冲区FIFO输入到数模转换器的数据量，因此能够保证在FIFO的输出速率大于写入速率的情况下，不会出现由于FIFO中数据量不足导致输出中断的现象，可以保证数据的连续稳定的输出。

控制流程

图3为本实施例中数据回放的控制流程，设定当数据缓冲区内部数据量不足数据容量的90%时其满状态标识为有效，则控制平台中所设定的控制流程如下：

1、首先向数据缓冲区FIFO中预写满数据，控制平台接收到用户输入的回放使能指令，装置启动，控制平台实时检测数据缓冲区FIFO的满状态标识，此时满状态标识为有效。

2、数据缓冲区FIFO通过总线BUS2将测试数据发送至数模转换器，当数据缓冲区FIFO剩余测试数据量不足数据容量的90%时，其满状态标识为无效。

3、控制平台检测到数据缓冲区FIFO的满状态标识为无效，则在数据缓冲区FIFO持续向数模转换器输出测试数据的同时，控制平台访问存储设备，通过总线BUS0读出存储设备中存储的测试数据。

4、控制平台通过总线BUS1将测试数据写入数据缓冲区FIFO，FIFO数据写满之后，满状态标识为有效，控制平台停止访问存储设备，并停止向数据缓冲区FIFO写入数据，控制平台继续实时检测数据缓冲区FIFO的满状态标识，数据缓冲区FIFO持续向数模转换器输出测试数据。

综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种基于FIFO缓存结构的数据回放装置，其特征在于，包括存储设备、控制平台、数据缓冲区FIFO和数模转换器，存储设备通过总线BUS0连接控制平台，控制平台通过总线BUS1连接数据缓冲区FIFO，数据缓冲区FIFO通过总线BUS2连接数模转换器；

所述存储设备中存储测试数据；

所述控制平台具有外部输入端口，接收用户输入的回放使能指令，同时读取数据缓冲区FIFO中的状态标识，并根据设定的控制流程进行测试数据的读取和输出；

设定所述数据缓冲区FIFO的输入数据位宽大于输出数据位宽；

所述数据缓冲区FIFO中设有满状态标识，设定当数据缓冲区FIFO内部数据量剩余量所占数据容量的比例大于设定值时，满状态标识为有效，否则满状态标识为无效；

所述数模转换器接收来自数据缓冲区的测试数据，对测试数据进行数模转换，输出模拟信号；

所述控制平台中设定的控制流程如下：

首先向数据缓冲区FIFO中预写满数据，控制平台接收回放使能指令，检测数据缓冲区FIFO中的状态标识，若满状态标识为有效，控制平台停止读取测试数据，同时停止向数据缓冲区FIFO写入数据，并实时检测状态标识；若满状态标识为有效，则控制平台读取存储设备中的测试数据，然后将测试数据写入数据缓冲区FIFO；

所述总线BUS0、BUS1、BUS2的设置如下：

设置Bus0速率×Bus0有效位宽≥Bus1速率×Bus1有效位宽＞Bus2速率×Bus2有效位宽。

Images