CN206411658U - 一种基于FPGA的NandFlash存储系统 - Google Patents
一种基于FPGA的NandFlash存储系统 Download PDFInfo
- Publication number
- CN206411658U CN206411658U CN201720094132.4U CN201720094132U CN206411658U CN 206411658 U CN206411658 U CN 206411658U CN 201720094132 U CN201720094132 U CN 201720094132U CN 206411658 U CN206411658 U CN 206411658U
- Authority
- CN
- China
- Prior art keywords
- nand flash
- data
- address
- microblaze
- modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003860 storage Methods 0.000 title claims abstract description 54
- 238000003491 array Methods 0.000 claims abstract description 21
- 238000013507 mapping Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 230000004087 circulation Effects 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本实用新型公开一种基于FPGA的Nand Flash存储系统，涉及存储系统领域；包含Microblaze模块，DDR控制器，地址指令缓存FIFO，多通道Nand Flash控制器，其中Microblaze模块用于Nand Flash的坏块管理及存储映射，DDR控制器用于输入数据的高速缓存，地址指令缓存FIFO用于存取对Nand Flash的操作命令及数据写入的地址，多通道Nand Flash控制器用于连接Nand Flash存储阵列，实现数据的并行流水写入。
Description
技术领域
本实用新型公开一种基于FPGA的Nand Flash存储系统，涉及存储系统领域。
背景技术
随着计算机技术的不断发展，存储设备的容量和速度都得到很大的提升。但是在雷达及航天等领域，对存储设备的容量及读写速率要求更加苛刻，普通的硬盘已经无法满足要求。
本实用新型提出了一种基于FPGA的Nand Flash存储系统，通过共享坏块以及地址命令缓存，简化了Nand Flash阵列的操作，提高了存储效率。
FPGA，Field-Programmable Gate Array，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。FPGA作为新兴的可编程器件，在高速系统中的应用越来越广泛。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现，解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。而且用户可以根据不同的配置模式，采用不同的编程方式，反复使用。
发明内容
本实用新型提供一种基于FPGA的Nand Flash存储系统，通过共享坏块以及地址命令缓存，简化了Nand Flash阵列的操作，提高了存储效率。
本实用新型所采用的技术方案为：
一种基于FPGA的Nand Flash存储系统：
包含Microblaze模块、DDR控制器、地址指令缓存FIFO、多通道Nand Flash控制器，DDR控制器、地址指令缓存FIFO分别与Microblaze模块及多通道Nand Flash控制器进行通信连接，多通道Nand Flash控制器与Nand Flash存储阵列进行通信连接；
其中Microblaze模块用于Nand Flash的坏块管理及存储映射，DDR控制器用于输入数据的高速缓存，地址指令缓存FIFO用于存取对Nand Flash的操作命令及数据写入的地址，多通道Nand Flash控制器用于连接Nand Flash存储阵列，实现数据的并行流水写入。
外部数据写入所述存储系统时，如果DDR控制器中缓存的数据达到Nand Flash存储阵列并行加流水一个或多个循环的数据量时，DDR控制器向Microblaze模块发出中断，Microblaze模块通过存储映射及坏块管理表，找到Nand Flash存储阵列的物理地址，结合写命令写入地址指令缓存FIFO，多通道Nand Flash控制器读取DDR控制器及地址指令缓存FIFO的数据，写入Nand Flash存储阵列。
从所述的存储系统读取数据时，Microblaze模块解析读取的数据，通过数据与逻辑地址映射及逻辑地址和物理地址映射，找到需要读取的物理地址，结合读取命令将其写入地址命令缓存FIFO，多通道Nand Flash控制器通过并行加流水读取对应物理地址的数据，将其写入DDR控制器，读取数据量满足时，开始读取地址命令缓存FIFO中的下一个物理地址，以次类推，读取结束时，将DDR控制器中的数据发送到外部上位机。
本实用新型的有益效果为：
本实用新型提出了一种基于FPGA的Nand Flash存储系统，包含Microblaze模块，DDR控制器，地址指令缓存FIFO，多通道Nand Flash控制器，DDR控制器、地址指令缓存FIFO分别与Microblaze模块及多通道Nand Flash控制器进行通信连接，多通道Nand Flash控制器与Nand Flash存储阵列进行通信连接；其中Microblaze模块用于Nand Flash的坏块管理及存储映射，DDR控制器用于输入数据的高速缓存，地址指令缓存FIFO用于存取对NandFlash的操作命令及数据写入的地址，多通道Nand Flash控制器用于连接Nand Flash存储阵列，实现数据的并行流水写入。本实用新型通过共享坏块以及地址命令缓存，简化了NandFlash阵列的操作，提高了存储效率。
附图说明
图1 本实用新型结构框架示意图。
具体实施方式
通过具体实施方式及结合附图对本实用新型进一步说明：
其中选取DDR3控制器作为DDR控制器，Nand Flash存储阵列可以选择4×4阵列；
本实用新型存储系统包含Microblaze模块，DDR3控制器，地址指令缓存FIFO，多通道Nand Flash控制器， Microblaze模块通过总线连接地址命令缓存FIFO，DDR3控制器，多通道Nand Flash控制器通信连接Nand Flash存储阵列及FIFO和DDR3控制器；
Microblaze模块用于Nand Flash的坏块管理及存储映射，DDR3控制器用于对DDR3颗粒进行写入及读取，输入数据的高速缓存，地址指令缓存FIFO用于存取对Nand Flash的操作命令及数据写入的地址，多通道Nand Flash控制器用于连接Nand Flash存储阵列，实现数据的并行流水写入。
当外部数据写入上述存储系统时，如果DDR3控制器中缓存的数据达到Nand Flash存储阵列并行加流水一个或多个循环的数据量时，DDR3控制器向Microblaze模块发出中断，Microblaze模块通过存储映射及坏块管理表，找到Nand Flash存储阵列的物理地址，结合写命令写入地址指令缓存FIFO，多通道Nand Flash控制器读取DDR3控制器及地址指令缓存FIFO的数据，写入Nand Flash存储阵列。当数据量达到预定的值时，地址命令缓存FIFO的指针移到下一个位置，然后将DDR3控制器中的数据写入Nand Flash阵列的下一个地址，以此类推。
当从上述存储系统读取数据时，Microblaze模块解析读取的数据，通过数据与逻辑地址映射及逻辑地址和物理地址映射，找到需要读取的物理地址，结合读取命令将其写入地址命令缓存FIFO，多通道Nand Flash控制器通过并行加流水读取对应物理地址的数据，将其写入DDR3控制器，读取数据量满足时，开始读取地址命令缓存FIFO中的下一个物理地址，以次类推，读取结束时，将DDR3控制器中的数据发送到外部上位机。
利用本实用新型存储系统，通过共享坏块以及地址命令缓存，简化了Nand Flash阵列的操作，提高了存储效率。
Claims (3)
1.一种基于FPGA的Nand Flash存储系统，其特征是
包含Microblaze模块、DDR控制器、地址指令缓存FIFO、多通道Nand Flash控制器，DDR控制器、地址指令缓存FIFO分别与Microblaze模块及多通道Nand Flash控制器进行通信连接，多通道Nand Flash控制器与Nand Flash存储阵列进行通信连接；
其中Microblaze模块用于Nand Flash的坏块管理及存储映射，DDR控制器用于输入数据的高速缓存，地址指令缓存FIFO用于存取对Nand Flash的操作命令及数据写入的地址，多通道Nand Flash控制器用于连接Nand Flash存储阵列，实现数据的并行流水写入。
2.根据权利要求1所述的存储系统，其特征是外部数据写入所述存储系统时，如果DDR控制器中缓存的数据达到Nand Flash存储阵列并行加流水一个或多个循环的数据量时，DDR控制器向Microblaze模块发出中断，Microblaze模块通过存储映射及坏块管理表，找到Nand Flash存储阵列的物理地址，结合写命令写入地址指令缓存FIFO，多通道Nand Flash控制器读取DDR控制器及地址指令缓存FIFO的数据，写入Nand Flash存储阵列。
3.根据权利要求1或2所述的存储系统，其特征是从所述的存储系统读取数据时，Microblaze模块解析读取的数据，通过数据与逻辑地址映射及逻辑地址和物理地址映射，找到需要读取的物理地址，结合读取命令将其写入地址命令缓存FIFO，多通道Nand Flash控制器通过并行加流水读取对应物理地址的数据，将其写入DDR控制器，读取数据量满足时，开始读取地址命令缓存FIFO中的下一个物理地址，以次类推，读取结束时，将DDR控制器中的数据发送到外部上位机。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720094132.4U CN206411658U (zh) | 2017-01-24 | 2017-01-24 | 一种基于FPGA的NandFlash存储系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720094132.4U CN206411658U (zh) | 2017-01-24 | 2017-01-24 | 一种基于FPGA的NandFlash存储系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206411658U true CN206411658U (zh) | 2017-08-15 |
Family
ID=59556887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720094132.4U Active CN206411658U (zh) | 2017-01-24 | 2017-01-24 | 一种基于FPGA的NandFlash存储系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206411658U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108470005A (zh) * | 2018-03-13 | 2018-08-31 | 山东超越数控电子股份有限公司 | 一种NandFlash阵列控制方法 |
| CN110069443A (zh) * | 2019-05-05 | 2019-07-30 | 山东浪潮人工智能研究院有限公司 | 一种基于fpga控制的ufs存储阵列系统及数据传输方法 |
| CN110188066A (zh) * | 2019-05-07 | 2019-08-30 | 方一信息科技（上海）有限公司 | 一种针对大容量数据的FPGA和基于opencl的FPGA算法 |
| CN110413540A (zh) * | 2019-06-28 | 2019-11-05 | 苏州浪潮智能科技有限公司 | 一种fpga数据缓存的方法、系统、设备及存储介质 |
-
2017
- 2017-01-24 CN CN201720094132.4U patent/CN206411658U/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108470005A (zh) * | 2018-03-13 | 2018-08-31 | 山东超越数控电子股份有限公司 | 一种NandFlash阵列控制方法 |
| CN110069443A (zh) * | 2019-05-05 | 2019-07-30 | 山东浪潮人工智能研究院有限公司 | 一种基于fpga控制的ufs存储阵列系统及数据传输方法 |
| CN110188066A (zh) * | 2019-05-07 | 2019-08-30 | 方一信息科技（上海）有限公司 | 一种针对大容量数据的FPGA和基于opencl的FPGA算法 |
| CN110413540A (zh) * | 2019-06-28 | 2019-11-05 | 苏州浪潮智能科技有限公司 | 一种fpga数据缓存的方法、系统、设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206411658U (zh) | 一种基于FPGA的NandFlash存储系统 | |
| US9927999B1 (en) | Trim management in solid state drives | |
| US11709623B2 (en) | NAND-based storage device with partitioned nonvolatile write buffer | |
| CN102063274B (zh) | 存储阵列和存储系统及数据访问方法 | |
| KR20170118594A (ko) | 가비지 컬렉션에 대한 유효성 추적 | |
| US10423339B2 (en) | Logical block address mapping for hard disk drives | |
| CN106062724B (zh) | 管理存储器模块上的数据的方法、存储器模块及存储介质 | |
| CN106020723A (zh) | 一种简化NVMe固态硬盘的方法 | |
| US20140068125A1 (en) | Memory throughput improvement using address interleaving | |
| DE102021115626A1 (de) | Datenaggregation in zns-laufwerk | |
| DE112020005044T5 (de) | Zonenanhang-befehlsplanung basierend auf zonenzustand | |
| DE102021114458A1 (de) | Befehlsentleerung unter verwendung des host-speicherpuffers | |
| CN102789424B (zh) | 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器 | |
| CN110413234B (zh) | 一种固态硬盘 | |
| CN109753459A (zh) | 一种大容量数据记录器 | |
| CN206147601U (zh) | 一种高密度高速存储板卡 | |
| US11733920B2 (en) | NVMe simple copy command support using dummy virtual function | |
| CN210155649U (zh) | 一种固态硬盘 | |
| CN210155650U (zh) | 一种固态硬盘控制器 | |
| CN105630400A (zh) | 高速海量数据存储系统 | |
| CN105159613B (zh) | 一种emmc控制系统及其访问方法 | |
| US9836215B2 (en) | Real time protocol generation | |
| KR101190885B1 (ko) | 홈 저장 시스템 | |
| CN105701060A (zh) | 基于fpga的高速实时数据记录系统 | |
| KR20220137120A (ko) | 메모리 서브시스템의 큐를 관리하기 위한 방법, 시스템 및 판독 가능 저장 매체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211026 Address after: 250100 building S02, No. 1036, Langchao Road, high tech Zone, Jinan City, Shandong Province Patentee after: Shandong Inspur Scientific Research Institute Co.,Ltd. Address before: 250100 First Floor of R&D Building 2877 Kehang Road, Sun Village Town, Jinan High-tech Zone, Shandong Province Patentee before: JINAN INSPUR HIGH-TECH TECHNOLOGY DEVELOPMENT Co.,Ltd. |