CN206147601U - 一种高密度高速存储板卡 - Google Patents

Abstract

本实用新型公开了一种高密度高速存储板卡，包括NAND Flash阵列模块、FPGA模块、配置芯片模块、电源管理模块以及接口模块，存储板通过FPGA模块实现了对NAND Flash阵列模块的并行流水读写，达到单板最大3TB容量、存储带宽1.5GB/s的存储系统，具有单板高密度、高速访问的特点，并且上位机能够通过PCIe或者SATA接口控制访问存储系统，本实用新型还具有系统易于集成，数据通信速率高的优点，可应用于雷达高速数据采集存储、半实物仿真等领域对数据存储容量和存储带宽要求较高的场合。

Description

一种高密度高速存储板卡

技术领域

本实用新型涉及数据存储技术领域，具体为一种高密度高速存储板卡。

背景技术

高速大容量数据存储板主要应用于信号采集中对存储带宽和存储容量要求较大的嵌入式应用场合，例如雷达、电子对抗等应用领域中对宽带信号进行连续采集存储。在这些应用中除了需要高速的数据存储带宽和超大的数据存储容量以外，由于受应用场合的限制故存储设备的体积和功耗要尽可能的小，而目前大多数的数据存储产品均采用磁盘作为存储介质，其单个磁盘的访问带宽只有几十兆字节/秒，而由此搭建的磁盘阵虽然在带宽上能够达到300-400MB/s,但随之而来带来的是体积和功耗上的增大。

目前数据存储设备广泛应用于雷达、工业自动化、医疗卫生、通信等各行业。随着轻型天线和压缩信号处理技术的发展，成本的降低，能够全天时，全天候工作的机载SAR遥测系统将会成为未来战争中实现“零伤亡”侦察的重要手段。机载SAR遥测系统在工作过程中会产生大量的遥测数据，受限于飞机的数据传输和处理能力，需要将原始数据和处理后的图像数据实时保存在存储设备中，返回地面后再进行回放和数据分析，以便设计实时处理算法。在飞机体积和载重能力受限的情况下，为了获取分辨率更高的图像和更加准确的目标信息，这要求数据存储系统具有高密度、高速度的特点，能够实现多路高速数据的并行写入，对数据存储系统的功耗和抗震性也提出了较高的要求。

实用新型内容

本实用新型的目的在于提供一种高密度高速存储板卡，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：一种高密度高速存储板卡,包括NAND Flash阵列模块、FPGA模块、配置芯片模块、电源管理模块以及接口模块,所述配置芯片模块包括96片FLASH芯片，所述配置芯片模块连接FPGA模块；所述接口模块包括PCIe接口、SATA接口以及SRIO接口，所述接口模块连接FPGA模块，所述电源管理模块连接FPGA模块，还包括AD模块、JTAG模块、复位模块、指示灯、FLASH存储器、串行NOR FLASH模块，所述AD模块、JTAG模块、复位模块、指示灯、FLASH存储器、串行NOR FLASH模块分别连接FPGA模块。

优选的，所述FPGA模块包括微处理器模块、PCIe接口控制器、NAND Flash阵列控制器以及SRIO接口控制器，所述微处理器模块通过PCIe总线与PCIe接口控制器相连，所述PCIe接口控制器通过选择器与NAND Flash阵列控制器相连，所述选择器还连接SRIO接口控制器，所述NAND Flash阵列控制器双向连接NAND Flash阵列模块。

优选的，还包括第一XPS BRAM模块、第二XPS BRAM模块、第一XPS GPIO模块、第二XPS GPIO模块、XPS INTC模块以及命令解析模块，所述第一XPS BRAM模块连接PCIe接口控制器，且所述第一XPS BRAM模块通过PLBV 46总线连接微处理器模块，所述第二XPS BRAM模块通过PLBV 46总线连接微处理器模块，所述第二XPS BRAM模块通过命令解析模块连接SRIO接口控制器，所述第一XPS GPIO模块通过PLBV 46总线连接微处理器模块，且所述第一XPS GPIO模块连接SRIO接口控制器，所述第二XPS GPIO模块通过PLBV 46总线连接微处理器模块，且所述第二XPS GPIO模块连接指示灯，所述XPS INTC模块通过PLBV 46总线连接微处理器模块，所述PCIe接口控制器和SRIO接口控制器还连接VPX接口。

与现有技术相比，本实用新型的有益效果是：本实用新型通过FPGA模块实现了对NAND Flash阵列模块的并行流水读写，达到单板最大3TB容量、存储带宽1.5GB/s的存储系统，具有单板高密度、高速访问的特点，并且上位机能够通过PCIe或者SATA接口控制访问存储系统，本实用新型还具有系统易于集成，数据通信速率高的优点，可应用于雷达高速数据采集存储、半实物仿真等领域对数据存储容量和存储带宽要求较高的场合。

附图说明

图1为本实用新型整体结构原理框图；

图2为本实用新型的FPGA模块工作原理框图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1-2，本实用新型提供一种技术方案：一种高密度高速存储板卡,包括NAND Flash阵列模块1、FPGA模块2、配置芯片模块3、电源管理模块4以及接口模块5,所述配置芯片模块3包括96片FLASH芯片，所述配置芯片模块3连接FPGA模块2；所述接口模块5包括PCIe接口、SATA接口以及SRIO接口，用于存储板与上位机以及其他电路板的数据交换；所述接口模块5连接FPGA模块2，所述电源管理模块4连接FPGA模块2，还包括AD模块6、JTAG模块7、复位模块8、指示灯9、FLASH存储器10、串行NOR FLASH模块11，所述AD模块6、JTAG模块7、复位模块8、指示灯9、FLASH存储器10、串行NOR FLASH模块11分别连接FPGA模块2。

其中，NAND Flash阵列模块1包括96片NAND芯片，物理上分为3组，一组32片，逻辑上分为12组，每组32片并行操作；FPGA模块2用于控制整版工作；配置芯片模块3用于FPGA芯片上电初始化并加载控制程序；电源管理模块4用于向存储板上的其他各功能模块提供工作电压。

本实施例中，FPGA模块2包括微处理器模块12、PCIe接口控制器13、NAND Flash阵列控制器14以及SRIO接口控制器15，微处理器模块包括一片XC6VLX240T型FPGA芯片，NANDFlash阵列模块包括基于BCH码纠错模块，纠错能力达264B纠8bit错误，所述微处理器模块12通过PCIe总线与PCIe接口控制器13相连，所述PCIe接口控制器13通过选择器16与NANDFlash阵列控制器14相连，负责接收Microblaze微处理器模块传输的数据和指令信号，并按照Microblaze微处理器模块的指令直接对NAND存储阵列进行操作，所述选择器16还连接SRIO接口控制器15，所述NAND Flash阵列控制器14双向连接NAND Flash阵列模块1，在记录模式下，SRIO接口控制器负责将数据写入NAND Flash阵列模块中，回放模式下，SRIO接口控制器解析Flash中数据的帧格式，并将数据向SRIO接口发送。

本实施例中，还包括第一XPS BRAM模块17、第二XPS BRAM模块18、第一XPS GPIO模块19、第二XPS GPIO模块20、XPS INTC模块21以及命令解析模块22，所述第一XPS BRAM模块17连接PCIe接口控制器13，且所述第一XPS BRAM模块17通过PLBV 46总线23连接微处理器模块12，所述第二XPS BRAM模块18通过PLBV 46总线23连接微处理器模块12，所述第二XPSBRAM模块18通过命令解析模块22连接SRIO接口控制器15，所述第一XPS GPIO模块19通过PLBV 46总线23连接微处理器模块12，且所述第一XPS GPIO模块19连接SRIO接口控制器15，所述第二XPS GPIO模块20通过PLBV 46总线23连接微处理器模块12，且所述第二XPS GPIO模块20连接指示灯9，所述XPS INTC模块21通过PLBV 46总线23连接微处理器模块12，所述PCIe接口控制器13和SRIO接口控制器15还连接VPX接口24。

工作原理：上位机通过PCIe接口模块把控制指令传输到存储板上的微处理器模块，从而控制整个存储板的状态，如数据存储、数据转存、擦除等，并设置相关命令参数；当存储板处于数据存储状态时，采集得到的数据通过SRIO接口控制器进入NAND Flash阵列控制器，由NAND Flash阵列控制器完成数据的接收，然后将命令帧存储至NAND Flash阵列模块，通过NAND Flash阵列控制器的流水操作实现数据的并行高速存储；当存储板处于数据转发状态时，NAND Flash阵列控制器根据上位机设置的相关命令参数产生数据读取命令帧，通过SRIO接口控制器输出或通过PCIe接口、SATA接口上传至上位机。

本实用新型通过FPGA模块实现了对NAND Flash阵列模块的并行流水读写，达到单板最大3TB容量、存储带宽1.5GB/s的存储系统，具有单板高密度、高速访问的特点，并且上位机能够通过PCIe或者SATA接口控制访问存储系统，本实用新型还具有系统易于集成，数据通信速率高的优点，可应用于雷达高速数据采集存储、半实物仿真等领域对数据存储容量和存储带宽要求较高的场合。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims (3)

1.一种高密度高速存储板卡,包括NAND Flash阵列模块、FPGA模块、配置芯片模块、电源管理模块以及接口模块,其特征在于：所述配置芯片模块包括96片FLASH芯片，所述配置芯片模块连接FPGA模块；所述接口模块包括PCIe接口、SATA接口以及SRIO接口，所述接口模块连接FPGA模块，所述电源管理模块连接FPGA模块，还包括AD模块、JTAG模块、复位模块、指示灯、FLASH存储器、串行NOR FLASH模块，所述AD模块、JTAG模块、复位模块、指示灯、FLASH存储器、串行NOR FLASH模块分别连接FPGA模块。

2.根据权利要求1所述的一种高密度高速存储板卡，其特征在于：所述FPGA模块包括微处理器模块、PCIe接口控制器、NAND Flash阵列控制器以及SRIO接口控制器，所述微处理器模块通过PCIe总线与PCIe接口控制器相连，所述PCIe接口控制器通过选择器与NAND Flash阵列控制器相连，所述选择器还连接SRIO接口控制器，所述NAND Flash阵列控制器双向连接NAND Flash阵列模块。

3.根据权利要求2所述的一种高密度高速存储板卡，其特征在于：还包括第一XPS BRAM模块、第二XPS BRAM模块、第一XPS GPIO模块、第二XPS GPIO模块、XPS INTC模块以及命令解析模块，所述第一XPS BRAM模块连接PCIe接口控制器，且所述第一XPS BRAM模块通过PLBV 46总线连接微处理器模块，所述第二XPS BRAM模块通过PLBV 46总线连接微处理器模块，所述第二XPS BRAM模块通过命令解析模块连接SRIO接口控制器，所述第一XPS GPIO模块通过PLBV 46总线连接微处理器模块，且所述第一XPS GPIO模块连接SRIO接口控制器，所述第二XPS GPIO模块通过PLBV 46总线连接微处理器模块，且所述第二XPS GPIO模块连接指示灯，所述XPS INTC模块通过PLBV 46总线连接微处理器模块，所述PCIe接口控制器和SRIO接口控制器还连接VPX接口。