KR20180091269A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20180091269A
KR20180091269A KR1020170016212A KR20170016212A KR20180091269A KR 20180091269 A KR20180091269 A KR 20180091269A KR 1020170016212 A KR1020170016212 A KR 1020170016212A KR 20170016212 A KR20170016212 A KR 20170016212A KR 20180091269 A KR20180091269 A KR 20180091269A
Authority
KR
South Korea
Prior art keywords
voltage
operating voltage
control unit
memory device
nonvolatile memory
Prior art date
Application number
KR1020170016212A
Other languages
English (en)
Inventor
박진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170016212A priority Critical patent/KR20180091269A/ko
Priority to US15/613,744 priority patent/US10096371B2/en
Priority to CN201710539151.8A priority patent/CN108399929B/zh
Publication of KR20180091269A publication Critical patent/KR20180091269A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 불휘발성 메모리 장치를 저장 매체로써 사용하는 데이터 저장 장치에 관한 것이다. 상기 데이터 저장 장치는, 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치의 동작 전압을 감지하는 전압 디텍터; 및 상기 전압 디텍터로부터 제공된 상기 동작 전압이 제1 기준 전압에서 제2 기준 전압까지 감소되는 경과 시간과, 제1 기준 시간을 비교한 결과에 근거하여 상기 동작 전압이 의도적으로 강하되었는지 또는 비의도적으로 강하되었는지를 1차적으로 판단한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 불휘발성 메모리 장치를 저장 매체로써 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 불휘발성 메모리 장치의 동작 전압이 의도적으로(intentionally) 강하(drop)되었는지 비의도적으로(unintentionally) 강하되었는지를 판단할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치의 동작 전압을 감지하는 전압 디텍터; 및 상기 전압 디텍터로부터 제공된 상기 동작 전압이 제1 기준 전압에서 제2 기준 전압까지 감소되는 경과 시간과, 제1 기준 시간을 비교한 결과에 근거하여 상기 동작 전압이 의도적으로 강하되었는지 또는 비의도적으로 강하되었는지를 1차적으로 판단하는 컨트롤 유닛을 포함한다.
본 발명의 실시 예에 따른 호스트 장치의 리퀘스트에 응답하여 불휘발성 메모리 장치에 데이터를 저장하거나, 상기 불휘발성 메모리 장치로부터 독출된 데이터를 상기 호스트 장치로 제공하는 데이터 저장 장치의 동작 방법은, 상기 불휘발성 메모리 장치의 동작 전압이 제1 기준 전압 이하로 강하되었는지를 판단하고; 상기 동작 전압이 제1 기준 전압 이하로 강하된 경우, 상기 동작 전압이 상기 제1 기준 전압에서 제2 기준 전압으로 강하된 경과 시간이 제1 기준 시간보다 짧은지를 판단하고; 상기 경과 시간이 상기 제1 기준 시간보다 짧은 경우, 상기 동작 전압이 상기 제2 기준 전압 이하로 유지된 유지 시간이 제2 기준 시간보다 긴지를 판단하고; 그리고 상기 유지 시간이 상기 제2 기준 시간보다 긴 경우, 상기 동작 전압이 의도적으로 강하된 것으로 판단한다.
본 발명의 실시 예에 따르면 불휘발성 메모리 장치의 동작 전압이 의도적으로 강하되었는지 비의도적으로 강하되었는지를 판단할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 전원 관리 유닛 및 컨트롤 유닛을 설명하기 위한 블럭도이다.
도 3은 본 발명의 실시 예에 따른 컨트롤 유닛의 제1 판단 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 컨트롤 유닛의 제2 판단 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 컨트롤 유닛의 판단 동작을 설명하기 위한 순서도이다.
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 7은 도 6에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와 연결되는 표준 전송 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 호스트 인터페이스 유닛(210), 컨트롤 유닛(220), 동작 메모리(230), 메모리 컨트롤 유닛(240) 및 전원 관리 유닛(250)을 포함할 수 있다.
호스트 인터페이스 유닛(210)은 호스트 장치와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(210)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나, 즉, 호스트 인터페이스를 이용해서 호스트 장치와 통신할 수 있다.
컨트롤 유닛(220)은 컨트롤러(200)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(220)은 동작 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들의 동작을 제어할 수 있다. 컨트롤 유닛(220)은 소프트웨어의 구동에 필요한 기능 블럭, 예를 들면, 타이머(221) 등을 포함할 수 있다. 컨트롤 유닛(220)은 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다.
동작 메모리(230)는 컨트롤 유닛(220)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 동작 메모리(230)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 동작 메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다.
메모리 컨트롤 유닛(240)은 컨트롤 유닛(220)의 제어에 따라서 불휘발성 메모리 장치(300)를 제어할 수 있다. 메모리 컨트롤 유닛(240)은 메모리 인터페이스 유닛으로도 불릴 수 있다. 메모리 컨트롤 유닛(240)은 제어 신호들을 불휘발성 메모리 장치(300)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(300)를 제어하기 위한 명령, 어드레스, 제어 신호 등을 포함할 수 있다. 메모리 컨트롤 유닛(240)은 데이터를 불휘발성 메모리 장치(300)로 제공하거나, 불휘발성 메모리 장치(300)로부터 독출된 데이터를 제공 받을 수 있다.
전원 관리 유닛(250)은 파워 서플라이(power supply), 전원 관리 집적 회로(power management integrated circuit)(PMIC) 등으로 구성될 수 있다. 전원 관리 유닛(250)은 데이터 저장 장치(100)의 동작에 사용되는 전원을 관리할 수 있다. 전원 관리 유닛(250)은 컨트롤 유닛(220)의 제어에 따라서 데이터 저장 장치(100)의 전원 모드(예를 들면, 정상 모드, 절전 모드 등)를 관리할 수 있다. 또한, 전원 관리 유닛(250)은 전원 모드에 따라서 외부 장치, 예를 들면, 호스트 장치로부터 제공된 동작 전압을 배분할 수 있다.
예를 들면, 전원 관리 유닛(250)은 제1 동작 전압(V1) 및 제2 동작 전압(V2)을 데이터 저장 장치(100) 내부로 제공할 수 있다. 전원 관리 유닛(250)은 컨트롤러(200)의 동작에 필요한 제1 동작 전압(V1)을 전원 라인들(도시되지 않음)을 통해서 컨트롤러(200)의 내부 블럭들(210~240) 각각에 제공할 수 있다. 또한, 전원 관리 유닛(250)은 불휘발성 메모리 장치(300)의 동작에 필요한 제2 동작 전압(V2)을 전원 라인(도시되지 않음)을 통해서 불휘발성 메모리 장치(300)에 제공할 수 있다.
데이터 저장 장치(100)는 불휘발성 메모리 장치(300)를 포함할 수 있다. 불휘발성 메모리 장치(300)는 명령, 어드레스, 제어 신호들과 데이터를 전송할 수 있는 신호 라인(또는 신호 라인들)을 의미하는 채널(CH)을 통해서 컨트롤러(200)와 연결될 수 있다. 불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로서 사용될 수 있다.
불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 및 저항성 램(RERAM)는 메모리 셀에 대한 랜덤 액세스가 가능한 불휘발성 랜덤 액세스 메모리 장치의 한 종류이다. 불휘발성 메모리 장치(300)는 낸드 플래시 메모리 장치와 위에서 언급한 다양한 형태의 불휘발성 랜덤 액세스 메모리 장치의 조합으로 구성될 수 있다.
도 2는 본 발명의 실시 예에 따른 전원 관리 유닛 및 컨트롤 유닛을 설명하기 위한 블럭도이다.
전원 관리 유닛(250)은 전압 디텍터(251)를 포함할 수 있다. 전압 디텍터(251)는 제2 동작 전압(V2)의 전압 레벨을 감지할 수 있다. 전압 디텍터(251)는 감지한 제2 동작 전압(V2)의 전압 레벨을 컨트롤 유닛(220)에 제공할 수 있다. 예를 들면, 전압 디텍터(251)는 제2 동작 전압(V2)의 전압 레벨을 아날로그 값에서 디지털 값으로 변환하고, 디지털 값으로 변환된 제2 동작 전압(V2)의 전압 레벨(Vd)을 컨트롤 유닛(220)에 제공할 수 있다.
컨트롤 유닛(220)은 타이머(221)를 포함할 수 있다. 타이머(221)는 컨트롤 유닛(220)의 제어에 따라서 시간을 측정 또는 카운트 할 수 있다.
컨트롤 유닛(220)은 전압 디텍터(251)로부터 제공된 제2 동작 전압(V2)의 전압 레벨(Vd)과 타이머(221)를 통해서 측정된 시간에 근거하여 제2 동작 전압(V2)이 의도적으로(intentionally) 강하되었는지 비의도적으로(unintentionally) 강하되었는지를 판단할 수 있다. 제2 동작 전압(V2)이 의도적으로 강하된다는 것은, 제2 동작 전압(V2)을 제공하는 외부 장치, 예를 들면, 호스트 장치가 필요에 의해서 제2 동작 전압(V2)을 강하 또는 차단하는 상태를 의미할 수 있다. 반면, 제2 동작 전압(V2)이 비의도적으로 강하된다는 것은, 호스트 장치가 의도하지 않은 갑작스런 전원 중단 상태를 의미할 수 있다.
컨트롤 유닛(220)의 판단 동작은 제1 판단 동작과 제2 판단 동작으로 구분되며, 컨트롤 유닛(220)은 제1 판단 동작에 의해서 제2 판단 동작을 수행하기 위한 조건이 충족되었을 때 제2 판단 동작을 수행할 수 있다. 컨트롤 유닛(220)의 제1 판단 동작은 도 3을 참조하여 설명되고, 제2 판단 동작은 도 4를 참조하여 설명될 것이다.
도 3은 본 발명의 실시 예에 따른 컨트롤 유닛의 제1 판단 동작을 설명하기 위한 도면이다. 도 3에 도시된 제1 기준 전압(Vref1), 제2 기준 전압(Vref2) 및 제1 기준 시간(Tref1)은 컨트롤 유닛(220)에 의해서 미리 설정된 값일 수 있다. 불휘발성 메모리 장치(300)의 종류에 따라서 제2 동작 전압(V2)이 변경되면, 그에 적합하게 제1 기준 전압(Vref1), 제2 기준 전압(Vref2) 및 제1 기준 시간(Tref1)이 변경될 수 있다.
컨트롤 유닛(220)은 제2 동작 전압(V2)의 전압 강하 기울기에 근거하여 제2 동작 전압(V2)이 의도적으로 강하되었는지 비의도적으로 강하되었는지를 판단할 수 있다. 예를 들면, 기준 기울기(SL_REF)보다 제2 동작 전압(V2)의 전압 강하 기울기가 큰 경우(즉, 기울기(SL_IT)와 같이 전압이 급격하게 감소하는 경우), 컨트롤 유닛(220)은 제2 동작 전압(V2)이 의도적으로 강하된 것으로 판단할 수 있다. 반면, 기준 기울기(SL_REF)보다 제2 동작 전압(V2)의 전압 강하 기울기가 작은 경우(즉, 기울기 (SL_UIT)와 같이 전압이 완만하게 감소하는 경우), 컨트롤 유닛(220)은 제2 동작 전압(V2)이 비의도적으로 강하된 것으로 판단할 수 있다.
기준 기울기(SL_REF)는 제1 기준 시간(Tref1) 동안의 전압 감소량(즉, 제1 기준 전압(Vref1)에서 제2 기준 전압(Vref2)까지의 전압 감소량)에 의해서 결정될 수 있다. 컨트롤 유닛(220)은 제2 동작 전압(V2)이 제1 기준 전압(Vref1)과 동일해질 때 타임 체크를 시작하고, 제2 동작 전압(V2)이 제2 기준 전압(Vref2)과 동일해질 때까지의 경과 시간(elapse time)(Te)을 측정하고, 경과 시간(Te) 동안의 제2 동작 전압(V2)의 전압 강하 기울기를 결정할 수 있다.
컨트롤 유닛(220)은 제2 동작 전압(V2)이 제1 기준 전압(Vref1)에서 제2 기준 전압(Vref2)까지 감소되는 경과 시간(Te)에 근거하여 제2 동작 전압(V2)이 의도적으로 강하되었는지 비의도적으로 강하되었는지를 판단할 수 있다. 예를 들면, 제1 기준 시간(Tref1)보다 경과 시간(Te)이 짧은 경우, 컨트롤 유닛(220)은 제2 동작 전압(V2)이 의도적으로 강하된 것으로 판단할 수 있다. 반면, 제1 기준 시간(Tref1)보다 경과 시간(Te)이 긴 경우, 컨트롤 유닛(220)은 제2 동작 전압(V2)이 비의도적으로 강하된 것으로 판단할 수 있다.
도 4는 본 발명의 실시 예에 따른 컨트롤 유닛의 제2 판단 동작을 설명하기 위한 도면이다. 앞서 설명된 바와 같이, 제2 판단 동작은 제1 판단 동작에 의해서 제2 동작 전압(V2)이 의도적으로 강하된 것으로 판단된 경우 수행될 수 있다. 제2 판단 동작은 제2 동작 전압(V2)이 의도적으로 강하된 것인지 아닌지를 재차 확인하기 위해서 수행될 수 있다. 따라서, 제1 판단 동작에 의한 1차적 판단 결과와 제2 판단 동작에 의한 2차적 판단 결과가 서로 동일한 경우, 제2 동작 전압(V2)이 의도적으로 강하된 것이라고 최종적으로 판단될 수 있다.
컨트롤 유닛(220)은 제2 동작 전압(V2)이 제2 기준 전압(Vref2)과 동일해질 때 타임 체크를 시작하고, 제2 동작 전압(V2)이 제2 기준 전압(Vref2) 이하로 유지되는 유지 시간(holding time)(Th)을 측정할 수 있다.
컨트롤 유닛(220)은 유지 시간(Th)에 근거하여 제2 동작 전압(V2)이 의도적으로 강하되었는지 비의도적으로 강하되었는지를 판단할 수 있다. 예를 들면, 제2 기준 시간(Tref2)보다 유지 시간(Th)이 긴 경우, 컨트롤 유닛(220)은 제2 동작 전압(V2)이 의도적으로 강하된 것으로 판단할 수 있다. 반면, 제2 기준 시간(Tref2)보다 유지 시간(Th)이 짧은 경우, 컨트롤 유닛(220)은 제2 동작 전압(V2)이 비의도적으로 강하된 것으로 판단할 수 있다. 예를 들면, 점선으로 도시된 것과 같이 제2 기준 시간(Tref2)이 경과되기 전에 제2 동작 전압(V2)이 제2 기준 전압(Vref2) 이상으로 증가되는 경우, 컨트롤 유닛(220)은 제2 동작 전압(V2)이 비의도적으로 강하된 것으로 판단할 수 있다.
도 5는 본 발명의 실시 예에 따른 컨트롤 유닛의 판단 동작을 설명하기 위한 순서도이다. 도 3 및 도 4를 참조하여 설명된 컨트롤 유닛의 제1 판단 동작과 제2 판단 동작은 다음과 같은 흐름으로 구성될 수 있다. 즉, 컨트롤 유닛의 판단 동작은, 불휘발성 메모리 장치(300)의 동작 전압(V2)이 제1 기준 전압(Vref1) 이하로 강하되었는지를 판단하고, 동작 전압(V2)이 제1 기준 전압(Vref1) 이하로 강하된 경우 동작 전압(V2)이 제1 기준 전압(Vref1)에서 제2 기준 전압(Vref2)으로 강하된 경과 시간(Te)이 제1 기준 시간(Tref1)보다 짧은지를 판단하고, 경과 시간(Te)이 제1 기준 시간(Tref1)보다 짧은 경우 동작 전압(V2)이 제2 기준 전압(Vref2) 이하로 유지된 유지 시간(Th)이 제2 기준 시간(Tref2)보다 긴지를 판단하고, 그리고 유지 시간(Th)이 제2 기준 시간(Tref2)보다 긴 경우 동작 전압(V2)이 의도적으로 강하된 것으로 판단할 수 있다.
S110 단계에서, 컨트롤 유닛(220)은 제2 동작 전압(V2)이 제1 기준 전압(Vref1) 이하인지를 판단할 수 있다. 제2 동작 전압(V2)이 제1 기준 전압(Vref1)을 초과하는 경우, 절차는 종료될 것이다. 제2 동작 전압(V2)이 제1 기준 전압(Vref1) 이하인 경우, 절차는 S120 단계로 진행될 수 있다.
S120 단계에서, 컨트롤 유닛(220)은 제2 동작 전압(V2)이 제2 기준 전압(Vref2) 이하인지를 판단할 수 있다. 제2 동작 전압(V2)이 제2 기준 전압(Vref2)을 초과하는 경우, 제2 동작 전압(V2)은 제1 기준 전압(Vref1)보다 낮고 제2 기준 전압(Vref2)보다 높은 것을 의미하므로, S130 단계와 같이, 경과 시간(Te)이 체크될 수 있다.
S130 단계에서, 컨트롤 유닛(220)은 경과 시간(Te)이 제1 기준 시간(Tref1)을 초과하는지를 판단할 수 있다. 경과 시간(Te)이 제1 기준 시간(Tref1)을 초과하는 경우, 컨트롤 유닛(220)은 제2 동작 전압(V2)이 비의도적으로 강하된 것으로 판단할 수 있다. 따라서, 컨트롤 유닛(220)은, S140 단계와 같이, 비의도적인 전압 강하를 처리하기 위한 동작을 수행할 수 있다.
비의도적인 전압 강하를 처리하기 위해서, 컨트롤 유닛(220)은 제2 동작 전압(V2)이 강하되었음을 호스트 장치로 통지하고, 호스트 장치 주도적인 리커버리 절차를 따를 수 있다. 호스트 장치 주도적인 리커버리 절차가 수행되면, 컨트롤 유닛(220)은 호스트 장치로부터 제공된 초기화 명령 또는 초기화 신호에 따라서 불휘발성 메모리 장치(300)를 초기화하고, 완료하지 못한 리퀘스트(또는 리퀘스트와 리퀘스트에 대응되는 데이터)를 호스트 장치로부터 다시 제공 받을 수 있다.
비의도적인 전압 강하를 처리하기 위해서, 컨트롤 유닛(220)은 호스트 장치의 관여 없이 자체적으로 리커버리 절차(이하, 데이터 저장 장치 주도적인 리커버리 절차라 칭함)를 수행할 수 있다. 데이터 저장 장치 주도적인 리커버리 절차가 수행되면, 컨트롤 유닛(220)은 불휘발성 메모리 장치(300)를 초기화하고, 처리하지 못한 호스트 장치의 리퀘스트를 다시 처리할 수 있다. 예를 들면, 컨트롤 유닛(220)은 쓰기 데이터를 불휘발성 메모리 장치(300)에 저장하는 쓰기 리퀘스트를 다시 수행하거나, 불휘발성 메모리 장치(300)로부터 독출된 데이터를 호스트 장치에 제공하는 읽기 리퀘스트를 다시 수행할 수 있다.
다시 S120 단계를 참조하면, 제2 동작 전압(V2)이 제2 기준 전압(Vref2) 이하인 경우, 제2 동작 전압(V2)이 제1 기준 시간(Tref1) 내에 제1 기준 전압(Vref1)에서 제2 기준 전압(Vref2)으로 강하된 것을 의미하므로 절차는 S150 단계로 진행될 것이다.
S150 단계에서, 컨트롤 유닛(220)은 유지 시간(Th)이 제2 기준 시간(Tref2) 이상인지를 판단할 수 있다. 유지 시간(Th)이 제2 기준 시간(Tref2) 미만인 경우, 컨트롤 유닛(220)은 제2 동작 전압(V2)이 비의도적으로 강하된 것으로 판단할 수 있다. 따라서, 컨트롤 유닛(220)은, S140 단계와 같이, 비의도적인 전압 강하를 처리하기 위한 동작을 수행할 수 있다. 유지 시간(Th)이 제2 기준 시간(Tref2) 이상인 경우, 컨트롤 유닛(220)은 제2 동작 전압(V2)이 의도적으로 강하된 것으로 판단할 수 있다. 따라서, 컨트롤 유닛(220)은, S160 단계와 같이, 의도적인 전압 강하를 처리하기 위한 동작을 수행할 수 있다.
의도적인 전압 강하를 처리하기 위해서, 컨트롤 유닛(220)은, 제2 동작 전압(V2)이 정상으로 복원된 이후에(예를 들면, 제1 기준 전압(Vref1) 이상으로 안정화된 이후에), 불휘발성 메모리 장치(300)를 초기화하고, 새롭게 수신된 호스트 장치의 리퀘스트를 처리할 수 있다.
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 6을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 7은 도 6에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 7을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 6에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 6에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(100), 도 6의 데이터 저장 장치(1200), 도 8의 데이터 저장 장치(2200), 도 9의 데이터 저장 장치(3200)로 구성될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다. 도 11을 참조하면, 불휘발성 메모리 장치(1230)는 메모리 셀 어레이(1231), 행 디코더(1232), 열 디코더(1233), 데이터 읽기/쓰기 블럭(1234), 전압 발생기(1235) 및 제어 로직(1236)을 포함할 수 있다.
메모리 셀 어레이(1231)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(1232)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(1231)와 연결될 수 있다. 행 디코더(1232)는 제어 로직(1236)의 제어에 따라 동작할 수 있다. 행 디코더(1232)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(1232)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(1232)는 전압 발생기(1235)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(1234)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(1231)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(1234)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(1234)은 제어 로직(1236)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(1234)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(1234)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(1231)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(1234)은 읽기 동작 시 메모리 셀 어레이(1231)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(1233)는 제어 로직(1236)의 제어에 따라 동작할 수 있다. 열 디코더(1233)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(1233)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(1234)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(1235)는 불휘발성 메모리 장치(1230)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(1235)에 의해서 생성된 전압들은 메모리 셀 어레이(1231)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(1236)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(1230)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(1236)은 불휘발성 메모리 장치(1230)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(1230)의 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
210 : 호스트 인터페이스 유닛
220 : 컨트롤 유닛
230 : 동작 메모리
240 : 메모리 컨트롤 유닛
250 : 전원 관리 유닛
300 : 불휘발성 메모리 장치

Claims (16)

  1. 불휘발성 메모리 장치;
    상기 불휘발성 메모리 장치의 동작 전압을 감지하는 전압 디텍터; 및
    상기 전압 디텍터로부터 제공된 상기 동작 전압이 제1 기준 전압에서 제2 기준 전압까지 감소되는 경과 시간과, 제1 기준 시간을 비교한 결과에 근거하여 상기 동작 전압이 의도적으로 강하되었는지 또는 비의도적으로 강하되었는지를 1차적으로 판단하는 컨트롤 유닛을 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤 유닛은, 상기 경과 시간이 상기 제1 기준 시간보다 짧은 경우, 상기 동작 전압이 의도적으로 강하된 것으로 판단하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 컨트롤 유닛은, 상기 동작 전압이 상기 제2 기준 전압 이하로 유지되는 유지 시간과, 제2 기준 시간을 비교한 결과에 근거하여 상기 동작 전압이 의도적으로 강하되었는지 또는 비의도적으로 강하되었는지를 2차적으로 판단하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 컨트롤 유닛은, 상기 유지 시간이 상기 제2 기준 시간보다 긴 경우, 상기 동작 전압이 의도적으로 강하된 것으로 판단하는 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 컨트롤 유닛은, 상기 동작 전압이 상기 제1 기준 전압 이상으로 안정화된 이후에, 상기 불휘발성 메모리 장치를 초기화하는 데이터 저장 장치.
  6. 제3항에 있어서,
    상기 컨트롤 유닛은, 상기 유지 시간이 상기 제2 기준 시간보다 짧은 경우, 상기 동작 전압이 비의도적으로 강하된 것으로 판단하는 데이터 저장 장치.
  7. 제1항에 있어서,
    상기 컨트롤 유닛은, 상기 경과 시간이 상기 제1 기준 시간보다 긴 경우, 상기 동작 전압이 비의도적으로 강하된 것으로 판단하는 데이터 저장 장치.
  8. 제7항에 있어서,
    상기 컨트롤 유닛은, 상기 동작 전압이 강하되었음을 호스트 장치로 통지하고, 상기 호스트 장치로부터 제공된 초기화 명령 또는 초기화 신호에 따라서 상기 불휘발성 메모리 장치를 초기화하고, 그리고 완료하지 못한 리퀘스트를 상기 호스트 장치로부터 다시 제공 받는 데이터 저장 장치.
  9. 제7항에 있어서,
    상기 컨트롤 유닛은, 상기 불휘발성 메모리 장치를 초기화하고 그리고 처리하지 못한 호스트 장치의 리퀘스트를 다시 처리하는 데이터 저장 장치.
  10. 제1항에 있어서,
    상기 컨트롤 유닛은, 상기 동작 전압이 상기 제1 기준 전압에서 상기 제2 기준 전압으로 강하되는 시간을 측정하는 타이머를 포함하는 데이터 저장 장치.
  11. 호스트 장치의 리퀘스트에 응답하여 불휘발성 메모리 장치에 데이터를 저장하거나, 상기 불휘발성 메모리 장치로부터 독출된 데이터를 상기 호스트 장치로 제공하는 데이터 저장 장치의 동작 방법에 있어서:
    상기 불휘발성 메모리 장치의 동작 전압이 제1 기준 전압 이하로 강하되었는지를 판단하고;
    상기 동작 전압이 제1 기준 전압 이하로 강하된 경우, 상기 동작 전압이 상기 제1 기준 전압에서 제2 기준 전압으로 강하된 경과 시간이 제1 기준 시간보다 짧은지를 판단하고;
    상기 경과 시간이 상기 제1 기준 시간보다 짧은 경우, 상기 동작 전압이 상기 제2 기준 전압 이하로 유지된 유지 시간이 제2 기준 시간보다 긴지를 판단하고; 그리고
    상기 유지 시간이 상기 제2 기준 시간보다 긴 경우, 상기 동작 전압이 의도적으로 강하된 것으로 판단하는 데이터 저장 장치의 동작 방법.
  12. 제11항에 있어서,
    상기 동작 전압이 의도적으로 강하된 것으로 판단된 경우, 상기 동작 전압이 상기 제1 기준 전압 이상으로 안정화된 이후에, 상기 불휘발성 메모리 장치를 초기화하는 데이터 저장 장치의 동작 방법.
  13. 제11항에 있어서,
    상기 경과 시간이 상기 제1 기준 시간보다 긴 경우, 상기 동작 전압이 비의도적으로 강하된 것으로 판단하는 데이터 저장 장치의 동작 방법.
  14. 제13항에 있어서,
    상기 동작 전압이 비의도적으로 강하된 것으로 판단된 경우, 상기 동작 전압이 강하되었음을 상기 호스트 장치로 통지하고, 상기 호스트 장치로부터 제공된 초기화 명령 또는 초기화 신호에 따라서 상기 불휘발성 메모리 장치를 초기화하고, 그리고 완료하지 못한 리퀘스트를 상기 호스트 장치로부터 다시 제공 받는 데이터 저장 장치의 동작 방법.
  15. 제13항에 있어서,
    상기 동작 전압이 비의도적으로 강하된 것으로 판단된 경우, 상기 호스트 장치의 관여 없이 상기 불휘발성 메모리 장치를 초기화하고 그리고 처리하지 못한 상기 호스트 장치의 리퀘스트를 다시 처리하는 데이터 저장 장치의 동작 방법.
  16. 제11항에 있어서,
    상기 유지 시간이 상기 제2 기준 시간보다 짧은 경우, 상기 동작 전압이 비의도적으로 강하된 것으로 판단하는 데이터 저장 장치의 동작 방법.
KR1020170016212A 2017-02-06 2017-02-06 데이터 저장 장치 및 그것의 동작 방법 KR20180091269A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170016212A KR20180091269A (ko) 2017-02-06 2017-02-06 데이터 저장 장치 및 그것의 동작 방법
US15/613,744 US10096371B2 (en) 2017-02-06 2017-06-05 Data storage device and operating method thereof
CN201710539151.8A CN108399929B (zh) 2017-02-06 2017-07-04 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170016212A KR20180091269A (ko) 2017-02-06 2017-02-06 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20180091269A true KR20180091269A (ko) 2018-08-16

Family

ID=63037899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170016212A KR20180091269A (ko) 2017-02-06 2017-02-06 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10096371B2 (ko)
KR (1) KR20180091269A (ko)
CN (1) CN108399929B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230092351A (ko) * 2021-12-17 2023-06-26 주식회사 현대케피코 공급 전원 이상 진단 장치 및 이를 이용한 진단 정보 유효성 판단 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10305470B1 (en) * 2018-07-09 2019-05-28 Winbond Electronics Corp. Circuit for recovering from power loss and electronic device using the same circuit and method thereof
CN110838312B (zh) * 2018-08-17 2023-03-24 华邦电子股份有限公司 用于电力损耗恢复的电路及使用此电路的装置与其方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836600B2 (ja) * 1996-09-03 1998-12-14 日本電気株式会社 携帯端末装置
US7095273B2 (en) * 2001-04-05 2006-08-22 Fujitsu Limited Voltage generator circuit and method for controlling thereof
KR20040015545A (ko) 2002-08-13 2004-02-19 엘지전자 주식회사 텔레비전의 전원전압 보상회로 및 방법
JP4201629B2 (ja) * 2003-03-26 2008-12-24 三洋電機株式会社 誤書込み防止回路および該誤書込み防止回路を含む半導体装置
KR100562501B1 (ko) * 2003-05-02 2006-03-21 삼성전자주식회사 파워-온 초기화 회로 및 그를 포함하는 반도체 집적 회로장치
JP4568595B2 (ja) * 2004-12-10 2010-10-27 三菱電機株式会社 半導体回路
US7362143B2 (en) * 2005-12-09 2008-04-22 Analog Devices, Inc. Circuit and method for monitoring a supply voltage and providing an indication when the supply voltage falls below a predetermined threshold
EP1901309B1 (en) * 2006-09-13 2010-04-28 STMicroelectronics Srl Method of fixing read evaluation time in a non volatile nand type memory device
US7971076B2 (en) * 2007-09-28 2011-06-28 Infineon Technologies Ag Circuitry and method for monitoring a supply voltage
TWI435208B (zh) * 2010-12-02 2014-04-21 Realtek Semiconductor Corp 積體電路與其控制方法
CN102193890B (zh) * 2011-05-27 2013-06-26 上海华为技术有限公司 一种同步接口的时序调整方法及装置
TWI503821B (zh) * 2012-07-09 2015-10-11 Faraday Tech Corp 靜態隨機存取記憶裝置及其位元線電壓控制電路
CN105320620B (zh) * 2014-08-01 2018-09-14 群联电子股份有限公司 存储器存储装置及控制方法、存储器控制电路单元及模块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230092351A (ko) * 2021-12-17 2023-06-26 주식회사 현대케피코 공급 전원 이상 진단 장치 및 이를 이용한 진단 정보 유효성 판단 방법

Also Published As

Publication number Publication date
US10096371B2 (en) 2018-10-09
CN108399929B (zh) 2021-10-22
CN108399929A (zh) 2018-08-14
US20180226131A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
US20240096392A1 (en) Data storage device and operating method thereof
CN107123441B (zh) 数据存储装置及其操作方法
US10936485B2 (en) Data storage device for dynamic garbage collection triggering and operating method thereof
US10943639B2 (en) Data storage device and operating method thereof
KR20190022987A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180051272A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN110286847B (zh) 数据存储装置及其操作方法
KR20180097026A (ko) 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US10096371B2 (en) Data storage device and operating method thereof
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
US10108561B2 (en) Data storage device and operating method thereof
US20150169235A1 (en) Data storage device and operating method thereof
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10353611B2 (en) Data storage device and operating method thereof
KR20170117776A (ko) 반도체 메모리 장치의 동작 방법
KR20200015260A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10719270B2 (en) Raising usage rates of memory blocks with a free MSB page list
US11314461B2 (en) Data storage device and operating method of checking success of garbage collection operation
KR20180060121A (ko) 데이터 저장 장치 및 데이터 처리 시스템
US20190212946A1 (en) Data storage device and operating method thereof
KR20200073122A (ko) 데이터 저장 장치 및 그것의 동작 방법