KR20180097026A - 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법 - Google Patents

불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법 Download PDF

Info

Publication number
KR20180097026A
KR20180097026A KR1020170023584A KR20170023584A KR20180097026A KR 20180097026 A KR20180097026 A KR 20180097026A KR 1020170023584 A KR1020170023584 A KR 1020170023584A KR 20170023584 A KR20170023584 A KR 20170023584A KR 20180097026 A KR20180097026 A KR 20180097026A
Authority
KR
South Korea
Prior art keywords
controller
data
memory device
nonvolatile memory
data area
Prior art date
Application number
KR1020170023584A
Other languages
English (en)
Inventor
양지선
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170023584A priority Critical patent/KR20180097026A/ko
Priority to US15/785,538 priority patent/US20180239557A1/en
Priority to CN201711242544.9A priority patent/CN108459978A/zh
Publication of KR20180097026A publication Critical patent/KR20180097026A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1471—Saving, restoring, recovering or retrying involving logging of persistent data for recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치에 관한 것이다. 상기 데이터 저장 장치는, 제어 신호를 제공하는 컨트롤러; 및 상기 제어 신호에 따라서 외부 데이터 영역에 대한 컨트롤러 의존적 동작을 수행하고, 상기 컨트롤러 의존적 동작에 대한 정보를 내부 데이터 영역에 저장하는 컨트롤러 독립적 동작을 수행하는 불휘발성 메모리 장치를 포한다.

Description

불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법{NONVOLATILE MEMORY DEVICE, DATA STROAGE DEVICE INCLUDING THEREOF AND OPERATING METHOD OF DATA STORAGE DEVICE}
본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
휴대용 전자 장치에서 음악, 동영상 등과 같은 대용량 파일들이 재생되고 저장됨에 따라 데이터 저장 장치 역시 큰 저장 용량을 갖도록 요구된다. 데이터 저장 장치는 큰 저장 용량을 확보하기 위해서 메모리 셀의 집적도가 높은 메모리 장치, 예를 들면, 불휘발성 메모리 장치의 하나인 플래시 메모리 장치를 저장 매체로서 사용한다.
본 발명의 실시 예는 수행된 동작에 대한 히스토리 데이터를 저장할 수 있는 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법을 제공한다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는, 외부 데이터 영역 및 내부 데이터 영역을 포함하는 메모리 셀 영역; 및 외부 장치로부터 제공된 제어 신호에 근거하여 수집된 히스토리 데이터를 상기 내부 데이터 영역에 저장하고, 상기 제어 신호에 따라서 상기 외부 데이터 영역에 대한 동작을 제어하는 제어 로직을 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 제어 신호를 제공하는 컨트롤러; 및 상기 제어 신호에 따라서 외부 데이터 영역에 대한 컨트롤러 의존적 동작을 수행하고, 상기 컨트롤러 의존적 동작에 대한 정보를 내부 데이터 영역에 저장하는 컨트롤러 독립적 동작을 수행하는 불휘발성 메모리 장치를 포함한다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법은, 상기 불휘발성 메모리 장치를 제어하기 위한 커맨드 및 어드레스를 제공하고; 히스토리 데이터로서 상기 커맨드 및 상기 어드레스를 상기 불휘발성 메모리 장치의 내부 데이터 영역에 저장하고; 그리고 상기 커맨드 및 어드레스에 따라서 상기 불휘발성 메모리 장치의 외부 데이터 영역에 대한 동작을 수행한다.
본 발명의 실시 예에 따르면 수행된 동작에 대한 히스토리 데이터를 불휘발성 메모리 장치로부터 제공 받을 수 있기 때문에 불휘발성 메모리 장치에 대한 컨트롤러의 관리 동작이 효율적으로 수행될 수 있다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 도 1의 메모리 셀 영역의 구성을 예시적으로 보여주는 도면이다.
도 3은 본 발명의 실시 예에 따른 히스토리 영역에 저장되는 동작 히스토리 데이터를 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 장치로 제공되는 제어 신호와 데이터를 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 6은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 포함하는 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 7은 데이터 저장 장치의 동작을 예시적으로 보여주는 순서도이다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
불휘발성 메모리 장치(100)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 1을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 영역(110), 행 디코더(120), 데이터 읽기/쓰기 블럭(130), 열 디코더(140), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 영역(110)은 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀들을 포함할 수 있다. 메모리 셀들은 메모리 블럭, 페이지로 구성될 수 있다. 메모리 블럭과 페이지는 이하 상세히 설명될 것이다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 영역(110)과 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(130)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 영역(110)과 연결될 수 있다. 데이터 읽기/쓰기 블럭(130)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(130)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(130)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(130)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 영역(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(130)은 읽기 동작 시 메모리 셀 영역(110)으로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(140)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(140)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(140)는 디코딩 결과에 근거하여 데이터 읽기/쓰기 블럭(130)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 버퍼(도시되지 않음)을 연결할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 영역(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 쓰기 동작 시 생성된 쓰기 전압은 행 디코더(120)를 통해서 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 행 디코더(120)를 통해서 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다.
제어 로직(160)은 외부 장치, 예를 들면, 컨트롤러(도 6의 200)로부터 제공된 제어 신호(예를 들면, 커맨드, 어드레스 등)에 따라서 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 제어 신호에 따라서 읽기, 쓰기(또는 프로그램), 삭제 동작을 수행하기 위해서, 내부 기능 블럭들(120, 130, 140 및 150)을 제어할 수 있다. 컨트롤러로부터 제공된 제어 신호에 따라서 수행되는 불휘발성 메모리 장치(100)의 동작은 컨트롤러 의존적 동작이라 정의될 것이다.
제어 로직(160)은 제어 신호에 따른 동작을 수행하기 전에 히스토리(history) 데이터를 저장할 수 있다. 즉, 제어 로직(160)은 외부 장치의 제어에 따라서 어떠한 동작이 수행되었는지를 기록하기 위해서 히스토리 데이터를 저장할 수 있다. 제어 로직(160)은, 히스토리 데이터를 저장하도록 컨트롤러가 별도의 제어를 하지 않더라도, 히스토리 데이터를 자동적으로 저장할 수 있다. 컨트롤러로부터 제어 신호가 제공되지 않더라도 불휘발성 메모리 장치(100) 자체적으로 수행되는 동작은 컨트롤러 독립적 동작이라 정의될 것이다.
도 2는 본 발명의 실시 예에 따른 도 1의 메모리 셀 영역의 구성을 예시적으로 보여주는 도면이다.
앞서 설명된 바와 같이, 메모리 셀 영역(110)의 메모리 셀들은 동작의 관점에서 또는 물리적(또는 구조적) 관점에서, 메모리 블럭(BLK), 페이지(PG)와 같은 계층적인 메모리 셀 집합 또는 메모리 셀 단위로 구성될 수 있다. 예를 들면, 동일한 워드 라인에 연결되며, 동시에 읽혀지고 쓰여지는(또는 프로그램되는) 메모리 셀들은 페이지(PG)로 구성될 수 있다. 또한, 동시에 소거되는 메모리 셀들은 메모리 블럭(BLK)으로 구성될 수 있다. 메모리 셀 영역(110)을 구성하는 메모리 블럭(BLK)의 수 및 메모리 블럭(BLK)당 포함되는 페이지(PG)의 수는 다양하게 변경될 수 있다.
메모리 셀 영역(110)은, 사용 용도에 따라서 또는 저장되는 데이터의 종류에 따라서 구분될 수 있는 사용자 데이터 영역(UDA), 메타 데이터 영역(MDA) 및 히스토리 데이터 영역(HDA)을 포함할 수 있다.
사용자 데이터 영역(UDA)은 복수의 메모리 블럭들(BLKu1~BLKum)을 포함할 수 있다. 사용자 데이터 영역(UDA)은 사용자 데이터를 저장하는 데 사용될 수 있다. 사용자 데이터는, 응용 프로그램 코드, 파일 등과 같이, 사용자에 의해서 제어되는 호스트 장치의 소프트웨어 계층에서 생성되고 사용되는 데이터를 의미할 수 있다.
메타 데이터 영역(MDA)은 복수의 메모리 블럭들(BLKm1~BLKmn)을 포함할 수 있다. 메타 데이터 영역(MDA)은 메타 데이터를 저장하는 데 사용될 수 있다. 메타 데이터는, 펌웨어 코드, 어드레스 맵핑 데이터, 사용자 데이터를 관리하기 위한 데이터 등과 같이, 불휘발성 메모리 장치(100)를 직접적으로 제어하는 컨트롤러(도 6의 200)에서 생성되고 사용되는 데이터를 의미할 수 있다.
히스토리 데이터 영역(HDA)은 복수의 메모리 블럭들(BLKh1~BLKhp)을 포함할 수 있다. 히스토리 데이터 영역(HDA)은 히스토리 데이터를 저장하는 데 사용될 수 있다. 히스토리 데이터는 불휘발성 메모리 장치(100)에서 생성되는 데이터를 의미할 수 있다. 히스토리 데이터는 도 3을 참조하여 상세히 설명될 것이다.
사용자 데이터는, 호스트 장치의 소프트웨어 계층에서 생성되는 데이터이지만, 호스트 장치의 요청에 따라서 컨트롤러(200)로부터 제공될 수 있다. 메타 데이터는, 컨트롤러(200)에서 생성되는 데이터이기 때문에, 컨트롤러(200)로부터 제공될 수 있다. 따라서, 불휘발성 메모리 장치(100)의 외부에서 제공된 사용자 데이터와 메타 데이터를 저장하는 사용자 데이터 영역(UDA) 및 메타 데이터 영역(MDA)을 외부 데이터 영역이라 정의될 것이다.
히스토리 데이터는, 불휘발성 메모리 장치(100)에서 생성되는 데이터이기 때문에, 컨트롤러(200)로부터 제공되지 않는다. 따라서, 히스토리 데이터를 저장하는 히스토리 데이터 영역(HDA)을 내부 데이터 영역이라 정의될 것이다.
도 3은 본 발명의 실시 예에 따른 히스토리 데이터 영역에 저장되는 히스토리 데이터를 설명하기 위한 도면이다. 그리고 도 4a 내지 도 4b는 본 발명의 실시 예에 따른 불휘발성 메모리 장치로 제공되는 제어 신호를 설명하기 위한 도면이다.
도 3을 참조하면, 설명의 편의를 위해서, 히스토리 데이터 영역(HDA)에 포함된 하나의 히스토리 메모리 블럭(BLK_hst)이 예시적으로 도시되어 있다. 히스토리 데이터(HD)는 히스토리 메모리 블럭(BLK_hst)의 페이지들(PG1~PG1)에 저장될 수 있다. 하나의 페이지에 하나의 히스토리 데이터(HD)가 저장될 수 있다. 또는 하나의 페이지에 여러 개의 히스토리 데이터(HD)가 저장될 수 있다. 페이지에 저장되는 히스토리 데이터(HD)의 수는 설계 의도에 따라 가변될 수 있다.
제어 로직(도 1의 160)은, 외부 장치로부터 제공된 제어 신호에 근거하여 히스토리 데이터(HD)를 수집하고, 수집된 히스토리 데이터(HD)를 히스토리 메모리 블럭(BLK_hst)의 페이지들(PG1~PGi)에 저장할 수 있다. 제어 로직(160)은 외부 장치로부터 제어 신호가 제공될 때마다 히스토리 데이터(HD)를 순차적으로 수집하고 저장할 수 있다.
도 4a를 참조하면, 읽기 또는 삭제 동작을 지시하는 커맨드(CMD)와, 읽기 또는 삭제 동작이 수행되어야 할 어드레스(ADD)가 외부 장치(EXTD)로부터 제공되면, 제어 로직(160)은 커맨드(CMD)와 어드레스(ADD)를 히스토리 데이터(HD)로서 수집하고 저장할 수 있다. 도 4b를 참조하면, 쓰기 동작을 지시하는 커맨드(CMD), 쓰기 동작이 수행되어야 할 어드레스(ADD) 및 데이터(DT)가 외부 장치(EXTD)로부터 제공되면, 제어 로직(160)은 커맨드(CMD)와 어드레스(ADD)만을 히스토리 데이터(HD)로서 수집하고 저장할 수 있다.
외부 장치로부터 제공된 커맨드(CMD)와 어드레스(ADD)가 히스토리 데이터(HD)에 포함되기 때문에, 히스토리 데이터(HD)는 컨트롤러 의존적 동작에 대한 정보를 포함할 수 있다. 즉, 히스토리 데이터(HD)는 제어 신호에 따라서 불휘발성 메모리 장치(100)가 수행해야 할/수행된 동작 및 동작이 수행될/수행된 어드레스에 대한 정보를 포함할 수 있다.
도 5는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 동작을 설명하기 위한 순서도이다.
S110 단계에서, 불휘발성 메모리 장치(도 1의 100)는 외부 장치, 예를 들면, 컨트롤러로부터 커맨드 및 어드레스를 수신할 수 있다.
S120 단계에서, 불휘발성 메모리 장치(100)는 히스토리 데이터 영역(도 2의 HDA)에 수신된 커맨드 및 어드레스를 저장할 수 있다. 즉, 불휘발성 메모리 장치는 히스토리 데이터를 저장하는 컨트롤러 독립적 동작을 수행할 수 있다.
S130 단계에서, 불휘발성 메모리 장치(100)는 수신된 커맨드 및 어드레스에 따라서 동작을 수행할 수 있다. 즉, 불휘발성 메모리 장치는, 수신된 커맨드 및 어드레스에 따라서 외부 데이터 영역에 대한 읽기, 쓰기 및 삭제 동작을 포함하는 컨트롤러 의존적 동작을 수행할 수 있다.
도 6은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 포함하는 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(300)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(300)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(300)는 호스트 장치와 연결되는 표준 전송 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(300)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(300)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(300)는 불휘발성 메모리 장치(100)를 포함할 수 있다. 불휘발성 메모리 장치(100)는 명령, 어드레스, 제어 신호들과 데이터를 전송할 수 있는 신호 라인(또는 신호 라인들)을 의미하는 채널(CH)을 통해서 컨트롤러(200)와 연결될 수 있다. 불휘발성 메모리 장치(100)는 데이터 저장 장치(300)의 저장 매체로서 사용될 수 있다. 불휘발성 메모리 장치(100)는 도 1에 도시된 불휘발성 메모리 장치(100)로 구성될 수 있다.
데이터 저장 장치(300)는 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 호스트 장치의 요청에 따라서 불휘발성 메모리 장치(100)를 직접적으로 제어할 수 있다. 예를 들면, 컨트롤러(200)는 호스트 장치의 쓰기 요청에 따라서 호스트 장치로부터 제공된 데이터를 불휘발성 메모리 장치(100)에 저장할 수 있다. 다른 예로서, 컨트롤러(200)는 호스트 장치의 읽기 요청에 따라서 불휘발성 메모리 장치(100)로부터 독출된 데이터를 호스트 장치로 제공할 수 있다.
컨트롤러(200)는 호스트 인터페이스 유닛(210), 컨트롤 유닛(220), 랜덤 액세스 메모리(230) 및 메모리 컨트롤 유닛(250)을 포함할 수 있다.
호스트 인터페이스 유닛(210)은 호스트 장치와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(210)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나, 즉, 호스트 인터페이스를 이용해서 호스트 장치와 통신할 수 있다.
컨트롤 유닛(220)은 컨트롤러(200)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(220)은 랜덤 액세스 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들의 동작을 제어할 수 있다. 컨트롤 유닛(220)은 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다.
랜덤 액세스 메모리(230)는 컨트롤 유닛(220)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(230)는 소프트웨어의 구동에 필요한 메타 데이터를 저장할 수 있다. 랜덤 액세스 메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)로 구성될 수 있다.
메모리 컨트롤 유닛(250)은 컨트롤 유닛(220)의 제어에 따라서 불휘발성 메모리 장치(100)를 제어할 수 있다. 메모리 컨트롤 유닛(250)은 메모리 인터페이스 유닛으로도 불릴 수 있다. 메모리 컨트롤 유닛(250)은 제어 신호들을 불휘발성 메모리 장치(100)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(100)를 제어하기 위한 커맨드, 어드레스, 제어 신호 등을 포함할 수 있다. 메모리 컨트롤 유닛(250)은 데이터를 불휘발성 메모리 장치(100)로 제공하거나, 불휘발성 메모리 장치(100)로부터 독출된 데이터를 제공 받을 수 있다.
도 7은 데이터 저장 장치의 동작을 예시적으로 보여주는 순서도이다. 도 7을 참조하여 컨트롤러의 요청에 응답하는 불휘발성 메모리 장치의 동작이 설명될 것이다.
S210 단계에서, 컨트롤러(200)는 히스토리 데이터 요청 명령을 불휘발성 메모리 장치(100)로 제공할 수 있다. 히스토리 데이터 요청 명령은, 히스토리 데이터 영역(UDA)에 저장된 히스토리 데이터, 즉, 컨트롤러 의존적 동작에 대한 정보를 읽어 내기 위한 특수 커맨드일 수 있다.
S220 단계에서, 불휘발성 메모리 장치(100)는 히스토리 데이터 요청 명령에 따라서 히스토리 데이터 영역(HDA)을 읽을 수 있다. 예를 들면, 불휘발성 메모리 장치(100)는 히스토리 데이터(HD)가 마지막으로 저장된 히스토리 데이터 영역(HDA)만을 읽을 수 있다. 다른 예로서, 불휘발성 메모리 장치(100)는 히스토리 데이터 영역(HDA) 전체를 읽을 수 있다.
S230 단계에서, 불휘발성 메모리 장치(100)는 읽혀진 히스토리 데이터(HD)를 컨트롤러(200)로 제공할 수 있다. 예를 들면, 히스토리 데이터(HD)가 마지막으로 저장된 히스토리 데이터 영역(HDA)만이 읽혀진 경우, 불휘발성 메모리 장치(100)는 마지막으로 저장된 히스토리 데이터(HD)를 컨트롤러(200)로 제공할 수 있다. 다른 예로서, 히스토리 데이터 영역(HDA) 전체가 읽혀진 경우, 불휘발성 메모리 장치(100)는 읽혀진 모든 히스토리 데이터(HD)를 컨트롤러(200)로 제공할 수 있다.
S240 단계에서, 컨트롤러(200)는 제공된 히스토리 데이터(HD)를 참조하여 후속 동작을 수행할 수 있다.
예를 들면, 갑작스런 전원 중단 상태로부터 정상 상태로 복귀된 경우, 컨트롤러(200)는 히스토리 데이터(HD)를 참조하여 불휘발성 메모리 장치(100)가 마지막으로 수행한 동작에 대한 에러 핸들링 동작을 수행할 수 있다. 에러 핸들링 동작은, 갑작스런 전원 중단 상태로 인해서 불휘발성 메모리 장치(100)가 완료하지 못한 동작, 즉, 마지막으로 수행된 동작이 다시 수행되도록 불휘발성 메모리 장치(100)를 제어하는 동작을 포함할 수 있다.
다른 예로서, 불휘발성 메모리 장치(100)가 오동작(malfunction) 상태인 경우, 컨트롤러(200)는 히스토리 데이터(HD)를 참조하여 불휘발성 메모리 장치(100)가 마지막으로 수행한 동작에 대한 디버깅(debugging) 동작을 수행할 수 있다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 불휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 불휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 불휘발성 메모리 장치들(1231~123n)로 제공하거나, 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 불휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
불휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 내부에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 데이터 저장 장치(2200)를 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 데이터 저장 장치(2200)는 접속 터미널(2110)에 마운트(mount)될 수 있다.
데이터 저장 장치(2200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(2200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 데이터 저장 장치(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 8에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~2232)은 데이터 저장 장치(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 데이터 저장 장치(2200) 내부에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 데이터 저장 장치(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 데이터 저장 장치(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 데이터 저장 장치(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 데이터 저장 장치(2200)의 어느 한 변에 배치될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(3200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 불휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 8에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치(3230)로 전송될 수 있다.
불휘발성 메모리 장치(3230)는 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 데이터 저장 장치(4200)를 포함할 수 있다. 데이터 저장 장치(4200)는 도 6의 데이터 저장 장치(300), 도 8의 데이터 저장 장치(1200), 도 9의 데이터 저장 장치(2200), 도 10의 데이터 저장 장치(3200)로 구성될 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 불휘발성 메모리 장치
110 : 메모리 셀 영역
120 : 행 디코더
130 : 데이터 읽기/쓰기 블럭
140 : 열 디코더
150 : 전압 발생기
160 : 제어 로직

Claims (16)

  1. 외부 데이터 영역 및 내부 데이터 영역을 포함하는 메모리 셀 영역; 및
    외부 장치로부터 제공된 제어 신호에 근거하여 수집된 히스토리 데이터를 상기 내부 데이터 영역에 저장하고, 상기 제어 신호에 따라서 상기 외부 데이터 영역에 대한 동작을 제어하는 제어 로직을 포함하는 불휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 제어 로직은 상기 제어 신호에 근거하여 커맨드 및 어드레스를 상기 히스토리 데이터로서 수집하는 불휘발성 메모리 장치.
  3. 제1항에 있어서,
    상기 제어 로직은, 상기 제어 신호에 따라서 상기 내부 데이터 영역에 대한 동작을 제어하기 전에, 상기 히스토리 데이터를 상기 내부 데이터 영역에 저장하는 불휘발성 메모리 장치.
  4. 제1항에 있어서,
    상기 제어 로직은, 상기 외부 장치로부터 제공된 히스토리 데이터 요청 명령에 따라서 상기 내부 데이터 영역에 저장된 상기 히스토리 데이터를 상기 외부 장치로 제공하는 불휘발성 메모리 장치.
  5. 제1항에 있어서,
    상기 외부 데이터 영역은, 사용자 데이터를 저장하는 사용자 데이터 영역 및 메타 데이터를 저장하는 메타 데이터 영역을 포함하는 불휘발성 메모리 장치.
  6. 제어 신호를 제공하는 컨트롤러; 및
    상기 제어 신호에 따라서 외부 데이터 영역에 대한 컨트롤러 의존적 동작을 수행하고, 상기 컨트롤러 의존적 동작에 대한 정보를 내부 데이터 영역에 저장하는 컨트롤러 독립적 동작을 수행하는 불휘발성 메모리 장치를 포함하는 데이터 저장 장치.
  7. 제6항에 있어서,
    상기 컨트롤러 의존적 동작에 대한 정보는 상기 제어 신호에 근거하여 수집된 커맨드 및 어드레스를 포함하는 데이터 저장 장치.
  8. 제6항에 있어서,
    상기 불휘발성 메모리 장치는, 상기 컨트롤러 의존적 동작보다 상기 컨트롤러 독립적 동작을 먼저 수행하는 데이터 저장 장치.
  9. 제6항에 있어서,
    상기 컨트롤러는 상기 컨트롤러 의존적 동작에 대한 정보를 요청하는 커맨드 상기 불휘발성 메모리 장치로 제공하는 데이터 저장 장치.
  10. 제9항에 있어서,
    상기 불휘발성 메모리 장치는 상기 커맨드에 따라서 상기 컨트롤러 의존적 동작에 대한 정보를 상기 컨트롤러로 제공하는 데이터 저장 장치.
  11. 제10항에 있어서,
    상기 컨트롤러는 상기 컨트롤러 의존적 동작에 대한 정보를 참조하여 상기 불휘발성 메모리 장치가 마지막으로 수행한 동작에 대한 에러 핸들링 동작을 수행하는 데이터 저장 장치.
  12. 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법에 있어서:
    상기 불휘발성 메모리 장치를 제어하기 위한 커맨드 및 어드레스를 제공하고;
    히스토리 데이터로서 상기 커맨드 및 상기 어드레스를 상기 불휘발성 메모리 장치의 내부 데이터 영역에 저장하고; 그리고
    상기 커맨드 및 어드레스에 따라서 상기 불휘발성 메모리 장치의 외부 데이터 영역에 대한 동작을 수행하는 데이터 저장 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 외부 데이터 영역에 대한 동작은 상기 히스토리 데이터를 상기 내부 데이터 영역에 저장한 이후에 수행되는 데이터 저장 장치의 동작 방법.
  14. 제12항에 있어서,
    상기 히스토리 데이터의 전송을 요청하는 커맨드를 제공하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  15. 제14항에 있어서,
    상기 히스토리 데이터의 전송을 요청하는 커맨드에 따라서 상기 히스토리 데이터를 상기 컨트롤러로 제공하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  16. 제15항에 있어서,
    상기 히스토리 데이터를 참조하여 상기 불휘발성 메모리 장치가 마지막으로 수행한 동작에 대한 에러 핸들링 동작을 더 수행하는 데이터 저장 장치의 동작 방법.
KR1020170023584A 2017-02-22 2017-02-22 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법 KR20180097026A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170023584A KR20180097026A (ko) 2017-02-22 2017-02-22 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
US15/785,538 US20180239557A1 (en) 2017-02-22 2017-10-17 Nonvolatile memory device, data storage device including the same, and operating method of data storage device
CN201711242544.9A CN108459978A (zh) 2017-02-22 2017-11-30 包括非易失性存储器装置的数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170023584A KR20180097026A (ko) 2017-02-22 2017-02-22 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법

Publications (1)

Publication Number Publication Date
KR20180097026A true KR20180097026A (ko) 2018-08-30

Family

ID=63167183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170023584A KR20180097026A (ko) 2017-02-22 2017-02-22 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법

Country Status (3)

Country Link
US (1) US20180239557A1 (ko)
KR (1) KR20180097026A (ko)
CN (1) CN108459978A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019091191A (ja) * 2017-11-14 2019-06-13 ルネサスエレクトロニクス株式会社 半導体装置、データ処理システム、データ読取り方法、及びデータ読取りプログラム
JP2019160364A (ja) * 2018-03-12 2019-09-19 東芝情報システム株式会社 メモリシステム及びメモリ制御方法
US11081186B2 (en) * 2018-06-08 2021-08-03 Samsung Electronics Co., Ltd. Non-volatile memory device and erasing method of the same
CN109683815B (zh) * 2018-12-13 2021-03-23 北京计算机技术及应用研究所 一种双控磁盘阵列分层存储方法
KR20210152706A (ko) * 2020-06-09 2021-12-16 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020091850A1 (en) * 1992-10-23 2002-07-11 Cybex Corporation System and method for remote monitoring and operation of personal computers
KR20130051564A (ko) * 2011-11-10 2013-05-21 삼성전자주식회사 메모리 모듈, 이를 포함하는 보드 어셈블리, 이를 포함하는 메모리 시스템, 및 상기 메모리 시스템의 동작 방법
JP2015028765A (ja) * 2013-06-25 2015-02-12 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 入力制御方法及び入力制御装置
KR102065665B1 (ko) * 2013-10-17 2020-01-13 삼성전자 주식회사 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법
KR102403202B1 (ko) * 2015-03-13 2022-05-30 삼성전자주식회사 메타 데이터 관리자를 포함하는 메모리 시스템 및 동작 방법
US20160357462A1 (en) * 2015-06-08 2016-12-08 Samsung Electronics Co., Ltd. Nonvolatile Memory Modules and Data Management Methods Thereof

Also Published As

Publication number Publication date
US20180239557A1 (en) 2018-08-23
CN108459978A (zh) 2018-08-28

Similar Documents

Publication Publication Date Title
KR102395538B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102233400B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180051272A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200025184A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
KR20190083148A (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
KR20200042791A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200048978A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200129863A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20180113230A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN111459527A (zh) 存储器系统及其操作方法
US10691352B2 (en) Data storage device and method of operating the same
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190106005A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR20190085642A (ko) 메모리 시스템
KR20190085644A (ko) 데이터 처리 시스템 및 그것의 동작 방법
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11366736B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
KR20190090629A (ko) 메모리 시스템 및 그것의 동작 방법
KR20180121733A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180077872A (ko) 불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 데이터 저장 장치의 동작 방법
KR20210028405A (ko) 서치 회로 및 컨트롤러
KR20190069966A (ko) 비휘발성 메모리 장치, 이를 이용하는 메모리 시스템 및 그것의 동작 방법