KR102395538B1 - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102395538B1
KR102395538B1 KR1020170055583A KR20170055583A KR102395538B1 KR 102395538 B1 KR102395538 B1 KR 102395538B1 KR 1020170055583 A KR1020170055583 A KR 1020170055583A KR 20170055583 A KR20170055583 A KR 20170055583A KR 102395538 B1 KR102395538 B1 KR 102395538B1
Authority
KR
South Korea
Prior art keywords
address
unmap
map
flag information
abandoned
Prior art date
Application number
KR1020170055583A
Other languages
English (en)
Other versions
KR20180121187A (ko
Inventor
박병규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170055583A priority Critical patent/KR102395538B1/ko
Priority to US15/703,090 priority patent/US10891236B2/en
Priority to TW106135847A priority patent/TW201839613A/zh
Priority to CN201711141839.7A priority patent/CN108804023B/zh
Publication of KR20180121187A publication Critical patent/KR20180121187A/ko
Application granted granted Critical
Publication of KR102395538B1 publication Critical patent/KR102395538B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

본 발명은 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다. 본 발명의 실시 예에 따른 데이터를 임시 저장하는 버퍼 메모리 블럭을 포함하는 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치의 동작 방법은, 언맵 어드레스에 대한 삭제를 요청하는 언맵 리퀘스트를 호스트 장치로부터 수신하고, 상기 언맵 어드레스와, 상기 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 상기 버퍼 블럭의 제1 빈 페이지에 저장하고, 그리고 상기 버퍼 블럭의 제1 빈 페이지에 대응하는 P2L 맵에, 상기 언맵 어드레스를 맵핑하고 상기 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 표시한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 호스트 장치의 언맵(unmap) 리퀘스트를 효율적으로 처리할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터를 임시 저장하는 버퍼 메모리 블럭을 포함하는 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치의 동작 방법은, 언맵 어드레스에 대한 삭제를 요청하는 언맵 리퀘스트를 호스트 장치로부터 수신하고, 상기 언맵 어드레스와, 상기 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 상기 버퍼 블럭의 제1 빈 페이지에 저장하고, 그리고 상기 버퍼 블럭의 제1 빈 페이지에 대응하는 P2L 맵에, 상기 언맵 어드레스를 맵핑하고 상기 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 표시한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 데이터를 임시 저장하는 버퍼 메모리 블럭을 포함하는 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치의 물리 어드레스와 호스트 장치로부터 제공된 논리 어드레스를 맵핑하는 P2L 맵을 저장하는 랜덤 액세스 메모리; 및 상기 P2L 맵에 근거하여 L2P 맵을 업데이트하고, 상기 불휘발성 메모리 장치에 플러쉬하는 컨트롤 유닛을 포함하되, 상기 컨트롤 유닛은, 언맵 어드레스에 대한 삭제를 요청하는 호스트 장치의 언맵 리퀘스트에 따라서, 상기 언맵 어드레스와 상기 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 상기 버퍼 메모리 블럭의 제1 빈 페이지에 저장하고, 상기 언맵 어드레스가 저장된 상기 버퍼 메모리 블럭의 제1 빈 페이지에 대응하는 상기 P2L 맵에, 상기 언맵 어드레스를 맵핑하고 상기 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 표시한다.
본 발명의 실시 예에 따른 데이터 저장 장치는 호스트 장치의 언맵 리퀘스트를 효율적으로 처리할 수 있고, 어드레스 맵핑 정보를 안정적으로 저장할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 P2L 맵을 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 L2P 맵을 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 호스트 장치의 언맵 리퀘스트를 처리하는 데이터 저장 장치의 동작을 설명하기 위한 도면이다.
도 5는 도 4의 언맵 리퀘스트가 처리되는 동안 버퍼 블럭과 P2L 맵의 변화 과정을 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따른 호스트 장치의 언맵 리퀘스트를 처리하는 데이터 저장 장치의 동작을 설명하기 위한 다른 도면이다.
도 7은 도 6의 언맵 리퀘스트가 처리되는 동안 버퍼 블럭과 P2L 맵의 변화 과정을 보여주는 도면이다.
도 8은 P2L 맵에서 언맵된 언맵 어드레스에 대한 리드 리퀘스트를 처리하는 방법을 설명하기 위한 도면이다.
도 9는 P2L 맵에서 언맵된 언맵 어드레스에 대한 언맵 리퀘스트를 재차 처리하는 방법을 설명하기 위한 도면이다.
도 10은 P2L 맵에서 언맵된 언맵 어드레스에 대한 라이트 리퀘스트를 처리하는 방법을 설명하기 위한 도면이다.
도 11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(400)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와의 전송 프로토콜을 의미하는 호스트 인터페이스(HIF)에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 호스트 인터페이스 유닛(210), 컨트롤 유닛(220), 랜덤 액세스 메모리(230) 및 메모리 컨트롤 유닛(240)을 포함할 수 있다.
호스트 인터페이스 유닛(210)은 호스트 장치와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(210)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나, 즉, 호스트 인터페이스(HIF)를 이용해서 호스트 장치와 통신할 수 있다.
컨트롤 유닛(220)은 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 컨트롤 유닛(220)은 호스트 장치로부터 전송된 리퀘스트를 처리할 수 있다. 컨트롤 유닛(220)은, 리퀘스트를 처리하기 위해서, 랜덤 액세스 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들 및 불휘발성 메모리 장치(300)를 제어할 수 있다.
랜덤 액세스 메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 랜덤 액세스 메모리(230)는 컨트롤 유닛(220)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(230)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 컨트롤 유닛(220)의 동작 메모리(working memory)로서 동작할 수 있다.
랜덤 액세스 메모리(230)는 호스트 장치로부터 불휘발성 메모리 장치(300)로 또는 불휘발성 메모리 장치(300)로부터 호스트 장치로 전송될 데이터를 임시 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
메모리 컨트롤 유닛(240)은 컨트롤 유닛(220)의 제어에 따라서 불휘발성 메모리 장치(300)를 제어할 수 있다. 메모리 컨트롤 유닛(240)은 메모리 인터페이스 유닛으로도 불릴 수 있다. 메모리 컨트롤 유닛(240)은 제어 신호들을 불휘발성 메모리 장치(300)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(300)를 제어하기 위한 커맨드, 어드레스, 제어 신호 등을 포함할 수 있다. 메모리 컨트롤 유닛(240)은 데이터를 불휘발성 메모리 장치(300)로 제공하거나, 불휘발성 메모리 장치(300)로부터 데이터를 제공 받을 수 있다.
데이터 저장 장치(100)는 불휘발성 메모리 장치(300)를 포함할 수 있다. 불휘발성 메모리 장치(300)는 커맨드, 어드레스, 제어 신호들과 데이터를 전송할 수 있는 하나 이상의 신호 라인을 포함하는 채널(CH)을 통해서 컨트롤러(200)와 연결될 수 있다. 불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로 사용될 수 있다.
불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
불휘발성 메모리 장치(300)는 메모리 셀 영역(310)을 포함할 수 있다. 메모리 셀 영역(310)에 포함된 메모리 셀들은 동작의 관점에서 또는 물리적(또는 구조적) 관점에서 계층적인 메모리 셀 집합 또는 메모리 셀 단위로 구성될 수 있다. 예를 들면, 동일한 워드 라인에 연결되며, 동시에 읽혀지고 쓰여지는(또는 프로그램되는) 메모리 셀들은 페이지(P)로 구성될 수 있다. 이하에서, 설명의 편의를 위해서, 페이지(P)로 구성되는 메모리 셀들을 "페이지"라고 칭할 것이다. 또한, 동시에 삭제되는 메모리 셀들은 메모리 블럭(B)으로 구성될 수 있다. 메모리 셀 영역(310)은 복수의 메모리 블럭들(B1~Bm)을 포함하고, 메모리 블럭들(B1~Bm) 각각은 복수의 페이지들(P1~Pn)을 포함할 수 있다.
메모리 블럭들(B1~Bm)은 컨트롤 유닛(220)에 의해서 버퍼 블럭과 데이터 블럭으로 사용될 수 있다. 버퍼 블럭은 호스트 장치(400)의 라이트(write) 리퀘스트에 따른 데이터가 데이터 블럭에 쓰여지기 전에 임시적으로 쓰여지는 메모리 블럭으로 정의될 수 있다. 버퍼 블럭은 로그 블럭 또는 오픈 블럭으로 불릴 수 있다. 데이터 블럭은 버퍼 블럭에 쓰여진 데이터가 최종적으로 쓰여지는 메모리 블럭으로 정의될 수 있다.
도 2는 본 발명의 실시 예에 따른 P2L 맵을 설명하기 위한 도면이다. 그리고 도 3은 본 발명의 실시 예에 따른 L2P 맵을 설명하기 위한 도면이다. 설명의 편의를 위해서, 5개의 페이지들(P1~P5)을 각각 포함하는 메모리 블럭들(B1 및 B2)이 도 2 및 도 3에 예시될 것이다.
호스트 장치(도 1의 400)가 데이터 저장 장치(도 1의 100)를 액세스하는 경우(예를 들면, 리퀘스트를 전송하는 경우), 호스트 장치는 논리 어드레스(logical address)를 데이터 저장 장치(100)로 제공할 수 있다. 데이터 저장 장치(100)는 제공된 논리 어드레스를 불휘발성 메모리 장치(300)의 물리 어드레스(physical address)로 변환하고, 변환된 물리 어드레스를 참조하여 호스트 장치의 리퀘스트를 처리할 수 있다.
이러한 어드레스 변환 동작을 위해서, 데이터 저장 장치(100)는 어드레스 맵핑 정보, 즉, 어드레스 맵을 생성하고 관리할 수 있다. 어드레스 맵은 도 2에 도시된 P2L(physical to logical) 맵과 도 3에 도시된 L2P(logical to physical) 맵을 포함할 수 있다.
도 2를 참조하면, P2L 맵은 물리 어드레스를 기반으로 작성될 수 있다. 즉, P2L 맵은 물리 어드레스(PADD)를 인덱스(IDX)로 사용하여 작성될 수 있다. P2L 맵은 인덱스(IDX)에 대응하는 논리 어드레스(LADD) 정보를 포함할 수 있다.
또한, P2L 맵은 논리 어드레스(LADD)에 대응하는 플래그 정보(FLAG)를 포함할 수 있다. 플래그 정보(FLAG)는 대응하는 논리 어드레스(LADD)에 대해서 언맵 리퀘스트가 있었는지의 여부를 나타낼 수 있다. 즉, 플래그 정보(FLAG) 정보는 대응하는 논리 어드레스(LADD)가 맵핑되었는지 언맵핑되었는지를 나타낼 수 있다. 예시적으로, 맵핑(MP)으로 표시된(flagged) 플래그 정보(FLAG)는 대응하는 논리 어드레스(LADD)가 맵핑된 것을 의미할 수 있다. 다른 예로서, 언맵핑(UNM)으로 표시된 언맵 플래그(FLAG)는 대응하는 논리 어드레스(LADD)가 언맵되었음을 의미할 수 있다.
도 3을 참조하면, L2P 맵은 논리 어드레스를 기반으로 작성될 수 있다. 즉, L2P 맵은 논리 어드레스(LADD)를 인덱스(IDX)로 사용하여 작성될 수 있다. L2P 맵은 인덱스(IDX)에 대응하는 물리 어드레스(PADD) 정보를 포함할 수 있다.
도 2 및 도 3을 참조하면, P2L 맵과 L2P 맵은 동일한 어드레스 맵핑 정보를 가질 수 있다. 즉, P2L 맵을 참조해서 획득되는 어드레스 맵핑 정보와 L2P 맵을 참조해서 획득되는 어드레스 맵핑 정보는 동일할 것이다. P2L 맵과 L2P 맵의 일치를 위해서, L2P 맵은 P2L 맵에 근거하여 업데이트될 수 있다.
도 4는 본 발명의 실시 예에 따른 호스트 장치의 언맵 리퀘스트를 처리하는 데이터 저장 장치의 동작을 설명하기 위한 도면이다. 그리고 도 5는 도 4의 언맵 리퀘스트가 처리되는 동안 버퍼 블럭과 P2L 맵의 변화 과정을 보여주는 도면이다. 설명의 편의를 위해서, 5개의 페이지들(P1~P5)을 각각 포함하는 버퍼 블럭(BB)과 데이터 블럭들(DB1 및 DB2)을 포함하는 데이터 저장 장치(도 1의 100)가 예시될 것이다.
호스트 장치(400)는, 필요에 따라서, 특정 논리 어드레스 또는 특정 논리 어드레스에 맵핑된 물리 어드레스를 삭제하도록, 데이터 저장 장치(100)에 리퀘스트할 수 있다. 이를 위해서, 호스트 장치(400)는 언맵 리퀘스트를 데이터 저장 장치(100)에 전송할 수 있다. 언맵 리퀘스트는 언맵 커맨드 및 언맵되어야 할 논리 어드레스(이하, 언맵 어드레스라 칭함)를 포함할 수 있다. 데이터 저장 장치(100)는, 언맵 리퀘스트에 따라서, 어드레스 맵(즉, P2L 맵 및 L2P 맵)에서 언맵 어드레스를 언맵시킬 수 있다.
P2L 맵과 L2P 맵의 일치를 위한 어드레스 맵의 업데이트 동작은, P2L 맵과 L2P 맵의 비교 동작, L2P 맵을 불휘발성 메모리 장치(도 1의 300)로 플러쉬(flush) 또는 백업(backup)하는 동작, L2P 맵의 위치 정보와 같은 L2P 맵을 관리하기 위한 메타 정보를 업데이트하는 동작을 포함할 수 있기 때문에, 많은 리소스를 소모할 수 있고, 오랜 시간이 소모될 수 있다.
따라서, 데이터 저장 장치(100)는 호스트 장치(400)의 언맵 리퀘스트를 1차 언맵 처리와 2차 언맵 처리로 구분하여 단계적으로 처리할 수 있다. 즉, 데이터 저장 장치(100)는 P2L 맵에서 언맵 어드레스를 우선적으로 언맵시킬 수 있다. 그리고, 데이터 저장 장치(100)는, L2P 맵의 업데이트가 필요한 시점에, L2P 맵에서 언맵 어드레스를 최종적으로 언맵시킬 수 있다.
도 4 및 도 5에 도시된 바와 같이, 호스트 장치(400)의 라이트 리퀘스트에 따라서, 제2 데이터 블럭(DB2)의 제5 페이지(P5)에 제9 논리 어드레스(LBA9)가 맵핑되고, L2P 맵이 생성된 상태를 가정하자. 그리고, 버퍼 블럭(BB)의 제1 페이지(P1)에 제1 논리 어드레스(LBA1)가 맵핑되고, 버퍼 블럭(BB)의 제2 페이지(P2)에 제2 논리 어드레스(LBA2)가 맵핑되고, P2L 맵이 생성된 상태를 가정하자. 이러한 상태에서, 호스트 장치(400)로부터 제9 논리 어드레스(LBA9)에 대한 언맵 리퀘스트(RQ_UNM)가 전송되면, P2L 맵에서 제9 논리 어드레스(LBA9)가 우선적으로 언맵될 수 있다.
도 5를 참조하여 예를 들면, 언맵 어드레스(LBA9)와 언맵핑(UNM)으로 표시된 플래그 정보(FLAG)가 버퍼 블럭(BB)의 빈 페이지에 저장될 수 있다. 데이터가 쓰여지지는 않을지라도, 언맵 어드레스(LBA9)는, 라이트 리퀘스트된 논리 어드레스들(LBA1 및 LBA2)과 같이, 버퍼 블럭(BB)의 제3 페이지(P3)에 맵핑 및 기록될 수 있다.
버퍼 블럭(BB)에 언맵 어드레스(LBA9)가 언맵되었음이 기록된 후에, P2L 맵에서 언맵 어드레스(LBA9)가 언맵될 수 있다. 즉, 버퍼 블럭(BB)의 제3 페이지(P3)에 대응하는 P2L 맵에 언맵 어드레스(LBA9)가 맵핑되고, 언맵 어드레스(LBA9)가 언맵되었음을 나타내기 위한 언맵 플래그(F_UNM)가 표시될 수 있다.
P2L 맵은 랜덤 액세스 메모리(도 1의 230)에 로딩되고, 컨트롤 유닛(220)에 의해서 참조될 수 있다. 전원이 차단되면 랜덤 액세스 메모리(230)에 로딩된 P2L 맵은 유실될 수 있다. 서든 파워 오프(sudden power off)와 같은 비정상적인 전원 차단으로 인해서 P2L 맵이 유실되지 않도록, 언맵 어드레스(LBA9)는 버퍼 블럭(BB)과 P2L 맵 모두에 기록될 수 있고, 서든 파워 오프로부터의 복구된 경우 버퍼 블럭(BB)을 참조하여 언맵 어드레스(LBA9)가 재구성(rebuild)될 수 있다.
다시 도 4를 참조하면, P2L 맵에서 언맵 어드레스(LBA9)가 우선적으로 언맵된 후에, L2P 맵의 업데이트가 필요한 시점에, L2P 맵에서 언맵 어드레스(LBA9)가 최종적으로 언맵될 수 있다. 여기에서, L2P 맵의 업데이트가 필요한 시점은, P2L 맵과 L2P 맵을 일치시키기 위한 주기적인 어드레스 맵 업데이트 동작이 수행되는 시점을 의미할 수 있다. L2P 맵의 업데이트가 필요한 시점은 호스트 장치의 리퀘스트에 의해서 버퍼 블럭(BB)의 맵핑이 완료된 시점, 즉, 버퍼 블럭(BB)의 모든 페이지가 쓰여진 시점을 의미할 수 있다. 또는 L2P 맵의 업데이트가 필요한 시점은 서든 파워 오프 상태로부터 데이터 저장 장치가 복구된 경우를 의미할 수 있다.
P2L 맵을 반영하여 L2P 맵이 업데이트되면, 제2 데이터 블럭(DB2)의 제5 페이지(P5)에 맵핑된 언맵 어드레스(LBA9)는 L2P 맵에서 삭제될 수 있다. 예를 들면, L2P 맵이 업데이트되면, 언맵 어드레스(LBA9)에 맵핑된 물리 어드레스(DB2/P5)의 정보는 L2P 맵에서 삭제될 수 있다.
도 6은 본 발명의 실시 예에 따른 호스트 장치의 언맵 리퀘스트를 처리하는 데이터 저장 장치의 동작을 설명하기 위한 다른 도면이다. 그리고 도 7은 도 6의 언맵 리퀘스트가 처리되는 동안 버퍼 블럭과 P2L 맵의 변화 과정을 보여주는 도면이다. 설명의 편의를 위해서, 5개의 페이지들(P1~P5)을 각각 포함하는 버퍼 블럭(BB)과 데이터 블럭들(DB1 및 DB2)을 포함하는 데이터 저장 장치(도 1의 100)가 예시될 것이다.
도 6 및 도 7에 도시된 바와 같이, 호스트 장치(400)의 라이트 리퀘스트에 따라서, 버퍼 블럭(BB)의 제1 페이지(P1)에 제1 논리 어드레스(LBA1)가 맵핑되고, 버퍼 블럭(BB)의 제2 페이지(P2)에 제2 논리 어드레스(LBA2)가 맵핑되고, P2L 맵이 생성된 상태를 가정하자. 이러한 상태에서, 호스트 장치(400)로부터 제2 논리 어드레스(LBA2)에 대한 언맵 리퀘스트(RQ_UNM)가 전송되면, P2L 맵에서 제2 논리 어드레스(LBA2)가 우선적으로 언맵될 수 있다.
도 7을 참조하여 예를 들면, 언맵 어드레스(LBA2)와 언맵핑(UNM)으로 표시된 플래그 정보(FLAG)가 버퍼 블럭(BB)의 빈 페이지에 저장될 수 있다. 데이터가 쓰여지지는 않을지라도, 언맵 어드레스(LBA2)는, 라이트 리퀘스트된 논리 어드레스(LBA1)와 같이, 버퍼 블럭(BB)의 제3 페이지(P3)에 맵핑 및 기록될 수 있다.
버퍼 블럭(BB)에 언맵 어드레스(LBA2)가 언맵되었음이 기록된 후에, P2L 맵에서 언맵 어드레스(LBA2)가 언맵될 수 있다. 즉, 버퍼 블럭(BB)의 제3 페이지(P3)에 대응하는 P2L 맵에 언맵 어드레스(LBA2)가 맵핑되고, 언맵 어드레스(LBA2)가 언맵되었음을 나타내기 위한 플래그 정보(FLAG)가 표시될 수 있다. 이 경우, 언맵 어드레스(LBA2)에 이전에 맵핑된 버퍼 블럭(BB)의 제2 페이지(P2)가 참조되지 않도록, 언맵 리퀘스트 이전에 맵핑된 언맵 어드레스(LBA2)의 맵핑 정보는 무효화 처리될 것이다.
다시 도 6을 참조하면, P2L 맵에서 언맵 어드레스(LBA2)가 우선적으로 언맵된 후에, L2P 맵의 업데이트가 필요한 시점에, L2P 맵에서 언맵 어드레스(LBA2)가 최종적으로 언맵될 수 있다. P2L 맵에 의해서만 맵핑되었던 언맵 어드레스(LBA2)이기 때문에, 제1 논리 어드레스(LBA1) 만이 L2P 맵에 업데이트될 것이다.
L2P 맵이 업데이트되기 전에, 호스트 장치(400)로부터 언맵 어드레스에 대한 리드 리퀘스트 또는 라이트 리퀘스트가 전송될 수 있다. 이러한 경우, 데이터 저장 장치(100)의 리퀘스트 처리 방법이 도 8 내지 도 10을 참조하여 설명될 것이다.
도 8은 P2L 맵에서 언맵된 언맵 어드레스에 대한 리드 리퀘스트를 처리하는 방법을 설명하기 위한 도면이다. 설명의 편의를 위해서, 도 5를 참조하여 설명된 언맵 어드레스(LBA9)에 대해서 호스트 장치(도 1의 400)가 리드 리퀘스트한 경우를 가정할 것이다.
호스트 장치(400)로부터 논리 어드레스(LBA9)에 대한 리드 리퀘스트가 전송되면, 데이터 저장 장치(100)는 P2L 맵에서 논리 어드레스(LBA9)가 히트되는지 서치할 수 있다. 플래그 정보(FLAG)를 참조하여 논리 어드레스(LBA9)가 언맵된 것으로 판단되면, 데이터 저장 장치(100)는 언맵 리스펀스를 전송할 수 있다. 예를 들면, 데이터 저장 장치(100)는 호스트 장치(400)와 규약된 특정 패턴을 갖는 데이터를 언맵 리스펀스로서 호스트 장치(400)로 전송할 수 있다. 다른 예로서, 데이터 저장 장치(100)는 리드 리퀘스트된 논리 어드레스(LBA9)가 언맵 상태임을 통지하는 언맵 리스펀스를 호스트 장치(400)로 전송할 수 있다.
도 9는 P2L 맵에서 언맵된 언맵 어드레스에 대한 언맵 리퀘스트를 재차 처리하는 방법을 설명하기 위한 도면이다. 설명의 편의를 위해서, 도 7을 참조하여 설명된 언맵 어드레스(LBA2)에 대해서 호스트 장치(도 1의 400)가 언맵 리퀘스트한 경우를 가정할 것이다.
호스트 장치(400)로부터 이미 언맵된 논리 어드레스(LBA2)에 대한 언맵 리퀘스트가 재차 전송되면, 언맵 어드레스(LBA2)와 언맵핑(UNM)으로 표시된 플래그 정보(FLAG)가 버퍼 블럭(BB)의 빈 페이지에 저장될 수 있다. 데이터가 쓰여지지는 않을지라도, 언맵 어드레스(LBA2)는, 라이트 리퀘스트된 논리 어드레스(LBA1)와 같이, 버퍼 블럭(BB)의 제4 페이지(P4)에 맵핑 및 기록될 수 있다.
버퍼 블럭(BB)에 언맵 어드레스(LBA2)가 언맵되었음이 기록된 후에, P2L 맵에서 언맵 어드레스(LBA2)가 언맵될 수 있다. 즉, 버퍼 블럭(BB)의 제4 페이지(P4)에 대응하는 P2L 맵에 언맵 어드레스(LBA2)가 맵핑되고, 언맵 어드레스(LBA2)가 언맵되었음을 나타내기 위한 플래그 정보(FLAG)가 표시될 수 있다. 이 경우, 현재 언맵 리퀘스트 이전에 맵핑된 언맵 어드레스(LBA2)의 모든 맵핑 정보는 무효화 처리될 것이다.
도 10은 P2L 맵에서 언맵된 언맵 어드레스에 대한 라이트 리퀘스트를 처리하는 방법을 설명하기 위한 도면이다. 설명의 편의를 위해서, 도 7을 참조하여 설명된 언맵 어드레스(LBA2)에 대해서 호스트 장치(도 1의 400)가 라이트 리퀘스트한 경우를 가정할 것이다.
호스트 장치(400)로부터 이미 언맵된 언맵 어드레스(LBA2)에 대한 라이트 리퀘스트가 전송되면, 라이트 리퀘스트된 제2 논리 어드레스(LBA2), 맵핑(MP)으로 표시된 플래그 정보(FLAG) 및 라이트 리퀘스트된 데이터(DT)가 버퍼 블럭(BB)의 빈 페이지, 즉, 제4 페이지(P4)에 저장될 수 있다.
버퍼 블럭(BB)에 새로운 맵핑 정보와 데이터가 저장된 후에, P2L 맵에서 제2 논리 어드레스(LBA2)가 맵핑될 수 있다. 즉, 버퍼 블럭(BB)의 제4 페이지(P4)에 대응하는 P2L 맵에 제2 논리 어드레스(LBA2)가 맵핑되고, 제2 논리 어드레스(LBA2)가 언맵되지 않았음을 나타내기 위한 플래그 정보(FLAG)가 표시될 수 있다. 이 경우, 현재 라이트 리퀘스트 이전에 맵핑된 제2 논리 어드레스(LBA2)의 모든 맵핑 정보는 무효화 처리될 것이다.
도 11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 불휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 불휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 불휘발성 메모리 장치들(1231~123n)로 제공하거나, 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 불휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
불휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 내부에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 12를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 데이터 저장 장치(2200)를 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 데이터 저장 장치(2200)는 접속 터미널(2110)에 마운트(mount)될 수 있다.
데이터 저장 장치(2200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(2200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 데이터 저장 장치(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 11에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~2232)은 데이터 저장 장치(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 데이터 저장 장치(2200) 내부에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 데이터 저장 장치(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 데이터 저장 장치(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 데이터 저장 장치(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 데이터 저장 장치(2200)의 어느 한 변에 배치될 수 있다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 13을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(3200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 불휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 11에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치(3230)로 전송될 수 있다.
불휘발성 메모리 장치(3230)는 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다. 도 14를 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 데이터 저장 장치(4200)를 포함할 수 있다. 데이터 저장 장치(4200)는 도 1의 데이터 저장 장치(100), 도 11의 SSD(1200), 도 12의 데이터 저장 장치(2200), 도 13의 데이터 저장 장치(3200)로 구성될 수 있다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다. 도 15를 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 불휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 불휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
210 : 호스트 인터페이스 유닛
220 : 컨트롤 유닛
230 : 랜덤 액세스 메모리
240 : 메모리 컨트롤 유닛
300 : 불휘발성 메모리 장치

Claims (22)

  1. 불휘발성인 버퍼 메모리 블럭을 포함하는 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치의 동작 방법에 있어서:
    언맵 어드레스에 대한 삭제를 요청하는 언맵 리퀘스트를 호스트 장치로부터 수신하고,
    상기 언맵 어드레스와, 상기 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 상기 버퍼 메모리 블럭의 제1 빈 페이지에 저장하고,
    상기 버퍼 메모리 블럭의 상기 제1 빈 페이지에 대응하는 P2L 맵에, 상기 언맵 어드레스를 맵핑하고 상기 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 표시하고,
    서든 파워 오프 상태로부터 복구되었을 때, 상기 버퍼 메모리 블럭에 저장된 상기 언맵 어드레스와 상기 플래그 정보를 참조하여 상기 P2L 맵을 재구성하고,
    소정 시점에 상기 P2L 맵에 근거하여 상기 불휘발성 메모리 장치의 L2P 맵에서 상기 언맵 어드레스를 언맵하는 데이터 저장 장치의 동작 방법.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 버퍼 메모리 블럭의 모든 페이지가 쓰여지는 경우, 상기 P2L 맵의 상기 플래그 정보에 근거하여 상기 L2P 맵에서 상기 언맵 어드레스를 삭제하는 데이터 저장 장치의 동작 방법.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 P2L 맵과 상기 L2P 맵을 일치시키기 위한 주기적인 어드레스 맵 업데이트 시점에, 상기 P2L 맵의 상기 플래그 정보에 근거하여 상기 L2P 맵에서 상기 언맵 어드레스를 삭제하는 데이터 저장 장치의 동작 방법.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 언맵 리퀘스트 이전에 맵핑된 상기 언맵 어드레스의 모든 맵핑 정보를 상기 P2L 맵에서 무효화하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 호스트 장치로부터 상기 언맵 어드레스에 대한 리드 리퀘스트가 수신되면, 상기 P2L 맵의 상기 플래그 정보를 참조하여 언맵 리스펀스를 전송하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 언맵 리스펀스를 전송하는 것은 상기 호스트 장치와 규약된 특정 패턴을 갖는 데이터를 전송하는 데이터 저장 장치의 동작 방법.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 언맵 리스펀스를 전송하는 것은 상기 리드 리퀘스트된 상기 언맵 어드레스가 언맵 상태임을 통지하는 데이터 저장 장치의 동작 방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 호스트 장치로부터 상기 언맵 어드레스에 대한 삭제를 요청하는 언맵 리퀘스트가 다시 수신되면, 상기 언맵 어드레스와 상기 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 상기 버퍼 메모리 블럭의 제2 빈 페이지에 저장하고, 그리고
    상기 버퍼 메모리 블럭의 상기 제2 빈 페이지에 대응하는 P2L 맵에, 상기 언맵 어드레스를 맵핑하고 상기 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 표시하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 호스트 장치로부터 상기 언맵 어드레스에 대한 라이트 리퀘스트가 수신되면, 라이트 리퀘스트된 어드레스, 상기 라이트 리퀘스트된 어드레스가 언맵되지 않았음을 나타내는 플래그 정보 및 라이트 리퀘스트된 데이터를 상기 버퍼 메모리 블럭의 제2 빈 페이지에 저장하고, 그리고
    상기 버퍼 메모리 블럭의 상기 제2 빈 페이지에 대응하는 P2L 맵에, 상기 라이트 리퀘스트된 어드레스를 맵핑하고 상기 라이트 리퀘스트된 어드레스가 맵핑되었음을 나타내는 플래그 정보를 표시하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 라이트 리퀘스트 이전에 맵핑된 상기 라이트 리퀘스트된 어드레스의 모든 맵핑 정보를 상기 P2L 맵에서 무효화하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  12. 불휘발성인 버퍼 메모리 블럭을 포함하는 불휘발성 메모리 장치;
    상기 불휘발성 메모리 장치의 물리 어드레스와 호스트 장치로부터 제공된 논리 어드레스를 맵핑하는 P2L 맵을 저장하는 랜덤 액세스 메모리; 및
    상기 P2L 맵에 근거하여 L2P 맵을 업데이트하고, 상기 불휘발성 메모리 장치에 상기 L2P 맵을 플러쉬하는 컨트롤 유닛을 포함하되,
    상기 컨트롤 유닛은, 언맵 어드레스에 대한 삭제를 요청하는 호스트 장치의 언맵 리퀘스트에 따라서, 상기 언맵 어드레스와 상기 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 상기 버퍼 메모리 블럭의 제1 빈 페이지에 저장하고, 상기 언맵 어드레스가 저장된 상기 버퍼 메모리 블럭의 제1 빈 페이지에 대응하는 상기 P2L 맵에, 상기 언맵 어드레스를 맵핑하고 상기 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 표시하고,
    상기 컨트롤 유닛은, 서든 파워 오프 상태로부터 복구되었을 때, 상기 버퍼 메모리 블럭에 저장된 상기 언맵 어드레스와 상기 플래그 정보를 참조하여 상기 P2L 맵을 재구성하고, 소정 시점에 상기 P2L 맵에 근거하여 상기 불휘발성 메모리 장치의 L2P 맵에서 상기 언맵 어드레스를 언맵하는 데이터 저장 장치.
  13. 삭제
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 컨트롤 유닛은, 상기 버퍼 메모리 블럭의 모든 페이지가 쓰여지는 경우, 상기 P2L 맵의 상기 플래그 정보에 근거하여 상기 L2P 맵에서 상기 언맵 어드레스를 삭제하는 데이터 저장 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 컨트롤 유닛은, 상기 P2L 맵과 상기 L2P 맵을 일치시키기 위한 주기적인 어드레스 맵 업데이트 동작 동안, 상기 P2L 맵의 상기 플래그 정보에 근거하여 상기 L2P 맵에서 상기 언맵 어드레스를 삭제하는 데이터 저장 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 컨트롤 유닛은, 상기 언맵 리퀘스트에 따라서, 상기 언맵 어드레스에 맵핑된 상기 L2P 맵의 물리 어드레스를 삭제하는 데이터 저장 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 컨트롤 유닛은, 상기 언맵 리퀘스트 이전에 맵핑된 상기 언맵 어드레스의 모든 맵핑 정보를 상기 P2L 맵에서 무효화하는 데이터 저장 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 컨트롤 유닛은, 상기 호스트 장치로부터 상기 언맵 어드레스에 대한 리드 리퀘스트를 수신하면, 상기 P2L 맵의 상기 플래그 정보를 참조하여 언맵 리스펀스를 전송하는 데이터 저장 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 컨트롤 유닛은 상기 호스트 장치와 규약된 특정 패턴을 갖는 데이터를 상기 언맵 리스펀스로서 전송하는 데이터 저장 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 컨트롤 유닛은, 상기 호스트 장치로부터 상기 언맵 어드레스에 대한 삭제를 요청하는 언맵 리퀘스트를 다시 수신한 경우, 상기 언맵 어드레스와 상기 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 상기 버퍼 메모리 블럭의 제2 빈 페이지에 저장하고, 상기 버퍼 메모리 블럭의 상기 제2 빈 페이지에 대응하는 상기 P2L 맵에, 상기 언맵 어드레스를 맵핑하고 상기 언맵 어드레스가 언맵되었음을 나타내는 플래그 정보를 표시하는 데이터 저장 장치.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 컨트롤 유닛은, 상기 호스트 장치로부터 상기 언맵 어드레스에 대한 라이트 리퀘스트를 수신하면, 라이트 리퀘스트된 어드레스, 상기 라이트 리퀘스트된 어드레스가 언맵되지 않았음을 나타내는 플래그 정보 및 라이트 리퀘스트된 데이터를 상기 버퍼 메모리 블럭의 제2 빈 페이지에 저장하고, 그리고 상기 버퍼 메모리 블럭의 상기 제2 빈 페이지에 대응하는 P2L 맵에, 상기 라이트 리퀘스트된 어드레스를 맵핑하고 상기 라이트 리퀘스트된 어드레스가 맵핑되었음을 나타내는 플래그 정보를 표시하는 데이터 저장 장치.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 컨트롤 유닛은 상기 라이트 리퀘스트 이전에 맵핑된 상기 라이트 리퀘스트된 어드레스의 모든 맵핑 정보를 상기 P2L 맵에서 무효화하는 데이터 저장 장치.
KR1020170055583A 2017-04-28 2017-04-28 데이터 저장 장치 및 그것의 동작 방법 KR102395538B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170055583A KR102395538B1 (ko) 2017-04-28 2017-04-28 데이터 저장 장치 및 그것의 동작 방법
US15/703,090 US10891236B2 (en) 2017-04-28 2017-09-13 Data storage device and operating method thereof
TW106135847A TW201839613A (zh) 2017-04-28 2017-10-19 數據儲存裝置及其操作方法
CN201711141839.7A CN108804023B (zh) 2017-04-28 2017-11-17 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170055583A KR102395538B1 (ko) 2017-04-28 2017-04-28 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20180121187A KR20180121187A (ko) 2018-11-07
KR102395538B1 true KR102395538B1 (ko) 2022-05-10

Family

ID=63916644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170055583A KR102395538B1 (ko) 2017-04-28 2017-04-28 데이터 저장 장치 및 그것의 동작 방법

Country Status (4)

Country Link
US (1) US10891236B2 (ko)
KR (1) KR102395538B1 (ko)
CN (1) CN108804023B (ko)
TW (1) TW201839613A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102423278B1 (ko) 2017-11-28 2022-07-21 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR102583592B1 (ko) 2018-03-27 2023-10-06 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
CN109542800A (zh) * 2018-11-23 2019-03-29 深圳大普微电子科技有限公司 基于闪存的垃圾处理的方法、固态硬盘以及存储装置
CN111290976A (zh) * 2018-12-06 2020-06-16 沈阳新松机器人自动化股份有限公司 一种fram存储器读写系统
KR20200077276A (ko) * 2018-12-20 2020-06-30 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20200085966A (ko) * 2019-01-07 2020-07-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
KR20200085967A (ko) * 2019-01-07 2020-07-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
KR20200095130A (ko) 2019-01-31 2020-08-10 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20200095103A (ko) * 2019-01-31 2020-08-10 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
TWI682395B (zh) * 2019-02-01 2020-01-11 睿寬智能科技有限公司 固態硬碟的未映射位址的重導向方法
KR20200100955A (ko) * 2019-02-19 2020-08-27 에스케이하이닉스 주식회사 메모리 시스템의 맵 데이터 관리 방법 및 장치
EP3909049A4 (en) * 2019-05-17 2022-08-24 Yangtze Memory Technologies Co., Ltd. DATA BUFFERING OPERATION OF A THREE-DIMENSIONAL STORAGE DEVICE WITH STATIC RAM ACCESS MEMORY
US10877900B1 (en) * 2019-06-26 2020-12-29 Western Digital Technologies, Inc. Enabling faster and regulated device initialization times
US11216218B2 (en) * 2019-07-15 2022-01-04 Micron Technology, Inc. Unmap data pattern for coarse mapping memory sub-system
KR20220005322A (ko) * 2020-07-06 2022-01-13 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20220025401A (ko) * 2020-08-24 2022-03-03 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11947818B2 (en) * 2022-04-20 2024-04-02 Silicon Motion, Inc. Method for accessing flash memory module and associated flash memory controller and electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120311298A1 (en) * 2011-06-03 2012-12-06 Apple Inc. Mount-time unmapping of unused logical addresses in non-volatile memory systems
US20130151754A1 (en) * 2011-12-12 2013-06-13 Apple Inc. Lba bitmap usage
US20140258675A1 (en) * 2013-03-08 2014-09-11 Kabushiki Kaisha Toshiba Memory controller and memory system
US20170060768A1 (en) * 2015-09-02 2017-03-02 SK Hynix Inc. Supporting invalidation commands for non-volatile memory
US20170242785A1 (en) 2016-02-23 2017-08-24 Sandisk Technologies Llc Efficient Implementation of Optimized Host-Based Garbage Collection Strategies Using Xcopy and Arrays of Flash Devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3737528B2 (ja) * 1993-06-30 2006-01-18 インテル・コーポレーション フラッシュ・メモリ・デバイス、それのページ・バッファー資源の割り当てをする方法および回路
KR100437609B1 (ko) * 2001-09-20 2004-06-30 주식회사 하이닉스반도체 반도체 메모리 장치의 어드레스 변환 방법 및 그 장치
KR20100013824A (ko) * 2008-08-01 2010-02-10 주식회사 하이닉스반도체 고속 동작하는 반도체 스토리지 시스템
CN101930404B (zh) * 2010-08-27 2012-11-21 威盛电子股份有限公司 存储装置及其操作方法
CN102841905B (zh) * 2011-06-24 2016-06-01 联想(北京)有限公司 电子设备及其存储管理方法
TWI514142B (zh) 2013-11-26 2015-12-21 Synology Inc 儲存系統及其控制方法
GB2527529B (en) * 2014-06-24 2021-07-14 Advanced Risc Mach Ltd A device controller and method for performing a plurality of write transactions atomically within a non-volatile data storage device
KR20160024546A (ko) * 2014-08-26 2016-03-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9575853B2 (en) * 2014-12-12 2017-02-21 Intel Corporation Accelerated data recovery in a storage system
WO2016095151A1 (en) * 2014-12-18 2016-06-23 Hua Zhong University Of Science Technology Storing log records in a non-volatile memory
CN105243025B (zh) * 2015-09-25 2019-04-19 北京联想核芯科技有限公司 一种映射表的形成及加载方法、电子设备
US10185658B2 (en) * 2016-02-23 2019-01-22 Sandisk Technologies Llc Efficient implementation of optimized host-based garbage collection strategies using xcopy and multiple logical stripes
KR102530262B1 (ko) * 2016-07-21 2023-05-11 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180080589A (ko) * 2017-01-04 2018-07-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102310117B1 (ko) * 2017-07-07 2021-10-08 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
TWI629591B (zh) * 2017-08-30 2018-07-11 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI692690B (zh) * 2017-12-05 2020-05-01 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI679537B (zh) * 2018-03-09 2019-12-11 深圳大心電子科技有限公司 資料移動方法及儲存控制器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120311298A1 (en) * 2011-06-03 2012-12-06 Apple Inc. Mount-time unmapping of unused logical addresses in non-volatile memory systems
US20130151754A1 (en) * 2011-12-12 2013-06-13 Apple Inc. Lba bitmap usage
US20140258675A1 (en) * 2013-03-08 2014-09-11 Kabushiki Kaisha Toshiba Memory controller and memory system
US20170060768A1 (en) * 2015-09-02 2017-03-02 SK Hynix Inc. Supporting invalidation commands for non-volatile memory
US20170242785A1 (en) 2016-02-23 2017-08-24 Sandisk Technologies Llc Efficient Implementation of Optimized Host-Based Garbage Collection Strategies Using Xcopy and Arrays of Flash Devices

Also Published As

Publication number Publication date
KR20180121187A (ko) 2018-11-07
CN108804023B (zh) 2021-06-25
US10891236B2 (en) 2021-01-12
TW201839613A (zh) 2018-11-01
US20180314643A1 (en) 2018-11-01
CN108804023A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
KR102395538B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200022118A (ko) 데이터 저장 장치 및 그 동작 방법
KR102233400B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190057887A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
KR20200025184A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
KR20190120573A (ko) 메모리 시스템, 데이터 처리 시스템 및 메모리 시스템의 동작 방법
KR20200086472A (ko) 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법
KR20200020464A (ko) 데이터 저장 장치 및 그 동작 방법
KR20190054383A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200048978A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200129863A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180097026A (ko) 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
KR20200114052A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102270103B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
US11249917B2 (en) Data storage device and operating method thereof
KR20190106005A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR20190095825A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210144249A (ko) 저장 장치 및 이의 동작 방법
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant