CN111290976A - 一种fram存储器读写系统 - Google Patents
一种fram存储器读写系统 Download PDFInfo
- Publication number
- CN111290976A CN111290976A CN201811485747.5A CN201811485747A CN111290976A CN 111290976 A CN111290976 A CN 111290976A CN 201811485747 A CN201811485747 A CN 201811485747A CN 111290976 A CN111290976 A CN 111290976A
- Authority
- CN
- China
- Prior art keywords
- fram
- interface
- data
- mcu
- fram memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明涉及一种FRAM存储器读写系统，包括：主控制器，通过USB3.0接口连接MCU，将机器人数据通过USB3.0接口发送到MCU或通过USB3.0接口将数据从FRAM中读取到机器人主控制器中；MCU，通过并行总线接口连接FRAM存储器；FRAM存储器，用于存储机器人数据。本发明通过使用USB3.0接口替代PCIe接口转换成并行接口，改变了中间转换器的实现方案，从专用的芯片变成通用的芯片，同时，将编程语言从硬件描述语言变成C语言，相应的开发环境也进行了简化，大大降低系统的开发难度，也一定程度降低了开发成本。
Description
技术领域
本发明涉及FRAM存储器读写领域，具体地说是一种FRAM存储器读写系统。
背景技术
在机器人实际运行中，需要实时保存相关的数据，而且为满足机器人的断点保护功能，需要每个通讯周期都保存数据，例如，机器人采用EtherCAT接口通讯时，通讯周期为4ms。同时，最大小保存的数据量为512kB。因此，对于存储器需要有以下两个要求：
(1)存储器可以重复多次读写。按照4ms通讯周期计算，机器人连续工作3年，那么存储器需要可读写230亿次以上。
(2)存储器可以有足够的空间进行存储数据，并可以进行4ms周期写入。
基于上述分析，FRAM是一个比较好的选择之一。业界很多厂商都采用这样方式。根据实际需求，可以选择512kB存储空间大小的并行接口的FRAM作为存储器。
机器人主控制器以x86平台CPU为核心，x86平台并不能直接通过并行接口读写FRAM，需要借助一定的高速接口进行转换，目前市面上比较成熟的方案是采用PCIe接口转换成并行接口进行设计。但是，能解码PCIe信号的芯片目前比较成熟的方案是采用带硬核解码的FPGA芯片，虽然方案比较成熟，但是编写FPGA程序需要很高的能力，同时需要对硬件描述语言(Verilog)和系统时序有很深的理解，才能完成上述功能的编写，因此，采用FPGA的方案对设计人员提出了很高的要求。对于基础比较薄弱的开发人员，很那独自完成上述功能开发。
发明内容
针对现有技术的不足，本发明提供一种FRAM存储器读写系统，解决了采用PCIe接口转换成并行接口进行设计的难度较大，开发人员无法独立开发的问题。
本发明为实现上述目的所采用的技术方案是：
一种FRAM存储器读写系统，包括：
主控制器，通过USB3.0接口连接MCU，将机器人数据通过USB3.0接口发送到MCU或通过USB3.0接口将数据从FRAM中读取到机器人主控制器中；
MCU，通过并行总线接口连接FRAM存储器；在写FRAM存储器时，首先根据FRAM写时序要求，将控制信号CE、WE置有效，然后在地址总线上给出将要写入数据的地址，通过数据总线将数据写入到FRAM中；在读FRAM存储器时，首先根据FRAM读时序要求，将控制信号CE、OE置有效，然后在地址总线上给出将要读取数据的地址，通过数据总线将数据读到MCU缓存中；
FRAM存储器，用于存储机器人数据。
从主控制器发出机器人数据到该机器人数据写入FRAM存储器或从FRAM存储器中读出数据到主控制器的通讯周期为4ms。
所述MCU为Cortex-M3的MCU。
本发明具有以下有益效果及优点：
本发明通过使用USB3.0接口替代PCIe接口转换成并行接口，改变了中间转换器的实现方案。从专用的芯片变成通用的芯片，同时，将编程语言从硬件描述语言变成C语言，相应的开发环境也进行了简化，综合以上，大大降低系统的开发难度，也一定程度降低了开发成本。
附图说明
图1是本发明的系统结构图；其中1为主控制器、2为MCU、3为FRAM存储器。
具体实施方式
下面结合附图及实施例对本发明做进一步的详细说明。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但本发明能够以很多不同于在此描述的其他方式来实施，本领域技术人员可以在不违背发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
需要说明的是，当元件被称为“设置于”另一个元件，它可能直接在另一个元件上，或也可以存在居中的元件。当一个元件被称为是“连接”另一个元件，它可以直接连接到另一个元件或者可能同时存在居中元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
如图1所示为本发明的系统结构图。
系统主控制器通过USB3.0接口与CortexM3控制器进行通讯，将机器人需要备份的数据实时传输到控制器中。控制器收到数据后，通过并行总线接口将数据实时写入到FRAM中。这个即可实现每4ms将机器人的数据备份到FRAM中。
本发明MCU从FRAM存储器中读以及写入的工作原理为：
在写FRAM存储器时，首先根据FRAM写时序要求，将控制信号CE、WE置有效，然后在地址总线上给出将要写入数据的地址，通过数据总线将数据写入到FRAM中；在读FRAM存储器时，首先根据FRAM读时序要求，将控制信号CE、OE置有效，然后在地址总线上给出将要读取数据的地址，通过数据总线将数据读到MCU缓存中。
本发明可以替代原来的采用PCIe接口转换的方案，同样可以实现高速的读写FRAM中的数据。本发明通过使用USB3.0接口替代PCIe接口转换成并行接口，改变了中间转换器的实现方案。USB3.0接口理论上最高可以达到5Gbps的通讯速度，完全可以满足4ms写入512kB数据的时间要求。从专用的芯片变成通用的芯片，同时，将编程语言从硬件描述语言变成C语言，相应的开发环境也进行了简化，综合以上，大大降低系统的开发难度，也一定程度降低了开发成本。
Claims (3)
1.一种FRAM存储器读写系统，其特征在于，包括：
主控制器，通过USB3.0接口连接MCU，将机器人数据通过USB3.0接口发送到MCU或通过USB3.0接口将数据从FRAM中读取到机器人主控制器中；
MCU，通过并行总线接口连接FRAM存储器；在写FRAM存储器时，首先根据FRAM写时序要求，将控制信号CE、WE置有效，然后在地址总线上给出将要写入数据的地址，通过数据总线将数据写入到FRAM中；在读FRAM存储器时，首先根据FRAM读时序要求，将控制信号CE、OE置有效，然后在地址总线上给出将要读取数据的地址，通过数据总线将数据读到MCU缓存中；
FRAM存储器，用于存储机器人数据。
2.根据权利要求1所述的FRAM存储器读写系统，其特征在于：从主控制器发出机器人数据到该机器人数据写入FRAM存储器或从FRAM存储器中读出数据到主控制器的通讯周期为4ms。
3.根据权利要求1所述的FRAM存储器读写系统，其特征在于：所述MCU为Cortex-M3的MCU。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811485747.5A CN111290976A (zh) | 2018-12-06 | 2018-12-06 | 一种fram存储器读写系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811485747.5A CN111290976A (zh) | 2018-12-06 | 2018-12-06 | 一种fram存储器读写系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111290976A true CN111290976A (zh) | 2020-06-16 |
Family
ID=71025212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811485747.5A Pending CN111290976A (zh) | 2018-12-06 | 2018-12-06 | 一种fram存储器读写系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111290976A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202563497U (zh) * | 2012-05-21 | 2012-11-28 | 海南经保科技实业有限公司 | 一种flash-net动漫游戏通讯接口 |
| CN108461099A (zh) * | 2017-02-21 | 2018-08-28 | 爱思开海力士有限公司 | 半导体存储装置 |
| US20180293101A1 (en) * | 2017-04-11 | 2018-10-11 | SK Hynix Inc. | Data storage device and operating method thereof |
| CN108804023A (zh) * | 2017-04-28 | 2018-11-13 | 爱思开海力士有限公司 | 数据存储装置及其操作方法 |
-
2018
- 2018-12-06 CN CN201811485747.5A patent/CN111290976A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202563497U (zh) * | 2012-05-21 | 2012-11-28 | 海南经保科技实业有限公司 | 一种flash-net动漫游戏通讯接口 |
| CN108461099A (zh) * | 2017-02-21 | 2018-08-28 | 爱思开海力士有限公司 | 半导体存储装置 |
| US20180293101A1 (en) * | 2017-04-11 | 2018-10-11 | SK Hynix Inc. | Data storage device and operating method thereof |
| CN108804023A (zh) * | 2017-04-28 | 2018-11-13 | 爱思开海力士有限公司 | 数据存储装置及其操作方法 |
Non-Patent Citations (2)
| Title |
|---|
| 《智能集成电路应用手册》编写组: "《智能集成电路应用手册》", 30 September 2007 * |
| 郑锋，王巧芝，陈绘兵，王鼎媛: "《51单片机应用系统典型模块开发大全》", 30 June 2010 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101354906A (zh) | 应用于固态硬盘的闪存控制器 | |
| CN100487668C (zh) | 一种嵌入式处理器的调试方法 | |
| CN103116551A (zh) | 应用于CLB总线的NorFLASH存储接口模块 | |
| CN101206614B (zh) | 仿真特殊功能寄存器的仿真器 | |
| CN109254883B (zh) | 一种片上存储器的调试装置及方法 | |
| CN113849433A (zh) | 一种总线控制器的执行方法、装置、总线控制器、计算机设备和存储介质 | |
| CN101169673B (zh) | 实时时钟芯片接口电路的控制方法及实时时钟控制电路 | |
| CN104714907A (zh) | 一种pci总线转换为isa和apb总线设计方法 | |
| CN109471819A (zh) | 为来自主机的读取请求提供短的读取响应时间的存储设备 | |
| CN104461859A (zh) | 一种支持nvm软断点调试的仿真器和方法 | |
| CN102789424B (zh) | 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器 | |
| CN103793263A (zh) | 一种基于PowerPC处理器的DMA事务级建模方法 | |
| CN107729269A (zh) | 一种NANDFlash到FPGA内部块RAM的缓存方法 | |
| CN104077080A (zh) | 存储器存取方法、存储器存取控制方法、spi闪存装置及其控制器 | |
| CN111290976A (zh) | 一种fram存储器读写系统 | |
| CN100474266C (zh) | 一种用于数字信号处理器的调试系统及其调试方法 | |
| Rao et al. | Implementation of AMBA compliant Memory Controller on a FPGA | |
| CN103677868A (zh) | 一种通过芯片内部的mcu配置芯片内置fpga的方法 | |
| CN204706031U (zh) | 串行外设接口spi总线电路以及电子设备 | |
| CN209590838U (zh) | 一种SoC系统 | |
| CN110413234B (zh) | 一种固态硬盘 | |
| CN210155649U (zh) | 一种固态硬盘 | |
| CN100394359C (zh) | 一种用于智能卡仿真调试系统的接口 | |
| CN204331709U (zh) | 兼备外置存储电路和内置存储电路的仿真装置 | |
| CN105068965A (zh) | 基于I2C总线的NAND Flash存储方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200616 |
|
| RJ01 | Rejection of invention patent application after publication |