CN209590838U - 一种SoC系统 - Google Patents
一种SoC系统 Download PDFInfo
- Publication number
- CN209590838U CN209590838U CN201920122628.7U CN201920122628U CN209590838U CN 209590838 U CN209590838 U CN 209590838U CN 201920122628 U CN201920122628 U CN 201920122628U CN 209590838 U CN209590838 U CN 209590838U
- Authority
- CN
- China
- Prior art keywords
- sram
- mcu
- data
- program
- storing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stored Programmes (AREA)
Abstract
本实用新型实施例提供了一种SoC系统，其中所述系统包括微控制单元MCU；静态随机存取存储器SRAM，通过对所述SRAM的存储地址进行划分，划分为数据SRAM和程序SRAM；其中，数据SRAM用于存储MCU中数据，程序SRAM用于存储所述MCU中程序；SRAM通过专用总线与MCU连接，来存储或读取所述MCU中数据/程序。本实用新型根据MCU中所要存储的数据和程序的大小，通过软件程序对SRAM的存储空间进行划分，得到用于存储数据的数据SRAM和用于存储程序的程序SRAM，以实现SRAM合理的存储MCU中的数据和程序，同时在不改变SRAM物理结构，可实现多次重复利用。
Description
技术领域
本实用新型涉及计算机存储技术领域，尤其涉及一种SoC系统。
背景技术
在微控制单元(Micro Control Unit，MCU)系统中，由于面积和成本的原因，静态随机存取存储器(Static Random-Access Memory，SRAM)是非常宝贵的资源。在SoC系统中通常有用于存储程序的程序SRAM和存储数据的数据SRAM。SRAM的大小对SoC系统性能影响非常大，对MCU的应用差异也很大，有的需要较大一点的程序区，有的需要较大一点的数据区。所以对于系统固定分配的程序SRAM和数据SRAM的存储空间，往往与实际SoC系统需要的程序SRAM和数据SRAM的存储空间不匹配，这样浪费了SRAM的存储空间，减小了SoC系统的应用场景。
如图1所示，假如用于存储程序的程序SRAM和存储数据的数据SRAM的存储空间均固定为32KB，当SoC系统的程序内存为48KB、数据为16KB时，此时程序区SRAM因空间内存过小而无法存储该SoC系统的程序，数据区SRAM的空间内存过大而浪费了SRAM的存储空间，这样减小了芯片的应用场景。
实用新型内容
为了解决上述问题，本实用新型提出一种SoC系统。
一种SoC系统，包括：微控制单元MCU；静态随机存取存储器SRAM，通过对所述SRAM的存储地址进行划分，划分为数据SRAM和程序SRAM；其中，所述数据SRAM用于存储所述MCU中数据，所述程序SRAM用于存储所述MCU中程序；所述SRAM通过专用总线与所述MCU连接，来存储或读取所述MCU中数据/程序。
在一种可能的实施方式中，所述MCU通过专用总线和所述SRAM连接，所述MCU对所述SRAM进行写操作。
在一种可能的实施方式中，所述MCU通过专用总线和所述SRAM连接，所述MCU对所述SRAM进行读操作。
在一种可能的实施方式中，所述专用总线包括地址总线和数据总线，所述地址总线用于将所述MCU进行存储或读取的数据/程序的地址信息发送给所述SRAM，所述数据总线用于将所述MCU中存储的数据/程序发送给所述SRAM或将所述SRAM中读取的数据/程序发送给所述MCU。
本实用新型根据MCU中所要存储的数据和程序的大小，通过软件程序对SRAM的存储空间进行划分，得到用于存储数据的数据SRAM和用于存储程序的程序SRAM，以实现SRAM合理的存储MCU中的数据和程序，同时在不改变SRAM物理结构，可实现多次重复利用。
附图说明
下面对实施例或现有技术描述中所需使用的附图作简单地介绍。
图1为现有技术中的一种SoC系统的结构示意图；
图2为本申请实施例提供的一种SoC系统的结构示意图。
具体实施方式
为使本实用新型实施例的技术方案以及优点表达的更清楚，下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。
本实用新型为了避免SoC系统中的程序和数据的大小与用于存储程序的程序SRAM和存储数据的数据SRAM的存储空间不相匹配，导致减小SoC系统的应用场景。本申请提供了一种SoC系统，如图2所示，SoC系统200包括：微控制单元MCU和静态随机存取存储器SRAM，SRAM通过专用总线与MCU连接。
MCU中文名称为微控制单元，又称单片微型计算机，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。
SRAM是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。最大的特点是只要不掉电，存储在SRAM中的数据就不会丢失。SRAM具有众多的架构，各针对一种特定的应用。
在本申请中，根据MCU中的数据和程序各自所占的存储空间大小，对SRAM的存储地址进行划分，划分出一个数据SRAM和一个程序SRAM。其中，数据SRAM用于存储MCU中数据，程序SRAM用于存储MCU中程序。在一个实施例中，通过软件程序对存储地址为2000H的SRAM的进行划分，将0000H-1000H规定为数据SRAM，将1001H-2000H规定为程序SRAM。这样即保证SRAM合理的存储MCU中的数据和程序的同时，且在不改变SRAM物理结构，可实现多次重复利用。
在SoC系统200中，用于连接MCU和SRAM的专用总线包括：地址总线和数据总线。其中，地址总线用于将MCU进行存储或读取的数据/程序的地址信息发送给SRAM。数据总线用于发送存储的数据/程序到SRAM，或将SRAM中读取的数据/程序发送到MCU中。
在本申请SoC系统中，MCU进行写操作的具体过程中：
首先，MCU根据自身将要存储的数据和程序的大小，通过软件程序对SRAM的存储地址进行划分，划分出数据SRAM和程序SRAM。
然后，MCU根据划分的结果，确定数据SRAM和程序SRAM中存储情况，然后为将要存储的数据/程序配置存储地址，然后通过地址总线将存储的数据/程序的地址信息发送给SRAM，同时MCU通过数据总线，将数据/程序发送给SRAM。
其中，如果MCU将要进行数据存储，则MCU为将要存储的数据配置数据SRAM中空闲地址；如果MCU将要进行程序存储，则MCU为将要存储的程序配置程序SRAM中空闲地址。
接着，SRAM接收到地址信息和MCU发送的数据/程序后，根据地址信息将MCU发送的数据/程序存储到SRAM中对应的地址空间中。
最后，待SRAM存储完毕后，发送ACK信息给MCU，以告知写操作完成。
其中，ACK信息包括有数据/程序存储在SRAM中的地址信息，以用于MCU进行读取。
在本申请SoC系统中，MCU进行读操作的具体过程中：
首先，MCU将进行读取数据/程序时，根据ACK中数据/程序存储在SRAM中的地址信息，通过地址总线发送数据/程序的地址信息给SRAM，同时发送读取指令给SRAM。
然后，SRAM接收到数据/程序的地址信息和读取指令后，根据地址信息，将SRAM中存储有MCU所要读取的数据/程序通过数据总线发送给MCU。
最后，待SRAM读取完毕后，发送ACK信息给MCU，以告知读操作完成。
其中，ACK信息包括有对应的存储数据/程序的SRAM的地址为空白，可用于数据/程序的存储。
本实用新型根据MCU中所要存储的数据和程序的大小，通过软件程序对SRAM的存储空间进行划分，得到用于存储数据的数据SRAM和用于存储程序的程序SRAM，以实现SRAM合理的存储MCU中的数据和程序，同时在不改变SRAM物理结构，可实现多次重复利用。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (4)
1.一种SoC系统，其特征在于，包括：
微控制单元MCU；
静态随机存取存储器SRAM，通过对所述SRAM的存储地址进行划分，划分为数据SRAM和程序SRAM；其中，所述数据SRAM用于存储所述MCU中数据，所述程序SRAM用于存储所述MCU中程序；
所述SRAM通过专用总线与所述MCU连接，来存储或读取所述MCU中数据/程序。
2.根据权利要求1所述的SoC系统，其特征在于，所述MCU通过专用总线和所述SRAM连接，所述MCU对所述SRAM进行写操作。
3.根据权利要求1所述的SoC系统，其特征在于，所述MCU通过专用总线和所述SRAM连接，所述MCU对所述SRAM进行读操作。
4.根据权利要求2或3所述的SoC系统，其特征在于，所述专用总线包括地址总线和数据总线，所述地址总线用于将所述MCU进行存储或读取的数据/程序的地址信息发送给所述SRAM，所述数据总线用于将所述MCU中存储的数据/程序发送给所述SRAM或将所述SRAM中读取的数据/程序发送给所述MCU。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920122628.7U CN209590838U (zh) | 2019-01-24 | 2019-01-24 | 一种SoC系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920122628.7U CN209590838U (zh) | 2019-01-24 | 2019-01-24 | 一种SoC系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209590838U true CN209590838U (zh) | 2019-11-05 |
Family
ID=68380336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920122628.7U Active CN209590838U (zh) | 2019-01-24 | 2019-01-24 | 一种SoC系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209590838U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109558374A (zh) * | 2019-01-24 | 2019-04-02 | 京微齐力(深圳)科技有限公司 | 一种SoC系统 |
-
2019
- 2019-01-24 CN CN201920122628.7U patent/CN209590838U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109558374A (zh) * | 2019-01-24 | 2019-04-02 | 京微齐力(深圳)科技有限公司 | 一种SoC系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105243033A (zh) | 数据处理方法及电子设备 | |
| CN105572565B (zh) | 适用于1553总线协议的内建自测试电路 | |
| CN111666330B (zh) | 数据的读写方法和装置 | |
| CN106776458B (zh) | 基于fpga和hpi的dsp间的通信装置及通信方法 | |
| CN109086168A (zh) | 一种利用硬件备份固态硬盘写速度的方法及其系统 | |
| CN109634664A (zh) | 一种cpu给硬件电路下发命令描述符的方法及装置 | |
| CN106598548A (zh) | 存储单元读写冲突的解决方法及装置 | |
| CN209590838U (zh) | 一种SoC系统 | |
| CN112667593B (zh) | 一种ETL流程执行hbase快速装载的方法与装置 | |
| CN104424142B (zh) | 一种多核处理器系统中访问共享资源的方法与装置 | |
| CN102566655B (zh) | 片外存储器的总线动态调频方法及其系统 | |
| CN108959105B (zh) | 一种实现地址映射的方法及装置 | |
| CN105527889A (zh) | 一种采用stt-mram作为单一存储器的微控制器 | |
| CN103019972B (zh) | 一种利用总线进行通讯的方法和装置 | |
| CN102789424A (zh) | 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器 | |
| CN209248529U (zh) | 一种SoC系统 | |
| CN109558374A (zh) | 一种SoC系统 | |
| CN111176926A (zh) | 一种基于双口sram的ip核仿真系统及仿真方法 | |
| CN111078384A (zh) | 核心数据迁移的方法、装置、计算机设备及存储介质 | |
| CN114327660B (zh) | 基于fpga的外接内存的初始化方法 | |
| CN115576499A (zh) | 一种实时系统访及其访问Flash安全性加强方法 | |
| CN105404591A (zh) | 处理器系统及其存储器控制方法 | |
| CN102591820B (zh) | 一种idma总线桥装置 | |
| CN109726149B (zh) | 一种axi总线访问nand flash的方法及装置 | |
| CN106057226B (zh) | 双端口存储系统的存取控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |