CN104424142B - 一种多核处理器系统中访问共享资源的方法与装置 - Google Patents

一种多核处理器系统中访问共享资源的方法与装置 Download PDF

Info

Publication number
CN104424142B
CN104424142B CN201310376352.2A CN201310376352A CN104424142B CN 104424142 B CN104424142 B CN 104424142B CN 201310376352 A CN201310376352 A CN 201310376352A CN 104424142 B CN104424142 B CN 104424142B
Authority
CN
China
Prior art keywords
shared resource
core
bit
mutual exclusion
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310376352.2A
Other languages
English (en)
Other versions
CN104424142A (zh
Inventor
张冬冬
于翔
毛锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing ZTE New Software Co Ltd
Original Assignee
Nanjing ZTE New Software Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing ZTE New Software Co Ltd filed Critical Nanjing ZTE New Software Co Ltd
Priority to CN201310376352.2A priority Critical patent/CN104424142B/zh
Priority to PCT/CN2014/071492 priority patent/WO2014154052A1/zh
Publication of CN104424142A publication Critical patent/CN104424142A/zh
Application granted granted Critical
Publication of CN104424142B publication Critical patent/CN104424142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0837—Cache consistency protocols with software control, e.g. non-cacheable data

Abstract

本发明公开了一种多核处理器系统中访问共享资源的方法，设置表示共享资源访问状态的状态位；任意从核访问共享资源时，根据所述状态位判断所述共享资源当前是否被访问；确定未被访问时，所述从核访问所述共享资源，并将所述状态位置位；所述从核访问结束后，将所述状态位复位。本发明还同时公开了一种多核处理器系统中访问共享资源的装置，采用本发明的方法及装置，可以使各从核能单独操作共享资源，且不会造成从核间的访问冲突，有效减少了终端消耗，延长了终端的续航时间。

Description

一种多核处理器系统中访问共享资源的方法与装置
技术领域
本发明涉及通信领域中的共享资源访问技术，尤其涉及一种多核处理器系统中访问共享资源的方法与装置。
背景技术
伴随着多核处理器技术的迅猛发展，目前，大部分终端都已采用多核处理器系统，现有的多核处理器系统均采用资源共享的概念，借以降低硬件配置成本。现有多核处理器系统通常包括一个主核和若干个从核，但是，由于核与核之间有许多资源存在着交叠，现有技术中对共享资源如射频控制、总线时钟、锁相环输出频率等等的访问只能由主核进行，从核若想访问共享资源，则需要通过主核进行访问。假设，A核为主核，B核、C核均为从核，那么，如果B核需要将总线调频到312M，C核需要总线工作在156M，当B核、C核都需要调整总线频率时，会通知A核，A核对各个从核的需求进行仲裁，仲裁完成后，由A核完成调频的操作。
但是，这种通过主从核来调整共享资源的方式，使得核与核之间耦合性较大，出错的概率较大，出现问题也很难定位解决；而且，只要任意一个从核需要操作共享资源，都必须保证主核处于唤醒状态，这样，就会造成功耗的浪费。并且，随着消费数码终端的发展，终端的业务、多媒体功能越来越丰富，对终端的硬件需求也越来越高，中央处理器（CPU）内集成的核心单元也越来越多，从核个数也随之增多，如此，就很有可能造成各个从核不停地要访问共享资源，导致主核一直无法休眠的情况，这样势必会导致功耗大大增加。
发明内容
有鉴于此，本发明实施例的主要目的在于提供一种多核处理器系统中访问共享资源的方法与装置，能有效减少终端功耗，从而延长终端的续航时间。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供了一种多核处理器系统访问共享资源的方法，应用于包括至少两个从核的多核处理器系统中；设置表示共享资源访问状态的状态位；所述方法还包括：
任意从核访问共享资源时，根据所述状态位判断所述共享资源当前是否被访问；确定未被访问时，所述从核访问所述共享资源，并将所述状态位置位；
所述从核访问结束后，将所述状态位复位。
优选地，所述状态位放置于预先设置的互斥单元中；所述互斥单元包括多个比特位；所述状态位为所述互斥单元中的任意比特位。
优选地，所述互斥单元还存储有共享资源的所有操作参数，共享资源的每个操作参数对应至少一个比特位。
优选地，所述共享资源为总线频率；所述互斥单元中存储的共享资源的所有操作参数包括：分别表示各从核期望设置的总线频率的比特位、以及当前总线频率的比特位。
优选地，所述共享资源为射频公共资源；所述互斥单元中存储的共享资源的所有操作参数包括射频相关时钟当前状态的比特位、天线开关的比特位、射频芯片当前状态的比特位、各从核是否允许设置射频公共资源为省电模式的比特位。
本发明还提供了一种多核处理器系统中访问共享资源的装置，所述多核处理器系统包括至少两个从核；所述装置包括：设置单元和处理单元；
所述设置单元，用于设置表示共享资源访问状态的状态位；
所述处理单元，用于在任意从核访问共享资源时，根据所述状态位判断所述共享资源当前是否被访问；确定未被访问时，允许所述从核访问所述共享资源，并将所述状态位置位；所述从核访问结束后，将所述状态位复位。
优选地，所述装置还包括：互斥单元，用于存储所述状态位；所述互斥单元包括多个比特位；所述状态位为所述互斥单元中的任意比特位。
优选地，所述互斥单元为互斥寄存器。
本发明实施例所提供的多核处理器系统中访问共享资源的方法与装置，设置有表示共享资源访问状态的状态位，当任意从核需要访问共享资源时，先根据所述状态位判断共享资源是否被访问，确认共享资源未被访问时，所述从核访问所述共享资源，并将所述状态位置位，以此拒绝其它从核对共享资源的访问；当从核访问结束后，再将所述状态位复位。如此，可保证同一时段只有一个从核能访问共享资源，进而保证各从核能单独操作共享资源，不会对其它从核产生影响。并且，本发明实施例对共享资源是否被访问的判断是根据所设置的状态位，所述状态位可保存于设置的互斥单元如互斥寄存器中，而不用通过主核，因此，与现有技术相比，本发明实施例具有节省终端功耗的功能，且操作简单；避免了多个从核通过主核访问共享资源所造成的功耗和资源的浪费，有效延长了终端的续航时间。
附图说明
图1为本发明实施例多核处理器系统中访问共享资源的方法的实现流程示意图；
图2为本发明实施例多核处理器系统中访问共享资源的装置的组成结构示意图；
图3为本发明AXI总线调频实施例的实现流程示意图；
图4为本发明任意从核睡眠前对射频公共资源进行低功耗控制实施例的实现流程示意图；
图5为本发明任意从核退出睡眠后对射频公共资源进行低功耗控制实施例的实现流程示意图。
具体实施方式
本发明实施例的基本思想是：设置表示共享资源访问状态的状态位；任意从核访问共享资源时，根据所述状态位判断所述共享资源当前是否被访问；确定未被访问时，所述从核访问所述共享资源，并将所述状态位置位；所述从核访问结束后，将所述状态位复位。
下面结合附图及具体实施例对本发明再做进一步详细的说明。
图1为本发明实施例多核处理器系统中访问共享资源的方法的实现流程示意图，如图1所示，多核处理器系统中访问共享资源的方法包括：
步骤101：设置表示共享资源访问状态的状态位；
在实际应用中，可进一步设置一个互斥单元，所设置的状态位放置在互斥单元中；其中，互斥单元可以由硬件实现，比如采用互斥寄存器；互斥单元也可以由软件实现，比如采用数组、堆栈、链表等等。
这里，所述互斥单元除了保存表示所述共享资源访问状态的状态位之外，还保存有共享资源的所有操作参数；所述互斥单元可以包括多个比特位，所述状态位占用一个比特位，共享资源的每个操作参数也分别对应至少一个比特位；
其中，所述状态位可以是互斥单元中的任意一个比特位。
步骤102：任意从核访问共享资源时，根据所述状态位判断所述共享资源当前是否被访问，确定未被访问时，所述从核访问共享资源，并将状态位置位；
这里，根据所述状态位判断所述共享资源当前是否被访问具体是：如果状态位置位如置1，则确定共享资源当前已被访问，如果状态位未置位如置0，则确定共享资源当前未被访问；
进一步的，如果确定共享资源当前已被访问，那么，可以结束当前处理流程，也可以返回步骤102继续判断，比如：实时判断或间隔一定时间再判断，直至确定共享资源当前未被访问；当然，也可以在判断几次后，共享资源一直处于被访问状态，则结束处理流程。
这里，所述访问共享资源，是指根据从核需要实现对射频公共资源的控制、总线频率的调整、以及锁相环输出频率的调整等等；相应的，从核开始访问共享资源时，除了将所述状态位置位，还要设置当前所访问共享资源的所有操作参数的值。
所述状态位置位，表示此时共享资源或说互斥单元正在被某个从核访问，不允许其它从核访问，从而保证了在同一时段内只有一个从核可以对共享资源进行操作，且不会对该从核以外的其它从核产生影响。
步骤103：所述从核访问结束，将所述状态位复位。
这里，当从核对共享资源访问结束退出访问时，会自动设置所述状态位复位，表示此时没有从核在访问共享资源，保证其它需要访问共享资源的从核可以继续访问。
也就是说，在实际应用中，当某从核对共享资源开始访问时，会自动将所述状态位置位；当该从核对共享资源结束访问时，会自动将所述状态位复位。
图2为本发明实施例多核处理器系统中访问共享资源的装置的组成结构示意图，如图2所示，该装置包括：设置单元21和处理单元22；其中，
设置单元21，用于设置表示共享资源访问状态的状态位；
处理单元22，用于在任意从核访问共享资源时，根据所述状态位判断所述共享资源当前是否被访问；确定未被访问时，允许所述从核访问所述共享资源，并将所述状态位置位；所述从核访问结束后，将所述状态位复位。
进一步的，该装置还包括互斥单元20，用于存储所设置的状态位；所述互斥单元20与各个从核相连，并与设置单元21和处理单元22相连；
所述设置单元21设置的状态位放置于互斥单元20，所述处理单元22从互斥单元20中读取状态位的值，根据状态位是置位还是复位，确定共享资源当前是否被访问。
所述互斥单元20除了存储所述状态位之外，还用于存储共享资源的所有操作参数；
所述互斥单元20可以为互斥寄存器；所述互斥单元可以包括多个比特位，所述状态位占用一个比特位，共享资源的每个操作参数也分别对应至少一个比特位；
其中，所述状态位可以为所述互斥单元中的任意一个比特位。
所述设置单元21和处理单元22在实际应用中，可由终端中的中央处理器（CPU）、或数字信号处理器（DSP）、或可编程门阵列（FPGA）实现。
以下具体实施例中，均以互斥单元为互斥寄存器为例进行描述。
图3为本发明AXI总线调频实施例的实现流程示意图，如图3所示，该AXI总线调频流程包括：
步骤301：终端启动初始化；
这里，所述初始化，需要在互斥寄存器中设置各从核期望的AXI总线的频率值和当前AXI总线的频率值，所设置的值不能设置过低，否则容易在开机时造成AXI总线频率过低而影响性能，一般据系统本身情况进行设置；
其中，所述互斥寄存器包含表示各从核期望设置的AXI总线频率的比特位、当前的AXI总线频率的比特位、以及表示共享资源访问状态的状态位，如表1所示。
表1
在实际应用中，不同的比特值表示不同的频率值，例如：000：freq1；001：freq2；010：freq3；011：freq4；100：freq5；且freq1<freq2<freq3<freq4<freq5。
步骤302：任意从核读互斥寄存器中状态位是否置位，如果否，则执行步骤303；如果是，则返回步骤302；
具体的，当所述状态位复位，即比特值为0时，表示空闲，硬件检测到有从核在读该互斥寄存器，会自动拉高状态位所对应的比特为1，将所述状态位置位，以此拒绝其它从核对共享资源的访问，保证相同时段只有一个从核可以对共享资源进行单独操作。
步骤303：所述从核将当前自身期望的AXI总线频率写到互斥寄存器对应比特位中；
步骤304：所述从核读取互斥寄存器中当前自身期望设置的AXI总线频率值和当前AXI总线频率值；
步骤305：判断所述从核自身期望的AXI总线频率值是否大于当前AXI总线频率值，如果是，则执行步骤306；否则，执行步骤307；
步骤306：通过调整时钟源选择和分频寄存器，调整AXI总线频率为所述从核期望设置的频率值，执行步骤310；
步骤307：依次读取互斥寄存器中所述从核之外的其它从核期望设置的AXI总线频率值；
步骤308：比较所有从核期望设置的AXI总线频率值，取最大值作为调频频率值；
步骤309：通过调整时钟源选择和分频寄存器，调整AXI总线频率为比较的最大值；
步骤310：更新当前AXI总线频率值到互斥寄存器中相应的比特位；
步骤311：所述从核退出访问，设置所述状态位复位。
这里，设置互斥寄存器状态位复位，比如自动拉低状态位所对应的比特为0，将所述状态位复位，表示此时没有从核在访问共享资源，保证其它需要访问共享资源的从核可以继续访问互斥寄存器。
图4为本发明任意从核睡眠前对射频公共资源进行低功耗控制实施例的实现流程示意图，如图4所示，该从核对射频公共资源进行低功耗控制流程包括：
步骤401：任意从核读互斥寄存器中状态位是否置位，如果否，则执行步骤402；如果是，则返回步骤401；
这里，所述互斥寄存器包括表示射频公共资源当前状态的比特位，具体为：射频相关时钟当前状态的比特位、天线开关的比特位、射频芯片当前状态的比特位、各从核是否允许设置射频公共资源为省电模式的比特位、以及表示公共资源当前访问状态的状态位，如表2所示。
表2
具体的，当所述状态位复位，即：比特值为0时，表示空闲，硬件检测到有从核在读该互斥寄存器，会自动拉高状态位所对应的比特为1，将所述状态位置位，以此拒绝其它从核的访问，保证相同时段只有一个从核可以对射频共享资源进行单独操作。
步骤402：读取互斥寄存器中表示射频公共资源当前状态的比特位，如果为1，则执行步骤403；如果为0，则执行步骤405；
这里，所述射频公共资源具体包括：射频相关时钟、射频天线、射频芯片；
其中，相应比特位为1表示射频公共资源当前状态为工作；为0表示当前射频公共资源状态为空闲，即已为省电模式。
步骤403：读取除所述从核之外的其它从核对应的比特位，判断是否允许设置射频公共资源为省电模式的比特位的值是否均为0，如果是，则执行步骤404；否则，执行步骤405；
这里，所述比特值为0表示从核允许设置射频公共资源为省电模式；
步骤404：设置射频公共资源为省电模式；
这里，设置射频公共资源为省电模式具体为：设置射频相关时钟关闭、天线开关关闭、射频芯片关闭，即：设置射频相关时钟当前状态对应的比特位的值为0、设置天线开关对应比特位的值为0、射频芯片当前状态对应的比特位的值为0。
步骤405：将所述从核可以设置射频公共资源为省电模式信息设置到互斥寄存器中相应比特位；
具体为：设置所述从核是否允许设置射频公共资源为省电模式的比特位的值为0。
步骤406：从核退出访问，设置互斥寄存器状态位复位。
这里，设置互斥寄存器状态位复位，比如自动拉低状态位所对应的比特为0，将所述状态位复位，表示此时没有从核在访问共享资源，保证其它需要访问共享资源的从核可以继续访问互斥寄存器。
图5为本发明任意从核退出睡眠后对射频公共资源进行低功耗控制实施例的实现流程示意图，如图5所示，该从核对射频公共资源进行低功耗控制流程包括：
步骤501：任意从核读互斥寄存器中状态位是否置位，如果否，则执行步骤502；如果是，则返回步骤501；
这里，所述互斥寄存器包括表示射频公共资源当前状态的比特位，具体为：射频相关时钟当前状态的比特位、天线开关的比特位、射频芯片当前状态的比特位、各从核是否允许设置射频公共资源为省电模式的比特位、以及表示公共资源当前访问状态的状态位，如表2所示。
具体的，当所述状态位复位，即：比特值为0时，表示空闲，硬件检测到有从核在读该寄存器，会自动拉高状态位所对应的比特为1，将所述状态位置位，以此拒绝其它除所述从核之外的从核访问，保证相同时段只有一个从核可以对射频共享资源进行单独操作。
步骤502：读互斥寄存器中表示射频公共资源当前状态的比特位，如果为0，则执行步骤503；如果为1，则执行步骤504；
这里，相应比特位为0表示当前射频公共资源状态为空闲；为1表示当前射频公共资源状态为工作。
步骤503：设置表示射频公共资源当前状态的比特位为工作；
这里，所述设置射频公共资源为工作具体为：设置射频相关时钟打开、天线开关打开、射频芯片打开，即：设置射频相关时钟当前状态，对应的比特位的值为1、设置天线开关对应比特位的值为1、射频芯片当前状态对应的比特位的值为1。
步骤504：将所述从核当前不允许设置射频公共资源为省电模式的信息设置到互斥寄存器中相应比特位；
具体为：设置所述从核是否允许设置射频公共资源为省电模式的比特位的值为1。
步骤505：从核退出访问，设置互斥寄存器状态位复位。
这里，设置互斥寄存器状态位复位，比如自动拉低状态位所对应的比特为0，将所述状态位复位，表示此时没有从核在访问共享资源，保证其它需要访问共享资源的从核可以继续访问互斥寄存器。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种多核处理器系统访问共享资源的方法，应用于包括主核和至少两个从核的多核处理器系统中；其特征在于，设置表示共享资源访问状态的状态位；所述方法还包括：
任意从核访问共享资源时，根据所述状态位判断所述共享资源当前是否被访问；确定未被访问时，所述从核访问所述共享资源，并将所述状态位置位；
所述从核访问结束后，将所述状态位复位；
其中，所述访问共享资源包括根据所述从核实现对射频公共资源的控制、总线频率的调整、以及锁相环输出频率的调整。
2.根据权利要求1所述的方法，其特征在于，所述状态位放置于预先设置的互斥单元中；
所述互斥单元包括多个比特位；所述状态位为所述互斥单元中的任意比特位。
3.根据权利要求2所述的方法，其特征在于，所述互斥单元还存储有共享资源的所有操作参数，共享资源的每个操作参数对应至少一个比特位。
4.根据权利要求3所述的方法，其特征在于，所述共享资源为总线频率；所述互斥单元中存储的共享资源的所有操作参数包括：分别表示各从核期望设置的总线频率的比特位、以及当前总线频率的比特位。
5.根据权利要求3所述的方法，其特征在于，所述共享资源为射频公共资源；所述互斥单元中存储的共享资源的所有操作参数包括射频相关时钟当前状态的比特位、天线开关的比特位、射频芯片当前状态的比特位、各从核是否允许设置射频公共资源为省电模式的比特位。
6.根据权利要求2至5任一项所述的方法，其特征在于，所述互斥单元为互斥寄存器。
7.一种多核处理器系统中访问共享资源的装置，所述多核处理器系统包括主核和至少两个从核；其特征在于，所述装置包括：设置单元和处理单元；
所述设置单元，用于设置表示共享资源访问状态的状态位；
所述处理单元，用于在任意从核访问共享资源时，根据所述状态位判断所述共享资源当前是否被访问；确定未被访问时，允许所述从核访问所述共享资源，并将所述状态位置位；所述从核访问结束后，将所述状态位复位；其中，所述访问共享资源包括根据所述从核实现对射频公共资源的控制、总线频率的调整、以及锁相环输出频率的调整。
8.根据权利要求7所述的装置，其特征在于，所述装置还包括：互斥单元，用于存储所述状态位；
所述互斥单元包括多个比特位；所述状态位为所述互斥单元中的任意比特位。
9.根据权利要求8所述的装置，其特征在于，所述互斥单元，还用于存储共享资源的所有操作参数，共享资源的每个操作参数对应至少一个比特位。
10.根据权利要求8或9所述的装置，其特征在于，所述互斥单元为互斥寄存器。
CN201310376352.2A 2013-08-26 2013-08-26 一种多核处理器系统中访问共享资源的方法与装置 Active CN104424142B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310376352.2A CN104424142B (zh) 2013-08-26 2013-08-26 一种多核处理器系统中访问共享资源的方法与装置
PCT/CN2014/071492 WO2014154052A1 (zh) 2013-08-26 2014-01-26 一种访问共享资源的方法、装置及计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310376352.2A CN104424142B (zh) 2013-08-26 2013-08-26 一种多核处理器系统中访问共享资源的方法与装置

Publications (2)

Publication Number Publication Date
CN104424142A CN104424142A (zh) 2015-03-18
CN104424142B true CN104424142B (zh) 2019-09-10

Family

ID=51622439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310376352.2A Active CN104424142B (zh) 2013-08-26 2013-08-26 一种多核处理器系统中访问共享资源的方法与装置

Country Status (2)

Country Link
CN (1) CN104424142B (zh)
WO (1) WO2014154052A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160283272A1 (en) * 2015-03-25 2016-09-29 Intel Corporation Shared resource access control method and apparatus
FR3086780B1 (fr) * 2018-09-27 2020-11-06 Thales Sa Systeme et procede d'acces a une ressource partagee
CN109614220B (zh) * 2018-10-26 2020-06-30 阿里巴巴集团控股有限公司 一种多核系统处理器和数据更新方法
CN113836209A (zh) * 2021-09-02 2021-12-24 深圳市道通智能汽车有限公司 多核处理器的共享资源访问方法、处理器及多核系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510191A (zh) * 2009-03-26 2009-08-19 浙江大学 具备缓存窗口的多核体系架构及其实现方法
CN101770403A (zh) * 2008-12-30 2010-07-07 北京天融信网络安全技术有限公司 一种多核平台上控制系统配置并发与同步的方法
CN102541237A (zh) * 2010-12-22 2012-07-04 威盛电子股份有限公司 配置在多重处理器核心之间的分散式电源管理

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060248287A1 (en) * 2005-04-29 2006-11-02 Ibm Corporation Methods and arrangements for reducing latency and snooping cost in non-uniform cache memory architectures
CN101430651B (zh) * 2007-11-05 2012-01-11 中兴通讯股份有限公司 一种异构多核体系中外设的访问方法
CN101299199A (zh) * 2008-06-26 2008-11-05 上海交通大学 基于可配置处理器及指令集扩展的异构多核系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770403A (zh) * 2008-12-30 2010-07-07 北京天融信网络安全技术有限公司 一种多核平台上控制系统配置并发与同步的方法
CN101510191A (zh) * 2009-03-26 2009-08-19 浙江大学 具备缓存窗口的多核体系架构及其实现方法
CN102541237A (zh) * 2010-12-22 2012-07-04 威盛电子股份有限公司 配置在多重处理器核心之间的分散式电源管理

Also Published As

Publication number Publication date
WO2014154052A1 (zh) 2014-10-02
CN104424142A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
CN108228492B (zh) 一种多通道ddr交织控制方法及装置
EP2580657B1 (en) Information processing device and method
CN102651785A (zh) 移动设备的应用处理器的远程唤醒
CN104424142B (zh) 一种多核处理器系统中访问共享资源的方法与装置
CN103297614B (zh) 一种双系统智能终端运行方法及装置
US11099626B2 (en) Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation
JP2013531822A5 (zh)
CN108632309B (zh) 一种升级窄带物联网终端的方法及装置
US20160266633A1 (en) Methods and Systems for Coordination of Operating States amongst Multiple SOCs within a Computing Device
CN105824393A (zh) 片上系统、管理其功率的方法和电子装置
CN102597912A (zh) 用于平台功率节省的协调设备和应用程序中断事件
WO2014210258A1 (en) Generic host-based controller latency method and apparatus
CN107729129A (zh) 一种基于同步锁的多线程处理方法、终端以及存储介质
CN111913669B (zh) Ssd掉电速度提高方法、装置、计算机设备及存储介质
WO2017080383A1 (zh) 加载软件模块的方法和装置
CN112867120B (zh) 低功耗控制系统、方法、计算机设备和可读存储介质
CN103176941B (zh) 核间通信方法和代理装置
CN109857190A (zh) 一种时钟信号处理方法、装置、设备及可读存储介质
CN109656350B (zh) 一种基于dft扫描链的低功耗实现方法
CN106547716B (zh) 一种面向低管脚数的扩展总线配置系统及方法
CN107870878A (zh) 存储系统、终端及计算机装置
CN111767999B (zh) 数据处理方法、装置及相关产品
CN105446863A (zh) 具有记录能力的电子装置与电路状态记录方法
CN106057226B (zh) 双端口存储系统的存取控制方法
CN112346660A (zh) 数据存储方法及装置、数据读取方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190814

Address after: Yuhuatai District of Nanjing City, Jiangsu province 210012 Bauhinia Road No. 68

Applicant after: Nanjing Zhongxing New Software Co., Ltd.

Address before: 518057 Nanshan District Guangdong high tech Industrial Park, South Road, science and technology, ZTE building, Ministry of Justice

Applicant before: ZTE Corporation

GR01 Patent grant
GR01 Patent grant