CN107870878A - 存储系统、终端及计算机装置 - Google Patents

存储系统、终端及计算机装置 Download PDF

Info

Publication number
CN107870878A
CN107870878A CN201711048891.8A CN201711048891A CN107870878A CN 107870878 A CN107870878 A CN 107870878A CN 201711048891 A CN201711048891 A CN 201711048891A CN 107870878 A CN107870878 A CN 107870878A
Authority
CN
China
Prior art keywords
module
data
memory cell
bus
storage system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711048891.8A
Other languages
English (en)
Inventor
贾雯
刘艳欢
张春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Shenzhen Research Institute Tsinghua University
Original Assignee
Shenzhen Research Institute Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Research Institute Tsinghua University filed Critical Shenzhen Research Institute Tsinghua University
Priority to CN201711048891.8A priority Critical patent/CN107870878A/zh
Publication of CN107870878A publication Critical patent/CN107870878A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution

Abstract

本发明提供一种存储系统，所述存储系统包括主机模块、接口模块和总线模块。所述接口模块包括第一接口模块、第二接口模块，所述主机模块，通过驱动函数发起读写操作，并将所述读写操作生成的控制信息发送给所述接口模块；所述总线模块包括第一总线模块与第二总线模块，所述第一总线模块与所述第一接口模块之间进行所述控制信息传输，所述第二总线模块与所述第一接口模块之间进行数据传输；所述存储系统还包括计算模块，所述计算模块通过所述第二总线模块与所述存储控制模块进行所述数据交换。本发明实施例还提供一种终端及计算机装置。利用本发明实施例可优化数据处理操作，提升了用户操作。

Description

存储系统、终端及计算机装置
技术领域
本发明实施例涉及大数据领域，尤其涉及一种存储系统、终端及计算机装置。
背景技术
本部分旨在为权利要求书及具体实施方式中陈述的本发明实施例的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。
随着社会以及科学技术的发展，尤其是大数据时代的到来，数据的传输、存储、处理将变得越来越重要，也越来越具有挑战性。传统的数据存储与数据处理技术结构为：待存储的数据通过接口被传进存储设备内部，然后经过内部总线传输与数据编码，进而进入数据存储介质。当外部数据量变大时，对存储设备的接口吞吐率要求线性增加，对存储设备内部的数据传输与编码等技术要求也呈线性增加，同时需要更多的存储介质。在外部设备需要处理数据时，读取数据也需要经过存储设备内部的接口，经过解码之后再经过内部总线传输，最终在控制下通过存储设备的外部接口将待处理的数据读出，然后进入处理模块进行快速计算，过程中每次需要存储设备中的数据都需要经过上述过程才能获取，由于处理器速度已经得到了很大的发展，使得数据读取过程所耗费的时间占了很大比例，严重影响了数据处理效率，降低了用户体验。
发明内容
鉴于此，有必要提供一种存储系统、终端及计算机装置，可优化数据处理操作，提升用户体验。
本发明实施例一方面提供一种存储系统，所述存储系统包括主机模块、接口模块和总线模块，所述接口模块包括第一接口模块、第二接口模块，所述主机模块，通过驱动函数发起读写操作，并将所述读写操作生成的控制信息发送给所述第一接口模块；
所述总线模块包括第一总线模块与第二总线模块，所述第一总线模块与所述第一接口模块之间进行所述控制信息传输，所述第二总线模块与所述第一接口模块之间进行数据传输；
所述存储系统还包括计算模块，所述计算模块通过所述第二总线模块与所述存储控制模块进行所述数据交换。
进一步的，在本发明实施例提供的上述存储系统中，所述系统包括：
所述存储系统还包括存储控制模块，所述存储控制模块包括第一存储单元、第二存储单元、第三存储单元、第四存储单元；
其中，所述第二总线模块与所述第一存储单元、所述第二存储单元、所述第三存储单元相连接，所述第二接口模块与所述第四存储单元相连接。
进一步的，在本发明实施例提供的上述存储系统中，所述系统包括：
所述计算模块包括计算单元与计算配置单元；
所述计算配置单元接收所述第一总线模块中的配置数据，并将所述配置数据传输给所述计算单元；
所述计算单元与所述第二总线模块相连接，所述计算单元通过所述第二总线模块与所述第二存储单元或所述第三存储单元进行数据交换。
所述计算单元还用于通过计算配置单元进行查找数据、处理图像数据、运算神经网络电路操作。
进一步的，在本发明实施例提供的上述存储系统中，所述系统包括：
所述第一存储单元中的数据通过数据搬移模块批量搬移至所述第二存储单元；
所述第二存储单元与ECC模块相连接，所述ECC模块用于接收所述第二存储单元中的数据，将所述数据进行编码，将编码后的所述数据传输给所述第二接口模块。
进一步的，在本发明实施例提供的上述存储系统中，所述系统包括：
所述ECC模块还用于接收所述第二接口模块的数据，将所述数据进行解码，将解码后的所述数据传输给所述第三存储单元；
所述第二接口模块用于接收所述ECC模块的编码后的所述数据，并将所述数据传输给所述第四存储单元。
进一步的，在本发明实施例提供的上述存储系统中，所述系统包括：
所述第二接口模块还用于接收所述第四存储单元中的数据，将所述数据传输给所述ECC模块。
进一步的，在本发明实施例提供的上述存储系统中，所述系统包括：
所述第一总线模块与中央控制单元相连接，所述中央控制单元用于接收所述主机模块的所述控制信息，并产生控制信号。
本发明实施例另一方面还提供一种终端，包括主机装置、接口装置、总线装置、存储装置和计算装置，所述主机装置将控制信息发送给所述接口装置，所述接口装置将控制信息发给所述总线装置，所述总线装置根据所述控制信息控制所述存储装置与所述计算装置进行数据交换。
进一步的，在本发明实施例提供的上述终端中，所述计算装置还用于进行查找数据、处理图像数据、运算神经网络电路操作。
本发明实施例再一方面还提供一种计算机装置，所述计算机装置包括处理器、存储器，所述处理器用于执行所述存储器中存储的计算机程序时实现上述任意一项所述的存储系统。
本发明实施例提供的存储系统、终端及计算机装置，所述接口模块包括第一接口模块、第二接口模块，所述主机模块，通过驱动函数发起读写操作，并将所述读写操作生成的控制信息发送给所述接口模块；所述总线模块包括第一总线模块与第二总线模块，所述第一总线模块与所述第一接口模块之间进行所述控制信息传输，所述第二总线模块与所述第一接口模块之间进行数据传输；所述存储系统还包括计算模块，所述计算模块通过所述第二总线模块与所述存储控制模块进行所述数据交换。本发明实施例还提供一种终端及计算机装置。利用本发明实施例可优化数据处理操作，提升了用户操作。
附图说明
图1是本发明第一实施方式的存储系统的模块示意图。
图2是本发明第二实施方式的计算模块的流程示意图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明实施例。
具体实施方式
为了能够更清楚地理解本发明实施例的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行详细描述。需要说明的是，在不冲突的情况下，本申请的实施方式中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明实施例，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明实施例保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明实施例的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明实施例。
图1是本发明第一实施方式的存储系统的模块示意图。所述存储系统应用于终端，所述终端可以是例如智能手机、笔记本电脑、台式/平板电脑、智能手表等智能设备。
请参阅图1，所述存储系统包括：主机模块、接口模块、总线模块、存储控制模块、数据搬移模块、ECC模块、计算模块、中央控制单元。所述接口模块包括第一接口模块、第二接口模块；所述总线模块包括第一总线模块、第二总线模块；所述存储控制模块包括第一存储单元、第二存储单元、第三存储单元、第四存储单元；所述计算模块包括计算单元与计算配置单元。
本实施方式中，所述主机模块可以为windows系统或者linux系统，通过在操作系统上运行相应的驱动函数发起数据读写操作。接口模块可以采用最新的高速串行PCIE接口或者以太网接口，搭配相应的协议进行数据传输。其中，第二接口模块还可以采用最新的ONFI接口或者其他的相关接口模块。总线模块可以采用最新的AXI总线，数据搬移模块可以使用高效的DMA模块，ECC模块可以为具有高纠错能力以及高吞吐率的LDPC编解码模块，ECC模块也可以使用新一代的polar编解码模块。第一存储单元可以采用最新的DDR片外内存，第二存储单元以及第三存储单元可以根据需要选择相应的片上内存，第四存储单元可以为NAND Flash颗粒或者其他的存储介质。
本实施方式中，所述主机模块通过驱动函数发起读写操作，并将所述读写操作生成的控制信息发送给所述第一接口模块；
本实施方式中，所述第一接口模块一部分与第一总线模块相连接，传输控制信息；一部分与第二总线模块相连接，传输数据信息；所述第一总线模块负责所述存储系统的控制信息的传输，所述第一总线模块可以为AXI总线，利用相应的IP或者专门设计接口控制电路。所述第二总线模块负责数据传输。可以理解的是，所述第一总线模块与所述第二总线模块需要设置合适的数据位宽、深度以及时钟频率以满足系统需求。
本实施方式中，所述数据搬移模块用于采用批量数据搬移的操作，与所述第二总线模块相连接，将第一存储单元中的数据批量搬移至第二存储单元。可以理解的是，所述第一存储单元的存储容量大，主要包括存储介质以及配套的存储控制部分，与第二总线模块相连接，进行数据传输与存储。所述第二存储单元与所述第一总线模块相连接，接收所述第二总线模块的数据，并根据所述控制信息决定将数据传输给计算单元或者ECC模块。所述数据搬移模块的配置可以通过主机模块写的配置数据实现，也可以通过软核写配置信息来实现。
本实施方式中，所述计算配置单元接收第一总线模块中的配置数据，然后配置计算单元以实现相应的计算功能。所述计算功能包括但不限于查找数据、处理图像数据、运算神经网络电路。所述计算单元通过第二数据总线与第二存储单元或者第三存储单元进行数据交换。
本实施方式中，所述ECC模块用于实现数据编解码功能。ECC模块与第二存储单元相连接，接收第二存储单元的数据，进行编码，将编码后的数据传输给第二接口模块，所述第二接口模块将数据传输给第四存储单元。可以理解的是，所述ECC模块还用于接收第二接口模块的数据，进行解码，将解码后的数据传输给第三存储单元。所述第三存储单元与计算单元相连接，同时与第二总线模块相连接，根据控制信息绝对将数据传输给计算单元或第二总线模块。
本实施方式中，所述中央控制单元，接收主机模块的控制信息，并产生相应的控制信号，通过第一总线模块将控制信号传输给其他模块，控制存储系统正常运行。
本发明实施例提供的存储系统，所述主机模块，通过驱动函数发起读写操作，并将所述读写操作生成的控制信息发送给所述接口模块；所述总线模块包括第一总线模块与第二总线模块，所述接口模块包括第一接口模块、第二接口模块，所述第一总线模块与所述第一接口模块之间进行所述控制信息传输，所述第二总线模块与所述第一接口模块之间进行数据传输；所述存储系统还包括计算模块，所述计算模块通过所述第二总线模块与所述存储控制模块进行所述数据交换。利用本发明实施例，可优化数据处理操作，提升了用户体验。
图2是本发明第二实施方式的计算模块的流程示意图。所述的第二实施方式与第一实施方式的主要区别在于，第二实施方式中还包括计算模块的运行等步骤。需要说明的是，在本发明实施例的精神或基本特征的范围内，适用于第一实施方式中的各具体方案也可以相应的适用于第二实施方式中，为节省篇幅及避免重复起见，在此就不再赘述。
201：所述主机模块通过驱动函数发起读写操作，并将所述读写操作生成的控制信息发送给所述第一接口模块。
202：所述第一接口模块将所述控制信息传输给所述第一总线模块。
203：所述第一总线模块将控制信息传输给中央控制单元。
204：所述中央控制单元利用所述控制信息产生相应的控制信号，并将所述控制信号传输给所述第一总线模块。
205：所述第一总线模块将所述配置数据传输给计算配置单元。
206：所述计算配置单元根据所述配置数据配置所述计算单元。
207：所述计算单元通过所述第二总线模块与所述第二存储单元或所述第三存储单元进行数据交换。
本实施方式中，所述计算单元还可以根据所述计算配置单元进行查找数据、处理图像数据、运算神经网络电路操作。
本发明实施例提供的存储系统、终端、计算机装置，所述主机模块通过驱动函数发起读写操作，并将所述读写操作生成的控制信息发送给所述第一接口模块，所述第一接口模块将所述控制信息传输给所述第一总线模块。所述第一总线模块将控制信息传输给中央控制单元。所述中央控制单元利用所述控制信息产生相应的控制信号，并将所述控制信号传输给所述第一总线模块。所述第一总线模块将所述配置数据传输给计算配置单元。所述计算配置单元根据所述配置数据配置所述计算单元。所述计算单元通过所述第二总线模块与所述第二存储单元或所述第三存储单元进行数据交换。利用本发明实施例，在存储系统中加入了可配置计算功能，将数据存储于数据处理技术有机结合，充分利用计算单元减少需要传输的数据量，提供存储系统的效率，因而优化了数据处理操作，提升了用户体验。
以上是对本发明实施例进行的详细描述。根据不同的需求，所示流程图中方块的执行顺序可以改变，某些方块可以省略。下面对本发明实施例所提供的终端进行描述。
本发明实施例还提供一种计算机装置，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上述任一实施方式中存储系统。
所述存储系统/终端/计算机设备集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施方式方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述可读存储介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。
所称处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等，所述处理器是所述多媒体控制装置/终端的控制中心，利用各种接口和线路连接整个多媒体控制装置/终端的各个部分。
所述存储器用于存储所述计算机程序和/或模块，所述处理器通过运行或执行存储在所述存储器内的计算机程序和/或模块，以及调用存储在存储器内的数据，实现所述多媒体控制装置/终端的各种功能。所述存储器可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据手机的使用所创建的数据(比如音频数据、电话本等)等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如硬盘、内存、插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)、至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
在本发明所提供的几个具体实施方式中，应该理解到，所揭露的终端和方法，可以通过其它的方式实现。例如，以上所描述的系统实施方式仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
对于本领域技术人员而言，显然本发明实施例不限于上述示范性实施例的细节，而且在不背离本发明实施例的精神或基本特征的情况下，能够以其他的具体形式实现本发明实施例。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明实施例的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明实施例内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。系统、装置或终端权利要求中陈述的多个单元、模块或装置也可以由同一个单元、模块或装置通过软件或者硬件来实现。
以上实施方式仅用以说明本发明实施例的技术方案而非限制，尽管参照以上较佳实施方式对本发明实施例进行了详细说明，本领域的普通技术人员应当理解，可以对本发明实施例的技术方案进行修改或等同替换都不应脱离本发明实施例的技术方案的精神和范围。

Claims (10)

1.一种存储系统，所述存储系统包括主机模块、接口模块和总线模块，其特征在于：
所述接口模块包括第一接口模块、第二接口模块，所述主机模块，通过驱动函数发起读写操作，并将所述读写操作生成的控制信息发送给所述第一接口模块；
所述总线模块包括第一总线模块与第二总线模块，所述第一总线模块与所述第一接口模块之间进行所述控制信息传输，所述第二总线模块与所述第一接口模块之间进行数据传输；
所述存储系统还包括计算模块，所述计算模块通过所述第二总线模块与所述存储控制模块进行所述数据交换。
2.根据权利要求1所述的存储系统，其特征在于：
所述存储系统还包括存储控制模块，所述存储控制模块包括第一存储单元、第二存储单元、第三存储单元、第四存储单元；
所述第二总线模块与所述第一存储单元、所述第二存储单元、所述第三存储单元相连接，所述第二接口模块与所述第四存储单元相连接。
3.根据权利要求2所述的存储系统，其特征在于：
所述计算模块包括计算单元与计算配置单元；
所述计算配置单元接收所述第一总线模块中的配置数据，并将所述配置数据传输给所述计算单元；
所述计算单元与所述第二总线模块相连接，所述计算单元通过所述第二总线模块与所述第二存储单元或所述第三存储单元进行数据交换。
所述计算单元还用于通过计算配置单元进行查找数据、处理图像数据、运算神经网络电路操作。
4.根据权利要求3所述的存储系统，其特征在于：
所述第一存储单元中的数据通过数据搬移模块批量搬移至所述第二存储单元；
所述第二存储单元与ECC模块相连接，所述ECC模块用于接收所述第二存储单元中的数据，将所述数据进行编码，将编码后的所述数据传输给所述第二接口模块。
5.根据权利要求4所述的存储系统，其特征在于：
所述ECC模块还用于接收所述第二接口模块的数据，将所述数据进行解码，将解码后的所述数据传输给所述第三存储单元；
所述第二接口模块用于接收所述ECC模块的编码后的所述数据，并将所述数据传输给所述第四存储单元。
6.根据权利要求5所述的存储系统，其特征在于：
所述第二接口模块还用于接收所述第四存储单元中的数据，将所述数据传输给所述ECC模块。
7.根据权利要求6所述的存储系统，其特征在于：
所述第一总线模块与中央控制单元相连接，所述中央控制单元用于接收所述主机模块的所述控制信息，并产生控制信号。
8.一种终端，其特征在于，包括主机装置、接口装置、总线装置、存储装置和计算装置，所述主机装置将控制信息发送给所述接口装置，所述接口装置将控制信息发给所述总线装置，所述总线装置根据所述控制信息控制所述存储装置与所述计算装置进行数据交换。
9.根据权利要求8所述的终端，其特征在于，所述计算装置还用于进行查找数据、处理图像数据、运算神经网络电路操作。
10.一种计算机装置，其特征在于，所述计算机装置包括处理器、存储器，所述处理器用于执行所述存储器中存储的计算机程序时实现如权利要求1-7任意一项所述的存储系统。
CN201711048891.8A 2017-10-31 2017-10-31 存储系统、终端及计算机装置 Pending CN107870878A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711048891.8A CN107870878A (zh) 2017-10-31 2017-10-31 存储系统、终端及计算机装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711048891.8A CN107870878A (zh) 2017-10-31 2017-10-31 存储系统、终端及计算机装置

Publications (1)

Publication Number Publication Date
CN107870878A true CN107870878A (zh) 2018-04-03

Family

ID=61756727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711048891.8A Pending CN107870878A (zh) 2017-10-31 2017-10-31 存储系统、终端及计算机装置

Country Status (1)

Country Link
CN (1) CN107870878A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020082813A1 (zh) * 2018-10-26 2020-04-30 深圳大普微电子科技有限公司 基于pis的存储装置控制器、存储装置、系统及方法
CN112491830A (zh) * 2020-11-13 2021-03-12 苏州浪潮智能科技有限公司 一种Ceph分布式块存储接入认证方法、介质及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04346151A (ja) * 1991-05-24 1992-12-02 Canon Inc データ処理装置及びファクシミリ装置
US6002411A (en) * 1994-11-16 1999-12-14 Interactive Silicon, Inc. Integrated video and memory controller with data processing and graphical processing capabilities
CN1313551A (zh) * 2000-01-07 2001-09-19 摩托罗拉公司 完成高速低开销上下文切换的设备和方法
CN1487730A (zh) * 2002-08-30 2004-04-07 ��ķ�ɷ����޹�˾ 图像显示系统以及显示装置
US20050030311A1 (en) * 2003-08-07 2005-02-10 Renesas Technology Corp. Data processor and graphic data processing device
US20160110119A1 (en) * 2014-10-15 2016-04-21 Prabhjot Singh Direct memory access for command-based memory device
CN107102957A (zh) * 2016-02-22 2017-08-29 深圳市知穹科技有限公司 一种基于gpu与nic之间的内存高速直接交换的方法及系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04346151A (ja) * 1991-05-24 1992-12-02 Canon Inc データ処理装置及びファクシミリ装置
US6002411A (en) * 1994-11-16 1999-12-14 Interactive Silicon, Inc. Integrated video and memory controller with data processing and graphical processing capabilities
CN1313551A (zh) * 2000-01-07 2001-09-19 摩托罗拉公司 完成高速低开销上下文切换的设备和方法
CN1487730A (zh) * 2002-08-30 2004-04-07 ��ķ�ɷ����޹�˾ 图像显示系统以及显示装置
US20050030311A1 (en) * 2003-08-07 2005-02-10 Renesas Technology Corp. Data processor and graphic data processing device
US20160110119A1 (en) * 2014-10-15 2016-04-21 Prabhjot Singh Direct memory access for command-based memory device
CN107102957A (zh) * 2016-02-22 2017-08-29 深圳市知穹科技有限公司 一种基于gpu与nic之间的内存高速直接交换的方法及系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020082813A1 (zh) * 2018-10-26 2020-04-30 深圳大普微电子科技有限公司 基于pis的存储装置控制器、存储装置、系统及方法
CN112491830A (zh) * 2020-11-13 2021-03-12 苏州浪潮智能科技有限公司 一种Ceph分布式块存储接入认证方法、介质及装置
CN112491830B (zh) * 2020-11-13 2022-12-27 苏州浪潮智能科技有限公司 一种Ceph分布式块存储接入认证方法、介质及装置

Similar Documents

Publication Publication Date Title
CN106951388A (zh) 一种基于PCIe的DMA数据传输方法及系统
CN104956440B (zh) 用于确定存储器的参考电压的装置、方法和系统
EP3368989B1 (en) Intelligent coded memory architecture with enhanced access scheduler
CN109218352A (zh) 一种区块链网络中交易信息的共识确认方法及装置
CN105553887B (zh) 用于管芯上互连的体系结构
US9632953B2 (en) Providing input/output virtualization (IOV) by mapping transfer requests to shared transfer requests lists by IOV host controllers
CN107750476A (zh) 边带导体谐振减轻
CN107077446A (zh) 具有可编程的端接级别的动态总线反转
CN106372011A (zh) 用于pcie ssd控制器的高性能主机队列监控器
EP2856466A2 (en) Inter-chip memory interface structure
US7577028B2 (en) Memory storage technique for a bi-directionally programmable memory device
CN111651383B (zh) 用于具有数据流管理器的处理器中的数据流的方法和装置
CN107122316A (zh) 一种soc备电方法以及soc
CN107870878A (zh) 存储系统、终端及计算机装置
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
US20160239420A1 (en) System and method for managing a cache pool
CN102053937A (zh) 在lpc总线中调用spi接口的闪存的方法及系统
CN104424142B (zh) 一种多核处理器系统中访问共享资源的方法与装置
CN103176941B (zh) 核间通信方法和代理装置
CN103731262B (zh) 一种数字证书认证装置及数字证书认证系统
CN106547707A (zh) 阵列处理器中簇内存储并行访问局部优先交换电路
CN110162502A (zh) 一种基于中央处理器实现多种配置的服务器
CN102568605B (zh) 系统总线检错纠错方法和nand flash控制器
CN105302764B (zh) 模式选择平衡编码互连
CN108108564A (zh) 一种提高系统启动速度的装置和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180403