CN105527889A - 一种采用stt-mram作为单一存储器的微控制器 - Google Patents
一种采用stt-mram作为单一存储器的微控制器 Download PDFInfo
- Publication number
- CN105527889A CN105527889A CN201510898109.6A CN201510898109A CN105527889A CN 105527889 A CN105527889 A CN 105527889A CN 201510898109 A CN201510898109 A CN 201510898109A CN 105527889 A CN105527889 A CN 105527889A
- Authority
- CN
- China
- Prior art keywords
- stt
- mram
- storer
- microcontroller
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/22—Pc multi processor system
- G05B2219/2225—Communication, CPU accesses own I-O and next CPU over dual port memory
Abstract
本发明属于微控制器领域,具体涉及一种采用STT-MRAM作为单一存储器的微控制器,包括:中央处理器、STT-MRAM存储器、SRAM接口、其他逻辑和信号处理部件,所述STT-MRAM存储器包括运行数据存取区和程序存储区;所述中央处理器与STT-MRAM存储器之间通过SRAM接口连接,中央处理器与其他逻辑和信号处理部件连接。本发明的有益效果在于:利用STT-MRAM不同分区分别完成存取运行数据,存储源程序代码和用户配置的功能,该新型架构不仅有效提升了MCU中存储器容量,可靠性并降低了存储器制造成本,还简化了接口电路,节省了芯片面积。
Description
技术领域
本发明属于微控制器领域,具体涉及一种采用STT-MRAM作为单一存储器的微控制器。
背景技术
微控制器(MicrocontrollerUnit,MCU),又称单片微型计算机(SingleChipMicrocomputer)或者单片机,是把中央处理器(CPU)、内存(Memory)、存储器(StorageDevice)计数器(Timer)、USB、A/D转换、通用异步收发传输器(UART)、可编程逻辑控制器(PLC)以及内存访问控制(DMA)都整合在单一芯片上,形成芯片级的计算机,为不同的应用场合做不同组合控制。MCU在手机、显示器、家用电器、汽车电子、工业马达以及机器手臂等众多领域有着非常广泛的应用。
通常,MCU中分别由两种存储器完成数据读写和程序存储功能,如图1所示。CPU11负责整个MCU的控制、运算等核心处理;数据存取器12通常为静态随机存储器SRAM(StaticRandomAccessMemory),主要负责程序运行和数据存取,可通过SRAM接口14与CPU高速通信;程序存储器13通常由OTPROM,EPROM,EEPROM或FLASH中的一种或几种组成,主要负责存储程序代码,用户配置等,可通过程序存储器接口15与CPU通信;程序存储器接口15可以是以下接口:I2C,SPI,并行接口中的任意一种或多种。其他逻辑和信号处理部件16可包括计数器(Timer)、USB、A/D转换、通用异步收发传输器(UART)、可编程逻辑控制器(PLC)以及内存访问控制(DMA)等。
静态随机存取存储器SRAM是一种具有高速存取数据功能的内存,其读写速度最高可达1GHz以上,能够与CPU主频匹配,而且读写功耗低,擦写寿命无限,是一种常见的MCU数据存取器。其缺点是掉电不能保存数据,而且集成度低,价格昂贵,容量难以随着半导体工艺提升而大幅增加。
以EEPROM和FLASH为主的程序存储器掉电也能可靠保存数据,用户可以通过高压对存储器进行擦除和重编程,但其读写速度较低,读延时在微秒量级,写延时在毫秒量级,而且擦除寿命有限,一般用来存储用户配置和源程序代码。除此之外,随着半导体工艺节点进入40纳米甚至更低,由于EEPROM和FLASH的制备掩膜数目需要13~15层,而制备掩膜数目越多,制造成本越高,因此40纳米及更小半导体工艺制程制备的EEPROM和FLASH的制造成本高,是一个亟需解决的问题。
STT-MRAM是一种新型的掉电非易失存储器,与SRAM相比,STT-MRAM存储器同样具有极高的访问速度,读写时延可达5纳秒甚至更低,擦写寿命达无限次。同时,STT-MRAM在掉电的情况下仍然能可靠保存数据,相比SRAM具有更高的存储密度,文献“‘45nmLowPowerCMOSLogicCompatibleEmbeddedSTTMRAMUtilizingaReverse-Connection1T/1MTJCell’,C.J.Linet.al,ElectronDevicesMeeting(IEDM),7-9Dec.2009,Page1~4.”表明,在相同的半导体工艺制造节点下,STT-MRAM的密度是SRAM的3倍。与EEPROM和FLASH相比,STT-MRAM不仅读写速度更快,而且其制备掩膜数只需要3~5层,在40纳米及更小半导体工艺制程下相比EEPROM和FLASH有较大的制造成本优势。
发明内容
本发明为克服上述的不足之处,目的在于提供一种采用STT-MRAM作为单一存储器的微控制器,利用STT-MRAM不同分区分别完成存取运行数据,存储源程序代码和用户配置的功能,解决传统MCU架构中,数据存取器的存储密度较低,程序存储器的擦写寿命有限,制造成本较高的问题。
本发明是通过以下技术方案达到上述目的:一种采用STT-MRAM作为单一存储器的微控制器,包括:中央处理器、STT-MRAM存储器、SRAM接口、其他逻辑和信号处理部件,所述STT-MRAM存储器包括运行数据存取区和程序存储区,不同分区分别完成存取运行数据,存储源程序代码和用户配置的功能;所述中央处理器与STT-MRAM存储器之间通过SRAM接口连接,中央处理器与其他逻辑和信号处理部件连接。
作为优选,其他逻辑和信号处理部件包括:计数器、USB、A/D转换器、通用异步收发传输器、可编程逻辑控制器、内存访问控制、用户自定义功能部件中的一种或几种部件组合。
作为优选,所述STT-MRAM存储器包括运行数据存取区和程序存储区,数据存取区和程序存储区的大小在微控制器每次初始化时指定。
本发明的有益效果在于:利用STT-MRAM不同分区分别完成存取运行数据,存储源程序代码和用户配置的功能,该新型架构不仅有效提升了MCU中存储器容量和可靠性,并降低了存储器制造成本,还简化了接口电路,节省了芯片面积。
附图说明
图1为现有微控制器的结构示意图;
图2是本发明的微控制器的结构示意图;
图3是STT-MRAM存储器写操作的流程示意图;
图中:11、CPU;12、数据存取器;13、程序存储器;14、SRAM接口;15、程序存储器接口;16、其他逻辑和信号处理部件;21、中央处理器;22、STT-MRAM存储器;23、SRAM接口;24、其他逻辑和信号处理部件。
具体实施方式
下面结合具体实施例对本发明进行进一步描述,但本发明的保护范围并不仅限于此:
实施例1:如图2所示,一种采用STT-MRAM作为单一存储器的微控制器,包括:中央处理器21、STT-MRAM存储器22、SRAM接口23、其他逻辑和信号处理部件24,所述STT-MRAM存储器22包括运行数据存取区221和程序存储区222;所述中央处理器21与STT-MRAM存储器22之间通过SRAM接口23连接,中央处理器21与其他逻辑和信号处理部件24连接。中央处理器21负责整个MCU的控制、运算等核心处理;STT-MRAM存储器22负责完成运行数据存取,源程序代码以及用户配置存储等功能。具体的,STT-MRAM存储器22的存储分区分为两部分:运行数据存取区221和程序存储区222。中央处理器21与STT-MRAM存储器22之间通过SRAM接口23连接。与传统MCU架构相比,存储器接口电路由两种接口:SRAM接口和程序存储器接口,简化成了一种接口:SRAM接口,简化了接口电路设计,节省了芯片面积。其他逻辑和信号处理部件24可包括计数器(Timer)、USB、A/D转换器、通用异步收发传输器(UART)、可编程逻辑控制器(PLC)、内存访问控制(DMA)以及其他用户自定义功能部件等。
本发明中的STT-MRAM存储器21的两个存储分区大小既可在MCU出厂时限定,也可在MCU初始化时由用户指定。STT-MRAM存储器的写操作方法如图3所示:
(1)MCU出厂或初始化时,分配好运行数据存取区和程序存储区的地址空间范围;
(2)中央处理器21发出写命令后,判断写地址是否属于程序存储区222范围,若是,则进入步骤(3),若不是,则进入步骤(4);
(3)启动验证程序,判断该写请求是否合理,写地址是否正确,如果验证正确,则进入步骤(4),如果验证错误,则进入步骤(5);
(4)按照写地址写入数据,并返回写入成功信号;
(5)返回写地址错误信号,写入失败。
利用STT-MRAM不同分区分别完成存取运行数据,存储源程序代码和用户配置的功能,解决传统MCU架构中,数据存取器的存储密度较低,程序存储器的擦写寿命有限,制造成本较高的问题。
以上的所述乃是本发明的具体实施例及所运用的技术原理,若依本发明的构想所作的改变,其所产生的功能作用仍未超出说明书及附图所涵盖的精神时,仍应属本发明的保护范围。
Claims (3)
1.一种采用STT-MRAM作为单一存储器的微控制器,其特征在于包括:中央处理器(21)、STT-MRAM存储器(22)、SRAM接口(23)、其他逻辑和信号处理部件(24),所述STT-MRAM存储器(22)包括运行数据存取区(221)和程序存储区(222);所述中央处理器(21)与STT-MRAM存储器(22)之间通过SRAM接口(23)连接,中央处理器(21)与其他逻辑和信号处理部件(24)连接。
2.根据权利要求1所述的一种采用STT-MRAM作为单一存储器的微控制器,其特征在于,其他逻辑和信号处理部件(24)包括:计数器、USB、A/D转换器、通用异步收发传输器、可编程逻辑控制器、内存访问控制、用户自定义功能部件中的一种或几种部件组合。
3.根据权利要求1所述的一种采用STT-MRAM作为单一存储器的微控制器,所述STT-MRAM存储器(22)包括运行数据存取区(221)和程序存储区(222),数据存取区(221)和程序存储区(222)的大小在微控制器每次初始化时指定。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510898109.6A CN105527889A (zh) | 2015-12-08 | 2015-12-08 | 一种采用stt-mram作为单一存储器的微控制器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510898109.6A CN105527889A (zh) | 2015-12-08 | 2015-12-08 | 一种采用stt-mram作为单一存储器的微控制器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105527889A true CN105527889A (zh) | 2016-04-27 |
Family
ID=55770181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510898109.6A Pending CN105527889A (zh) | 2015-12-08 | 2015-12-08 | 一种采用stt-mram作为单一存储器的微控制器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105527889A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108111438A (zh) * | 2018-01-23 | 2018-06-01 | 中国人民解放军国防科技大学 | 一种高阶路由器行缓冲优化结构 |
CN109859785A (zh) * | 2019-01-11 | 2019-06-07 | 中电海康集团有限公司 | 一种时钟自适应访问mram的装置 |
CN110968544A (zh) * | 2019-11-22 | 2020-04-07 | 华中科技大学 | 一种基于嵌入式自旋转移力矩磁随机存储器的SoC存储系统 |
US11968843B2 (en) | 2018-06-28 | 2024-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Processing core and MRAM memory unit integrated on a single chip |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130279244A1 (en) * | 2012-04-19 | 2013-10-24 | Qualcomm Incorporated | Hierarchical memory magnetoresistive random-access memory (mram) architecture |
US20140164688A1 (en) * | 2012-12-07 | 2014-06-12 | Samsung Electronics Co., Ltd. | Soc system and method for operating the same |
US20140225208A1 (en) * | 2013-02-08 | 2014-08-14 | Qualcomm Incorporated | Small form factor magnetic shield for magnetorestrictive random access memory (mram) |
CN104520934A (zh) * | 2012-08-10 | 2015-04-15 | 高通股份有限公司 | 单片多通道可自适应stt-mram |
CN104871248A (zh) * | 2012-12-20 | 2015-08-26 | 高通股份有限公司 | 集成mram高速缓存模块 |
-
2015
- 2015-12-08 CN CN201510898109.6A patent/CN105527889A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130279244A1 (en) * | 2012-04-19 | 2013-10-24 | Qualcomm Incorporated | Hierarchical memory magnetoresistive random-access memory (mram) architecture |
CN104520934A (zh) * | 2012-08-10 | 2015-04-15 | 高通股份有限公司 | 单片多通道可自适应stt-mram |
US20140164688A1 (en) * | 2012-12-07 | 2014-06-12 | Samsung Electronics Co., Ltd. | Soc system and method for operating the same |
CN104871248A (zh) * | 2012-12-20 | 2015-08-26 | 高通股份有限公司 | 集成mram高速缓存模块 |
US20140225208A1 (en) * | 2013-02-08 | 2014-08-14 | Qualcomm Incorporated | Small form factor magnetic shield for magnetorestrictive random access memory (mram) |
US20150048465A1 (en) * | 2013-02-08 | 2015-02-19 | Qualcomm Incorporated | Small form factor magnetic shield for magnetorestrictive random access memory (mram) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108111438A (zh) * | 2018-01-23 | 2018-06-01 | 中国人民解放军国防科技大学 | 一种高阶路由器行缓冲优化结构 |
US11968843B2 (en) | 2018-06-28 | 2024-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Processing core and MRAM memory unit integrated on a single chip |
CN109859785A (zh) * | 2019-01-11 | 2019-06-07 | 中电海康集团有限公司 | 一种时钟自适应访问mram的装置 |
CN110968544A (zh) * | 2019-11-22 | 2020-04-07 | 华中科技大学 | 一种基于嵌入式自旋转移力矩磁随机存储器的SoC存储系统 |
CN110968544B (zh) * | 2019-11-22 | 2021-10-08 | 华中科技大学 | 一种基于嵌入式自旋转移力矩磁随机存储器的SoC存储系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105527889A (zh) | 一种采用stt-mram作为单一存储器的微控制器 | |
CN101727414B (zh) | 用于在计算机系统中传递中断的技术 | |
JP2017513089A (ja) | コマンドキューイング | |
CN103136136A (zh) | 用于闪存存储介质执行数据传输的方法和系统 | |
CN101882119B (zh) | 与非型闪存控制器及其数据传输方法 | |
CN105702300A (zh) | 一种基于FPGA的NAND Flash容错系统 | |
CN103744713A (zh) | 基于fpga的嵌入式双核系统的自主配置方法 | |
CN105572565A (zh) | 适用于1553总线协议的内建自测试电路 | |
CN103116551A (zh) | 应用于CLB总线的NorFLASH存储接口模块 | |
CN202257553U (zh) | 一种通用串口到modbus的协议转换器 | |
CN105808455A (zh) | 访问内存的方法、存储级内存及计算机系统 | |
KR20190022933A (ko) | 하이브리드 메모리 드라이브, 컴퓨터 시스템, 및 멀티 모드 하이브리드 드라이브를 동작시키기 위한 관련 방법 | |
CN103678187A (zh) | 一种微控制单元及其控制方法 | |
CN104360867A (zh) | 一种基于Intel X86的32位Windows系统和64位Android系统的切换方法 | |
CN102591823A (zh) | 一种具有指令队列功能的Nandflash控制器 | |
CN104571942A (zh) | 数据存储系统和非信号分析方法 | |
CN105205012A (zh) | 一种数据读取方法和装置 | |
CN103793263A (zh) | 一种基于PowerPC处理器的DMA事务级建模方法 | |
CN102117245B (zh) | 嵌入式设备及其系统可执行文件分割加载和启动方法 | |
CN206331414U (zh) | 一种固态硬盘 | |
CN105354107A (zh) | NOR Flash的数据传输方法及系统 | |
CN209590838U (zh) | 一种SoC系统 | |
CN101751271B (zh) | 一种基于8位mcu为内核的soc电路及采用该电路的系统的控制方法 | |
Xin et al. | Design and implementation of a NAND Flash controller in SoC | |
CN111221753A (zh) | 多主机控制器及包括所述多主机控制器的半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160427 |