CN109859785A - 一种时钟自适应访问mram的装置 - Google Patents

Abstract

本发明公开了一种时钟自适应访问MRAM的装置，包括MRAM读写控制单元、时钟分频单元和时钟门控单元，MRAM读写控制单元产生最高时钟分频比，输出到时钟分频单元；根据输入的MRAM读写命令，产生时钟门控使能控制信号，输出到时钟门控单元；将输入的MRAM的读写命令，转换成MRAM的读写控制信号，输出到MRAM；时钟分频单元将外部输入时钟转换为访问MRAM最高频时钟，输出到时钟门控单元；时钟门控单元根据时钟门控使能控制信号，将访问MRAM最高频时钟，转换成MRAM读写时钟，输出到MRAM。本发明在采用MRAM替代SRAM的存储器架构设计中，不需要降低存储器的读写访问速度，也不需要重新设计外部访问存储器的控制逻辑，就可以根据输入时钟产生MRAM读写时钟信号，从而便于采用MRAM来替代SRAM。

Description

一种时钟自适应访问MRAM的装置

技术领域

本发明属于控制芯片技术领域，尤其涉及一种时钟自适应访问MRAM的装置。

背景技术

磁阻随机存取存储器(MRAM)由于其在掉电状态下的非易失性以及在读写访问过程中具有较高速度的特性，在微控制芯片领域，特别是功耗高敏感领域如网联网领域，被越来越多的用来替代常规的片上存储单元。

常规的片上存储单元，主要采用SRAM单元。其具有较高的访问速度和性能，作为片上存储单元，被广泛的应用于控制芯片领域。但是由于SRAM单元往往本质上有电子泄露的问题，随着工艺的进步，电子泄露(即静态功耗大)的问题，变得越来越严重。通常的解决方案是，在SRAM不被访问时，通过关闭供电电压(掉电)，使得SRAM的静态功耗为零，但是这样又会引入掉电前SRAM中数据备份，上电后SRAM数据恢复的额外开销。而MRAM在掉电时，由于非易失性的特点，上电后并不需要数据的恢复，自然掉电前也不需要数据备份，节省了数据备份和恢复的时间，更节省了这部分操作的功耗。

但是由于现有技术的限制，MRAM的读写访问速度的性能，并不对等，往往是读访问速度快，接近SRAM的访问速度；而写访问速度慢，常常只有读访问速度的一半(或者说只有SRAM写访问速度的一半)。为了解决这个问题，在采用MRAM替代SRAM的存储器架构设计中，要么同时降低存储器的读写访问速度，要么重新设计外部访问存储器的控制逻辑，匹配读写不一致的问题。

可见，在本领域中，存在克服常规存储器替换困难的需求。

发明内容

本发明的目的是提供一种时钟自适应访问MRAM的装置，根据访问存储器的操作类型(读操作或者是写操作)，自适应的访问MRAM。该装置作为独立的MRAM访问控制单元，在MRAM替换SRAM的架构中，不需要重新修改外部访问存储器的控制逻辑，自适应匹配MRAM的读写操作速度。

为了实现上述目的，本发明技术方案如下：

一种时钟自适应访问MRAM的装置，包括：

MRAM读写控制单元，用于产生最高时钟分频比，输出到时钟分频单元；根据输入的MRAM读写命令，产生时钟门控使能控制信号，输出到时钟门控单元；将输入的MRAM的读写命令，转换成MRAM的读写控制信号，输出到MRAM；

时钟分频单元，用于根据最高时钟分频比，将外部输入时钟转换为访问MRAM最高频时钟，输出到时钟门控单元；

时钟门控单元，用于根据时钟门控使能控制信号，将访问MRAM最高频时钟，转换成MRAM读写时钟，输出到MRAM。

进一步地，所述的MRAM读写控制单元，根据应用需求或根据MRAM的物理特性，配置有访问MRAM的最高应用时钟频率，或配置有最高物理时钟频率、最高物理读操作时钟频率和最高物理写操作时钟频率。

进一步地，所述的MRAM读写控制单元产生最高时钟分频比，输出到时钟分频单元，执行如下操作：

如果最高应用时钟频率<＝最高物理时钟频率，则最高时钟频率＝最高应用时钟频率；如果最高应用时钟频率>最高物理时钟频率，则最高时钟频率＝最高物理时钟频率；分频比为最高时钟频率与外部输入时钟的分频比。

进一步地，所述的MRAM读写控制单元，根据最高时钟频率、最高物理读操作时钟频率和最高物理写操作时钟频率，以及MRAM读写操作类型，产生时钟门控使能控制信号。

进一步地，所述的MRAM读写控制单元，还采用两级流水线的方式，产生MRAM读写控制信号，第一级根据输入的MARM读写命令，产生访问MRAM的地址信号，读写操作类型选择信号，写操作的比特写使能信号，以及写操作的写数据信号；第二级产生获取MRAM输出的读数据信号。

进一步地，所述的时钟分频单元将外部输入时钟转换为访问MRAM最高频时钟，所述访问MRAM最高频时钟的占空比为1:1，或者占空比为非1:1。

进一步地，所述的时钟门控单元，根据访问MRAM最高频时钟和时钟门控使能控制信号，关闭时钟门控使能控制信号为零时的最高频时钟信号，产生MRAM读写时钟信号。

本发明提出的一种时钟自适应访问MRAM的装置，在采用MRAM替代SRAM的存储器架构设计中，不需要降低存储器的读写访问速度，也不需要重新设计外部访问存储器的控制逻辑，就可以根据输入时钟产生MRAM读写时钟信号，从而便于采用MRAM来替代SRAM。

附图说明

图1为本发明时钟自适应访问MRAM的装置的结构示意图；

图2为本发明最高应用时钟分频比和最高物理时钟分频比产生示例图；

图3为本发明在两种不同情况下，产生相应的最高时钟示意图；

图4为本发明中两种不同占空比的访问MRAM最高频时钟示意图；

图5为本发明实施例MRAM读写时钟生成过程中各个时钟信号示意图。

具体实施方式

下面结合附图和实施例对本发明技术方案做进一步详细说明，以下实施例不构成对本发明的限定。

如图1所示，本实施例一种时钟自适应访问MRAM的装置，该装置包括MRAM读写控制单元、时钟分频单元和时钟门控单元；其中：

MRAM读写控制单元，用于产生最高时钟分频比，输出到时钟分频单元；根据输入的MRAM读写命令，产生时钟门控使能控制信号，输出到时钟门控单元；将输入的MRAM的读写命令，转换成MRAM的读写控制信号，输出到MRAM；

时钟分频单元，用于根据最高时钟分频比，将外部输入时钟转换为访问MRAM最高频时钟，输出到时钟门控单元；

时钟门控单元，用于根据时钟门控使能控制信号，将访问MRAM最高频时钟，转换成MRAM读写时钟，输出到MRAM。

在图1中，MRAM读写控制单元的输入为MRAM读写命令和外部输入时钟，其产生最高时钟分频比，输出到时钟分频单元；产生时钟门控使能控制信号，输出到时钟门控单元；产生MRAM的读写控制信号，输出到MRAM。时钟分频单元的输入为最高时钟分频比和外部输入时钟，产生访问MRAM最高频时钟，输出到时钟门控单元。时钟门控单元的输入为时钟门控使能控制信号和访问MRAM最高频时钟，产生MRAM读写时钟，输出到MRAM。

在该装置中，一种优选的方案，MRAM读写控制单元，用户可以根据应用需求，动态配置访问MRAM的最高应用时钟频率。MRAM读写控制单元，根据用户配置的最高应用时钟频率值，和外部输入时钟产生最高应用时钟分频比。

在该装置中，一种优选的方案，MRAM读写控制单元，用户可以根据MRAM的物理特性，配置访问MRAM时，最高物理时钟频率、最高物理读操作时钟频率和最高物理写操作时钟频率；MRAM读写控制单元，根据用户配置的最高物理时钟频率，和外部输入时钟产生最高物理时钟分频比。

假设外部输入时钟为200MHz，最高应用时钟频率为100MHz，最高物理时钟为50MHz，最高物理时钟分频比和最高应用时钟分频比如图2所示。

MRAM读写控制单元，根据用户配置的最高应用时钟频率和最高物理时钟频率，产生最高时钟频率和最高时钟分频比。如图3上半部分所示，如果最高应用时钟频率<＝最高物理时钟频率，则最高时钟频率＝最高应用时钟频率；如图3下半部分所示，如果最高应用时钟频率>最高物理时钟频率，则最高时钟频率＝最高物理时钟频率；分频比为最高时钟频率与外部输入时钟的分频比。

MRAM读写控制单元，根据最高时钟频率，最高物理读操作时钟频率和最高物理写操作时钟频率，以及MRAM读写操作类型，产生时钟门控使能控制信号。

在该装置中，一种优选的方案，MRAM读写控制单元，采用两级流水线的方式，产生MRAM读写控制信号。第一级根据输入的MARM读写命令，产生访问MRAM的地址信号、读写操作类型选择信号、写操作的比特写使能信号、以及写操作的写数据信号；第二级产生获取MRAM输出的读数据信号。流水线设计就是将组合逻辑系统地分割，并在各个部分(分级)之间插入寄存器，并暂存中间数据的方法。目的是将一个大操作分解成若干的小操作，每一步小操作的时间较小，所以能提高频率，各小操作能并行执行，所以能提高数据吞吐率(提高处理速度)。本发明采用流水线设计技术来设计MRAM读写控制单元产生MRAM读写控制信号，这里不再赘述。

在该装置中，时钟分频单元，可以根据用户配置，产生占空比为1:1或者占空比非1:1的访问MRAM最高频时钟；图4所示了不同占空比的访问MRAM最高频时钟。占空比为非1：1的时钟，时钟周期与最高时钟分频比的周期相同，其脉冲宽度为外部输入时钟的一个周期宽度。占空比为1：1的时钟，时钟周期与最高时钟分频比的周期相同。

在该装置中，时钟门控单元，根据访问MRAM最高频率时钟和时钟门控使能控制信号，关闭时钟门控使能控制信号为零时的最高频时钟信号，产生MRAM读写时钟信号。

图5示出了一种实施例，第一行为外部输入时钟(200MHz)，第二行为最高时钟分频比(1：4)，第三行为访问MRAM最高频时钟(50MHz，占空比非1：1)，第四行为时钟门控使能控制信号，第5行MRAM读写时钟，第六行是MRAM读写操作的周期。

本实施例，假设外部输入时钟为200MHz，最高应用时钟频率为100MHz，最高物理时钟为50MHz，MRAM读写控制单元产生的最高时钟分频比为1：4，从而时钟分频单元产生访问MRAM最高频时钟为50MHz(本实施例占空比为非1：1)。

此外，MRAM读写控制单元产生的时钟门控使能控制信号，其脉冲宽度与最高时钟频率对应，脉冲间隔与读写操作周期对应。

最后时钟门控单元根据访问MRAM最高频率时钟和时钟门控使能控制信号，关闭时钟门控使能控制信号为零时的最高频时钟信号，产生MRAM读写时钟信号，如图5的第5行所示。

以上实施例仅用以说明本发明的技术方案而非对其进行限制，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (7)

1.一种时钟自适应访问MRAM的装置，其特征在于，所述时钟自适应访问MRAM的装置，包括：

MRAM读写控制单元，用于产生最高时钟分频比，输出到时钟分频单元；根据输入的MRAM读写命令，产生时钟门控使能控制信号，输出到时钟门控单元；将输入的MRAM的读写命令，转换成MRAM的读写控制信号，输出到MRAM；

时钟分频单元，用于根据最高时钟分频比，将外部输入时钟转换为访问MRAM最高频时钟，输出到时钟门控单元；

时钟门控单元，用于根据时钟门控使能控制信号，将访问MRAM最高频时钟，转换成MRAM读写时钟，输出到MRAM。

2.如权利要求1所述的时钟自适应访问MRAM的装置，其特征在于，所述的MRAM读写控制单元，根据应用需求或根据MRAM的物理特性，配置有访问MRAM的最高应用时钟频率，或配置有最高物理时钟频率、最高物理读操作时钟频率和最高物理写操作时钟频率。

3.如权利要求2所述的时钟自适应访问MRAM的装置，其特征在于，所述的MRAM读写控制单元产生最高时钟分频比，输出到时钟分频单元，执行如下操作：

如果最高应用时钟频率<＝最高物理时钟频率，则最高时钟频率＝最高应用时钟频率；如果最高应用时钟频率>最高物理时钟频率，则最高时钟频率＝最高物理时钟频率；分频比为最高时钟频率与外部输入时钟的分频比。

4.如权利要求2所述的时钟自适应访问MRAM的装置，其特征在于，所述的MRAM读写控制单元，根据最高时钟频率、最高物理读操作时钟频率和最高物理写操作时钟频率，以及MRAM读写操作类型，产生时钟门控使能控制信号。

5.如权利要求1所述的时钟自适应访问MRAM的装置，其特征在于，所述的MRAM读写控制单元，还采用两级流水线的方式，产生MRAM读写控制信号，第一级根据输入的MARM读写命令，产生访问MRAM的地址信号，读写操作类型选择信号，写操作的比特写使能信号，以及写操作的写数据信号；第二级产生获取MRAM输出的读数据信号。

6.如权利要求1所述的时钟自适应访问MRAM的装置，其特征在于，所述的时钟分频单元将外部输入时钟转换为访问MRAM最高频时钟，所述访问MRAM最高频时钟的占空比为1:1，或者占空比为非1:1。

7.如权利要求1所述的时钟自适应访问MRAM的装置，其特征在于，所述的时钟门控单元，根据访问MRAM最高频时钟和时钟门控使能控制信号，关闭时钟门控使能控制信号为零时的最高频时钟信号，产生MRAM读写时钟信号。