CN104765577A - 一种频率自适应的高速存储系统 - Google Patents
一种频率自适应的高速存储系统 Download PDFInfo
- Publication number
- CN104765577A CN104765577A CN201510208868.5A CN201510208868A CN104765577A CN 104765577 A CN104765577 A CN 104765577A CN 201510208868 A CN201510208868 A CN 201510208868A CN 104765577 A CN104765577 A CN 104765577A
- Authority
- CN
- China
- Prior art keywords
- frequency
- clock
- storage system
- request
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System (AREA)
Abstract
一种频率自适应的高速存储系统，包括：多个从设备接口，用于将访问请求发送给控制单元，接收控制单元的响应信息和数据；控制单元，用于仲裁并处理访问请求，将优先级最高的请求发送给存储器并挂起优先级低的请求，实时监测存储器端口访问的冲突情况；频率比调整单元，用于根据冲突情况，由存储器系统外部输入时钟分频得到存储系统时钟，同时产生时钟同步信号；同步单元，用于根据时钟同步信号，将主设备发送的访问请求转换为存储系统时钟域的访问请求信号，将存储系统返回的数据或响应信息转换为主设备时钟域的信号。本发明能够根据系统对存储系统的带宽需求自动调节存储器访问频率、使其能在尽量低的功耗下满足系统性能要求。
Description
技术领域
本发明涉及系统芯片(SoC)的存储系统领域，尤其涉及一种高速存储系统。
背景技术
目前，随着集成电路制造工艺的进步，片上系统芯片(SoC:Systemon Chip)成为驱动嵌入式产品多样化发展的源动力，同时移动设备的日趋普及也对SoC的性能和功耗提出了更高的要求。特别是在便携式可穿戴设备盛行的今天，SoC性能和功耗之间的平衡显得尤为重要。存储系统在SoC中至关重要，常常成为制约SoC性能和功耗的瓶颈。
系统在运行时，针对不同应用和同一应用在不同时刻，运行负载均可能不同，对存储器的带宽需求也会随着时间不断变化。当系统需要频繁访问存储器时，会造成存储系统端口竞争而降低系统性能。为了解决这一问题，现有的存储系统常常支持多个从设备接口，将内部的存储模块分成多个支持并行访问的子块(Bank)，这样当系统访问存储器不同Bank时冲突就能避免，提高吞吐量。但与传统的单个Bank的实现方式相比，这样的实现方式会显著增加存储器面积，同时需要复杂的仲裁逻辑支持。而且当系统对存储器带宽需求降低时，由于存储系统与主设备工作在相同频率下，造成额外的功耗浪费。
发明内容
为了克服已有存储系统无法兼顾低功耗和高性能要求的不足,本发明提供了一种能够根据系统对存储系统的带宽需求自动调节存储器访问频率、使其能在尽量低的功耗下满足系统性能要求的频率自适应的高速存储系统。
本发明解决其技术问题所采用的技术方案是：
一种频率自适应的高速存储系统，所述高速存储系统包括：
多个从设备接口，支持多个主设备同时访问，用于将访问请求发送给控制单元，接收控制单元的响应信息和数据，向主设备返回与请求相应的响应信息和数据；
控制单元，用于接收所述从设备接口的读写访问请求，仲裁并处理访问请求，返回相应的响应信息和数据，将优先级最高的请求发送给存储器并挂起优先级低的请求，自动检测访问冲突，根据所述从设备接口发送的读写访问请求，实时监测存储器端口访问的冲突情况，将这种冲突情况发送给频率比调整单元；
频率比调整单元，用于根据所述控制单元发送的冲突情况，由存储器系统外部输入时钟分频得到存储系统时钟，使存储系统时钟和主设备时钟达到设定的频率比，同时产生时钟同步信号，发送给同步单元；
同步单元，用于根据所述频率比调整单元产生的时钟同步信号，将所述主设备发送的访问请求转换为存储系统时钟域的访问请求信号，将所述存储系统返回的数据或响应信息转换为主设备时钟域的信号。
进一步，所述控制单元包含一个冲突检测器和一个仲裁器，其中，所述冲突检测器，根据所述从设备接口发送的读写访问请求，实时监测访问冲突情况，将这种冲突情况发送给频率比调整单元；所述仲裁器，同时接收所述多个从设备接口发送的读写访问请求，根据固定优先级将新发起和挂起的请求中优先级最高的请求发送给存储器，并挂起其它请求，当无更高优先级请求需处理情况下，自动发起最高优先级挂起请求。
再进一步，所述频率比调整单元包含一个分频器和一个时钟同步器，其中，
所述分频器包含一个分频计数器、两个比较器和冲突阈值寄存器，所述冲突阈值寄存器用来设置冲突的高低阈值，接收所述控制单元发送的冲突情况，当规定时间内冲突次数超过设定的高阈值时，减少分频计数器的阈值，即提高存储系统时钟频率，反之，当冲突次数小于设定的低阈值时，增大分频计数器的阈值，即降低存储系统时钟频率，支持存储系统时钟和主设备时钟的频率比为N:1，N为整数；
所述时钟同步器包含一个计数器和比较器，使用所述存储系统时钟和主设备时钟的频率比N:1，利用所述分频器生成的存储系统时钟，通过计数器值的变化来产生时钟同步信号。
设定Q为分频计数器的阈值，此时存储系统外部输入时钟和存储系统时钟的频率比为2Q:1；所述存储系统外部输入时钟是主设备时钟的2M倍，M是固定的整数，M能被Q整除，故而所支持存储系统时钟和主设备时钟的频率比为N:1，N＝M/Q，N为整数。
所述多个从设备接口全部支持AMBA2.0协议。
本发明的有益效果主要表现在：能够根据系统对存储系统的带宽需求自动调节存储器访问频率、使其能在尽量低的功耗下满足系统性能要求。
附图说明
图1是本发明的频率自适应的存储系统的结构图。
图2是控制单元的结构图。
图3是频率比调整单元的结构图。
图4是同步单元的结构图。
具体实施方式
下面结合附图对本发明作进一步描述。
参照图1～图4，一种频率自适应的高速存储系统，包括多个从设备接口，一个控制单元，一个频率比调整单元和一个同步单元，其中，
所述多个从设备接口，支持多个主设备同时访问，接收主设备发送的访问请求，发送给控制单元，接收控制单元的响应信息和数据，向主设备返回与请求相应的响应信息和数据；
所述控制单元，接收所述从设备接口的读写访问请求，仲裁并处理所述访问请求，返回相应的响应信息和数据；根据所述从设备接口发送的读写访问请求，实时监测总线访问的冲突情况，将这种冲突情况发送给频率比调整单元；
所述频率比调整单元，能自动调节存储系统时钟和主设备时钟的频率比，在保证存储器访问速度满足系统性能要求的前提下，尽量将存储器访问频率降到最低，接收所述控制单元发送的冲突情况，使用存储系统外部时钟输入，将存储系统时钟和主设备时钟调整到设定的频率比，同时产生时钟同步信号，发送给同步单元；
所述同步单元，根据所述频率比调整单元产生的时钟同步信号，将所述主设备发送的访问请求转换为存储系统时钟域的访问请求信号，将所述存储系统返回的数据或响应信息转换为主设备时钟域的信号。
进一步，按照图2所示，所述控制单元，包含一个冲突检测器，根据所述从设备接口发送的读写访问请求，实时检测存储器端口的访问冲突情况，将这种冲突情况发送给频率比调整单元；包含一个仲裁器，同时接收所述多个从设备接口发送的读写访问请求，根据固定优先级将新发起和挂起的请求中优先级最高的请求发送给存储器，并挂起其它请求，当无更高优先级请求需处理情况下，自动发起最高优先级挂起请求；
按照图3所示，所述频率比调整单元，包含一个分频器和一个时钟同步器；所述分频器，包含一个分频计数器，两个比较器和一个冲突阈值寄存器，所述冲突阈值寄存器用来设置冲突的高低阈值，接收的所述控制单元发送冲突情况，当规定时间内冲突次数超过设定的高阈值时，减少分频计数器的阈值，提高存储系统时钟频率，从而提高存储器访问速度，反之，当冲突次数小于设定的低阈值时，增大分频计数器的阈值，降低存储系统时钟频率从而节省功耗，利用该机制灵活改变存储系统外部输入时钟和存储系统时钟的频率比，图中Q为分频计数器的阈值，此时存储系统外部输入时钟和存储系统时钟的频率比为2Q:1；所述存储系统外部输入时钟是主设备时钟的2M倍，M是固定的整数，M能被Q整除，故而所支持存储系统时钟和主设备时钟的频率比为N:1，N＝M/Q，N为整数；所述时钟同步器，包含一个计数器和一个比较器，使用所述分频器生成的存储系统时钟，根据存储系统时钟和主设备时钟的频率比N:1，通过计数器值和这个频率比的比较结果来生成时钟同步信号，发送给同步单元；
按照图4所示，所述同步单元由一个与门阵列和一个寄存器组构成，接收由所述频率比调整单元发送的时钟同步信号，将所述从设备接口传递的访问请求与时钟同步信号相与，使其转换为存储系统时钟域的访问请求信号；将所述控制单元返回的响应信息和数据用寄存器组保持住，确保工作频率较低的主设备能将数据和响应信息取回，使其转换为所述主设备时钟域的响应信息和数据信号。
本实施例中，控制单元中，仲裁器根据固定优先级决定发起访问请求的主设备的响应顺序，并将其中优先级最高的主设备的访问请求传递给存储器模块，给相应的主设备返回响应信息，同时挂起其他的访问请求，当最高优先级的请求响应完毕后再按照优先级顺序响应余下的访问请求。冲突检测器实时监测访问请求，将一定时间间隔内的冲突情况发送给频率比调整单元。控制单元的工作时钟是由频率比调整单元生成的存储系统时钟。
频率比调整单元中，分频器中的冲突阈值寄存器配置冲突的高低阈值，并将高阈值和低阈值发送给阈值比较器，与控制单元发送的冲突情况相比较，将比较结果作为控制信号返回给分频比较器，当冲突情况大于设定的高阈值时，减小分频计数器的阈值Q，提高存储系统时钟频率，当冲突情况小于设定的低阈值时，增大分频计数器的阈值Q，降低存储系统时钟频率。分频器中的分频计数器以存储系统外部输入时钟作为计数时钟，分频比较器将计数器的值与分频比较器中的计数器阈值Q作比较，当计数器的值达到计数器阈值时，重置分频计数器使其再次从零开始计数，同时翻转存储系统时钟信号，从而生成存储系统时钟，提供给时钟同步器和控制单元，此时存储系统外部输入时钟和存储系统时钟的比率为2Q:1,这个生成的存储系统时钟频率会根据冲突情况的变化而变化。时钟同步器中的同步计数器使用所述存储系统时钟作为计数时钟，用计数器的值和存储系统时钟和主设备时钟的频率比值进行比较，当两者相同时，重置同步计数器使其再次从零开始计数，同时将时钟同步信号置1，否则时钟同步信号为0，以此生成时钟同步信号，发送给同步单元。
同步单元中，将由所述从设备接口传递的访问请求与由所述频率比调整单元发送的时钟同步信号相与，从而将主设备时钟域的访问请求转化到存储系统时钟域的信号，发送给控制单元；利用时钟同步信号作为控制，将所述控制单元返回的数据和响应信息在寄存器组中保持住，并将这些寄存后的数据和响应信息发送给从设备接口，以确保主设备能将数据和响应信息取回，所述寄存器组工作在存储系统时钟频率下。
Claims (5)
1.一种频率自适应的高速存储系统，其特征在于：所述高速存储系统包括：
多个从设备接口，支持多个主设备同时访问，用于将访问请求发送给控制单元，接收控制单元的响应信息和数据，向主设备返回与请求相应的响应信息和数据；
控制单元，用于接收所述从设备接口的读写访问请求，仲裁并处理访问请求，返回相应的响应信息和数据，将优先级最高的请求发送给存储器并挂起优先级低的请求，自动检测访问冲突，根据所述从设备接口发送的读写访问请求，实时监测存储器端口访问的冲突情况，将这种冲突情况发送给频率比调整单元；
频率比调整单元，用于根据所述控制单元发送的冲突情况，由存储器系统外部输入时钟分频得到存储系统时钟，使存储系统时钟和主设备时钟达到设定的频率比，同时产生时钟同步信号，发送给同步单元；
同步单元，用于根据所述频率比调整单元产生的时钟同步信号，将所述主设备发送的访问请求转换为存储系统时钟域的访问请求信号，将所述存储系统返回的数据或响应信息转换为主设备时钟域的信号。
2.如权利要求1所述的频率自适应的高速存储系统，其特征在于：所述控制单元包含一个冲突检测器和一个仲裁器，其中，所述冲突检测器，根据所述从设备接口发送的读写访问请求，实时监测访问冲突情况，将这种冲突情况发送给频率比调整单元；所述仲裁器，同时接收所述多个从设备接口发送的读写访问请求，根据固定优先级将新发起和挂起的请求中优先级最高的请求发送给存储器，并挂起其它请求，当无更高优先级请求需处理情况下，自动发起最高优先级挂起请求。
3.如权利要求1或2所述的频率自适应的高速存储系统，其特征在于：所述频率比调整单元包含一个分频器和一个时钟同步器，其中，
所述分频器包含一个分频计数器、两个比较器和冲突阈值寄存器，所述冲突阈值寄存器用来设置冲突的高低阈值，接收所述控制单元发送的冲突情况，当规定时间内冲突次数超过设定的高阈值时，减少分频计数器的阈值，即提高存储系统时钟频率，反之，当冲突次数小于设定的低阈值时，增大分频计数器的阈值，即降低存储系统时钟频率，支持存储系统时钟和主设备时钟的频率比为N:1，N为整数；
所述时钟同步器包含一个计数器和比较器，使用所述存储系统时钟和主设备时钟的频率比N:1，利用所述分频器生成的存储系统时钟，通过计数器值的变化来产生时钟同步信号。
4.如权利要求3所述的频率自适应的高速存储系统，其特征在于：设定Q为分频计数器的阈值，此时存储系统外部输入时钟和存储系统时钟的频率比为2Q:1；所述存储系统外部输入时钟是主设备时钟的2M倍，M是固定的整数，M能被Q整除，故而所支持存储系统时钟和主设备时钟的频率比为N:1，N＝M/Q，N为整数。
5.如权利要求1或2所述的频率自适应的高速存储系统，其特征在于：所述多个从设备接口全部支持AMBA2.0协议。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510208868.5A CN104765577B (zh) | 2015-04-28 | 2015-04-28 | 一种频率自适应的高速存储系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510208868.5A CN104765577B (zh) | 2015-04-28 | 2015-04-28 | 一种频率自适应的高速存储系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104765577A true CN104765577A (zh) | 2015-07-08 |
| CN104765577B CN104765577B (zh) | 2017-08-15 |
Family
ID=53647441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510208868.5A Active CN104765577B (zh) | 2015-04-28 | 2015-04-28 | 一种频率自适应的高速存储系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104765577B (zh) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105843324A (zh) * | 2016-03-15 | 2016-08-10 | 杭州中天微系统有限公司 | 一种处理器细粒度调频的方法及装置 |
| CN107203339A (zh) * | 2017-05-10 | 2017-09-26 | 杭州宏杉科技股份有限公司 | 一种数据存储方法及装置 |
| CN108845911A (zh) * | 2018-05-31 | 2018-11-20 | 福州瑞芯微电子股份有限公司 | 一种soc芯片总线动态多级频率调整电路和方法 |
| CN109407969A (zh) * | 2017-08-17 | 2019-03-01 | 西部数据技术公司 | 在物理接口总线上检查数据完整性时最大化频率的方法 |
| CN109859785A (zh) * | 2019-01-11 | 2019-06-07 | 中电海康集团有限公司 | 一种时钟自适应访问mram的装置 |
| CN109960311A (zh) * | 2017-12-22 | 2019-07-02 | 联发科技股份有限公司 | 时钟设定方法及其装置 |
| CN110300138A (zh) * | 2018-03-22 | 2019-10-01 | 浙江宇视科技有限公司 | 图片业务调度方法、装置、管理节点及计算机可读存储介质 |
| CN110603591A (zh) * | 2017-05-09 | 2019-12-20 | 美光科技公司 | 用于半导体存储器的可配置命令及数据输入电路的设备及方法 |
| CN111444024A (zh) * | 2020-04-13 | 2020-07-24 | 维沃移动通信有限公司 | 请求响应方法、电子设备及存储介质 |
| CN111696611A (zh) * | 2019-03-11 | 2020-09-22 | 大陆汽车电子（连云港）有限公司 | 嵌入式芯片数据访问方法 |
| CN112540642A (zh) * | 2020-11-27 | 2021-03-23 | 山东云海国创云计算装备产业创新中心有限公司 | 一种多时钟域处理方法、装置、设备和介质 |
| CN112835842A (zh) * | 2021-03-05 | 2021-05-25 | 深圳市汇顶科技股份有限公司 | 端序处理方法、电路、芯片以及电子终端 |
| US11387831B2 (en) | 2017-08-17 | 2022-07-12 | Western Digital Technologies, Inc. | Dynamic calibration of frequency and power storage interface |
| US11580315B2 (en) * | 2020-02-10 | 2023-02-14 | Nxp B.V. | Agile time-continuous memory operation for a radio frequency identification transponder |
| CN116225995A (zh) * | 2023-05-08 | 2023-06-06 | 苏州浪潮智能科技有限公司 | 一种总线系统及芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1452745A (zh) * | 2000-04-03 | 2003-10-29 | 先进微装置公司 | 包含具有改良存储器请求仲裁机制的存储器控制器的总线桥 |
| CN1530839A (zh) * | 2003-01-27 | 2004-09-22 | ���µ�����ҵ��ʽ���� | 信息处理装置和存储器存取安排方法 |
| US20080183956A1 (en) * | 2007-01-31 | 2008-07-31 | Peter Mayer | Asynchronous data transmission |
| CN103777676A (zh) * | 2014-01-06 | 2014-05-07 | 建荣集成电路科技(珠海)有限公司 | 通信时钟频率自适应装置及方法 |
| CN104461400A (zh) * | 2014-12-25 | 2015-03-25 | 浪潮(北京)电子信息产业有限公司 | 处理访存请求冲突的方法和装置 |
-
2015
- 2015-04-28 CN CN201510208868.5A patent/CN104765577B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1452745A (zh) * | 2000-04-03 | 2003-10-29 | 先进微装置公司 | 包含具有改良存储器请求仲裁机制的存储器控制器的总线桥 |
| CN1530839A (zh) * | 2003-01-27 | 2004-09-22 | ���µ�����ҵ��ʽ���� | 信息处理装置和存储器存取安排方法 |
| US20080183956A1 (en) * | 2007-01-31 | 2008-07-31 | Peter Mayer | Asynchronous data transmission |
| CN103777676A (zh) * | 2014-01-06 | 2014-05-07 | 建荣集成电路科技(珠海)有限公司 | 通信时钟频率自适应装置及方法 |
| CN104461400A (zh) * | 2014-12-25 | 2015-03-25 | 浪潮(北京)电子信息产业有限公司 | 处理访存请求冲突的方法和装置 |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105843324B (zh) * | 2016-03-15 | 2018-09-28 | 杭州中天微系统有限公司 | 一种处理器细粒度调频的方法及装置 |
| CN105843324A (zh) * | 2016-03-15 | 2016-08-10 | 杭州中天微系统有限公司 | 一种处理器细粒度调频的方法及装置 |
| CN110603591B (zh) * | 2017-05-09 | 2023-02-03 | 美光科技公司 | 用于半导体存储器的可配置命令及数据输入电路的设备及方法 |
| CN110603591A (zh) * | 2017-05-09 | 2019-12-20 | 美光科技公司 | 用于半导体存储器的可配置命令及数据输入电路的设备及方法 |
| CN107203339B (zh) * | 2017-05-10 | 2020-04-21 | 杭州宏杉科技股份有限公司 | 一种数据存储方法及装置 |
| CN107203339A (zh) * | 2017-05-10 | 2017-09-26 | 杭州宏杉科技股份有限公司 | 一种数据存储方法及装置 |
| CN109407969A (zh) * | 2017-08-17 | 2019-03-01 | 西部数据技术公司 | 在物理接口总线上检查数据完整性时最大化频率的方法 |
| US11387831B2 (en) | 2017-08-17 | 2022-07-12 | Western Digital Technologies, Inc. | Dynamic calibration of frequency and power storage interface |
| CN109407969B (zh) * | 2017-08-17 | 2022-04-01 | 西部数据技术公司 | 在物理接口总线上检查数据完整性时最大化频率的方法及数据存储设备 |
| CN109960311A (zh) * | 2017-12-22 | 2019-07-02 | 联发科技股份有限公司 | 时钟设定方法及其装置 |
| CN110300138A (zh) * | 2018-03-22 | 2019-10-01 | 浙江宇视科技有限公司 | 图片业务调度方法、装置、管理节点及计算机可读存储介质 |
| CN110300138B (zh) * | 2018-03-22 | 2022-04-08 | 浙江宇视科技有限公司 | 图片业务调度方法、装置、管理节点及计算机可读存储介质 |
| CN108845911A (zh) * | 2018-05-31 | 2018-11-20 | 福州瑞芯微电子股份有限公司 | 一种soc芯片总线动态多级频率调整电路和方法 |
| CN109859785A (zh) * | 2019-01-11 | 2019-06-07 | 中电海康集团有限公司 | 一种时钟自适应访问mram的装置 |
| CN111696611A (zh) * | 2019-03-11 | 2020-09-22 | 大陆汽车电子（连云港）有限公司 | 嵌入式芯片数据访问方法 |
| CN111696611B (zh) * | 2019-03-11 | 2023-01-20 | 大陆汽车电子（连云港）有限公司 | 嵌入式芯片数据访问方法 |
| US11580315B2 (en) * | 2020-02-10 | 2023-02-14 | Nxp B.V. | Agile time-continuous memory operation for a radio frequency identification transponder |
| CN111444024A (zh) * | 2020-04-13 | 2020-07-24 | 维沃移动通信有限公司 | 请求响应方法、电子设备及存储介质 |
| CN111444024B (zh) * | 2020-04-13 | 2024-04-12 | 维沃移动通信有限公司 | 请求响应方法、电子设备及存储介质 |
| CN112540642A (zh) * | 2020-11-27 | 2021-03-23 | 山东云海国创云计算装备产业创新中心有限公司 | 一种多时钟域处理方法、装置、设备和介质 |
| CN112540642B (zh) * | 2020-11-27 | 2023-09-05 | 山东云海国创云计算装备产业创新中心有限公司 | 一种多时钟域处理方法、装置、设备和介质 |
| CN112835842A (zh) * | 2021-03-05 | 2021-05-25 | 深圳市汇顶科技股份有限公司 | 端序处理方法、电路、芯片以及电子终端 |
| CN112835842B (zh) * | 2021-03-05 | 2024-04-30 | 深圳市汇顶科技股份有限公司 | 端序处理方法、电路、芯片以及电子终端 |
| CN116225995A (zh) * | 2023-05-08 | 2023-06-06 | 苏州浪潮智能科技有限公司 | 一种总线系统及芯片 |
| CN116225995B (zh) * | 2023-05-08 | 2023-08-04 | 苏州浪潮智能科技有限公司 | 一种总线系统及芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104765577B (zh) | 2017-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104765577A (zh) | 一种频率自适应的高速存储系统 | |
| US10175905B2 (en) | Systems and methods for dynamically switching memory performance states | |
| CA2874891C (en) | A multiformat digital audio interface | |
| EP2625618B1 (en) | Memory controllers, systems, and methods for applying page management policies based on stream transaction information | |
| US20230413384A1 (en) | Integration of a wi-fi access point with a cellular radio unit | |
| EP3047352B1 (en) | System and method for conserving memory power using dynamic memory i/o resizing | |
| US9703493B2 (en) | Single-stage arbiter/scheduler for a memory system comprising a volatile memory and a shared cache | |
| WO2007075316A1 (en) | Memory system with both single and consolidated commands | |
| US10025732B2 (en) | Preserving deterministic early valid across a clock domain crossing | |
| CN102841869A (zh) | 一种基于fpga的多通道i2c控制器 | |
| US8630358B2 (en) | Data packet flow control across an asynchronous clock domain boundary | |
| WO2013095557A1 (en) | Deterministic clock crossing | |
| JP5482466B2 (ja) | データ転送装置及びデータ転送装置の動作周波数制御方法 | |
| WO2020087276A1 (zh) | 大数据运算加速系统和芯片 | |
| US20170024344A1 (en) | Method and System for USB 2.0 Bandwidth Reservation | |
| JP2018524739A (ja) | 複数のインターフェースによるメモリ空間へのコンカレントアクセス | |
| US9747246B2 (en) | Electronic device for communicating between a microcontroller unit (MCU) and a host processor and related methods | |
| US9940288B1 (en) | SerDes alignment process | |
| JP5780157B2 (ja) | 計算機、並列計算機システム、同期方法、及びコンピュータプログラム | |
| CN209784995U (zh) | 大数据运算加速系统和芯片 | |
| US8649241B2 (en) | Memory system, memory controller, and synchronizing apparatus | |
| US20160132072A1 (en) | Link layer signal synchronization | |
| CN102279801A (zh) | 存储器共享系统及方法 | |
| US7552252B2 (en) | Memory interface circuit and method | |
| US20140365629A1 (en) | Information processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |