CN112540642B - 一种多时钟域处理方法、装置、设备和介质 - Google Patents

一种多时钟域处理方法、装置、设备和介质 Download PDF

Info

Publication number
CN112540642B
CN112540642B CN202011357628.9A CN202011357628A CN112540642B CN 112540642 B CN112540642 B CN 112540642B CN 202011357628 A CN202011357628 A CN 202011357628A CN 112540642 B CN112540642 B CN 112540642B
Authority
CN
China
Prior art keywords
clock
interface
system master
frequency
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011357628.9A
Other languages
English (en)
Other versions
CN112540642A (zh
Inventor
石广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202011357628.9A priority Critical patent/CN112540642B/zh
Publication of CN112540642A publication Critical patent/CN112540642A/zh
Application granted granted Critical
Publication of CN112540642B publication Critical patent/CN112540642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请提供一种多时钟域处理方法，包括：获取各个接口时钟；判断各个接口时钟之间的时钟关系；根据时钟关系确定对应的系统主时钟；根据系统主时钟进行各个接口的时钟域同步。可见，本申请通过各个接口时钟的关系确定出系统总线内部工作的系统主时钟，各个接口只需要与系统总线的系统总时钟进行时钟域同步即可，极大的提高了各个接口的时钟域同步的效率，也有效的提高了搭载的芯片的效率。本申请同时还提供了多时钟域处理装置、电子设备和计算机可读存储介质，均具有上述有益效果。

Description

一种多时钟域处理方法、装置、设备和介质
技术领域
本申请涉技术领域，特别涉及一种多时钟域处理方法、装置、设备和介质。
背景技术
系统总线是SOC芯片中重要组成部分，用于连接芯片内各功能模块，完成各模块间的数据传输，保障各功能模块互联起来协同运行。随着SOC芯片规模不断增大，系统总线需要连接的接口模块也随之增多，通常会包含多个slave接口及多个master接口，接口模块也有各自工作的时钟域，系统总线在处理各接口访问请求时，需要处理多个不同时钟域的数据，这样对系统总线内跨时钟处理逻辑的设计提出了挑战。
相关技术中常用的是在系统总线内部每个时钟域之间都进行跨时钟域同步，但是，随着接口时钟域数量的增加，跨时钟域逻辑会成指数级的增加，显然效率不高，从而影响芯片性能。
因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本申请的目的是提供一种多时钟域处理方法、装置、设备和介质，极大的提高了各个接口的时钟域同步的效率，也有效的提高了搭载的芯片的效率。其具体方案如下：
本申请提供了一种多时钟域处理方法，包括：
获取各个接口时钟；
判断各个所述接口时钟之间的时钟关系；
根据所述时钟关系确定对应的系统主时钟；
根据所述系统主时钟进行各个接口的时钟域同步。
优选地，所述根据所述时钟关系确定对应的系统主时钟，包括：
当所述时钟关系是同步时钟时，根据各个所述接口时钟的时钟频率的最小公倍数确定系统主时钟频率；
根据所述系统主时钟频率和各个所述接口时钟的相位，确定所述系统主时钟。
优选地，所述根据各个所述接口时钟的时钟频率的最小公倍数确定系统主时钟频率，包括：
将各个所述接口时钟的时钟频率的最小公倍数的第一预设倍数的频率，确定为所述系统主时钟频率。
优选地，所述根据所述时钟关系确定对应的系统主时钟，包括：
当所述时钟关系是异步时钟时，判断是否存在相同的所述接口时钟；
若存在相同的所述接口时钟，则根据所述相同的所述接口时钟的时钟频率确定系统主时钟频率；
根据所述系统主时钟频率和相同的所述接口时钟的相位，确定所述系统主时钟；
若不存在相同的所述接口时钟，则从所述接口时钟的时钟频率中确定最高时钟频率，并根据所述最高时钟频率确定所述系统主时钟频率；
根据所述系统主时钟频率和所述最高时钟频率对应的所述接口时钟的相位确定所述系统主时钟。
优选地，所述根据所述相同的所述接口时钟的时钟频率确定系统主时钟频率，包括：
将所述相同的所述接口时钟的时钟频率的第二预设倍数的频率确定为所述系统主时钟频率。
优选地，所述根据所述系统主时钟进行各个接口的时钟域同步，包括：
若待处理接口的所述接口时钟与所述系统主时钟一致时，则不执行所述时钟域同步操作；
若所述待处理接口的所述接口时钟与所述系统主时钟的相位相同，且频率存在整数倍关系时，则当所述系统主时钟的计数器达到所述整数倍时，生成使能有效信号；
根据所述使能有效信号控制所述待处理接口与所述系统主时钟对应的信号连接，以完成时钟域同步；
若所述待处理接口的所述接口时钟与所述系统主时钟为异步时钟或者非整数倍频率的同步时钟时，采用双端口异步FIFO进行时钟域同步。
本申请提供了一种多时钟域处理装置，包括：
接口时钟获取模块，用于获取各个接口时钟；
时钟关系判断模块，用于判断各个所述接口时钟之间的时钟关系；
系统主时钟确定模块，用于根据所述时钟关系确定对应的系统主时钟；
同步模块，用于根据所述系统主时钟进行各个接口的时钟域同步。
优选地，所述同步模块，包括：
第一同步单元，用于若待处理接口的所述接口时钟与所述系统主时钟一致时，则不执行所述时钟域同步操作；
使能信号生成单元，用于若所述待处理接口的所述接口时钟与所述系统主时钟的相位相同，且频率存在整数倍关系时，则当所述系统主时钟的计数器达到所述整数倍时，生成使能有效信号；
第二同步单元，用于根据所述使能有效信号控制所述待处理接口与所述系统主时钟对应的信号连接，以完成时钟域同步；
第三同步单元，用于若所述待处理接口的所述接口时钟与所述系统主时钟为异步时钟或者非整数倍频率的同步时钟时，采用双端口异步FIFO进行时钟域同步。
本申请提供了一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上所述多时钟域处理方法的步骤。
本申请提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述多时钟域处理方法的步骤。
本申请提供一种多时钟域处理方法，包括：获取各个接口时钟；判断各个所述接口时钟之间的时钟关系；根据时钟关系确定对应的系统主时钟；根据系统主时钟进行各个接口的时钟域同步。
可见，本申请通过各个接口时钟的关系确定出系统总线内部工作的系统主时钟，各个接口只需要与系统总线的系统总时钟进行时钟域同步即可，极大的提高了各个接口的时钟域同步的效率，也有效的提高了搭载的芯片的效率。
本申请同时还提供了多时钟域处理装置、电子设备和计算机可读存储介质，均具有上述有益效果，在此不再赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种多时钟域处理方法的流程图；
图2为本申请实施例提供的一种整体构架图；
图3为本申请实施例提供的一种多时钟域处理装置的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
相关技术中常用的是在系统总线内部每个时钟域之间都进行跨时钟域同步，但是，随着接口时钟域数量的增加，跨时钟域逻辑会成指数级的增加，显然效率不高，从而影响芯片性能。
基于上述技术问题，本实施例提供一种多时钟域处理方法，极大的提高了各个接口的时钟域同步的效率，也有效的提高了搭载的芯片的效率，具体请参考图1，图1为本申请实施例提供的一种多时钟域处理方法的流程图，具体包括：
S101、获取各个接口时钟；
其中接口时钟包括时钟频率和相位。本实施例中不对接口时钟的数量进行设定。
S102、判断各个接口时钟之间的时钟关系；
可以理解的是，由于接口时钟包括时钟频率和时钟相位，因此各个接口时钟间的时钟关系可以是同步时钟，还可以是异步时钟。同步时钟可以是各接口时钟可以认为是由同一个时钟PLL(Phase Locked Loop，锁相环)产生的同相位时钟，系统主时钟clk可确定为等同于该PLL产生的一路同相位时钟；异步时钟表示各个接口时钟没有确定的相位关系。
S103、根据时钟关系确定对应的系统主时钟；
在一种可实现的实施方式中，S103、包括：
S1031a、当时钟关系是同步时钟时，根据各个接口时钟的时钟频率的最小公倍数确定系统主时钟频率；
其中，根据各个接口时钟的时钟频率的最小公倍数确定系统主时钟频率，包括：将各个接口时钟的时钟频率的最小公倍数的第一预设倍数的频率，确定为系统主时钟频率。其中第一预设倍数可以是2、3、4等数值。例如，假设接口时钟clk1的时钟频率为50MHz、接口时钟clk2的时钟频率为75MHz、接口时钟clk3的时钟频率为25MHz、接口时钟clk4的时钟频率为75MHz、接口时钟clk5的时钟频率为50MHz、接口时钟clk6的时钟频率为50MHz，则可计算出系统主时钟clk的系统主时钟频率为2*150MHz。
其中，根据各个接口时钟的时钟频率的最小公倍数确定系统主时钟频率，包括：将各个接口时钟的时钟频率的最小公倍数的频率，确定为系统主时钟频率。例如，假设接口时钟clk1的时钟频率为50MHz、接口时钟clk2的时钟频率为75MHz、接口时钟clk3的时钟频率为25MHz、接口时钟clk4的时钟频率为75MHz、接口时钟clk5的时钟频率为50MHz、接口时钟clk6的时钟频率为50MHz，则可计算出系统主时钟clk的系统主时钟频率为150MHz。
S1032a、根据系统主时钟频率和各个接口时钟的相位，确定系统主时钟。
在另一种可实现的实施方式中，S103，包括：
S1031b、当时钟关系是异步时钟时，判断是否存在相同的接口时钟；
其中，相同的接口时钟表示的是接口频率和相位均相同的时钟。本步骤的目的是依照最多使用原则，系统总线工作的系统主时钟根据最多数接口使用的时钟进行确定。
S1032b、若存在相同的接口时钟，则根据相同的接口时钟的时钟频率确定系统主时钟频率；
S1033b、根据系统主时钟频率和相同的接口时钟的相位，确定系统主时钟；
其中，根据相同的接口时钟的时钟频率确定系统主时钟频率，包括：
将相同的接口时钟的时钟频率的第二预设倍数的频率确定为系统主时钟频率。第二预设倍数可以是2、3、4。例如，假设该总线中接口时钟clk2和接口时钟clk4为相同时钟，其它接口时钟clk1、接口时钟clk3、接口时钟clk5及接口时钟clk6为不相同时钟，则确定系统主时钟是接口时钟clk2的第二预设倍数频率的同相位时钟。
其中，根据相同的接口时钟的时钟频率确定系统主时钟频率，包括：
将相同的接口时钟的时钟频率的第二预设倍数的频率确定为系统主时钟频率。例如，假设该总线中接口时钟clk2和接口时钟clk4为相同时钟，其它接口时钟clk1、接口时钟clk3、接口时钟clk5及接口时钟clk6为不相同时钟，则确定主时钟等同于接口时钟clk2。
S1034b、若不存在相同的接口时钟，则从接口时钟的时钟频率中确定最高时钟频率，并根据最高时钟频率确定系统主时钟频率；
其中，将最高时钟频率确定为系统主时钟频率可提高系统性能。
S1035b、根据系统主时钟频率和最高时钟频率对应的接口时钟的相位确定系统主时钟。
S104、根据系统主时钟进行各个接口的时钟域同步。
依据各接口时钟关系确定出系统总线内部的系统主时钟，各接口只需与系统主时钟进行跨时钟域同步，各接口同步后的总线数据均工作在系统主时钟下，高效的完成系统总线整体设计。
基于上述技术方案，本实施例通过各个接口时钟的关系确定出系统总线内部工作的系统主时钟，各个接口只需要与系统总线的系统总时钟进行时钟域同步即可，极大的提高了各个接口的时钟域同步的效率，也有效的提高了搭载的芯片的效率。
进一步的，根据系统主时钟进行各个接口的时钟域同步，包括：
若待处理接口的接口时钟与系统主时钟一致时，则不执行时钟域同步操作；
其中，当接口时钟与系统主时钟相同时，则无需进行跨时钟域同步，两者之间信号直连即可，工作在同一时钟域下。
若待处理接口的接口时钟与系统主时钟的相位相同，且频率存在整数倍关系时，则当系统主时钟的计数器达到整数倍时，生成使能有效信号；
根据使能有效信号控制待处理接口与系统主时钟对应的信号连接，以完成时钟域同步；
其中，当接口时钟与系统主时钟相位相同，且频率是整数倍(该整数记为n)关系时，两者间时钟域同步逻辑可通过添加使能信号进行处理，使用频率高的时钟产生计数器，每计数到n时产生一个使能有效信号，通过此使能信号控制接口与总线主时钟域信号连接，从而完成两者间时钟域同步。
若待处理接口的接口时钟与系统主时钟为异步时钟或者非整数倍频率的同步时钟时，采用双端口异步FIFO进行时钟域同步。
其中，当接口时钟与系统主时钟为异步时钟或者非整数倍频率的同步时钟时，采用双端口异步FIFO进行时钟域同步，依据两者时钟频率的差异选择FIFO的深度，通常两者时钟频率差异越大，则FIFO深度需要适当提高，将接口信号与接口时钟连接在FIFO端口A，总线信号及系统主时钟连接FIFO端口B，从而完成两者间时钟域同步。
基于上述实施例，本实施例提供一种具体的多时钟域处理的处理方法，其中，请参考图2，图2为本申请实施例提供的一种整体构架图。系统总线包含3个slave接口和3个master接口，每个接口分别对应各自的时钟域，系统主时钟域为clk。
S1、首先确定总线系统主时钟，主要分为以下两种情况：
1.当各接口时钟属于同步时钟时，即各接口时钟可以认为是由同一个时钟PLL产生的同相位时钟，系统主时钟clk可确定为等同于该PLL产生的一路同相位时钟，主时钟频率为各接口时钟频率的最小公倍数或者整数倍的更高频率。假设clk1为50MHz、clk2为75MHz、clk3为25MHz、clk4为75MHz、clk5为50MHz、clk6为50MHz，则可计算出主时钟clk为150MHz或300MHz，或者更高整数倍频率。
2.当各接口时钟属于异步时钟时，即各接口时钟没有确定的相位关系，系统主时钟依照最多使用原则，即哪个接口时钟是接口共用最多的，则系统主时钟确定为该接口时钟，或者为等同于该时钟同一个时钟PLL产生的整数倍更高频率同相位时钟。假设该总线中clk2和clk4为相同时钟，其它clk1、clk3、clk5及clk6为不相同时钟，则确定主时钟等同于clk2，或者是clk2的整数倍更高频率的同相位时钟。
S2、确定系统主时钟后，各接口再与总线主时钟进行时钟域同步。
当接口时钟与主时钟相同时，则无需进行跨时钟域同步，两者之间信号直连即可，工作在同一时钟域下；当接口时钟与主时钟相位相同，且频率是整数倍(该整数记为n)关系时，两者间时钟域同步逻辑可通过添加使能信号进行处理，使用频率高的时钟产生计数器，每计数到n时产生一个使能有效信号，通过此使能信号控制接口与总线主时钟域信号连接，从而完成两者间时钟域同步；当接口时钟与系统主时钟为异步时钟或者非整数倍频率的同步时钟时，采用双端口异步FIFO进行时钟域同步，依据两者时钟频率的差异选择FIFO的深度，通常两者时钟频率差异越大，则FIFO深度需要适当提高，将接口信号与时钟连接在FIFO端口A，总线信号及系统主时钟连接FIFO端口B，从而完成两者间时钟域同步。
各接口完成与系统总线主时钟域同步后，总线内部所有仲裁及数据信号均工作在一个时钟域下，按照预设的各接口访问权限及优先级，进一步进行仲裁逻辑设计，控制slave接口与master接口间的数据传输，从而完成系统总线的整体设计。
可知，依据各接口时钟关系确定出系统总线内部工作的系统主时钟，各接口只需与系统总线主时钟进行跨时钟域同步，各接口同步后的总线数据均工作在系统主时钟下，极大减少了系统总线内部跨时钟域同步逻辑及仲裁逻辑，从而减少了系统总线面积，提高了系统总线效率，有效提升了芯片性能。
下面对本申请实施例提供的一种多时钟域处理装置进行介绍，下文描述的多时钟域处理装置与上文描述的多时钟域处理方法可相互对应参照，参考图3，图3为本申请实施例提供的一种多时钟域处理装置的结构示意图，包括：
接口时钟获取模块310，用于获取各个接口时钟；
时钟关系判断模块320，用于判断各个接口时钟之间的时钟关系；
系统主时钟确定模块330，用于根据时钟关系确定对应的系统主时钟；
同步模块340，用于根据系统主时钟进行各个接口的时钟域同步。
优选地，系统主时钟确定模块330，包括：
第一系统主时钟频率确定单元，用于当时钟关系是同步时钟时，根据各个接口时钟的时钟频率的最小公倍数确定系统主时钟频率；
第一系统主时钟单元，用于根据系统主时钟频率和各个接口时钟的相位，确定系统主时钟。
优选地，第一系统主时钟频率确定单元，包括：
第一系统主时钟频率确定子单元，用于将各个接口时钟的时钟频率的最小公倍数的第一预设倍数的频率，确定为系统主时钟频率。
优选地，系统主时钟确定模块330，包括：
判断单元，用于当时钟关系是异步时钟时，判断是否存在相同的接口时钟；
第二系统主时钟频率确定单元，用于若存在相同的接口时钟，则根据相同的接口时钟的时钟频率确定系统主时钟频率；
第二系统主时钟确定单元，用于根据系统主时钟频率和相同的接口时钟的相位，确定系统主时钟；
第三系统主时钟频率确定单元，用于若不存在相同的接口时钟，则从接口时钟的时钟频率中确定最高时钟频率，并根据最高时钟频率确定系统主时钟频率；
第三系统主时钟确定单元，用于根据系统主时钟频率和最高时钟频率对应的接口时钟的相位确定系统主时钟。
优选地，第二系统主时钟频率确定单元，包括：
第二系统主时钟频率确定子单元，用于将相同的接口时钟的时钟频率的第二预设倍数的频率确定为系统主时钟频率。
优选地，同步模块340，包括：
第一同步单元，用于若待处理接口的接口时钟与系统主时钟一致时，则不执行时钟域同步操作；
使能信号生成单元，用于若待处理接口的接口时钟与系统主时钟的相位相同，且频率存在整数倍关系时，则当系统主时钟的计数器达到整数倍时，生成使能有效信号；
第二同步单元，用于根据使能有效信号控制待处理接口与系统主时钟对应的信号连接，以完成时钟域同步；
第三同步单元，用于若待处理接口的接口时钟与系统主时钟为异步时钟或者非整数倍频率的同步时钟时，采用双端口异步FIFO进行时钟域同步。
由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
下面对本申请实施例提供的一种电子设备进行介绍，下文描述的电子设备与上文描述的方法可相互对应参照。
本申请提供了一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行计算机程序时实现如上多时钟域处理方法的步骤。
由于电子设备部分的实施例与方法部分的实施例相互对应，因此电子设备部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
下面对本申请实施例提供的一种计算机可读存储介质进行介绍，下文描述的计算机可读存储介质与上文描述的方法可相互对应参照。
本申请提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上多时钟域处理方法的步骤。
由于计算机可读存储介质部分的实施例与方法部分的实施例相互对应，因此计算机可读存储介质部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本申请所提供的一种多时钟域处理方法、装置、设备和介质进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

Claims (7)

1.一种多时钟域处理方法，其特征在于，包括：
获取各个接口时钟；
判断各个所述接口时钟之间的时钟关系；
根据所述时钟关系确定对应的系统主时钟；
根据所述系统主时钟进行各个接口的时钟域同步；
所述根据所述系统主时钟进行各个接口的时钟域同步，包括：
若待处理接口的所述接口时钟与所述系统主时钟一致时，则不执行所述时钟域同步操作；
若所述待处理接口的所述接口时钟与所述系统主时钟的相位相同，且频率存在整数倍关系时，则当所述系统主时钟的计数器达到所述整数倍时，生成使能有效信号；
根据所述使能有效信号控制所述待处理接口与所述系统主时钟对应的信号连接，以完成时钟域同步；
若所述待处理接口的所述接口时钟与所述系统主时钟为异步时钟或者非整数倍频率的同步时钟时，采用双端口异步FIFO进行时钟域同步；
所述根据所述时钟关系确定对应的系统主时钟，包括：
当所述时钟关系是异步时钟时，判断是否存在相同的所述接口时钟；
若存在相同的所述接口时钟，则根据所述相同的所述接口时钟的时钟频率确定系统主时钟频率；
根据所述系统主时钟频率和相同的所述接口时钟的相位，确定所述系统主时钟；
若不存在相同的所述接口时钟，则从所述接口时钟的时钟频率中确定最高时钟频率，并根据所述最高时钟频率确定所述系统主时钟频率；
根据所述系统主时钟频率和所述最高时钟频率对应的所述接口时钟的相位确定所述系统主时钟。
2.根据权利要求1所述的多时钟域处理方法，其特征在于，所述根据所述时钟关系确定对应的系统主时钟，包括：
当所述时钟关系是同步时钟时，根据各个所述接口时钟的时钟频率的最小公倍数确定系统主时钟频率；
根据所述系统主时钟频率和各个所述接口时钟的相位，确定所述系统主时钟。
3.根据权利要求2所述的多时钟域处理方法，其特征在于，所述根据各个所述接口时钟的时钟频率的最小公倍数确定系统主时钟频率，包括：
将各个所述接口时钟的时钟频率的最小公倍数的第一预设倍数的频率，确定为所述系统主时钟频率。
4.根据权利要求1所述的多时钟域处理方法，其特征在于，所述根据所述相同的所述接口时钟的时钟频率确定系统主时钟频率，包括：
将所述相同的所述接口时钟的时钟频率的第二预设倍数的频率确定为所述系统主时钟频率。
5.一种多时钟域处理装置，其特征在于，包括：
接口时钟获取模块，用于获取各个接口时钟；
时钟关系判断模块，用于判断各个所述接口时钟之间的时钟关系；
系统主时钟确定模块，用于根据所述时钟关系确定对应的系统主时钟；
同步模块，用于根据所述系统主时钟进行各个接口的时钟域同步；
所述同步模块，包括：
第一同步单元，用于若待处理接口的所述接口时钟与所述系统主时钟一致时，则不执行所述时钟域同步操作；
使能信号生成单元，用于若所述待处理接口的所述接口时钟与所述系统主时钟的相位相同，且频率存在整数倍关系时，则当所述系统主时钟的计数器达到所述整数倍时，生成使能有效信号；
第二同步单元，用于根据所述使能有效信号控制所述待处理接口与所述系统主时钟对应的信号连接，以完成时钟域同步；
第三同步单元，用于若所述待处理接口的所述接口时钟与所述系统主时钟为异步时钟或者非整数倍频率的同步时钟时，采用双端口异步FIFO进行时钟域同步；
所述系统主时钟确定模块包括：
判断单元，用于当时钟关系是异步时钟时，判断是否存在相同的接口时钟；
第二系统主时钟频率确定单元，用于若存在相同的接口时钟，则根据相同的接口时钟的时钟频率确定系统主时钟频率；
第二系统主时钟确定单元，用于根据系统主时钟频率和相同的接口时钟的相位，确定系统主时钟；
第三系统主时钟频率确定单元，用于若不存在相同的接口时钟，则从接口时钟的时钟频率中确定最高时钟频率，并根据最高时钟频率确定系统主时钟频率；
第三系统主时钟确定单元，用于根据系统主时钟频率和最高时钟频率对应的接口时钟的相位确定系统主时钟。
6.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至4任一项所述多时钟域处理方法的步骤。
7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述多时钟域处理方法的步骤。
CN202011357628.9A 2020-11-27 2020-11-27 一种多时钟域处理方法、装置、设备和介质 Active CN112540642B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011357628.9A CN112540642B (zh) 2020-11-27 2020-11-27 一种多时钟域处理方法、装置、设备和介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011357628.9A CN112540642B (zh) 2020-11-27 2020-11-27 一种多时钟域处理方法、装置、设备和介质

Publications (2)

Publication Number Publication Date
CN112540642A CN112540642A (zh) 2021-03-23
CN112540642B true CN112540642B (zh) 2023-09-05

Family

ID=75016957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011357628.9A Active CN112540642B (zh) 2020-11-27 2020-11-27 一种多时钟域处理方法、装置、设备和介质

Country Status (1)

Country Link
CN (1) CN112540642B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114461012B (zh) * 2022-01-19 2024-05-10 许昌许继软件技术有限公司 一种嵌入式系统不同时钟域运行时戳获取方法及装置
CN114546030B (zh) * 2022-02-15 2024-09-24 海光信息技术股份有限公司 芯片的时钟设计方法、芯片、装置及相关设备

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535377A (en) * 1994-01-31 1996-07-09 Dell Usa, L.P. Method and apparatus for low latency synchronization of signals having different clock speeds
CN1639669A (zh) * 2001-11-09 2005-07-13 Adcdsl系统公司 多数据端口时钟同步
CN1714524A (zh) * 2002-11-19 2005-12-28 西门子公司 在电信系统中传输不同种类数据的方法和电信系统
CN1784665A (zh) * 2003-05-09 2006-06-07 皇家飞利浦电子股份有限公司 跨不同时钟域的数据信号传输方法
CN1945522A (zh) * 2005-08-11 2007-04-11 三星电子株式会社 多速率输入数据的同步装置及其方法
CN101063894A (zh) * 2006-06-13 2007-10-31 威盛电子股份有限公司 动态同步化处理器时钟与总线时钟前缘的方法与系统
CN102314208A (zh) * 2010-06-30 2012-01-11 重庆重邮信科通信技术有限公司 一种动态调整嵌入式设备频率电压的方法及装置
CN103650406A (zh) * 2011-05-23 2014-03-19 英特尔移动通信有限公司 用于同步第一时钟域与第二时钟域之间的数据切换的设备
CN103678249A (zh) * 2013-12-31 2014-03-26 苏州君嬴电子科技有限公司 基于存储器接口的扩展设备及其时钟调试方法
CN104765577A (zh) * 2015-04-28 2015-07-08 杭州中天微系统有限公司 一种频率自适应的高速存储系统
CN106470428A (zh) * 2015-08-18 2017-03-01 上海无线通信研究中心 一种并行多通道信道测试设备的精确同步与触发方法
CN106897238A (zh) * 2015-12-18 2017-06-27 浙江大华技术股份有限公司 一种数据处理装置及方法
CN107437935A (zh) * 2017-07-31 2017-12-05 湖北三江航天红峰控制有限公司 一种同源同步时钟电路
CN110704020A (zh) * 2019-09-29 2020-01-17 浪潮(北京)电子信息产业有限公司 一种跨时钟域数据包的完整性判断方法、系统及相关装置
CN111971648A (zh) * 2018-04-13 2020-11-20 德吉润股份有限公司 异步多时钟域数据流接合及再同步系统和方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7571287B2 (en) * 2003-03-13 2009-08-04 Marvell World Trade Ltd. Multiport memory architecture, devices and systems including the same, and methods of using the same
US8352774B2 (en) * 2010-06-23 2013-01-08 King Fahd University Of Petroleum And Minerals Inter-clock domain data transfer FIFO circuit

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535377A (en) * 1994-01-31 1996-07-09 Dell Usa, L.P. Method and apparatus for low latency synchronization of signals having different clock speeds
CN1639669A (zh) * 2001-11-09 2005-07-13 Adcdsl系统公司 多数据端口时钟同步
CN1714524A (zh) * 2002-11-19 2005-12-28 西门子公司 在电信系统中传输不同种类数据的方法和电信系统
CN1784665A (zh) * 2003-05-09 2006-06-07 皇家飞利浦电子股份有限公司 跨不同时钟域的数据信号传输方法
CN1945522A (zh) * 2005-08-11 2007-04-11 三星电子株式会社 多速率输入数据的同步装置及其方法
CN101063894A (zh) * 2006-06-13 2007-10-31 威盛电子股份有限公司 动态同步化处理器时钟与总线时钟前缘的方法与系统
CN102314208A (zh) * 2010-06-30 2012-01-11 重庆重邮信科通信技术有限公司 一种动态调整嵌入式设备频率电压的方法及装置
CN103650406A (zh) * 2011-05-23 2014-03-19 英特尔移动通信有限公司 用于同步第一时钟域与第二时钟域之间的数据切换的设备
CN103678249A (zh) * 2013-12-31 2014-03-26 苏州君嬴电子科技有限公司 基于存储器接口的扩展设备及其时钟调试方法
CN104765577A (zh) * 2015-04-28 2015-07-08 杭州中天微系统有限公司 一种频率自适应的高速存储系统
CN106470428A (zh) * 2015-08-18 2017-03-01 上海无线通信研究中心 一种并行多通道信道测试设备的精确同步与触发方法
CN106897238A (zh) * 2015-12-18 2017-06-27 浙江大华技术股份有限公司 一种数据处理装置及方法
CN107437935A (zh) * 2017-07-31 2017-12-05 湖北三江航天红峰控制有限公司 一种同源同步时钟电路
CN111971648A (zh) * 2018-04-13 2020-11-20 德吉润股份有限公司 异步多时钟域数据流接合及再同步系统和方法
CN110704020A (zh) * 2019-09-29 2020-01-17 浪潮(北京)电子信息产业有限公司 一种跨时钟域数据包的完整性判断方法、系统及相关装置

Also Published As

Publication number Publication date
CN112540642A (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
US8301932B2 (en) Synchronising between clock domains
CN112540642B (zh) 一种多时钟域处理方法、装置、设备和介质
EP0666541B1 (en) Apparatus and method for operating chips synchronously at speeds exceeding the bus speed
KR101089153B1 (ko) 상이한 클록 도메인 간에서의 데이터 신호 전송 방법 및 집적 회로
US5535377A (en) Method and apparatus for low latency synchronization of signals having different clock speeds
US8205110B2 (en) Synchronous operation of a system with asynchronous clock domains
CN105740177B (zh) 信号传输的控制方法和装置、以及信号锁存装置
EP1575206B1 (en) Data synchronization arrangement
CN115331714B (zh) 信号处理电路、芯片及电子设备
CN102790605A (zh) 异步信号同步器
CN115220528B (zh) 时钟获得方法、装置、芯片、电子设备及存储介质
CN111446960A (zh) 一种时钟输出电路
CN113821075A (zh) 一种异步多比特信号跨时钟域处理方法及装置
CN103678249A (zh) 基于存储器接口的扩展设备及其时钟调试方法
CN113504809A (zh) 一种多路时钟的动态切换方法、装置及系统
US6040723A (en) Interface circuit with high speed data transmission
US20080079459A1 (en) Integrated circuit and input data controlling method for reconfigurable circuit
CN112580278A (zh) 逻辑电路的优化方法、优化装置以及存储介质
JP6512640B1 (ja) 非同期ｆｉｆｏ回路
JP4290412B2 (ja) データ転送装置
CN114546030B (zh) 芯片的时钟设计方法、芯片、装置及相关设备
CN112653427B (zh) 分频方法、装置以及计算机可读存储介质
CN114519318B (zh) Noc设计方法、装置、相关器件和设备
JP3037237B2 (ja) 同期回路及びその同期方法及びｌｓｉ
JP2004094776A (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant