CN105354107A - NOR Flash的数据传输方法及系统 - Google Patents

NOR Flash的数据传输方法及系统 Download PDF

Info

Publication number
CN105354107A
CN105354107A CN201510689708.7A CN201510689708A CN105354107A CN 105354107 A CN105354107 A CN 105354107A CN 201510689708 A CN201510689708 A CN 201510689708A CN 105354107 A CN105354107 A CN 105354107A
Authority
CN
China
Prior art keywords
data
norflash
read
check
check code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510689708.7A
Other languages
English (en)
Inventor
王振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Feixun Data Communication Technology Co Ltd
Original Assignee
Shanghai Feixun Data Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Feixun Data Communication Technology Co Ltd filed Critical Shanghai Feixun Data Communication Technology Co Ltd
Priority to CN201510689708.7A priority Critical patent/CN105354107A/zh
Publication of CN105354107A publication Critical patent/CN105354107A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1032—Simple parity

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明提供一种NOR？Flash的数据传输方法及系统，所述NOR？Flash的数据传输方法包括：CPU向NOR？Flash存储数据时，通过预设算法，生成校验码，将校验码和数据一起保存至NOR？Flash；CPU向NOR？Flash读取数据时，读取校验码，同时将读取到的数据也通过上述预设算法，再生成新的校验码，比对两种校验码是否相同，来确定读取到的数据是否出错。本发明可以检测CPU从NOR？Flash中读取到的数据是否正确，并根据此结果采取不同的措施，避免在读取到错误数据的情况下，继续处理错误的数据，从而可以提高系统的稳定性。

Description

NOR Flash的数据传输方法及系统
技术领域
本发明涉及非易失闪存技术领域，特别是涉及非易失闪存技术之一NORFlash的数据传输方法及系统。
背景技术
NORFlash是现在市场上主要的非易失闪存技术之一。NORFlash的特点是芯片内执行(XIP，eXecuteInPlace)，这样应用程序可以直接在Flash闪存内运行，不必再把代码读到系统RAM中。NOR的传输效率很高，在1～4MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响到它的性能。采用flash介质时一个需要重点考虑的问题是可靠性。对于需要扩展MTBF(平均故障间隔时间MeanTimeBetweenFailures)的系统来说，Flash是非常合适的存储方案。
NORFlash芯片具有可靠性高、体积小、密度大、可擦除、可重写等优点。因此NORFlash作为一种存储器在信息技术设备上得到越来越广泛的应用。然而在计算机数据通信系统设备中，在CPU向NORFlash读写数据过程中，有可能因为某种原因造成数据不完整，而CPU接收并处理的却是错误的数据，并且CPU有可能还会对NORFlash继续读写错误的数据，从而可能导致整个系统出现问题。
在以太网交换机的硬件电路中，NORFlash既可用作存储启动代码和嵌入式操作系统的启动Flash，也可以用作存储关键配置参数和重要用户数据的应用Flash。无论上述哪种用途，NORFlash中都存储着极为重要的数据，一旦CPU无法从其中读取到正确的数据，就有可能危害整个系统的安全。
鉴于以上问题，一种简单、高效、易于实现的NORFlash的数据传输方法及系统的发明是势在必行的。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提出一种新的NORFlash的数据传输方法及系统，致力于检测CPU从NORFlash中读取到的数据是否出错，可以使CPU采取相应的处理措施，从而避免整个系统出现问题。
为实现上述目的及其他相关目的，本发明提供一种NORFlash的数据传输方法，包括：
CPU向NORFlash存储数据前，通过预设算法，生成校验码；
将校验码和数据一起送至NORFlash，并保存；
CPU读取NORFlash数据时，同时读取校验码；
CPU将读取到的数据也通过预设的算法，生成校验码；
比对两种校验码是否相等，来确定读取到的数据是否正确。
优选地，所述的NORFlash的数据传输方法，所述预设算法为奇偶校验法或者是循环冗余校验算法，当所述预设算法为奇偶校验法时，8个字节的数据共产生8位奇偶校验位，所述8位奇偶校验位组成一个字节的校验码。
本发明还提供了一种NORFlash的数据传输系统，包括：
在CPU端，将NORFlash接口分为计算模块和发送/接收模块；
在NORFlash端，设有与上述计算模块和发送/接收模块对应的SRAM接口；
将CPU的NORFlash接口与NORFlash的对应接口相连接。
优选地，所述的NORFlash的数据传输传输系统，所述计算模块从系统内获取待发送数据，并将其通过预设的算法进行计算，得到校验码。
优选地，所述的NORFlash的数据传输传输系统，其所述发送/接收模块将校验码和待发送数据一起发送并保存至NORFlash。
优选地，所述的NORFlash的数据传输传输系统，所述NORFlash端CPU通过SRAM接口向NORFlash读取数据时，读取校验码，同时将读取到的数据也通过所述计算模块的上述预设算法，生成校验码。
优选地，所述的NORFlash的数据传输传输系统，其还包括数据比较器，比对所述两种校验码是否相同，来确定读取到的数据是否出错。
优选地，所述的NORFlash的数据传输传输系统，其所述预设算法为奇偶校验法或者是循环冗余校验算法，当所述预设算法为奇偶校验法时，8个字节的数据共产生8位奇偶校验位，所述8位奇偶校验位组成一个字节的校验码。
如上所述，本发明的NORFlash的数据传输系统及管理方法，具有以下有益效果：
本发明的技术方案可以检测CPU从NORFlash中读取到的数据是否正确，并根据此结果采取不同的措施，避免在读取到错误数据的情况下，继续处理错误的数据，从而可以提高系统的稳定性。
附图说明
图1显示为本发明NORFlash的数据传输系统的结构示意框图
图2显示为本发明NORFlash的数据传输方法的存储数据的流程示意图。
图3显示为本发明NORFlash的数据传输方法的读取数据的流程示意图。
元件标号说明
10CPU
101计算模块
102发送/接收模块
20NORFlash
S11～S14步骤S11～S14
S21～S25步骤S21～S25
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1所示，本发明NORFlash的数据传输系统其包括CPU10端和CPU10存储和读取数据的NORFlash20，所述的CPU10至少包括计算模块101和发送/接收模块102两部分，所述NORFlash20带有若干SRAM接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节；然后CPU10的NORFlash接口与NORFlash20的对应接口相连。NORflash带有SRAM接口，可以非常直接地使用基于NOR的闪存，可以像其他存储器那样连接，并可以在上面直接运行代码。在NOR器件上运行代码不需要任何的软件支持，NOR器件在进行写入和擦除操作时需要MTD(MemoryTechnologyDevices)。
当CPU10向NORFlash20中存储数据时，CPU10首先将获取的待发送数据通过计算模块101经预设的算法进行计算，得到校验码，然后将待发送数据和校验码一同存储在NORFlash20中。其流程图如图2所示。具体的流程包括如下步骤：
执行步骤S11，开始后接着执行步骤S12，进行计算，得到校验码；
执行步骤S12，进行计算，得到校验码；
执行步骤S13，将待发送数据和执行步骤S12得到的校验码一同发送并存储在NORFlash20中。
执行步骤S14，结束本次数据存储动作。
当CPU10从NORFlash20中读取数据时，CPU10首先将读取到的数据通过计算模块101经预设的算法进行计算，所述预设的校验算法可以是奇偶校验、循环冗余校验等算法。以奇偶校验为例，它是根据被传输的一组二进制数据中“1”的个数是奇数或偶数来进行校验。采用奇数的称为奇校验，若用奇校验，则当接收端收到一个字节数据时，校验“1”的个数是奇数，则奇偶校验位为1，校验“1”的个数是偶数，则奇偶校验位为0。本发明中，八个字节的数据共产生8位奇偶校验位，这8位奇偶校验位组成一个字节的校验码。
得到校验码，然后与读取到的NORFlash20内存储的校验码进行比较。如果两者相等，就认为读取到的数据正确无误，否则认为读取到的数据出错。其流程图如图3所示。具体的流程包括如下步骤：
执行步骤S21，CPU10从NORFlash20中读取存储数据和校验码；
执行步骤S22，CPU10首先将读取到的数据再通过计算模块101经预设的算法进行计算，得到校验码进行计算，得到校验码；
执行步骤S23，将步骤S22中得到的校验码与读取到的NORFlash20内存储的校验码进行比较，如果两者相等，就认为读取到的数据正确无误，则，
执行步骤S24，基于正确的数据继续处理。
否则，执行步骤S25，读取到的数据出错。
综上所述，本发明提出一种新的NORFlash的数据传输方法及系统，致力于检测CPU从NORFlash中读取到的数据是否出错，可以使CPU采取相应的处理措施，从而避免整个系统出现问题。
本发明的技术方案可以检测CPU从NORFlash中读取到的数据是否正确，并根据此结果采取不同的措施，避免在读取到错误数据的情况下，继续处理错误的数据，从而可以提高系统的稳定性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种NORFlash的数据传输方法，其特征在于，其至少包括如下步骤：
CPU向NORFlash存储数据时，通过预设算法，生成校验码，将校验码和数据一起保存至NORFlash；
CPU向NORFlash读取数据时，读取上述校验码，同时将读取到的数据也通过上述预设算法，再生成新的校验码；
比对上述两种校验码是否相同，以确定读取到的数据是否出错。
2.如权利要求1所述的NORFlash的数据传输方法，其特征在于，所述两种校验码相同，则读取的数据正确，否则，则认为读取的数据出错。
3.如权利要求2所述的NORFlash的数据传输方法，其特征在于，所述预设算法为奇偶校验法或者是循环冗余校验算法，当所述预设算法为奇偶校验法时，8个字节的数据共产生8位奇偶校验位，所述8位奇偶校验位组成一个字节的校验码。
4.一种NORFlash的数据传输系统，其特征在于，包括：
在CPU端，包括计算模块和发送/接收模块；
在NORFlash端，设有与上述计算模块和发送/接收模块对应的SRAM接口；
将CPU的NORFlash接口与NORFlash的对应接口相连接。
5.如权利要求4所述的NORFlash的数据传输传输系统，其特征在于，所述计算模块从系统内获取待发送数据，并将其通过预设的算法进行计算，得到校验码。
6.如权利要求5所述的NORFlash的数据传输传输系统，其特征在于，所述发送/接收模块将校验码和待发送数据一起发送并保存至NORFlash。
7.如权利要求4所述的NORFlash的数据传输传输系统，其特征在于，所述NORFlash端CPU通过SRAM接口向NORFlash读取数据时，读取校验码，同时将读取到的数据也通过所述计算模块的上述预设算法，生成校验码。
8.如权利要求7所述的NORFlash的数据传输传输系统，其特征在于，还包括数据比较器，比对所述两种校验码是否相同，来确定读取到的数据是否出错。
9.如权利要求8所述的NORFlash的数据传输传输系统，其特征在于，所述两种校验码相同，则读取的数据正确，否则，则认为读取的数据出错。
10.如权利要求4或6任一所述的NORFlash的数据传输传输系统，其特征在于，所述预设算法为奇偶校验法或者是循环冗余校验算法，当所述预设算法为奇偶校验法时，8个字节的数据共产生8位奇偶校验位，所述8位奇偶校验位组成一个字节的校验码。
CN201510689708.7A 2015-10-22 2015-10-22 NOR Flash的数据传输方法及系统 Pending CN105354107A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510689708.7A CN105354107A (zh) 2015-10-22 2015-10-22 NOR Flash的数据传输方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510689708.7A CN105354107A (zh) 2015-10-22 2015-10-22 NOR Flash的数据传输方法及系统

Publications (1)

Publication Number Publication Date
CN105354107A true CN105354107A (zh) 2016-02-24

Family

ID=55330081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510689708.7A Pending CN105354107A (zh) 2015-10-22 2015-10-22 NOR Flash的数据传输方法及系统

Country Status (1)

Country Link
CN (1) CN105354107A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106792183A (zh) * 2016-12-16 2017-05-31 深圳Tcl数字技术有限公司 电视机的数据纠错方法及系统
CN108037753A (zh) * 2017-12-15 2018-05-15 北京经纬恒润科技有限公司 一种数据检测方法和装置
CN109144769A (zh) * 2018-07-20 2019-01-04 江苏华存电子科技有限公司 一种随机内存使用纠错码校验免去冗余储存单元的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1786916A (zh) * 2004-12-09 2006-06-14 三星电子株式会社 安全引导设备和方法
CN102156828A (zh) * 2011-01-25 2011-08-17 北京握奇数据系统有限公司 一种智能卡数据存、取过程中的校验方法及智能卡
CN102420017A (zh) * 2011-09-28 2012-04-18 上海宏力半导体制造有限公司 检测存储器记忆能力的方法
KR20120082253A (ko) * 2011-01-13 2012-07-23 파이브브이 테크놀로지스, 타이완 리미티드. 노어 플래시 리드 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1786916A (zh) * 2004-12-09 2006-06-14 三星电子株式会社 安全引导设备和方法
KR20120082253A (ko) * 2011-01-13 2012-07-23 파이브브이 테크놀로지스, 타이완 리미티드. 노어 플래시 리드 방법
CN102156828A (zh) * 2011-01-25 2011-08-17 北京握奇数据系统有限公司 一种智能卡数据存、取过程中的校验方法及智能卡
CN102420017A (zh) * 2011-09-28 2012-04-18 上海宏力半导体制造有限公司 检测存储器记忆能力的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106792183A (zh) * 2016-12-16 2017-05-31 深圳Tcl数字技术有限公司 电视机的数据纠错方法及系统
CN108037753A (zh) * 2017-12-15 2018-05-15 北京经纬恒润科技有限公司 一种数据检测方法和装置
CN108037753B (zh) * 2017-12-15 2019-10-15 北京经纬恒润科技有限公司 一种数据检测方法和装置
CN109144769A (zh) * 2018-07-20 2019-01-04 江苏华存电子科技有限公司 一种随机内存使用纠错码校验免去冗余储存单元的方法

Similar Documents

Publication Publication Date Title
US9817749B2 (en) Apparatus and method of offloading processing from a data storage device to a host device
US8560926B2 (en) Data writing method, memory controller and memory storage apparatus
EP3070715A1 (en) Solid state disk and data movement method
US9620227B1 (en) Characterizing and operating a non-volatile memory device
CN113205839B (zh) 通过时钟调制验证读取数据可靠性的存储器系统及其操作方法
US10733094B2 (en) Memory system, controller, method of operating a controller, and method of operating a memory system for processing big data by using compression and decompression
CN104679542A (zh) 服务器启动方法与计算机系统
US20140337681A1 (en) Data writing method, memory storage device, and memory controller
US11720249B2 (en) Data storage device and method for rewriting parameters thereof
CN104461641A (zh) 一种数据烧写方法、系统、烧写设备以及目标设备
TW201913380A (zh) 資料儲存裝置以及其操作方法
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
US20140372833A1 (en) Data protecting method, memory controller and memory storage device
US20140164845A1 (en) Host computer and method for testing sas expanders
CN107153510B (zh) 存储器控制器及用于管理存储器的方法
CN105354107A (zh) NOR Flash的数据传输方法及系统
CN102890645A (zh) 存储器储存装置、存储器控制器与数据写入方法
US20200151119A1 (en) Method and apparatus for performing access control between host device and memory device
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
US20190179561A1 (en) Data storage device, operating method thereof, and storage system having the same
CN103838638A (zh) Fpga外挂存储器校验方法及装置
CN115129509A (zh) 一种数据传输方法、装置、介质
CN101533372B (zh) 数据存取系统
TWI541809B (zh) 資料存取方法、記憶體控制電路單元與記憶體儲存裝置
US9436547B2 (en) Data storing method, memory control circuit unit and memory storage device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160224

RJ01 Rejection of invention patent application after publication